CN115295726A - 一种3d硅基电容器及其制备方法 - Google Patents
一种3d硅基电容器及其制备方法 Download PDFInfo
- Publication number
- CN115295726A CN115295726A CN202211219410.6A CN202211219410A CN115295726A CN 115295726 A CN115295726 A CN 115295726A CN 202211219410 A CN202211219410 A CN 202211219410A CN 115295726 A CN115295726 A CN 115295726A
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon wafer
- grooves
- sides
- based capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 134
- 239000010703 silicon Substances 0.000 title claims abstract description 134
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 133
- 239000003990 capacitor Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000000605 extraction Methods 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 abstract description 56
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000009434 installation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005329 nanolithography Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及硅基电容器领域，公开了一种3D硅基电容器及其制备方法，包括：硅片，所述硅片的相对两侧面向内凹陷设有若干排列均匀的凹槽；多晶硅薄膜，填充在位于所述硅片相对两侧的所述凹槽内以及相邻凹槽之间的硅片的表面；介质薄膜，设置在两侧所述硅片与所述多晶硅薄膜之间；引出电极，设置在相对两侧的所述多晶硅薄膜的外表面；隔离层，覆盖在两侧的所述硅片以及引出电极的表面，且所述隔离层沿垂直于所述硅片表面的方向开设有引出孔；外电极，设置在所述引出孔内，且与所述引出电极接触。本发明制备的3D硅基电容器是一体成型的，提高了电容器的一致性、降低了串联安装方式造成的信号延迟、噪声大、驱动功率大等问题。
Description
技术领域
本发明涉及硅基电容器领域，具体涉及一种3D硅基电容器及其制备方法。
背景技术
3D硅基电容器是采用纳米光刻、深硅刻蚀和原子层沉积（ALD）等在硅基基片上制备超稳定和高容体比的电容器。采用深硅刻蚀技术，在硅基基片上刻蚀出高深宽比的沟槽，以达到增加电容器电极对位面积，从而实现硅电容的小体积大容量。通过选用适宜的介电材料和电极材料，应用原子层沉积技术制备高稳定性的介质层和电极层，实现硅电容的优异电性能，以达到在电压应力、温度应力下性能稳定性高、功耗极小，尺寸微型化、毫米波特性参数优异，同时适用于微组装工艺。
硅电容的微型结构、高容体比、机械强度高、兼容微组装工艺，毫米波下电性能优异，对于电子线路微型化和高频化具有不可替代的作用。适用于需要小型化、大容量、宽频、射频微波、毫米波、高温等电子线路的应用，应用于雷达、导弹、卫星、飞船和飞机等中的高端传感器系统、微波系统、无线功率传输、雷达模块、马达控制、射频通信、微机电系统等。
但是，硅基电容器在实际使用中，存在电容器耐压强度不足的问题。通常硅基电容器所采用的介质为氧化硅、氮化硅、氧化铝等材料，材料采用LPCVD或者ALD等技术生长，出于提高容量密度等原因考虑，介质薄膜的厚度通常较薄，因此造成器件耐压不足，容易被静电击穿等问题。
另外，虽然硅基电容器的容量密度较大，但是其特征尺寸一般较小，整体容量与传统的MLCC相比仍然较小。当在需要提高耐压水平应用环境中时，一般情况，需要将多只电容器串联以达到提高耐压水平的目的。如果将多只电容器串联安装，会造成以下问题，一是电容器的安装面积增大，过于占用安装空间；其二，粗糙的安装工艺会造成安装中的工艺稳定性、一致性问题，另外，过长的传输导线造成信号延迟、噪声大、驱动功率大等问题。
发明内容
为解决上述问题，在进行3D硅基电容器的制备时，进行双面加工，同时在硅片正反面制备电容器，以形成由2只电容器串联而成的新电容器，该新电容器通过提高硅片空间的利用率，可以提高电容器耐压性，另外，由于新电容器是一体成型，提高了电容器的一致性、降低了串联安装方式造成的信号延迟、噪声大、驱动功率大等问题。
本发明通过下述技术方案实现：
一种3D硅基电容器，包括：
硅片，所述硅片的相对两侧面向内凹陷设有若干排列均匀的凹槽；
多晶硅薄膜，填充在位于所述硅片相对两侧的所述凹槽内以及相邻凹槽之间的硅片的表面；
介质薄膜，设置在两侧所述硅片与所述多晶硅薄膜之间；
引出电极，设置在相对两侧的所述多晶硅薄膜的外表面；
隔离层，覆盖在两侧的所述硅片以及引出电极的表面，且所述隔离层沿垂直于所述硅片表面的方向开设有引出孔；
外电极，设置在所述引出孔内，且与所述引出电极接触。
作为优化，所述凹槽所填充的所述多晶硅薄膜与位于相邻所述凹槽之间的硅片表面的所述多晶硅薄膜的表面在同一水平面上。
作为优化，位于边缘的所述凹槽所填充的所述多晶硅薄膜向远离若干所述凹槽的方向延伸并嵌入至所述隔离层内。
作为优化，若干所述凹槽的宽度均一致。
作为优化，所述隔离层的材质为氧化硅。
作为优化，所述硅片的两侧面均进行了抛光工艺。
本发明还公开了一种制备上述的3D硅基电容器的制备方法，包括：
S1、将已进行双面抛光工艺的硅片的正反面制备出对位标记，同时对所述硅片的正面进行曝光，然后在所述硅片的正面已曝光的部位刻蚀出第一图案；
S2、翻转所述硅片，使得所述硅片的反面朝上，并通过所述对位标记使所述硅片的正、反面对准，同时对所述硅片的背面进行曝光，然后在所述硅片的反面已曝光的部位刻蚀出第二图案；
S3、将所述第一图案进行光刻并深硅刻蚀出若干凹槽，然后再在所述第二图案上进行深硅刻蚀出若干凹槽；
S4、在若干所述凹槽、位于所述硅片同侧的相邻两个所述凹槽之间的硅片表面设置介质薄膜；
S5、在两侧的所述介质薄膜的表面设置多晶硅薄膜；
S6、在两侧的所述多晶硅薄膜的表面设置引出电极；
S7、分别在所述硅片的正、反两面进行光刻，以对两侧的所述多晶硅薄膜以及引出电极进行留边刻蚀；
S8、在所述硅片的正、反两面沉积得到隔离层，使所述隔离层铺满所述硅片与引出电极的表面，然后在所述隔离层上进行光刻刻蚀以制备出引出孔；
S9、分别在在所述隔离层的正、反两面进行光刻，并刻蚀出引出孔；
S8、分别在两侧的所述引出孔内的引出电极4的外表面溅射外电极；
S9、分别在所述隔离层的正、反两面进行光刻，以对两侧的所述外电极进行留边刻蚀；
S12、切割得到最终器件。
作为优化，所述介质薄膜可以采用LPCVD或者ALD方法生长得到，所述多晶硅薄膜采用LPCVD方法得到，所述隔离层采用PECVD方法沉积得到。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明在进行3D硅基电容器的制备时，进行双面加工，同时在硅片正反面制备电容器，以形成由2只电容器串联而成的新电容器，该新电容器通过提高硅片空间的利用率，可以提高电容器耐压性，另外，由于本发明制备的3D硅基电容器是通过在硅片正反面同时制备的硅电容器使得该硅电容器一体成型，提高了电容器的一致性、降低了串联安装方式造成的信号延迟、噪声大、驱动功率大等问题。
附图说明
为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
图1为本发明所述的一种3D硅基电容器的侧视图；
图2为图1中硅片的结构示意图。
附图中标记及对应的零部件名称：
1-硅片，1a-凹槽，2-介质薄膜，3-多晶硅薄膜，4–引出电极，5-外电极，6-隔离层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
一种3D硅基电容器，包括：
硅片1，本实施例中，所述硅片1的两侧面均进行了抛光工艺，所述硅片1的相对两侧面向内凹陷设有若干排列均匀的凹槽1a，凹槽均匀排列，可以提高电容器凹槽的密度，而凹槽的密度提高意味着电容器的容量上升，位于两侧面的若干所述凹槽1a的图案不需要对称，可以有误差，两侧的图案可以不同，图案可以为圆形、正方形、三角形、三叶草形、峰槽形等；如图2所示，凹槽1a分别设置在硅片1的两侧面。
深硅槽深度跟工艺极限有关，单只产品已到达极限，一般在最高40微米左右，而芯片厚度可以在100微米至250微米，因此本发明将芯片（硅基底）背面利用起来做成另一只产品，提高了空间利用率；另外，要提高产品的耐压，单只产品要想继续提高同尺寸的电容器耐压，需要提高介质厚度，这样势必降低硅槽内电极厚度引起其他性能损失，因此在同一基片上再制备一只产品通过串联的方式提高耐压。
多晶硅薄膜3，作为电容器的内电极，填充在位于所述硅片1相对两侧的所述凹槽1a内以及相邻凹槽1a之间的硅片1的表面，将硅片1作为基底，采用LPCVD方法得到，而在得到多晶硅薄膜3之前，先将硅片1作为基底采用LPCVD或者ALD方法生长得到介质薄膜2，使介质薄膜2设置在两侧所述硅片1与所述多晶硅薄膜3之间。
引出电极4，为金属材质，通过溅射金属将引出电极4溅射到相对两侧的所述多晶硅薄膜3的外表面；
隔离层6，采用PECVD方法沉积得到，覆盖在两侧的所述硅片1以及引出电极4的表面，且所述隔离层6沿垂直于所述硅片1表面的方向开设有引出孔；本实施例中，所述隔离层6的材质为氧化硅。
外电极5，为金属材质，通过溅射金属将外电极5溅射到相对两侧的所述引出电极4的外表面；
本实施例中，所述凹槽1a所填充的所述多晶硅薄膜3与位于相邻所述凹槽1a之间的硅片1表面的所述多晶硅薄膜3的表面在同一水平面上。如图1所示，以图1中硅片1的上表面为正面，下表面为反面，图1中的凹槽1a设有10个，10个凹槽1a内填充的多晶硅薄膜3与相邻两个凹槽1a之间的硅片1上表面的多晶硅薄膜3的表面处于同一水平面上，即凹槽1a内的多晶硅薄膜3的高度要大于相邻两个凹槽1a之间的硅片1上表面的多晶硅薄膜3的高度。
本实施例中，位于边缘的所述凹槽1a所填充的所述多晶硅薄膜3向远离若干所述凹槽1a的方向延伸并嵌入至所述隔离层6内。例如，填充在硅片1左边缘凹槽1a的多晶硅薄膜3向左边延伸并覆盖在硅片1的表面，填充在硅片1右边缘凹槽1a的多晶硅薄膜3向右边延伸并覆盖在硅片1的表面，这样可以使得整个结构更加稳固。
本实施例中，若干所述凹槽1a的宽度均一致，宽度一致，可以使凹槽形成最大的密度。
实施例2
本发明还公开了一种制备实施例1的3D硅基电容器的制备方法，包括：
S1、将已进行双面抛光工艺的硅片1的正反面制备出对位标记，同时对所述硅片1的正面进行曝光，然后在所述硅片1的正面已曝光的部位刻蚀出第一图案；
S2、翻转所述硅片1，使得所述硅片的反面朝上，并通过所述对位标记使所述硅片1的正、反面对准，同时对所述硅片的背面进行曝光，然后在所述硅片1的反面已曝光的部位刻蚀出第二图案；
S3、将所述第一图案进行光刻并深硅刻蚀出若干凹槽1a，然后再在所述第二图案上进行深硅刻蚀出若干凹槽1a；
S4、在若干所述凹槽1a、位于所述硅片同侧的相邻两个所述凹槽1a之间的硅片表面设置介质薄膜2；
S5、在两侧的所述介质薄膜2的表面设置多晶硅薄膜3；
S6、在两侧的所述多晶硅薄膜3的表面设置引出电极4；
S7、分别在所述硅片1的正、反两面进行光刻，以对两侧的所述多晶硅薄膜3以及引出电极4进行留边刻蚀；
S8、在所述硅片1的正、反两面沉积得到隔离层6，使所述隔离层6铺满所述硅片1与引出电极4的表面；
S9、分别在在所述隔离层6的正、反两面进行光刻，并刻蚀出引出孔；
S10、分别在两侧的所述引出孔内的引出电极4的外表面溅射外电极5；
S11、分别在所述隔离层6的正、反两面进行光刻，以对两侧的所述外电极5进行留边刻蚀；
S12、切割得到最终器件。
多晶硅薄膜3、引出电极4和外电极5的厚度根据实际情况来设置，为本领域技术人员所熟知的技术，这里就不再赘述了。
本实施例中，所述介质薄膜2可以采用LPCVD或者ALD方法生长得到，所述多晶硅薄膜3采用LPCVD方法得到，所述隔离层6采用PECVD方法沉积得到，上述方法均为现有技术，这里就不再赘述了。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种3D硅基电容器，其特征在于，包括：
硅片（1），所述硅片（1）的相对两侧面向内凹陷设有若干排列均匀的凹槽（1a）；
多晶硅薄膜（3），填充在位于所述硅片（1）相对两侧的所述凹槽（1a）内以及相邻凹槽（1a）之间的硅片（1）的表面；
介质薄膜（2），设置在两侧所述硅片（1）与所述多晶硅薄膜（3）之间；
引出电极（4），设置在相对两侧的所述多晶硅薄膜（3）的外表面；
隔离层（6），覆盖在两侧的所述硅片（1）以及引出电极（4）的表面，且所述隔离层（6）沿垂直于所述硅片（1）表面的方向开设有引出孔；
外电极（5），设置在所述引出孔内，且与所述引出电极（4）接触。
2.根据权利要求1所述的一种3D硅基电容器，其特征在于，所述凹槽（1a）所填充的所述多晶硅薄膜（3）与位于相邻所述凹槽（1a）之间的硅片（1）表面的所述多晶硅薄膜（3）的表面在同一水平面上。
3.根据权利要求2所述的一种3D硅基电容器，其特征在于，位于边缘的所述凹槽（1a）所填充的所述多晶硅薄膜（3）向远离若干所述凹槽（1a）的方向延伸并嵌入至所述隔离层（6）内。
4.根据权利要求1所述的一种3D硅基电容器，其特征在于，若干所述凹槽（1a）的宽度均一致。
5.根据权利要求1所述的一种3D硅基电容器，其特征在于，所述隔离层（6）的材质为氧化硅。
6.根据权利要求1所述的一种3D硅基电容器，其特征在于，所述硅片（1）的两侧面均进行了抛光工艺。
7.一种制备如权利要求1-6任一所述的3D硅基电容器的制备方法，其特征在于，包括：
S1、将硅片（1）的正反面制备出对位标记，同时对所述硅片（1）的正面进行曝光，然后在所述硅片（1）的正面已曝光的部位刻蚀出第一图案；
S2、翻转所述硅片（1），使得所述硅片（1）的反面朝上，并通过所述对位标记使所述硅片的正、反面对准，同时对所述硅片（1）的背面进行曝光，然后在所述硅片（1）的反面已曝光的部位刻蚀出第二图案；
S3、将所述第一图案进行光刻并深硅刻蚀出若干凹槽（1a），然后再在所述第二图案上进行深硅刻蚀出若干凹槽（1a）；
S4、在若干所述凹槽（1a）、位于所述硅片（1）同侧的相邻两个所述凹槽（1a）之间的硅片（1）表面设置介质薄膜（2）；
S5、在两侧的所述介质薄膜（2）的表面设置多晶硅薄膜（3）；
S6、在两侧的所述多晶硅薄膜（3）的表面设置引出电极（4）；
S7、分别在所述硅片（1）的正、反两面进行光刻，以对两侧的所述多晶硅薄膜（3）以及引出电极（4）进行留边刻蚀；
S8、在所述硅片（1）的正、反两面沉积得到隔离层（6），使所述隔离层（6）铺满所述硅片（1）与引出电极（4）的表面；
S9、分别在在所述隔离层（6）的正、反两面进行光刻，并刻蚀出引出孔；
S10、分别在两侧的所述引出孔内的引出电极（4）的外表面溅射外电极（5）；
S11、分别在所述隔离层（6）的正、反两面进行光刻，以对两侧的所述外电极（5）进行留边刻蚀；
S12、切割得到最终器件。
8.根据权利要求7所述的一种3D硅基电容器的制备方法，其特征在于，所述介质薄膜（2）可以采用LPCVD或者ALD方法生长得到。
9.根据权利要求7所述的一种3D硅基电容器的制备方法，其特征在于，所述多晶硅薄膜（3）采用LPCVD方法得到。
10.根据权利要求7所述的一种3D硅基电容器的制备方法，其特征在于，所述隔离层（6）采用PECVD方法沉积得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211219410.6A CN115295726A (zh) | 2022-10-08 | 2022-10-08 | 一种3d硅基电容器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211219410.6A CN115295726A (zh) | 2022-10-08 | 2022-10-08 | 一种3d硅基电容器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115295726A true CN115295726A (zh) | 2022-11-04 |
Family
ID=83834755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211219410.6A Pending CN115295726A (zh) | 2022-10-08 | 2022-10-08 | 一种3d硅基电容器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115295726A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101946304A (zh) * | 2008-02-20 | 2011-01-12 | Nxp股份有限公司 | 包括在衬底的两个面上形成的平面形状电容器的超高密度容量 |
| CN106601479A (zh) * | 2017-02-24 | 2017-04-26 | 中国振华集团云科电子有限公司 | 一种三维硅基片式薄膜电容器及其制造方法 |
| US20200058732A1 (en) * | 2018-08-08 | 2020-02-20 | Shenzhen Weitongbo Technology Co., Ltd. | Double-sided capacitor and method for fabricating the same |
| US20200381181A1 (en) * | 2018-04-27 | 2020-12-03 | Murata Manufacturing Co., Ltd. | Capacitor |
-
2022
- 2022-10-08 CN CN202211219410.6A patent/CN115295726A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101946304A (zh) * | 2008-02-20 | 2011-01-12 | Nxp股份有限公司 | 包括在衬底的两个面上形成的平面形状电容器的超高密度容量 |
| CN106601479A (zh) * | 2017-02-24 | 2017-04-26 | 中国振华集团云科电子有限公司 | 一种三维硅基片式薄膜电容器及其制造方法 |
| US20200381181A1 (en) * | 2018-04-27 | 2020-12-03 | Murata Manufacturing Co., Ltd. | Capacitor |
| US20200058732A1 (en) * | 2018-08-08 | 2020-02-20 | Shenzhen Weitongbo Technology Co., Ltd. | Double-sided capacitor and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1113401C (zh) | 集成电路中的电容器及其制造方法 | |
| US4827323A (en) | Stacked capacitor | |
| US4685197A (en) | Fabricating a stacked capacitor | |
| US3423821A (en) | Method of producing thin film integrated circuits | |
| KR20000015822A (ko) | 박막 다층 콘덴서_ | |
| KR20030006889A (ko) | 압전 박막 공진 소자 및 그 제조 방법 | |
| KR20110133039A (ko) | 경사 에지를 포함한 리액턴스 필터 | |
| WO2004095622A1 (en) | Miniature rf stripline linear phase filters | |
| US11955292B2 (en) | Parallel-connected trench capacitor structure with multiple electrode layers and method of fabricating the same | |
| EP1713100A1 (en) | Low loss thin film capacitor structure and method of manufacturing the same | |
| US7678659B2 (en) | Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof | |
| CN115295726A (zh) | 一种3d硅基电容器及其制备方法 | |
| CN110773408A (zh) | 电容式微纳超声换能器及其制备方法 | |
| EP4134992A1 (en) | Glass core wiring substrate with built-in high-frequency filter, high-frequency module in which said glass core wiring substrate with built-in high-frequency filter is used, and method for manufacturing glass core wiring substrate with built-in high-frequency filter | |
| CN115036290A (zh) | 半导体器件及其制备方法和三维存储器系统 | |
| US6421224B1 (en) | Micro-structure capacitor | |
| KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
| CN111900251B (zh) | Mom电容器及半导体元件 | |
| CN219873162U (zh) | 电容器及电容模组 | |
| US7861398B1 (en) | Method for fabricating a miniature tunable filter | |
| CN117580444A (zh) | 一种电子元件、电子设备及其制造方法 | |
| KR100340907B1 (ko) | 캐패시터 형성방법 | |
| CN117650130A (zh) | 一种mim电容制造方法 | |
| CN115241158A (zh) | 高电容密度的半导体电容器及其制备方法 | |
| CN117854953A (zh) | 一种低esl单层芯片电容器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221104 |