JP7034912B2 - Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ - Google Patents

Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ Download PDF

Info

Publication number
JP7034912B2
JP7034912B2 JP2018521365A JP2018521365A JP7034912B2 JP 7034912 B2 JP7034912 B2 JP 7034912B2 JP 2018521365 A JP2018521365 A JP 2018521365A JP 2018521365 A JP2018521365 A JP 2018521365A JP 7034912 B2 JP7034912 B2 JP 7034912B2
Authority
JP
Japan
Prior art keywords
openings
collimator
aspect ratio
hexagonal
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018521365A
Other languages
English (en)
Other versions
JP2018533673A5 (ja
JP2018533673A (ja
Inventor
マーティン リー ライカー
フーホン ジャン
アンソニー インファンテ
ジェン ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018533673A publication Critical patent/JP2018533673A/ja
Publication of JP2018533673A5 publication Critical patent/JP2018533673A5/ja
Priority to JP2022031654A priority Critical patent/JP2022079472A/ja
Application granted granted Critical
Publication of JP7034912B2 publication Critical patent/JP7034912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/3447Collimators, shutters, apertures
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/046Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/542Controlling the film thickness or evaporation rate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403Treating multiple sides of workpieces, e.g. 3D workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464Operating strategies
    • H01J37/347Thickness uniformity of coated layers or desired profile of target erosion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本開示の実装形態は、一般に、基板上の高アスペクト比の特徴の底部および側壁内へ材料を均一にスパッタ堆積する装置および方法に関する。
0.5μm以下の特徴を確実に作製することは、半導体デバイスの次世代の超大規模集積(VLSI)および超々大規模集積(ULSI)のための主要な技術的難題の1つである。しかし、回路技術の小型化が進むにつれて、VLSIおよびULSI技術における相互接続の寸法が縮小することで、処理能力に対する要求が高まってきた。たとえば、次世代デバイスに対して回路密度が増大するにつれて、バイア、トレンチ、コンタクト、ゲート構造、および他の特徴、ならびにそれらの間の誘電体材料などの相互接続の幅が減少するのに対して、誘電体層の厚さは実質上一定のままであり、その結果、特徴のアスペクト比が増大する。
物理的気相堆積(PVD)としても知られているスパッタリングは、集積回路内に金属性の特徴を堆積させるために広く使用されている。スパッタリングは、拡散バリア、シード層、1次導体、反射防止コーティング、およびエッチング停止として使用するための層を堆積させるために使用される。電界によって強く加速されたイオンが、ターゲットなどのソース材料に衝撃を与える。この衝撃によりターゲットから材料が排出され、次いでこの材料が基板上に堆積する。堆積中、排出された粒子は、基板表面に対して略直交ではなく、様々な方向に進むことがあり、その結果、基板内の高アスペクト比の特徴の隅に張り出し構造が形成される。望ましくないことに、張り出しの結果、堆積した材料内に孔またはボイドが形成される可能性があり、その結果、形成された特徴の導電率が低下する。幾何形状のアスペクト比が高ければ高いほど、ボイドなく充填する難易度も高くなる。
スパッタリングを使用して高アスペクト比の特徴の底部内に薄い膜を堆積させることを可能にするために開発された1つの技法は、コリメータスパッタリングである。コリメータとは、スパッタリング源と基板との間に位置決めされる濾板である。コリメータは、典型的には、均一の厚さを有し、この厚さを通って形成された複数の通路を含む。スパッタされた材料は、スパッタリング源から基板へのその経路上でコリメータを通過する。コリメータは、普通なら所望の角度を超過する鋭角で加工物に当たるはずの材料を濾過または収集する。
所与のコリメータによって実現される実際の材料濾過量は、コリメータを通る開孔のアスペクト比に依存する。基板に対して法線方向に接近する経路を進む粒子などの材料は、コリメータを通過し、基板上に堆積する。これにより、高アスペクト比の特徴の底部内で到達範囲の改善が可能になる。しかし、典型的には全体的に六角形の形状を有する従来技術のコリメータの使用に伴って、特定の問題が存在する。残念ながら、従来技術のコリメータを有するPVDチャンバは、六角形のコリメータの隅が影になるため、基板のエッジ付近でセルが詰まり、6点の堆積物が残ることが多い。
したがって、PVD技法によって基板中にソース材料を堆積させる均一性の改善が必要とされている。
本開示の実装形態は、一般に、基板上の高アスペクト比の特徴の底部および側壁内へ材料を均一にスパッタ堆積する装置および方法に関する。一実装形態では、コリメータが提供される。コリメータは、中心領域と、周辺領域と、中心領域と周辺領域との間に配置された遷移領域とを有する本体を備える。コリメータは、第1のアスペクト比を有する中心領域内の第1の複数の開孔と、第1のアスペクト比より小さい第2のアスペクト比を有する周辺領域内の第2の複数の開孔と、遷移領域内の第3の複数の開孔とを有する。第3の複数の開孔は、遷移領域が中心領域を取り囲む円錐形の形状を形成するように切断される。第1の複数の開孔、第2の複数の開孔、および第3の複数の開孔の上部は、入口角部分を含む。
別の実装形態では、コリメータが提供される。コリメータは、六角形開孔を画定および分離する壁を有するハニカム構造を備える。六角形開孔は、第1のアスペクト比を有する中心領域内の第1の複数の六角形開孔と、第1のアスペクト比より小さい第2のアスペクト比を有する周辺領域内の第2の複数の六角形開孔と、中心領域と周辺領域との間に配置された遷移領域内の第3の複数の六角形開孔とを含む。遷移領域の第3の複数の開孔を画定する壁は、中心領域を取り囲む円錐形の形状を形成し、これらの壁の上部は、入口角部分を含む。
さらに別の実装形態では、スパッタリングターゲットを取り囲むコリメータアセンブリが提供される。コリメータアセンブリは、コリメータ部分に結合された遮蔽部分を備える。コリメータ部分は、中心領域と、周辺領域と、中心領域と周辺領域との間に配置された遷移領域とを有する本体を備える。中心領域は、第1のアスペクト比を有する中心領域内の第1の複数の開孔を有する。周辺領域は、第1のアスペクト比より小さい第2のアスペクト比を有する第2の複数の開孔を有する。遷移領域は、遷移領域内の第3の複数の開孔を有し、第3の複数の開孔は、遷移領域が中心領域を取り囲む円錐形の形状を形成するように切断される。遮蔽部分は、頂部リングと、半径方向外方へ延びる頂部リングの下の支持レッジと、支持レッジから下方へ延びる円筒形バンドとを備える。円筒形バンドは、第1の垂直または略垂直部分と、第1の垂直または略垂直部分から下方へ延びる半径方向内方へ傾斜した部分と、半径方向内方へ傾斜した部分から下方へ延びる第2の垂直または略垂直部分とを有し、半径方向内方へ傾斜した部分は、周辺領域内の第2の複数の開孔の一部分にわたって延びる。
さらに別の実装形態では、スパッタリングターゲットを取り囲むコリメータアセンブリが提供される。コリメータアセンブリは、コリメータ部分に結合された遮蔽部分を備える。コリメータ部分は、六角形開孔を画定および分離する壁を有するハニカム構造を備える。六角形開孔は、第1のアスペクト比を有する中心領域内の第1の複数の六角形開孔と、第1のアスペクト比より小さい第2のアスペクト比を有する周辺領域内の第2の複数の六角形開孔と、中心領域と周辺領域との間に配置された遷移領域内の第3の複数の六角形開孔とを含む。遷移領域の第3の複数の開孔を画定する壁は、中心領域を取り囲む円錐形の形状を形成し、これらの壁の上部は、入口角部分を含む。遮蔽部分は、頂部リングと、半径方向外方へ延びる頂部リングの下の支持レッジと、支持レッジからハニカム構造の下の高さまで下方へ延びる円筒形バンドとを備える。
さらに別の実装形態では、基板処理チャンバが提供される。基板処理チャンバは、内部体積を画定するチャンバ本体と、内部体積の上部内に配置されたスパッタリングターゲットと、スパッタリングターゲットの下に配置された基板支持体と、スパッタリングターゲットを取り囲むコリメータアセンブリとを備える。シールドは、コリメータ部分に結合された遮蔽部分を備える。コリメータ部分は、中心領域と、周辺領域と、中心領域と周辺領域との間に配置された遷移領域とを有する本体を備える。中心領域は、第1のアスペクト比を有する中心領域内の第1の複数の開孔を有する。周辺領域は、第1のアスペクト比より小さい第2のアスペクト比を有する第2の複数の開孔を有する。遷移領域は、遷移領域内の第3の複数の開孔を有し、第3の複数の開孔は、遷移領域が中心領域を取り囲む円錐形の形状を形成するように切断される。遮蔽部分は、頂部リングと、半径方向外方へ延びる頂部リングの下の支持レッジと、支持レッジから下方へ延びる円筒形バンドとを備える。円筒形バンドは、第1の垂直または略垂直部分と、第1の垂直または略垂直部分から下方へ延びる半径方向内方へ傾斜した部分と、半径方向内方へ傾斜した部分から下方へ延びる第2の垂直または略垂直部分とを有し、半径方向内方へ傾斜した部分は、周辺領域内の第2の複数の開孔の一部分にわたって延びる。
さらに別の実装形態では、基板処理チャンバが提供される。基板処理チャンバは、内部体積を画定するチャンバ本体と、内部体積の上部内に配置されたスパッタリングターゲットと、スパッタリングターゲットの下に配置された基板支持体と、スパッタリングターゲットを取り囲むコリメータアセンブリとを備える。コリメータアセンブリは、コリメータ部分に結合された遮蔽部分を備える。コリメータ部分は、六角形開孔を画定および分離する壁を有するハニカム構造を備える。六角形開孔は、第1のアスペクト比を有する中心領域内の第1の複数の六角形開孔と、第1のアスペクト比より小さい第2のアスペクト比を有する周辺領域内の第2の複数の六角形開孔と、中心領域と周辺領域との間に配置された遷移領域内の第3の複数の六角形開孔とを含む。遷移領域の第3の複数の開孔を画定する壁は、中心領域を取り囲む円錐形の形状を形成し、これらの壁の上部は、入口角部分を含む。遮蔽部分は、頂部リングと、半径方向外方へ延びる頂部リングの下の支持レッジと、支持レッジからハニカム構造の下の高さまで下方へ延びる円筒形バンドとを備える。
本開示の上述した特徴を詳細に理解することができるように、実装形態を参照することによって、上記で簡単に要約した実装形態のより具体的な説明を得ることができる。これらの実装形態のいくつかが、添付の図面に示されている。しかし、本開示は他の等しく有効な実装形態も許容しうるため、添付の図面は本開示の典型的な実装形態のみを示しており、したがって本開示の範囲を限定すると見なされるべきではないことに留意されたい。
本開示の実装形態によるコリメータアセンブリを有する基板処理チャンバの概略横断面図である。 本開示の実装形態によるコリメータアセンブリの斜視図である。 本開示の実装形態によるコリメータアセンブリの別の斜視図である。 図2A~2Bのコリメータアセンブリの上面図である。 本開示の実装形態による図2A~2Bのコリメータアセンブリの横断面図である。 図2A~2Bのコリメータアセンブリの一部分の横断面図である。 図2A~2Bのコリメータアセンブリの別の実装形態の一部分の横断面図である。 コリメータアセンブリの上部シールドおよび下部シールドの交差部の部分横断面図である。
理解を容易にするために、可能な場合、これらの図に共通の同一の要素を指すために、同一の参照番号を使用した。一実装形態の要素および特徴は、さらなる記述がなくても、他の実装形態内に有益に組み込むことができることが企図される。
以下の開示は、PVDスパッタリング向けのコリメータ/フラックスオプティマイザについて記載する。以下の説明および図1~6では、本開示の様々な実装形態の徹底的な理解を提供するために、特定の詳細について述べる。コリメータおよびPVDスパッタリングに関連することが多いよく知られている構造およびシステムについて記載する他の詳細については、様々な実装形態の説明を不必要に曖昧にしないために、以下の開示では述べない。
これらの図に示す詳細、寸法、角度、および他の特徴の多くは、特定の実装形態の単なる例示である。したがって、他の実装形態では、本開示の精神または範囲から逸脱することなく、他の詳細、構成要素、寸法、角度、および特徴を有することができる。加えて、後述する詳細のいくつかがなくても、本開示のさらなる実装形態を実行することができる。
本明細書に記載の実装形態について、カリフォルニア州サンタクララのApplied Materials,Inc.から入手可能なEnCoRe(登録商標)PVD処理チャンバなどのPVD処理システムを参照して以下に説明する。スパッタリングプロセスを実行することが可能な他の工具も、本明細書に記載の実装形態から利益を得るように適合することができる。加えて、本明細書に記載のスパッタリングプロセスを可能にする任意のシステムを有利に使用することができる。本明細書に記載の装置の説明は例示的であり、本明細書に記載の実装形態の範囲を限定すると推論または解釈されるべきではない。
PVDスパッタプラズマの物理的な視準は、角度の外れた中性のスパッタ化学種を基板に到達する前に濾過することによって、基板上のスパッタ結果を改善するために使用されてきた。本明細書に記載のいくつかの実装形態では、バイアス可能なコリメータが提供される。コリメータをバイアスする能力により、スパッタ化学種が通過する電界の制御が可能になる。本開示のいくつかの実装形態では、コリメータの六角形アレイのコリメータの周辺部に沿って低いアスペクト比を維持しながら高い有効アスペクト比を有するコリメータが提供される。いくつかの実装形態では、六角形アレイ内に急勾配の入口エッジを有するコリメータが提供される。コリメータ内で急勾配の入口エッジを使用することで、従来技術のコリメータ設計に比べて、六角形アレイのセルの堆積物の張り出しおよび閉塞が実質上低減されることがわかった。従来技術のコリメータ設計に比べて、これらの様々な特徴により、膜の均一性が実質上増大し、洗浄間の期間が低減される一方で、コリメータおよびプロセスキットの寿命が延びる。
図1は、基板154を処理することが可能なプロセスキット140の一実装形態を有する基板処理チャンバ100の例示的な実装形態を示す。処理チャンバは、コントローラ101に結合される。プロセスキット140は、一体型の下部シールド180と、コリメータアセンブリ108とを含む。コリメータアセンブリ108は、コリメータ部分110に結合された一体型の上部シールド部分186を含む。図示の実装形態では、処理チャンバ100は、たとえば、チタン、酸化アルミニウム、アルミニウム、銅、タンタル、窒化タンタル、タングステン、または窒化タングステンを基板上に堆積させることが可能な物理的気相堆積(PVD)チャンバとも呼ばれるスパッタリングチャンバを構成する。適したPVDチャンバの例には、どちらもカリフォルニア州サンタクララのApplied Materials,Inc.から市販されている、ALPS(登録商標)PlusおよびSIP EnCoRe(登録商標)のPVD処理チャンバが含まれる。他の製造者から入手可能な処理チャンバも、本明細書に記載の実装形態から利益を得ることができることが企図される。
処理チャンバ100は、内部プロセス量106を画定するチャンバ本体105を有する。チャンバ本体105は、チャンバ壁150と、接地導電アダプタ144と、チャンバ壁150の上に配置された導電フランジ184とを含む。チャンバ壁150は接地することができる。導電フランジ184は、第1の誘電体絶縁リング143と第2の誘電体絶縁リング147との間に位置決めされる。1つまたは複数のRF電源151が、整合ネットワーク155を通って導電フランジ184にバイアス電位を提供して、一体型の上部シールド部分186およびコリメータ部分110を励磁する。
処理チャンバ100は、スパッタリング表面145を有するスパッタリングターゲット142などのスパッタリング源と、基板154(たとえば、半導体基板)をその上に受け取るための基板支持ペデスタル152とを含み、支持ペデスタル152は、周辺エッジ153を有する。基板支持ペデスタル152は、チャンバ壁150内に位置することができる。
一実装形態では、処理チャンバ100は、接地導電アダプタ144によって誘電体絶縁物146を介して支持されたスパッタリングターゲット142を含む。スパッタリングターゲット142は、スパッタリング中に基板154の表面上に堆積させるべき材料を含んでおり、基板154内に形成された高アスペクト比の特徴内にシード層として堆積させるために銅を含むことができる。一実装形態では、スパッタリングターゲット142はまた、銅などのスパッタ可能な材料の金属性の表面層とアルミニウムなどの構造材料のバッキング層との接着複合材を含むことができる。
一実装形態では、基板支持ペデスタル152は、スパッタ被覆するべき高アスペクト比の特徴を有する基板154を支持し、基板154の底部は、スパッタリングターゲット142の主表面に対して平面に対向している。基板支持ペデスタル152は、スパッタリングターゲット142のスパッタリング表面145に対して略平行に配置された平面の基板受け取り表面を有する。基板支持ペデスタル152は、底部チャンバ壁160に接続されたベローズ158を介して垂直方向に可動とすることができ、それにより処理チャンバ100の下部内のロードロックバルブ(図示せず)を介して基板154を基板支持ペデスタル152上へ移送することが可能になる。次いで基板支持ペデスタル152は、図示の堆積位置へ上昇させることができる。
一実装形態では、ガス源162から質量流量コントローラ164を通って処理チャンバ100の下部内へ処理ガスを供給することができる。一実装形態では、処理チャンバ100に結合された制御可能な直流(DC)電源148を使用して、スパッタリングターゲット142に負の電圧またはバイアスを印加することができる。基板支持ペデスタル152に高周波(RF)電源156を結合して、基板154上でDC自己バイアスを誘起することができる。一実装形態では、基板支持ペデスタル152は接地されている。一実装形態では、基板支持ペデスタル152は電気的に浮遊している。
一実装形態では、スパッタリングターゲット142の上にマグネトロン170が位置決めされる。マグネトロン170は、シャフト176に接続されたベースプレート174によって支持された複数の磁石172を含むことができ、シャフト176は、処理チャンバ100および基板154の中心軸と軸方向に位置合わせすることができる。一実装形態では、磁石172は、腎臓形のパターンで位置合わせされる。磁石172は、処理チャンバ100内でスパッタリングターゲット142の前面付近に磁界を作り出してプラズマを生成し、それにより大きなイオン束がスパッタリングターゲット142に当たり、ターゲット材料のスパッタ放出を引き起こす。スパッタリングターゲット142の表面中で磁界の均一性を増大させるために、シャフト176の周りで磁石172を回転させることができる。一実装形態では、マグネトロン170は、小さい磁石のマグネトロンである。一実装形態では、磁石172は、回転しながら、スパッタリングターゲット142の面に対して平行または略平行の線形方向に往復運動して、螺旋運動をもたらすことができる。一実装形態では、磁石172は、半径方向および角度方向の位置を制御するために、中心軸と独立して制御される2次軸との両方の周りで回転させることができる。
一実装形態では、スパッタリングターゲット142から外れた金属イオンに対する電子場の生成を助けるために、チャンバ壁150に隣接して第1の組の磁石194を配置することができる。さらに、スパッタリングターゲット142から材料を外す電極場の生成を助けるために、スパッタリングターゲット142に隣接して第2の組の磁石195を配置することができる。処理チャンバ100の周りに配置される磁石の数は、プラズマ解離およびスパッタリング効率を改善するために必要とされる磁石と同数にすることができることに留意されたい。
一実装形態では、処理チャンバ100は、接地することができる一体型の下部シールド180を含み、一体型の下部シールド180は、チャンバ壁150によって支持されてチャンバ壁150に電気的に結合された支持フランジ182を有する。一体型の上部シールド部分186は、接地導電アダプタ144の導電フランジ184によって支持され、導電フランジ184に電気的に結合される。一体型の上部シールド部分186および一体型の下部シールド180は、接地導電アダプタ144およびチャンバ壁150と同様に、電気的に結合される。一実装形態では、一体型の上部シールド部分186と一体型の下部シールド180はどちらも、ステンレス鋼から構成される。別の実装形態では、一体型の上部シールド部分186と一体型の下部シールド180はどちらも、アルミニウムから構成される。一実装形態では、処理チャンバ100は、一体型の上部シールド部分186に結合された中間シールド(図示せず)を含む。一実装形態では、一体型の上部シールド部分186および一体型の下部シールド180は、処理チャンバ100内で電気的に浮遊している。一実装形態では、一体型の上部シールド部分186および一体型の下部シールド180は、電源に結合することができる。
一実装形態では、一体型の上部シールド部分186は、スパッタリングターゲット142の環状の側凹部にぴったりはまる上部を有し、一体型の上部シールド部分186とスパッタリングターゲット142との間には狭い間隙188があり、間隙188は、プラズマが誘電体絶縁物146を貫通してスパッタ被覆するのを防止するのに十分に狭い。
一実装形態では、一体型の下部シールド180は、円筒形の外側バンド196内へ下方へ延び、円筒形の外側バンド196は概して、基板支持ペデスタル152の頂面の下までチャンバ壁150に沿って延びる。一体型の下部シールド180は、円筒形の外側バンド196から半径方向内方へ延びるベースプレート198を有することができる。ベースプレート198は、基板支持ペデスタル152の周囲を取り囲む上方へ延びる円筒形の内側バンド103を含むことができる。一実装形態では、基板支持ペデスタル152が下部のローディング位置にあるときは、カバーリング102が円筒形の内側バンド103の頂部上に位置し、基板支持ペデスタル152が上部の堆積位置にあるときは、基板支持ペデスタル152をスパッタ堆積から保護するために、基板支持ペデスタル152の外周部上に位置する。
一体型の下部シールド180は、スパッタリングターゲット142のスパッタリング表面145を取り囲み、スパッタリング表面145は、基板支持ペデスタル152に面し、基板支持ペデスタル152の周壁を取り囲む。一体型の下部シールド180は、処理チャンバ100のチャンバ壁150を覆って影にし、スパッタリングターゲット142のスパッタリング表面145からくるスパッタリング堆積物が一体型の下部シールド180の後ろの構成要素および表面上へ堆積するのを低減させる。たとえば、一体型の下部シールド180は、基板支持ペデスタル152の表面、基板154の部分、チャンバ壁150、および処理チャンバ100の底部チャンバ壁160を保護することができる。
一実装形態では、スパッタリングターゲット142と基板支持ペデスタル152との間にコリメータアセンブリ108を位置決めすることによって、指向性スパッタリングを実現することができる。
図2Aは、本開示の実装形態によるコリメータアセンブリ108の斜視図を示す。図2Bは、本開示の実装形態によるコリメータアセンブリ108の別の斜視図を示す。図3は、図1の処理チャンバ100内に配置することができる図2A~2Bのコリメータアセンブリ108の上面図を示す。コリメータアセンブリ108は、コリメータ部分110に結合された一体型の上部シールド部分186を含む。コリメータ部分110は、処理チャンバ100内でガスおよび/または材料フラックスを誘導するための複数の開孔を含む。
コリメータ部分110は、一体型の上部シールド部分186に機械的および電気的に結合することができる。一実装形態では、コリメータ部分110は、処理チャンバ100内でより下に位置決めされた中間シールド(図示せず)に結合することができる。一実装形態では、コリメータ部分110は、図2A~2Bに示すように、一体型の上部シールド部分186に一体化される。一実装形態では、コリメータ部分110は、一体型の上部シールド部分186に溶接される。一実装形態では、コリメータ部分110および一体型の上部シールド部分186は、一塊の材料から機械加工される。一実装形態では、コリメータ部分110および一体型の上部シールド部分186は、アルミニウム、銅、およびステンレス鋼から選択された材料から構成される。別法として、一体型の上部シールド部分186およびコリメータ部分110は、別個の部品として形成され、溶接などの適した取り付け手段を使用してともに結合される。一実装形態では、コリメータ部分110は、処理チャンバ100内で電気的に浮遊することができる。一実装形態では、コリメータ部分110は、電源に結合することができる。
コリメータ部分110は、概して、六角形開孔128を最密配置で画定および分離する壁126を有する本体またはハニカム構造218である。六角形開孔128のアスペクト比は、六角形開孔128の深さ(コリメータの厚さに等しい)を六角形開孔128の幅129によって割ることによって定義することができる。一実装形態では、壁126の厚さは、約0.06インチ(1.524ミリメートル)~約0.18インチ(4.572ミリメートル)である。一実装形態では、壁126の厚さは、約0.12インチ(3.048ミリメートル)~約0.15インチ(3.81ミリメートル)である。一実装形態では、コリメータ部分110は、アルミニウム、銅、およびステンレス鋼から選択された材料から構成される。
コリメータ部分110のハニカム構造218は、コリメータ部分110を通過するイオンの流路、イオン分率、およびイオン軌道挙動を改善するために、一体化されたフラックスオプティマイザとして働くことができる。一実装形態では、遮蔽部分に隣接する壁126は、入口角部分406および半径を有する。コリメータ部分110の一体型の上部シールド部分186は、処理チャンバ100内へのコリメータ部分110の設置を助けることができる。
一実装形態では、コリメータ部分110は、一塊のアルミニウムから機械加工することができる。コリメータ部分110は、任意選択で、被覆または陽極酸化することができる。別法として、コリメータ部分110は、処理環境に適合している他の材料から作ることができ、1つまたは複数の区分から構成することができる。いくつかの実装形態では、コリメータ部分110の壁126は、壁126への高応力膜(たとえば、銅合金)の接着性を改善するために、テキスチャ化(たとえば、ビードブラスト)することができる。
一実装形態では、コリメータ部分110は、コリメータ部分110を通過するイオンの方向を制御するために、バイポーラモードで電気的にバイアスすることができる。たとえば、制御可能な直流(DC)またはACコリメータ電源390をコリメータ部分110に結合して、交番する正または負のパルス電圧をコリメータ部分110に提供し、コリメータ部分110をバイアスすることができる。いくつかの実装形態では、電源390はDC電源である。
コリメータ部分110は、スパッタリングターゲット142からの材料から基板154に対してほぼ法線方向の選択された角度を超過する角度で放出されたイオンおよび中性化学種を閉じ込めるフィルタとして機能する。コリメータ部分110の六角形開孔128は、スパッタリングターゲット142からの材料の中心または周辺領域から放出される異なる割合のイオンがコリメータ部分110を通過することを可能にするように設計される。その結果、イオンの数と基板154の周辺領域および中心領域上へ堆積するイオンの到達角との両方が調整および制御される。したがって、基板154の表面中に材料をより均一にスパッタ堆積させることができる。加えて、高アスペクト比の特徴、特に基板154の周辺部付近の高アスペクト比のバイアおよびトレンチの底部および側壁上に、材料をより均一に堆積させることができる。
図4は、本開示の実装形態による図2A~2Bのコリメータアセンブリ108の横断面図を示す。コリメータ部分110は、約2.5:1~約3:1などの高いアスペクト比を伴う第1の複数の開孔320を有する中心領域220を有する本体またはハニカム構造218を含む。一実装形態では、中心領域220のアスペクト比は、約2.6:1~約2.7:1である。外周領域240内のコリメータ部分110の第2の複数の開孔340のアスペクト比は、中心領域220内の第1の複数の開孔320に対して減少する。一実装形態では、外周領域240内の第2の複数の開孔340は、約1:1~約2:1のアスペクト比を有する。一実装形態では、外周領域240内の第2の複数の開孔340は、約1:1のアスペクト比を有する。アスペクト比が高ければ高いほど、コリメータ部分110の中心領域220内の開孔をより多くすることが可能になる。一実装形態では、中心領域は、61個の開孔を含む。
一実装形態では、六角形開孔128の半径方向の減少は、中心領域220と外周領域240との間に配置された遷移領域260内に第3の複数の開孔360を提供することによって実現される。第3の複数の開孔360を画定する壁126は、遷移領域260が第1の複数の開孔320を取り囲む円錐形の形状を形成するように、所定の角度「α」に沿って切断される。一実装形態では、所定の角度は、15度~45度である。遷移領域は、有利には、中心領域220内の開孔の円形のプロファイル280を提供し、それにより従来の六角形のコリメータの隅によって引き起こされる影による基板154のエッジ付近の6点の堆積物を克服する。
六角形開孔128を画定する壁126の上部は、スパッタされた材料によって六角形開孔128が詰まる速度を減少させるために、入口角部分406を有する。入口角部分406は、六角形開孔128内へ所定の距離402だけ延び、所定の角度404で形成される。一実装形態では、所定の距離402は、約0.15インチ(3.81ミリメートル)~約1インチ(2.54センチメートル)であり、所定の角度は、約2度~約16度である。一実装形態では、所定の距離402および所定の角度404は、それぞれ約0.15インチ(3.81ミリメートル)および15度である。一実装形態では、所定の距離402および所定の角度404は、それぞれ約1インチ(2.54センチメートル)および2.5度である。
図5Aは、図2A~2Bのコリメータアセンブリ108の一部分の横断面図を示す。一体型の上部シールド部分186は、基板支持ペデスタル152に面するスパッタリングターゲット142のスパッタリング表面145、基板支持ペデスタル152の周辺エッジ153を取り囲み、接地導電アダプタ144および処理チャンバ100のチャンバ壁150を影にするようなサイズの直径を有する。一体型の上部シールド部分186は、スパッタリングターゲット142のスパッタリング表面145からくるスパッタリング堆積物が基板支持ペデスタル152の表面、基板154の張り出しエッジ、接地導電アダプタ144、チャンバ壁150、および処理チャンバ100の底部チャンバ壁160上へ堆積するのを低減させる働きをする。
一体型の上部シールド部分186は、頂部リング516を備える。頂部リング516のすぐ下には、支持レッジ526が位置する。支持レッジ526は、処理チャンバ100の導電フランジ184に向かって半径方向外方へ延びる。支持レッジ526は、頂面528aおよび底面528bを備える。支持レッジ526の底面528bは、一体型の上部シールド部分186を支持する導電フランジ184と一体型の上部シールド部分186を位置合わせするために、複数の突起(図示せず)を備えることができる。一実装形態では、一体型の上部シールド部分186の支持レッジ526は、一体型の上部シールド部分186を導電フランジ184に取り付けるための締め具を受け取るような形状およびサイズの複数の座ぐり(図示せず)を有する。一体型の上部シールド部分186の支持レッジ526は、複数の締め具(たとえば、ねじ)によって導電フランジ184に固定することができる。一実装形態では、複数の締め具は、30~40個(たとえば、36個)である。一体型の上部シールド部分186を導電フランジ184に固定する締め具の数を増大させることで、一体型の上部シールド部分186の改善された温度制御が提供される。
一体型の上部シールド部分186の頂部リング516から円筒形バンド514が下方へ延び、円筒形バンド514は、第1の垂直または略垂直部分521と、半径方向内方へ傾斜した部分522と、第2の垂直または略垂直部分523とを有する。第1の垂直または略垂直部分521は、頂部リング516から半径方向内方へ傾斜した部分522まで下方へ延びる。半径方向内方へ傾斜した部分522は、円筒形バンド514の第1の略垂直部分521に対して約40~約50度(たとえば、約45~約50度)の角度「β」を有する。図5Aに示すように、半径方向内方へ傾斜した部分522は、外周領域240内の第2の複数の開孔340の一部分にわたって延びる。第2の垂直または略垂直部分523は、半径方向内方へ傾斜した部分522から下方へ延び、丸いエッジ525で終端する。円筒形バンド514の半径方向内方へ傾斜した部分522は、たとえば、頂部リング516から剥離したスパッタ堆積物およびスパッタリングターゲット142の周辺部からのスパッタ堆積物がそこに付着するための表面を提供する。これにより、特にエッジの周りで基板154の汚染が実質上最小になる。
一実装形態では、コリメータ部分110は、円筒形バンド514の第1の垂直または略垂直部分521に結合される。一実装形態では、コリメータ部分110および第1の垂直または略垂直部分521は、一塊の材料から機械加工される。
いくつかの実装形態では、円筒形バンド514は、支持レッジ526からハニカム構造218の下の高さまで下方へ延びる。たとえば、図5Aに示すように、円筒形バンド514は、コリメータ部分110の外周領域240の下の高さまで延びる。一実装形態では、第1の垂直または略垂直部分521は、コリメータ部分110の外周領域240の第2の複数の開孔340の下の高さまで延びる。一実装形態では、第2の垂直または略垂直部分523は、コリメータ部分110の中心領域220の第1の複数の開孔320の下の高さまで延びる。
図5Bは、図2A~2Bのコリメータアセンブリ548の別の実装形態の一部分の横断面図を示す。図5Bのコリメータアセンブリ548は、図5Bの円筒形バンド514が図5Aの円筒形バンド514より短いことを除いて、コリメータアセンブリ108に類似している。図5Aのコリメータアセンブリ108と同様に、コリメータアセンブリ548の円筒形バンド514は、第1の垂直または略垂直部分521と、半径方向内方へ傾斜した部分522と、第2の垂直または略垂直部分553とを有する。しかし、コリメータアセンブリ548の第2の垂直または略垂直部分553は、コリメータアセンブリ108の第2の垂直または略垂直部分523より短い。一実装形態では、コリメータアセンブリ548の第2の垂直または略垂直部分553は、ハニカム構造218の中心領域220より短い。たとえば、第2の垂直または略垂直部分553は、外周領域240の第2の複数の開孔340の下の高さまで延びるが、中心領域220の第1の複数の開孔320の下の高さまでは延びない。
図6は、一体型の上部シールド部分186および一体型の下部シールド180の交差部の部分横断面図を示す。第2の垂直または略垂直部分523は、一体型の下部シールド180と一体型の上部シールド部分186との間の境界面を覆い、一体型の下部シールド180と一体型の上部シールド部分186との間にラビリンス間隙602を形成するように位置決めすることができる。ラビリンス間隙602は、導電性材料が一体型の下部シールド180と一体型の上部シールド部分186との間に表面ブリッジを形成するのを防止し、したがって電気的断絶を維持する。
要約すると、本開示の利益のいくつかは次のとおりである。本明細書に記載のいくつかの実装形態では、バイアス可能なコリメータアセンブリが提供される。コリメータアセンブリをバイアスする能力により、スパッタ化学種が通過する電界の制御が可能になる。本開示のいくつかの実装形態では、コリメータアセンブリの六角形アレイのコリメータアセンブリの周辺部に沿って低いアスペクト比を維持しながら高い有効アスペクト比を有するコリメータアセンブリが提供される。いくつかの実装形態では、六角形アレイ内に急勾配の入口エッジを有するコリメータアセンブリが提供される。コリメータアセンブリ内で急勾配の入口エッジを使用することで、従来技術のコリメータ設計に比べて、六角形アレイのセルの堆積物の張り出しおよび閉塞が実質上低減されることがわかった。いくつかの実装形態では、半径方向内方へ傾斜した部分を含む円筒形バンドを有するコリメータアセンブリが提供される。半径方向内方へ傾斜した部分は、コリメータアセンブリの他の部分から剥離したスパッタ堆積物およびスパッタリングターゲットの周辺部からのスパッタ堆積物がそこに付着するための表面を提供する。半径方向内方へ傾斜した部分により、特にエッジの周りで基板の汚染が実質上最小になる。従来技術のコリメータ設計に比べて、これらの様々な特徴により、膜の均一性が実質上増大し、洗浄間の期間が低減される一方で、コリメータアセンブリおよびプロセスキットの寿命が延びる。
本開示の要素またはそれらの例示的な態様もしくは実装形態を導入するとき、冠詞「a」、「an」、「the」、および「said」は、それらの要素が1つまたは複数存在することを意味することが意図される。
「備える、含む(comprising)」、「含む(including)」、および「有する(having)」という用語は、包括的であり、記載した要素以外の追加の要素が存在しうることを意味することが意図される。
上記は、本開示の実装形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他のさらなる実装形態を考案することができ、本開示の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. コリメータ部分であって、
    第1の表面と、前記第1の表面から離れて対向する第2の表面を備え、前記第2の表面は、前記第1の表面から第1の距離にある第1の部分と、前記第1の表面から第2の距離にある第2の部分と、前記第1の部分と前記第2の部分の間に延びる第3の部分とを有し、
    更に、
    前記第1の表面から前記第2の表面に延びる個別の開孔を画定および分離する壁を有するハニカム構造を備え、前記個別の開孔は、
    中心領域内の第1の複数の六角形開孔であって、前記第1の複数の六角形開孔の各々が第1のアスペクト比を有し、前記第1の表面から前記第2の表面の前記第2の部分に延びている、第1の複数の六角形開孔と、
    周辺領域内の第2の複数の開孔であって、前記第2の複数の開孔の各々が前記第1のアスペクト比より小さい第2のアスペクト比を有し、前記第1の表面から前記第2の表面の前記第1の部分に延びている、第2の複数の六角形開孔と、
    前記周辺領域から前記中心領域に配置された遷移領域内の第3の複数の開孔とを含み、
    前記遷移領域の前記第3の複数の開孔の各々を画定する前記壁の少なくとも1つが、前記第2の表面の前記第3の部分を備え、前記第2の表面の前記第3の部分が円錐形の突起に沿って存在する、コリメータ部分と、
    前記コリメータに結合された遮蔽部分であって、
    頂部リング、
    半径方向外方へ延びる前記頂部リングの下の支持レッジ、および
    前記支持レッジから前記第2の複数の開孔の下の高さまで下方へ延びる円筒形バンドを備える遮蔽部分と
    を備え、前記円筒形バンドは、
    第1の略垂直な部分と、
    前記第1の略垂直な部分から下方に延びている半径方向内方へ傾斜した部分と、
    前記半径方向内方へ傾斜した部分から下方に延びている第2の略垂直な部分とを備え、
    前記第2の略垂直な部分は、前記第1の複数の六角形開孔の下の高さまでは延びておらず、
    前記半径方向内方へ傾斜した部分は、前記周辺領域内の前記第2の複数の開孔の一部分にわたって延びている、コリメータアセンブリ。
  2. 前記第1の複数の六角形開孔、前記第2の複数の開孔、および前記第3の複数の開孔は、テキスチャ化される、請求項1に記載のコリメータアセンブリ。
  3. 前記壁の少なくとも1つの壁の上部は、2度~16度の所定の角度を有する入口角部分を含む、請求項1に記載のコリメータアセンブリ。
  4. 前記所定の角度は、2.5度であり、2.54センチメートルの長さを有する、請求項3に記載のコリメータアセンブリ。
  5. 前記第1の複数の六角形開孔の前記第1のアスペクト比は、2.5:1~3:1である、請求項1に記載のコリメータアセンブリ。
  6. 前記第2のアスペクト比は、1:1~2:1である、請求項に記載のコリメータアセンブリ。
  7. 前記半径方向内方へ傾斜した部分は、前記第1の略垂直部分に対して40~50度の角度を有する、請求項1に記載のコリメータアセンブリ。
  8. 前記第1のアスペクト比は、前記第1の表面から前記第2の表面の前記第1の部分までの前記第1の距離である深さを前記六角形開孔の対向する壁の間の距離である幅によって割ることによって画定される、請求項6に記載のコリメータアセンブリ。
  9. 前記第2のアスペクト比は、前記第1の表面から前記第2の表面の前記第2の部分まで延びる前記第2の距離である深さを前記第2の複数の開孔の対向する壁の間の幅によって割ることによって画定される、請求項8に記載のコリメータアセンブリ。
  10. 基板処理チャンバであって、
    内部体積を画定するチャンバ本体と、
    前記内部体積の上部に配置されるスパッタリングターゲットと、
    前記スパッタリングターゲットの下に配置される基板支持部と、
    前記スパッタリングターゲットを取り囲むコリメータアセンブリとを備え、
    前記コリメータアセンブリは、
    コリメータ部分であって、
    第1の表面と、前記第1の表面から離れて対向する第2の表面を備え、前記第2の表面は、前記第1の表面から第1の距離にある第1の部分と、前記第1の表面から第2の距離にある第2の部分と、前記第1の部分と前記第2の部分の間に延びる第3の部分とを有し、
    更に、
    前記第1の表面から前記第2の表面に延びる個別の開孔を画定および分離する壁を有するハニカム構造を備え、前記個別の開孔は、
    中心領域内の第1の複数の六角形開孔であって、前記第1の複数の六角形開孔の各々が第1のアスペクト比を有し、前記第1の表面から前記第2の表面の前記第2の部分に延びている、第1の複数の六角形開孔と、
    周辺領域内の第2の複数の開孔であって、前記第2の複数の開孔の各々が前記第1のアスペクト比より小さい第2のアスペクト比を有し、前記第1の表面から前記第2の表面の前記第2の部分に延びている、第2の複数の六角形開孔と、
    前記周辺領域から前記中心領域に配置された遷移領域内の第3の複数の開孔とを含み、
    前記遷移領域の前記第3の複数の開孔の各々を画定する前記壁の少なくとも1つが、前記第2の表面の前記第3の部分を備え、前記第2の表面の前記第3の部分が円錐形の突起に沿って存在する、コリメータ部分と、
    前記コリメータに結合された遮蔽部分であって、
    頂部リング、
    半径方向外方へ延びる前記頂部リングの下の支持レッジ、および
    前記支持レッジから前記第2の複数の開孔の下の高さまで下方へ延びる円筒形バンドを備える遮蔽部分と
    を備え、前記円筒形バンドは、
    第1の略垂直な部分と、
    前記第1の略垂直な部分から下方に延びている半径方向内方へ傾斜した部分と、
    前記半径方向内方へ傾斜した部分から下方に延びている第2の略垂直な部分とを備え、
    前記第2の略垂直な部分は、前記第1の複数の六角形開孔の下の高さまでは延びておらず、
    前記半径方向内方へ傾斜した部分は、前記周辺領域内の前記第2の複数の開孔の一部分にわたって延びている、基板処理チャンバ。
  11. 前記半径方向内方へ傾斜した部分は、前記第1の略垂直な部分に対して40~50度の角度を有する、請求項10に記載の基板処理チャンバ。
  12. 前記第1の複数の六角形開孔、前記第2の複数の開孔、および前記第3の複数の開孔は、テキスチャ化される、請求項10に記載の基板処理チャンバ。
  13. 前記壁の上部は、2度~16度の所定の角度を有する入口角部分を含む、請求項10に記載の基板処理チャンバ。
  14. 前記第1の複数の六角形開孔の前記第1のアスペクト比は、2.5:1~3:1である、請求項10に記載の基板処理チャンバ。
  15. 前記第2のアスペクト比は、1:1~2:1である、請求項10に記載の基板処理チャンバ。
JP2018521365A 2015-10-27 2016-09-27 Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ Active JP7034912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022031654A JP2022079472A (ja) 2015-10-27 2022-03-02 Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562246967P 2015-10-27 2015-10-27
US62/246,967 2015-10-27
PCT/US2016/053970 WO2017074633A1 (en) 2015-10-27 2016-09-27 Biasable flux optimizer/collimator for pvd sputter chamber

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022031654A Division JP2022079472A (ja) 2015-10-27 2022-03-02 Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ

Publications (3)

Publication Number Publication Date
JP2018533673A JP2018533673A (ja) 2018-11-15
JP2018533673A5 JP2018533673A5 (ja) 2019-11-07
JP7034912B2 true JP7034912B2 (ja) 2022-03-14

Family

ID=58562020

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018521365A Active JP7034912B2 (ja) 2015-10-27 2016-09-27 Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ
JP2022031654A Pending JP2022079472A (ja) 2015-10-27 2022-03-02 Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022031654A Pending JP2022079472A (ja) 2015-10-27 2022-03-02 Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ

Country Status (8)

Country Link
US (4) US9960024B2 (ja)
EP (3) EP3369108B1 (ja)
JP (2) JP7034912B2 (ja)
KR (1) KR20180063347A (ja)
CN (4) CN112030123A (ja)
SG (2) SG10202003396PA (ja)
TW (3) TWI669752B (ja)
WO (1) WO2017074633A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3369108B1 (en) * 2015-10-27 2021-08-04 Applied Materials, Inc. Biasable flux optimizer/collimator for pvd sputter chamber
CN109390222B (zh) * 2017-08-08 2021-01-05 宁波江丰电子材料股份有限公司 准直器检具及其使用方法
USD859333S1 (en) 2018-03-16 2019-09-10 Applied Materials, Inc. Collimator for a physical vapor deposition chamber
USD858468S1 (en) 2018-03-16 2019-09-03 Applied Materials, Inc. Collimator for a physical vapor deposition chamber
US20190353919A1 (en) * 2018-05-21 2019-11-21 Applied Materials, Inc. Multi-zone collimator for selective pvd
WO2020088415A1 (zh) * 2018-10-31 2020-05-07 北京北方华创微电子装备有限公司 反应腔室及半导体加工设备
CN109300764A (zh) * 2018-10-31 2019-02-01 北京北方华创微电子装备有限公司 反应腔室及半导体加工设备
USD937329S1 (en) 2020-03-23 2021-11-30 Applied Materials, Inc. Sputter target for a physical vapor deposition chamber
USD998575S1 (en) 2020-04-07 2023-09-12 Applied Materials, Inc. Collimator for use in a physical vapor deposition (PVD) chamber
CN112011776B (zh) * 2020-08-28 2022-10-21 北京北方华创微电子装备有限公司 半导体工艺设备及其工艺腔室
US11851751B2 (en) * 2021-07-23 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition system and method
USD1009816S1 (en) 2021-08-29 2024-01-02 Applied Materials, Inc. Collimator for a physical vapor deposition chamber
USD997111S1 (en) 2021-12-15 2023-08-29 Applied Materials, Inc. Collimator for use in a physical vapor deposition (PVD) chamber
USD1026054S1 (en) * 2022-04-22 2024-05-07 Applied Materials, Inc. Collimator for a physical vapor deposition (PVD) chamber
CN115449762A (zh) * 2022-08-22 2022-12-09 无锡尚积半导体科技有限公司 一种用于磁控溅射设备的准直器及磁控溅射设备
USD1025935S1 (en) * 2022-11-03 2024-05-07 Applied Materials, Inc. Collimator for a physical vapor deposition (PVD) chamber
USD1024149S1 (en) * 2022-12-16 2024-04-23 Applied Materials, Inc. Collimator for a physical vapor deposition (PVD) chamber
USD1026839S1 (en) * 2022-12-16 2024-05-14 Applied Materials, Inc. Collimator for a physical vapor deposition (PVD) chamber
USD1025936S1 (en) * 2022-12-16 2024-05-07 Applied Materials, Inc. Collimator for a physical vapor deposition (PVD) chamber

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090308739A1 (en) 2008-06-17 2009-12-17 Applied Materials, Inc. Wafer processing deposition shielding components
US20150114823A1 (en) 2013-10-24 2015-04-30 Applied Materials, Inc. Bipolar collimator utilized in a physical vapor deposition chamber
JP2017537227A (ja) 2014-11-26 2017-12-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 基板処理チャンバで使用するためのコリメータ

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223108A (en) * 1991-12-30 1993-06-29 Materials Research Corporation Extended lifetime collimator
JPH06295903A (ja) * 1993-02-09 1994-10-21 Matsushita Electron Corp スパッタリング装置
US5380414A (en) 1993-06-11 1995-01-10 Applied Materials, Inc. Shield and collimator pasting deposition chamber with a wafer support periodically used as an acceptor
US5362372A (en) 1993-06-11 1994-11-08 Applied Materials, Inc. Self cleaning collimator
US5415753A (en) 1993-07-22 1995-05-16 Materials Research Corporation Stationary aperture plate for reactive sputter deposition
US5431799A (en) 1993-10-29 1995-07-11 Applied Materials, Inc. Collimation hardware with RF bias rings to enhance sputter and/or substrate cavity ion generation efficiency
KR970009828B1 (en) 1994-02-23 1997-06-18 Sansung Electronics Co Ltd Fabrication method of collimator
EP0703598A1 (en) * 1994-09-26 1996-03-27 Applied Materials, Inc. Electrode between sputtering target and workpiece
JPH08260139A (ja) * 1995-03-23 1996-10-08 Sony Corp 成膜用コリメータ、成膜装置及び電子装置の製造方法
KR970017999A (ko) * 1995-09-29 1997-04-30 김광호 개선된 구조의 콜리메이터를 갖는 스퍼터링장치
US5650052A (en) * 1995-10-04 1997-07-22 Edelstein; Sergio Variable cell size collimator
KR970017999U (ko) 1995-10-23 1997-05-23 전자동세탁기
US5658442A (en) 1996-03-07 1997-08-19 Applied Materials, Inc. Target and dark space shield for a physical vapor deposition system
US6482301B1 (en) 1998-06-04 2002-11-19 Seagate Technology, Inc. Target shields for improved magnetic properties of a recording medium
US6362097B1 (en) 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films
US6149776A (en) 1998-11-12 2000-11-21 Applied Materials, Inc. Copper sputtering target
US20030015421A1 (en) 2001-07-20 2003-01-23 Applied Materials, Inc. Collimated sputtering of cobalt
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US7048837B2 (en) 2002-09-13 2006-05-23 Applied Materials, Inc. End point detection for sputtering and resputtering
JPWO2004047160A1 (ja) * 2002-11-20 2006-03-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007273490A (ja) 2004-03-30 2007-10-18 Renesas Technology Corp 半導体集積回路装置の製造方法
EP1710324B1 (en) * 2005-04-08 2008-12-03 STMicroelectronics S.r.l. PVD process and chamber for the pulsed deposition of a chalcogenide material layer of a phase change memory device
US7355192B2 (en) * 2006-03-30 2008-04-08 Intel Corporation Adjustable suspension assembly for a collimating lattice
US9062379B2 (en) 2008-04-16 2015-06-23 Applied Materials, Inc. Wafer processing deposition shielding components
US20090260982A1 (en) * 2008-04-16 2009-10-22 Applied Materials, Inc. Wafer processing deposition shielding components
US9316413B2 (en) 2008-06-11 2016-04-19 Honeywell International Inc. Selectable efficiency versus comfort for modulating furnace
WO2009155208A2 (en) 2008-06-17 2009-12-23 Applied Materials, Inc. Apparatus and method for uniform deposition
CN102301451A (zh) * 2009-04-24 2011-12-28 应用材料公司 晶圆处理沉积屏蔽部件
WO2013136384A1 (ja) * 2012-03-14 2013-09-19 キヤノンアネルバ株式会社 締結部材および真空装置
JP6295903B2 (ja) 2014-01-22 2018-03-20 株式会社デンソー 回転操作装置
EP3369108B1 (en) * 2015-10-27 2021-08-04 Applied Materials, Inc. Biasable flux optimizer/collimator for pvd sputter chamber

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090308739A1 (en) 2008-06-17 2009-12-17 Applied Materials, Inc. Wafer processing deposition shielding components
US20150114823A1 (en) 2013-10-24 2015-04-30 Applied Materials, Inc. Bipolar collimator utilized in a physical vapor deposition chamber
JP2017537227A (ja) 2014-11-26 2017-12-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 基板処理チャンバで使用するためのコリメータ

Also Published As

Publication number Publication date
US20170117121A1 (en) 2017-04-27
TW201944465A (zh) 2019-11-16
SG11201802667PA (en) 2018-05-30
CN106987815A (zh) 2017-07-28
KR20180063347A (ko) 2018-06-11
US11309169B2 (en) 2022-04-19
CN112030123A (zh) 2020-12-04
SG10202003396PA (en) 2020-06-29
US9960024B2 (en) 2018-05-01
CN110438464A (zh) 2019-11-12
JP2022079472A (ja) 2022-05-26
TW202305885A (zh) 2023-02-01
EP3369108A4 (en) 2019-06-19
US10727033B2 (en) 2020-07-28
EP3920210B1 (en) 2023-05-31
WO2017074633A1 (en) 2017-05-04
TW202111779A (zh) 2021-03-16
JP2018533673A (ja) 2018-11-15
US10347474B2 (en) 2019-07-09
TWI702636B (zh) 2020-08-21
US20190279851A1 (en) 2019-09-12
EP3920210A1 (en) 2021-12-08
US20180218889A1 (en) 2018-08-02
CN206418192U (zh) 2017-08-18
EP4235744A3 (en) 2023-10-11
TWI761889B (zh) 2022-04-21
EP3369108A1 (en) 2018-09-05
EP3369108B1 (en) 2021-08-04
TWI669752B (zh) 2019-08-21
US20200357617A1 (en) 2020-11-12
TW201724196A (zh) 2017-07-01
EP4235744A2 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
JP7034912B2 (ja) Pvdスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ/コリメータ
US9543126B2 (en) Collimator for use in substrate processing chambers
KR20160145849A (ko) 균일한 증착을 위한 장치 및 방법
TWI839710B (zh) 用於pvd濺射腔室的可偏壓通量優化器/準直器
CN118127471A (zh) 用于pvd溅射腔室的可偏压式通量优化器/准直器
CN118127470A (zh) 用于pvd溅射腔室的可偏压式通量优化器/准直器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220302

R150 Certificate of patent or registration of utility model

Ref document number: 7034912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150