JP6992895B2 - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法 Download PDFInfo
- Publication number
- JP6992895B2 JP6992895B2 JP2020525538A JP2020525538A JP6992895B2 JP 6992895 B2 JP6992895 B2 JP 6992895B2 JP 2020525538 A JP2020525538 A JP 2020525538A JP 2020525538 A JP2020525538 A JP 2020525538A JP 6992895 B2 JP6992895 B2 JP 6992895B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- doping concentration
- semiconductor substrate
- peak
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 196
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 154
- 238000009826 distribution Methods 0.000 claims description 91
- 238000003860 storage Methods 0.000 claims description 88
- 238000000137 annealing Methods 0.000 claims description 74
- 239000002019 doping agent Substances 0.000 claims description 50
- 238000009825 accumulation Methods 0.000 claims description 29
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
特許文献1 特開2018-19046号公報
特許文献2 特開2017-183346号公報
谷V3では、アクセプタ濃度とドナー濃度が一致する。このため、谷V3のネットドーピング濃度は、理論上は0である。谷V3のアクセプタ濃度もしくはドナー濃度は、ドリフト領域18のドーピング濃度(本例ではドナー濃度)N0より高くてよい。谷V3のアクセプタ濃度またはドナー濃度は、谷V2のアクセプタ濃度またはドナー濃度より低くてよい。
Claims (21)
- 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記ドリフト領域まで達して設けられ、且つ、前記半導体基板の上面において配列方向に複数配列されたトレンチ部と、
前記半導体基板の内部において2つの前記トレンチ部に挟まれた領域であるメサ部と
を備え、
前記トレンチ部は、1つ以上のゲートトレンチ部および1つ以上のダミートレンチ部を有し、
前記ゲートトレンチ部に接する少なくとも一つの前記メサ部は、
前記半導体基板の上面に露出して、且つ、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域の下方に設けられ、且つ、前記ゲートトレンチ部と接して設けられた第2導電型のベース領域と、
前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記ベース領域の上端と前記蓄積領域の下端との間の深さ位置に設けられた第2導電型の中間領域と
を有し、
前記ベース領域は、前記半導体基板の深さ方向のドーピング濃度分布において第1のピークを有し、
前記中間領域は、
前記深さ方向のドーピング濃度分布において、前記第1のピークから前記トレンチ部の下端の深さ位置までに第2のピークおよびキンク部の少なくとも一方を有し、
前記ゲートトレンチ部と離れて配置され、
前記ベース領域と前記蓄積領域との境界をまたいで設けられ、
上端が前記ベース領域と接している半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記ドリフト領域まで達して設けられ、且つ、前記半導体基板の上面において配列方向に複数配列されたトレンチ部と、
前記半導体基板の内部において2つの前記トレンチ部に挟まれた領域であるメサ部と
を備え、
前記トレンチ部は、1つ以上のゲートトレンチ部および1つ以上のダミートレンチ部を有し、
前記ゲートトレンチ部に接する少なくとも一つの前記メサ部は、
前記半導体基板の上面に露出して、且つ、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域の下方に設けられ、且つ、前記ゲートトレンチ部と接して設けられた第2導電型のベース領域と、
前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記ベース領域の上端と前記蓄積領域の下端との間の深さ位置に設けられた第2導電型の中間領域と
を有し、
前記ベース領域は、前記半導体基板の深さ方向のドーピング濃度分布において第1のピークを有し、
前記中間領域は、前記深さ方向のドーピング濃度分布において、前記第1のピークから前記トレンチ部の下端の深さ位置までに第2のピークおよびキンク部の少なくとも一方を有し、
前記メサ部は、前記半導体基板の上面において前記配列方向と直交する延伸方向に延伸して設けられており、
前記メサ部は、前記延伸方向において前記エミッタ領域と交互に前記半導体基板の上面に露出するように配置された、前記ベース領域よりもドーピング濃度の高い第2導電型のコンタクト領域を有し、
前記中間領域は、前記エミッタ領域の前記延伸方向における少なくとも一部の範囲と重なって配置されており、且つ、前記コンタクト領域の前記延伸方向における少なくとも一部の範囲に重ならずに配置されている半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記ドリフト領域まで達して設けられ、且つ、前記半導体基板の上面において配列方向に複数配列されたトレンチ部と、
前記半導体基板の内部において2つの前記トレンチ部に挟まれた領域であるメサ部と
を備え、
前記トレンチ部は、1つ以上のゲートトレンチ部および1つ以上のダミートレンチ部を有し、
前記ゲートトレンチ部に接する少なくとも一つの前記メサ部は、
前記半導体基板の上面に露出して、且つ、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域の下方に設けられ、且つ、前記ゲートトレンチ部と接して設けられた第2導電型のベース領域と、
前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記ベース領域の上端と前記蓄積領域の下端との間の深さ位置に設けられた第2導電型の中間領域と
を有し、
前記ベース領域は、前記半導体基板の深さ方向のドーピング濃度分布において第1のピークを有し、
前記中間領域は、前記深さ方向のドーピング濃度分布において、前記第1のピークから前記トレンチ部の下端の深さ位置までに第2のピークおよびキンク部の少なくとも一方を有し、
前記中間領域は、
前記ベース領域と前記蓄積領域との境界をまたいで設けられ、
上端が前記ベース領域と接していて
前記配列方向において、前記メサ部の中央を含む範囲に配置されている半導体装置。 - 前記中間領域が設けられた深さ位置において、前記メサ部の前記配列方向の中央の第2導電型ドーパントのドーピング濃度が、前記トレンチ部に接する位置の第2導電型ドーパントのドーピング濃度よりも高い
請求項1から3のいずれか一項に記載の半導体装置。 - 前記中間領域は前記第2のピークを有しており、
前記蓄積領域は、前記半導体基板の深さ方向のドーピング濃度分布において、1つ以上のピークを有しており、
前記第2のピークは、前記蓄積領域の最も下側の前記ピークよりも上側に配置されている
請求項4に記載の半導体装置。 - 前記第2のピークは、前記蓄積領域の最も上側の前記ピークよりも上側に配置されている
請求項5に記載の半導体装置。 - 前記ベース領域と前記蓄積領域との境界のうち、前記ゲートトレンチ部と接する部分の深さ位置が、前記第2のピークの深さ位置を基準とした前記中間領域のドーピング濃度分布の半値幅の範囲内である
請求項5または6に記載の半導体装置。 - 前記中間領域の少なくとも一部は、前記ベース領域と前記蓄積領域との境界のうち、前記ゲートトレンチ部と接する部分の深さ位置よりも上側に設けられている
請求項5から7のいずれか一項に記載の半導体装置。 - 前記第2のピークのドーピング濃度は、前記第1のピークのドーピング濃度よりも高い
請求項5から8のいずれか一項に記載の半導体装置。 - 前記第2のピークのドーピング濃度は、前記蓄積領域のドーピング濃度よりも高い
請求項5から9のいずれか一項に記載の半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記ドリフト領域まで達して設けられ、且つ、前記半導体基板の上面において配列方向に複数配列されたトレンチ部と、
前記半導体基板の内部において2つの前記トレンチ部に挟まれた領域であるメサ部と
を備え、
前記トレンチ部は、1つ以上のゲートトレンチ部および1つ以上のダミートレンチ部を有し、
前記ゲートトレンチ部に接する少なくとも一つの前記メサ部は、
前記半導体基板の上面に露出して、且つ、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域の下方に設けられ、且つ、前記ゲートトレンチ部と接して設けられた第2導電型のベース領域と、
前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記ベース領域の上端と前記蓄積領域の下端との間の深さ位置に設けられた第2導電型の中間領域と
を有し、
前記ベース領域は、前記半導体基板の深さ方向のドーピング濃度分布において第1のピークを有し、
前記中間領域は、前記深さ方向のドーピング濃度分布において、前記第1のピークから前記トレンチ部の下端の深さ位置までに第2のピークおよびキンク部の少なくとも一方を有し、
前記中間領域が設けられた深さ位置において、前記メサ部の前記配列方向の中央の第2導電型ドーパントのドーピング濃度が、前記トレンチ部に接する位置の第2導電型ドーパントのドーピング濃度よりも高く、
前記中間領域は前記第2のピークを有しており、
前記蓄積領域は、前記半導体基板の深さ方向のドーピング濃度分布において、1つ以上のピークを有しており、
前記第2のピークは、前記蓄積領域の最も下側の前記ピークよりも上側に配置されていて、
前記中間領域の前記第2のピークよりも下側における深さ方向のドーピング濃度分布は、前記ベース領域の前記第1のピークよりも下側における深さ方向のドーピング濃度分布よりも急峻に変化している半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記ドリフト領域まで達して設けられ、且つ、前記半導体基板の上面において配列方向に複数配列されたトレンチ部と、
前記半導体基板の内部において2つの前記トレンチ部に挟まれた領域であるメサ部と
を備え、
前記トレンチ部は、1つ以上のゲートトレンチ部および1つ以上のダミートレンチ部を有し、
前記ゲートトレンチ部に接する少なくとも一つの前記メサ部は、
前記半導体基板の上面に露出して、且つ、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域の下方に設けられ、且つ、前記ゲートトレンチ部と接して設けられた第2導電型のベース領域と、
前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記ベース領域の上端と前記蓄積領域の下端との間の深さ位置に設けられた第2導電型の中間領域と
を有し、
前記ベース領域は、前記半導体基板の深さ方向のドーピング濃度分布において第1のピークを有し、
前記中間領域は、前記深さ方向のドーピング濃度分布において、前記第1のピークから前記トレンチ部の下端の深さ位置までに第2のピークおよびキンク部の少なくとも一方を有し、
前記中間領域が設けられた深さ位置において、前記メサ部の前記配列方向の中央の第2導電型ドーパントのドーピング濃度が、前記トレンチ部に接する位置の第2導電型ドーパントのドーピング濃度よりも高く、
前記中間領域は前記第2のピークを有しており、
前記蓄積領域は、前記半導体基板の深さ方向のドーピング濃度分布において、1つ以上のピークを有しており、
前記第2のピークは、前記蓄積領域の最も下側の前記ピークよりも上側に配置されていて、
前記中間領域の前記第2のピークよりも上側における深さ方向のドーピング濃度分布は、前記ベース領域の前記第1のピークよりも下側における深さ方向のドーピング濃度分布よりも急峻に変化している半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記ドリフト領域まで達して設けられ、且つ、前記半導体基板の上面において配列方向に複数配列されたトレンチ部と、
前記半導体基板の内部において2つの前記トレンチ部に挟まれた領域であるメサ部と
を備え、
前記トレンチ部は、1つ以上のゲートトレンチ部および1つ以上のダミートレンチ部を有し、
前記ゲートトレンチ部に接する少なくとも一つの前記メサ部は、
前記半導体基板の上面に露出して、且つ、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域の下方に設けられ、且つ、前記ゲートトレンチ部と接して設けられた第2導電型のベース領域と、
前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記ベース領域の上端と前記蓄積領域の下端との間の深さ位置に設けられた第2導電型の中間領域と
を有し、
前記ベース領域は、前記半導体基板の深さ方向のドーピング濃度分布において第1のピークを有し、
前記中間領域は、前記深さ方向のドーピング濃度分布において、前記第1のピークから前記トレンチ部の下端の深さ位置までに第2のピークおよびキンク部の少なくとも一方を有し、
前記中間領域が設けられた深さ位置において、前記メサ部の前記配列方向の中央の第2導電型ドーパントのドーピング濃度が、前記トレンチ部に接する位置の第2導電型ドーパントのドーピング濃度よりも高く、
前記中間領域は前記第2のピークを有しており、
前記蓄積領域は、前記半導体基板の深さ方向のドーピング濃度分布において、1つ以上のピークを有しており、
前記第2のピークは、前記蓄積領域の最も下側の前記ピークよりも上側に配置されていて、
前記中間領域は、前記ゲートトレンチ部と接して配置されており、
前記ゲートトレンチ部と接する位置の前記第2のピークのドーピング濃度は、前記第1のピークのドーピング濃度よりも低い半導体装置。 - 一つの前記中間領域の前記延伸方向における長さは、一つの前記エミッタ領域の前記延伸方向における長さよりも長い
請求項2に記載の半導体装置。 - 前記半導体基板の内部において、前記コンタクト領域と前記中間領域とは離れて配置されている
請求項2または14に記載の半導体装置。 - 前記半導体基板の内部において、前記エミッタ領域と前記中間領域とは離れて配置されている
請求項2、14、15のいずれか一項に記載の半導体装置。 - 前記中間領域の少なくとも一部は、前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれた前記メサ部に配置されており、
前記中間領域は、前記ダミートレンチ部と離れて配置されている
請求項1から16のいずれか一項に記載の半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記ドリフト領域まで達して設けられ、且つ、前記半導体基板の上面において配列方向に複数配列されたトレンチ部と、
前記半導体基板の内部において2つの前記トレンチ部に挟まれた領域であるメサ部と
を備え、
前記トレンチ部は、1つ以上のゲートトレンチ部および1つ以上のダミートレンチ部を有し、
前記ゲートトレンチ部に接する少なくとも一つの前記メサ部は、
前記半導体基板の上面に露出して、且つ、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域の下方に設けられ、且つ、前記ゲートトレンチ部と接して設けられた第2導電型のベース領域と、
前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記ベース領域の上端と前記蓄積領域の下端との間の深さ位置に設けられた第2導電型の中間領域と
を有し、
前記ベース領域は、前記半導体基板の深さ方向のドーピング濃度分布において第1のピークを有し、
前記中間領域は、前記深さ方向のドーピング濃度分布において、前記第1のピークから前記トレンチ部の下端の深さ位置までに第2のピークおよびキンク部の少なくとも一方を有する半導体装置を製造する製造方法であって、
前記ドリフト領域を有する前記半導体基板に第2導電型のドーパントを注入する第1注入段階と、
前記半導体基板をアニールすることで、前記ベース領域を形成する第1アニール段階と、
前記第1アニール段階の後に、前記半導体基板に第2導電型のドーパントを注入する第2注入段階と、
前記第1アニール段階よりも低い温度で前記半導体基板をアニールすることで、前記中間領域を形成する第2アニール段階と
を備える製造方法。 - 前記第2アニール段階のアニール時間は、前記第1アニール段階のアニール時間よりも短い
請求項18に記載の製造方法。 - 前記第1アニール段階と、前記第2注入段階との間に、
前記半導体基板に第1導電型のドーパントを注入して、前記半導体基板をアニールすることで、前記蓄積領域を形成する段階を備える
請求項18または19に記載の製造方法。 - 前記第2アニール段階のアニール温度は、前記蓄積領域を形成する段階のアニール温度よりも低く、
前記第2アニール段階のアニール時間は、前記蓄積領域を形成する段階のアニール時間よりも短い
請求項20に記載の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018117706 | 2018-06-21 | ||
JP2018117706 | 2018-06-21 | ||
PCT/JP2019/022804 WO2019244681A1 (ja) | 2018-06-21 | 2019-06-07 | 半導体装置および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019244681A1 JPWO2019244681A1 (ja) | 2020-12-17 |
JP6992895B2 true JP6992895B2 (ja) | 2022-01-13 |
Family
ID=68983946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020525538A Active JP6992895B2 (ja) | 2018-06-21 | 2019-06-07 | 半導体装置および製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11139392B2 (ja) |
JP (1) | JP6992895B2 (ja) |
CN (1) | CN111418068B (ja) |
WO (1) | WO2019244681A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266133A (ja) | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2010050307A (ja) | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2018022852A (ja) | 2016-08-05 | 2018-02-08 | 国立研究開発法人産業技術総合研究所 | 半導体装置およびその製造方法 |
WO2018030440A1 (ja) | 2016-08-12 | 2018-02-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6126150B2 (ja) | 2015-03-06 | 2017-05-10 | トヨタ自動車株式会社 | 半導体装置 |
WO2017141998A1 (ja) * | 2016-02-15 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
JP6681238B2 (ja) | 2016-03-28 | 2020-04-15 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP6617657B2 (ja) | 2016-07-29 | 2019-12-11 | 富士電機株式会社 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
JP7131003B2 (ja) * | 2018-03-16 | 2022-09-06 | 富士電機株式会社 | 半導体装置 |
JP6996621B2 (ja) * | 2018-05-17 | 2022-01-17 | 富士電機株式会社 | 半導体装置 |
-
2019
- 2019-06-07 CN CN201980005950.4A patent/CN111418068B/zh active Active
- 2019-06-07 JP JP2020525538A patent/JP6992895B2/ja active Active
- 2019-06-07 WO PCT/JP2019/022804 patent/WO2019244681A1/ja active Application Filing
-
2020
- 2020-05-24 US US16/882,527 patent/US11139392B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266133A (ja) | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2010050307A (ja) | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2018022852A (ja) | 2016-08-05 | 2018-02-08 | 国立研究開発法人産業技術総合研究所 | 半導体装置およびその製造方法 |
WO2018030440A1 (ja) | 2016-08-12 | 2018-02-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11139392B2 (en) | 2021-10-05 |
CN111418068B (zh) | 2023-09-26 |
WO2019244681A1 (ja) | 2019-12-26 |
CN111418068A (zh) | 2020-07-14 |
JPWO2019244681A1 (ja) | 2020-12-17 |
US20200287031A1 (en) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11094810B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10825923B2 (en) | Semiconductor device | |
JP6406454B2 (ja) | 半導体装置 | |
JP6885101B2 (ja) | 半導体装置 | |
JP7268330B2 (ja) | 半導体装置および製造方法 | |
JP6958011B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6863479B2 (ja) | 半導体装置およびその製造方法 | |
JP7497744B2 (ja) | 半導体装置 | |
JP2017183625A (ja) | 半導体装置およびその製造方法 | |
WO2021166980A1 (ja) | 半導体装置 | |
WO2019098270A1 (ja) | 半導体装置 | |
JP6911373B2 (ja) | 半導体装置 | |
WO2021049499A1 (ja) | 半導体装置および製造方法 | |
JP6984749B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6996621B2 (ja) | 半導体装置 | |
JP6992895B2 (ja) | 半導体装置および製造方法 | |
JP7473075B2 (ja) | 半導体装置 | |
JPWO2018154963A1 (ja) | 半導体装置 | |
WO2022044542A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7501663B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2023063412A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US20160049484A1 (en) | Semiconductor device | |
JP2021114600A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6992895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |