JP6954880B2 - 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法 - Google Patents

成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法 Download PDF

Info

Publication number
JP6954880B2
JP6954880B2 JP2018200156A JP2018200156A JP6954880B2 JP 6954880 B2 JP6954880 B2 JP 6954880B2 JP 2018200156 A JP2018200156 A JP 2018200156A JP 2018200156 A JP2018200156 A JP 2018200156A JP 6954880 B2 JP6954880 B2 JP 6954880B2
Authority
JP
Japan
Prior art keywords
substrate
voltage
electrostatic chuck
film forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018200156A
Other languages
English (en)
Other versions
JP2019099913A (ja
Inventor
石井　博
石井　　博
一史 柏倉
一史 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of JP2019099913A publication Critical patent/JP2019099913A/ja
Priority to JP2021161810A priority Critical patent/JP7138757B2/ja
Application granted granted Critical
Publication of JP6954880B2 publication Critical patent/JP6954880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は成膜装置に関するもので、特に、成膜装置において静電チャックに電圧を印加して基板を吸着した後、基板を静電チャックから容易に脱着するための電圧制御に関するものである。
最近、フラットパネル表示装置として有機ＥＬ表示装置が脚光を浴びている。有機ＥＬ表示装置は自発光ディスプレイであり、応答速度、視野角、薄型化などの特性が液晶パネルディスプレイより優れており、モニタ、テレビ、スマートフォンに代表される各種携帯端末などで既存の液晶パネルディスプレイを速いスピードで代替している。また、自動車用ディスプレイ等にも、その応用分野を広げている。
有機ＥＬ表示装置の素子は２つの向かい合う電極（カソード電極、アノード電極）の間に発光を起こす有機物層が形成された基本構造を持つ。有機ＥＬ表示装置素子の有機物層及び電極層は、成膜装置の真空チャンバーの下部に設けられた蒸着源を加熱することで蒸発された蒸着材料を画素パターンが形成されたマスクを通じて真空チャンバー上部に置かれた基板（の下面）に蒸着させることで形成される。
このような上向蒸着方式の成膜装置の真空チャンバー内において基板は基板ホルダによって保持されるが、基板（の下面）に形成された有機物層／電極層に損傷を与えないように基板の下面の周縁を基板ホルダの支持部によって支持する。この場合、基板のサイズが大きくなるにつれて、基板ホルダの支持部によって支持されない基板の中央部が、基板の自重によって撓み、蒸着精度を落とす要因となっている。
基板の自重による撓みを低減するための方法として静電チャックを使う技術が検討されている。すなわち、基板の上部に静電チャックを設け、基板ホルダの支持部によって支持された基板の上面を静電チャックに吸着させて、基板の中央部が静電チャックの静電引力によって引っ張られるようにすることで、基板の撓みを低減することができる。
しかし、静電チャックと基板間の静電引力によって基板を静電チャックに吸着した後、静電チャックから基板を分離する際に、基板吸着時に加えた電圧により誘導された電荷が放電するまでに時間がかかり、基板を静電チャックから分離するのに時間がかかる問題がある。静電チャックからの基板分離に時間がかかると、工程全体的に時間（Ｔａｃｔ）が増加し、生産性が低下する問題がある。
本発明は、静電チャックに吸着された基板を分離するのにかかる時間を減らすための静電チャックの電圧制御方法を提供することを主な目的にする。
本発明の一態様による成膜装置は、マスクを介して基板に蒸着源からの材料を蒸着することにより成膜を行うための成膜装置であって、基板の周縁部を支持するための支持部を含む基板保持ユニット、及び前記支持部の上方に設けられ、基板を吸着するための静電チャックを含み、前記静電チャックは、電圧を発生させる電源部、前記電圧が印加される電極部、及び前記電極部に印加される前記電圧を制御するための電圧制御部を含み、前記電圧制御部は、基板を前記静電チャックに吸着させる時に、前記電圧として第１電圧が前記電極部に印加されるように制御し、基板が前記静電チャックに吸着された後、蒸着工程が開始される前に、前記電圧として前記第１電圧よりも低い第２電圧が前記電極部に印加されるように制御することを特徴とする。
本発明の一態様による成膜方法は、マスクを介して基板に蒸着源からの材料を蒸着することにより成膜を行う成膜方法であって、基板を成膜装置の真空チャンバー内に搬入する段階、搬入された基板を基板保持ユニットの支持部上に載置する段階、前記支持部上の基板を静電チャックに吸着させる段階、前記静電チャックに吸着された基板をマスクに対して位置調整するアライメント段階、位置調整された基板をマスク上に載置する段階、マグネットによってマスクとマスク上の基板を密着させる段階、蒸着源から蒸発された蒸着材料をマスクを介して基板上に成膜する段階、蒸着材料が成膜された基板を成膜装置の真空チャンバーから搬出する段階を含み、基板を静電チャックに吸着させる前記段階は、前記静電チャックに静電引力を発生させるための第１電圧を印加する段階を含み、基板上に蒸着材料を成膜する前記段階の開始前に、前記静電チャックに印加される電圧を前記第１電圧から前記第１電圧よりも低い第２電圧に下げることを特徴とする。
本発明によると、基板を静電チャックに吸着させた後、基板を静電チャックから分離する前に（特に、成膜工程の開始前に）、静電チャックに加える電圧を、基板を静電チャックに吸着させるために印加した電圧（吸着開始電圧）よりも低い電圧（吸着維持電圧）に下げることで、基板を静電チャックから分離するのにかかる時間を短縮することができる。これにより、工程時間を短縮し、全体的な生産性を向上させることができる。
図１は有機ＥＬ表示装置の製造ラインの一部の模式図である。 図２は本発明の成膜装置の模式図である。 図３は本発明の静電チャックのブロック図である。 図４は本発明の静電チャックと基板保持ユニットの模式図である。 図５は本発明の静電チャックへの電圧制御方法を説明するための図である。 図６は本発明の成膜方法を説明するための図である。 図７は有機ＥＬ表示装置の構造を表す模式図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に真空蒸着によってパターンの薄膜（材料層）を形成する装置に望ましく適用することができる。基板の材料としては、硝子、高分子材料のフィルム、金属などの任意の材料を選択することができ、また、蒸着材料としても、有機材料、金属性材料（金属、金属酸化物など）などの任意の材料を選択することができる。本発明の技術は、具体的には、有機電子デバイス（例えば、有機ＥＬ表示装置、薄膜太陽電池）、光学部材などの製造装置に適用可能である。その中でも、有機ＥＬ表示装置の製造装置においては、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機ＥＬ表示素子を形成しており、本発明の望ましい適用例の一つである。
＜電子デバイス製造ライン＞
図１は、電子デバイスの製造ラインの構成の一部を模式的に示す上視図である。図１の製造ラインは、例えば、スマートフォン用の有機ＥＬ表示装置の表示パネルの製造に用い
られる。スマートフォン用の表示パネルの場合、例えば約１８００ｍｍ×約１５００ｍｍのサイズの基板に有機ＥＬの成膜を行った後、該基板を切出して複数の小サイズのパネルが作製される。
電子デバイスの製造ラインは、一般に、図１に示すように、複数の成膜室１１、１２と、搬送室１３とを有する。搬送室１３内には、基板１０を保持し搬送する搬送ロボット１４が設けられている。搬送ロボット１４は、例えば、多関節アームに、基板を保持するロボットハンドが取り付けられた構造をもつロボットであり、各成膜室への基板１０の搬入／搬出を行う。
各成膜室１１、１２にはそれぞれ成膜装置（蒸着装置とも呼ぶ）が設けられている。搬送ロボット１４との基板１０の受け渡し、基板１０とマスクの相対位置の調整（アライメント）、マスク上への基板１０の固定、成膜（蒸着）などの一連の成膜プロセスは、成膜装置によって自動で行われる。
以下、成膜室の成膜装置の構成について説明する。
＜成膜装置＞
図２は成膜装置２の構成を概略的に示す断面図である。以下の説明においては、鉛直方向をＺ方向とするＸＹＺ直交座標系を使う。成膜時に基板が水平面（ＸＹ平面）と平行に固定された場合、基板の短辺に平行な方向をＸ方向、長辺に平行な方向をＹ方向とする。またＺ軸周りの回転角をθで表示する。
成膜装置２は成膜工程が成り立つ空間を定義する真空チャンバー２０を具備する。真空チャンバー２０の内部は真空雰囲気、或いは、窒素ガスなどの不活性ガス雰囲気で維持される。
成膜装置２の真空チャンバー２０内の上部には、基板を保持する基板保持ユニット２１、マスクを保持するマスク台２２、基板を静電引力によって吸着させる静電チャック２３、金属製のマスクに磁力を印加するためのマグネット２４などが設けられ、成膜装置の真空チャンバー２０内の下部には、蒸着材料が収納される蒸着源２５などが設けられる。
基板保持ユニット２１は搬送室１３の搬送ロボット１４から基板１０を受け取り、保持及び搬送する。基板保持ユニット２１は基板ホルダとも呼ぶ。基板保持ユニット２１は基板の下面の周縁部を支持する支持部２１１，２１２を含む。
支持部２１１、２１２は、基板の対向する二辺（例えば、長辺）のうち一方を支持するように配置される複数の第１支持部材２１１、及び対向する二辺のうち他方を支持するように配置される複数の第２支持部材２１２を含む。
各支持部材は、基板の下面の周縁部を支持する基板支持面部２１３と、基板支持面部２１３を弾性的に支持する弾性体部２１４を含む。基板支持面部２１３上には、基板の損傷を防止するためにフッ素コーティングされたパッド（不図示）が設けられる。支持部材の弾性体部２１４は、コイルばね、板ばね、シリコーンゴムなどの弾性体を含み、基板を静電チャックに吸着させる際に静電チャックからの加圧力によって弾性変位することで基板が静電チャックと支持部材の間で破損することを防止する。
第１支持部材２１１の基板支持面部２１３は、基板を静電チャックに全体的に平らに付着するために、第２支持部材２１２の基板支持面部２１３よりも高さが高く設置されることができる。また、第１支持部材２１１の弾性体部２１４の弾性係数を第２支持部材２１２の弾性体部２１４の弾性係数よりも大きくしたり、弾性体部２１４の長さを長くしたり
することによって、第１支持部材２１１が基板を支持する支持力を第２支持部材２１２が基板を支持する支持力よりも大きくすることができる。
基板保持ユニット２１の下にはフレーム状のマスク台２２が設置され、マスク台には基板１０上に形成される薄膜パターンに対応する開口パターンを有するマスク２２１が置かれる。特に、スマートフォン用の有機ＥＬ素子を製造するのに使われるマスクは微細な開口パターンが形成された金属製のマスクであり、ＦＭＭ（Ｆｉｎｅ Ｍｅｔａｌ Ｍａｓｋ）とも呼ぶ。
基板保持ユニット２１の支持部２１１、２１２の上方には、基板を静電引力によって吸着し固定させるための静電チャック２３が設けられる。静電チャックは誘電体（例えば、セラミック材質）マトリックス内に金属電極などの電気回路が埋設された構造を有する。金属電極にプラス（＋）及びマイナス（−）の電圧が印加されると、誘電体マトリックスを通じて基板に金属電極と反対極性の分極電荷が誘導され、これら間の静電引力によって基板が静電チャック２３に吸着固定されることができる。静電チャック２３は一つのプレートで形成されることもでき、複数のサブプレートを持つように形成されることもできる。また、一つのプレートで形成される場合にもその内部の電気回路を複数含んで、一つのプレート内で位置によって静電引力を異なるように制御することができる。
本発明では後述のように、静電チャック２３が基板を吸着している間に静電チャックにずっと同じ電圧を印加し維持するのではなく、吸着開始以降は、吸着開始の時に印加された電圧よりも低い電圧を印加し、基板分離の時にかかる時間を短縮する。
静電チャック２３の上部には、金属製のマスク２２１に磁力を印加してマスクの撓みを防止し、マスク２２１と基板１０を密着させるためのマグネット２４が設けられる。マグネット２４は永久磁石または電磁石からなることができ、複数のモジュールに区画されることができる。
図２には図示しなかったが、静電チャック２３とマグネット２４の間には基板を冷却するための冷却板が設けられる。冷却板はマグネット２４と一体に形成されることもできる。
蒸着源２５は、基板に成膜される蒸着材料が収納されるるつぼ（不図示）、るつぼを加熱するためのヒータ（不図示）、蒸着源からの蒸発レートが一定になるまで蒸着材料が基板に飛散することを阻むシャッタ（不図示）などを含む。蒸着源２５は、点（ｐｏｉｎｔ）蒸着源、線形（ｌｉｎｅａｒ）蒸着源、リボルバ蒸着源などの用途によって多様な構成を持つことができる。
図２に図示しなかったが、成膜装置２は基板に蒸着された膜の厚さを測定するための膜厚モニタ（不図示）及び膜厚算出ユニット（不図示）を含む。
成膜装置２の真空チャンバー２０の外部上面には、基板保持ユニット２１、静電チャック２３、マグネット２４などを鉛直方向（Ｚ方向）に移動させるための駆動機構、及び基板とマスクのアライメントのために水平面に平行に（Ｘ方向、Ｙ方向、θ方向に）静電チャック２３や基板保持ユニット２１などを移動させるための駆動機構などが設けられる。また、マスクと基板のアライメントのために真空チャンバー２０の天井に設けられた窓を通じて基板及びマスクに形成されたアライメントマークを撮影するアライメント用カメラ（不図示）も設けられる。
成膜装置は制御部２６を具備する。制御部２６は基板１０の搬送及びアライメント、蒸着源の制御、成膜の制御などの機能を有する。制御部２６は、例えば、プロセッサ、メモ
リ、ストレージ、Ｉ/Ｏなどを持つコンピュータによって構成可能である。この場合、制
御部２６の機能はメモリまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピュータとしては汎用のパーソナルコンピュータを使用しても、組込み型のコンピュータまたはＰＬＣ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｃｏｎｔｒｏｌｌｅｒ）を使用してもよい。または、制御部２６の機能の一部または全部をＡＳＩＣやＦＰＧＡのような回路で構成してもよい。また、成膜装置ごとに制御部２６が設置されていてもよいし、一つの制御部２６が複数の成膜装置を制御するものとしてもよい。
成膜装置内で行われる成膜プロセスでは、まず、搬送室１３の搬送ロボット１４によって基板が真空チャンバー２０内に搬入されて基板保持ユニット２１に置かれる。続いて、基板１０とマスク２２１との相対的位置の測定及び調整を行うアライメント工程が行われる。アライメント工程が完了すれば、基板保持ユニット２１が駆動機構によって降りて基板１０をマスク２２１上に置き、その後マグネット２４が降りて基板１０とマスク２２１を密着させる。このようなアライメント工程、基板をマスク上に置くための下降工程、マグネットによる基板とマスクの密着工程などにおいて、基板は基板保持ユニット２１の支持部２１１，２１２と静電チャック２３によって固定される。
この状態で、蒸着源２５のシャッタが開かれて、蒸着源２５のるつぼから蒸発された蒸着材料がマスクの微細パターン開口を通して基板に蒸着される。
基板に蒸着された蒸着材料の膜厚が所定の厚さに到逹すれば、蒸着源２５のシャッタを閉じ、その後、搬送ロボット１４が基板を真空チャンバー２０から搬送室１３に搬出する。
＜静電チャックの電圧制御＞
以下、図３〜図５を参照して本発明の静電チャック２３の構成、基板の吸着及び脱着工程において静電チャックに印加される電圧の制御について説明する。
本発明の静電チャック２３は、図３に示すように、誘電体部３０、電極部３１、電圧制御部３２、電源部３３を含む。電源部３３は、静電チャック２３の電極部３１にプラス（＋）電圧及びマイナス（−）電圧を印加する。電圧制御部３２は、成膜装置２の成膜工程の進行に応じて、電源部３３から電極部３１に加えられる電圧の大きさなどを制御する。電圧制御部３２は成膜装置２の制御部２６に統合され、成膜装置２の制御部２６によって、静電チャック２３の電圧制御が行われてもよい。
電極部３１は、複数のサブ電極部を含むことができる。例えば、本発明の電極部３１は、図４（ａ）に示すように、第１サブ電極部３１１及び第２サブ電極部３１２に分けて設置されることができる。第１サブ電極部３１１及び第２サブ電極部３１２は、静電チャック２３の短辺中央を基準に対向する二つの長辺側に設置されることができる。例えば、図４（ｂ）に示すように、第１サブ電極部３１１は、基板保持ユニット２１の第１支持部材２１１側に対応するように設けられ、第２サブ電極部３１２は、基板保持ユニット２１の第２支持部材２１２側に対応するように設けられる。
以下、図５を参照して静電チャック２３に基板１０を吸着させる工程における電圧制御について説明する。
成膜装置２の真空チャンバー２０内に基板が搬入され、基板保持ユニット２１の支持部２１１、２１２に載置される（図５（ａ）参照）。
続いて、静電チャック２３が降下し、基板保持ユニット２１の支持部２１１、２１２上に載置された基板に近接するように移動する。静電チャック２３が基板１０に十分近接ま
たは接触すると、図５（ｂ）に示すように、静電チャック２３の電源部３３によって電極部３１に第１電圧（Ｖ１）が印加される。第１電圧（Ｖ１）は基板１０を静電チャック２３に確実に吸着させるために十分な大きさの電圧に設定される。静電チャック２３に第１電圧（Ｖ１）が印加される時点をｔ１とする。
静電チャック２３の電極部３１に加えられた第１電圧（Ｖ１）によって基板の上面には、第１電圧（Ｖ１）の大きさに比例する反対極性の分極電荷が誘導される。この基板に誘導された分極電荷と静電チャック２３の電極部３１との間の静電引力によって、基板は静電チャックに平らに吸着される。本実施形態においては、静電チャック２３が基板１０に近接或いは接触した状態で第１電圧（Ｖ１）を印加すると説明したが、静電チャック２３が基板１０に向かって下降を始める前に、或いは、下降の途中に第１電圧（Ｖ１）を印加してもいい。
その後の所定の時点（ｔ＝ｔ２）で、静電チャック２３の電圧制御部３２は、静電チャック２３の電極部３１に印加される電圧を、第１電圧（Ｖ１）から第１電圧よりも小さい第２電圧（Ｖ２）に下げる。第２電圧（Ｖ２）は、一旦静電チャック２３に吸着された基板１０を静電チャック２３に吸着された状態に維持するための吸着維持電圧であり、基板１０を静電チャック２３に吸着させる時の第１電圧（Ｖ１）よりも低い電圧である。静電チャック２３に印加される電圧が第２電圧（Ｖ２）まで低くなると、これに対応して基板１０に誘導される分極電荷量も図５（ｃ）に示すように、第１電圧（Ｖ１）が加えられた場合に比べて減少するが、基板１０が一旦第１電圧（Ｖ１）によって静電チャック２３に吸着された以後は、第１電圧（Ｖ１）よりも低い第２電圧（Ｖ２）を印加しても基板の吸着状態を維持することができる。
第２電圧（Ｖ２）は第１電圧（Ｖ１）の大きさを考慮して決めるのが好ましく、基板を脱着させるのにかかる時間を考慮し、ゼロ（０）電圧または逆極性の電圧にすることもできる。つまり、第１電圧（Ｖ１）が十分に大きければ、第２電圧をゼロ電圧または逆極性の電圧にしても基板に誘導された分極電荷が放電するのに時間がかかるため、当該時間の間に静電チャック２３に基板１０を吸着させた状態を維持することができる。
静電チャック２３に印加される電圧を第１電圧（Ｖ１）から第２電圧（Ｖ２）に下げる時期は、基板への蒸着開始時点の以前であることが望ましい。これは静電チャック２３から基板１０を分離することができる程度に基板と静電チャックとの間の静電引力が低くなるのにかかる時間を確保するためである。つまり、静電チャック２３から基板１０を分離しようとする時、静電チャック２３の電極部３１に加えられる電圧をゼロ（０）にしても、直ちに静電チャック２３と基板１０との間の静電引力が消えるのではなく、静電チャック２３と基板１０との界面に誘導された電荷が消えるのに相当な時間（場合によっては、数分程度）がかかる。特に、静電チャック２３に基板１０を吸着させる際は、通常、その吸着を確実にするために、静電チャック２３に基板を吸着させるのに必要な最小静電引力（Ｆｔｈ）よりも十分大きい静電引力が作用するように第１電圧を設定するが（図５（ｆ）参照）、このような第１電圧から基板の分離が可能な状態になるまでは相当な時間がかかる。
本発明では、このような静電チャック２３からの基板１０の分離・脱着にかかる時間により全体的な工程時間（Ｔａｃｔ）が増加してしまうことを防止するために、蒸着工程の開始前に静電チャック２３に印加される電圧を第２電圧に下げる。
特に、基板と静電チャック２３間の静電引力の大きさが第１電圧による静電引力から、基板と静電チャック２３間の吸着を維持するための最小限の静電引力（Ｆｔｈ）に減少する時間と、第２電圧による静電引力から基板と静電チャックを分離できる程度に静電引力
が減少する時間とのバランスを考慮し（図５（ｅ）及び図５（ｆ）参照）、安定的に基板の吸着状態を維持しながらも、基板脱着にかかる時間を十分確保することができる時点で、静電チャック２３の電圧を第２電圧に下げることが好ましい。
静電チャック２３に印加する電圧を第２電圧（Ｖ２）に下げる具体的な時点については、図６を参照し、後述する。
本発明の他の実施形態では、静電チャック２３の電極部３１を第１サブ電極部３１１と第２サブ電極部３１２を含むように形成し、各サブ電極部に加える電圧を第１電圧から第２電圧に下げる時点を互いに異なるようにするか、第２電圧の大きさを互いに異なるようにする。
例えば、図４（ｂ）及び図４（ｃ）に示すように、基板支持面の高い第１支持部材２１１によって基板が支持される側に形成された第１サブ電極部３１１に印加する電圧を第１電圧から第２電圧に下げた後、第２サブ電極部３１２に印加される電圧を第１電圧から第２電圧に下げる。第１支持部材２１１によって支持される基板の周縁部は静電チャック２３に先に吸着されるので、誘導される分極電荷量が第２支持部材２１２によって支持される基板の周縁部側よりも多く、これにより基板分離にかかる時間（分極電荷の放電にかかる時間）もより長くなる。相対的に基板分離にかかる時間が長い、第１支持部材２１１によって支持される基板周縁部側が吸着された第１サブ電極部３１１の電圧を、先に第２電圧に下げて、基板分離にかかる時間を充分に確保することができる。
第１支持部材２１１によって支持される基板周縁部側の電荷放電時間を減らすために、第１サブ電極部３１１に印加する第２電圧を第２サブ電極部３１２に印加する第２電圧よりも低くすることもできる。つまり、相対的に多くの分極電荷が誘導された第１サブ電極部３１１側に印加する第２電圧をより低くすることで、第２サブ電極部３１２側よりもより多くの誘導電荷をあらかじめ放電させ、第２サブ電極部３１２側の基板上に誘導された分極電荷の放電時間とのバランスを取ることで、最終的に基板脱着に必要な時間のバランスを合わせることができる。
第１サブ電極部３１１及び第２サブ電極部３１２に印加する電圧を第１電圧から第２電圧に下げる時点及び第２電圧の大きさは、両サブ電極部に当接した基板上に誘導される電荷を放電させるのに必要な時間のバランスを考慮し、多様な組み合わせを選択することができる。
＜成膜プロセス＞
以下、本発明の静電チャック電圧制御を採用した成膜方法について図６を参照して説明する。
真空チャンバー２０内のマスク台２２にマスク２２１が置かれた状態で、搬送室１３の搬送ロボット１４によって成膜装置２の真空チャンバー２０内に基板が搬入される（図６（ａ）)。
真空チャンバー２０内に進入した搬送ロボット１４のハンドが降下し、基板１０を基板保持ユニット２１の支持部２１１、２１２上に載置する（図６（ｂ）)。
続いて、静電チャック２３が基板１０に向かって降下し、基板１０に十分近接或いは接触した後に、静電チャック２３に第１電圧（V１）を印加し、基板１０を吸着させる（図
６（ｃ）)。
本発明の一実施形態においては、基板を静電チャック２３から脱着させるのに必要な時
間を最大限に確保するため、基板の静電チャック２３への吸着が完了した直後に静電チャック２３に加えられる電圧を第１電圧（Ｖ２）から第２電圧（Ｖ２）に下げる。基板の吸着が完了した直後に静電チャック２３に加えられる電圧を第２電圧（Ｖ２）に下げても、第１電圧（Ｖ１）によって基板に誘導された分極電荷が放電されるまでに時間がかかるため、以降の工程で静電チャック２３による基板への吸着力を維持することができる。
静電チャック２３に基板１０が吸着された状態で、基板のマスクに対する相対的な位置ずれを計測するため、基板（１０）をマスク（２２１）に向かって下降させる（図６（ｄ））。本発明の他の実施形態においては、静電チャック２３に吸着された基板の下降の過程で基板が静電チャック２３から脱落することを確実に防止するため、基板の下降の過程が完了した後（つまり、後述するアライメント工程が開始される前）に、静電チャック２３に加える電圧を第２電圧（Ｖ２）に下げる。
基板１０が計測位置まで下降すると、アライメント用カメラで基板（１０）とマスク（２２１）に形成されたアライメントマークを撮影して、基板とマスクの相対的な位置ずれを計測する（図６（ｅ）参照）。本発明の他の実施形態では、基板とマスクの相対的位置の計測工程の精度をより確保するため、アライメントのための計測工程が完了した後（アライメント工程中）に、静電チャック２３に加えられる電圧を第２電圧に下げる。つまり、静電チャック２３に基板を第１電圧（Ｖ１）によって強く吸着させた状態（基板をより平らに維持した状態）での基板とマスクのアライメントマークを撮影することにより、基板とマスク間の距離を確保することができ、アライメントマークのより鮮明な撮影イメージを得られるようになる。
計測の結果、基板のマスクに対する相対的位置ずれが閾値を超えることが判明した場合、静電チャック２３に吸着された状態の基板１０を水平方向（ＸＹθ方向）に移動させて、基板をマスクに対して、位置調整（アライメント）する（図６（ｆ）参照）。本発明の他の実施形態においては、このような位置調整の工程が完了した後に、静電チャック２３に加えられる電圧を第２電圧（Ｖ２）に下げる。これによって、アライメント工程全体（相対的な位置計測や位置調整）にわたって精度をより高めることができる。
アライメント工程後、静電チャック２３に吸着された基板１０をマスク２２１上に載置し、マグネット２４を降下させて、基板とマスクを密着させる（図６（ｇ）)。本発明の
他の実施形態においては、基板１０をマスク２２１上に載置した状態で、静電チャック２３に印加される電圧を第２電圧（Ｖ２）に下げる。これによって、基板の撓みの程度をマスクの撓みの程度に合わせることができるようになり、以降の工程での基板とマスク間の密着性が向上する。本発明の他の実施形態によると、マグネット２４によって基板とマスクを密着させる工程以降に、静電チャック２３に加えられる電圧を第２電圧（Ｖ２）に下げる。これによって、基板とマスクのマグネットによる密着時までに基板をより平らに維持することができ、基板とマスクの密着度をさらに向上させることができる。
続いて、蒸着源２５のシャッタを開け、蒸着材料をマスクを介して基板１０に蒸着させる（図６（ｈ）)。
基板１０上に所望の厚さの膜が蒸着完了した後、蒸着源２５のシャッタを閉じる、その後、マグネット２４が上昇し、静電チャックと基板保持ユニットによって基板が上昇する（図６（ｉ））。
続いて、搬送ロボットのハンドが成膜装置の真空チャンバー内に進入し、静電チャック２３にゼロ（０）または逆極性の電圧が印加され（ｔ＝ｔ３）、静電チャック２３が基板から分離されて上昇する（図６（ｊ））。その後、蒸着が完了した基板を搬出する。
尚、本発明はこれに限定されず、例えば、図６（ｈ）の時点で基板を、静電チャック２３から分離してマスク２２１に沿う状態にし、この状態で、蒸着源２５のシャッタを開けて蒸着材料をマスクを介して基板１０に蒸着させてもよい。前述したとおり、本発明においては、静電チャック２３に印加される電圧を第１電圧から第２電圧に下げる時点を蒸着工程の開始前にし、必要に応じて、静電チャック２３への基板の吸着工程完了後、アライメント工程の開始前（基板の下降工程完了後）、アライメント工程の途中（計測工程完了後）、アライメント工程完了後、基板のマスク上への載置工程完了後、またはマグネットによる基板とマスクの密着工程完了後にすることができる。
＜電子デバイスの製造方法＞
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機ＥＬ表示装置の構成及び製造方法を例示する。
まず、製造する有機ＥＬ表示装置について説明する。図７（ａ）は有機ＥＬ表示装置６０の全体図、図７（ｂ）は１画素の断面構造を表している。
図７（ａ）に示すように、有機ＥＬ表示装置６０の表示領域６１には、発光素子を複数備える画素６２がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域６１において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機ＥＬ表示装置の場合、互いに異なる発光を示す第１発光素子６２Ｒ、第２発光素子６２Ｇ、第３発光素子６２Ｂの組合せにより画素６２が構成されている。画素６２は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも１色以上であれば特に制限されるものではない。
図７（ｂ）は、図７（ａ）のＡ−Ｂ線における部分断面模式図である。画素６２は、基板６３上に、第１電極（陽極）６４と、正孔輸送層６５と、発光層６６Ｒ、６６Ｇ、６６Ｂのいずれかと、電子輸送層６７と、第２電極（陰極）６８と、を備える有機ＥＬ素子を有している。これらのうち、正孔輸送層６５、発光層６６Ｒ、６６Ｇ、６６Ｂ、電子輸送層６７が有機層に当たる。また、本実施形態では、発光層６６Ｒは赤色を発する有機ＥＬ層、発光層６６Ｇは緑色を発する有機ＥＬ層、発光層６６Ｂは青色を発する有機ＥＬ層である。発光層６６Ｒ、６６Ｇ、６６Ｂは、それぞれ赤色、緑色、青色を発する発光素子（有機ＥＬ素子と記述する場合もある）に対応するパターンに形成されている。また、第１電極６４は、発光素子ごとに分離して形成されている。正孔輸送層６５と電子輸送層６７と第２電極６８は、複数の発光素子６２Ｒ、６２Ｇ、６２Ｂと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、第１電極６４と第２電極６８とが異物によってショートするのを防ぐために、第１電極６４間に絶縁層６９が設けられている。さらに、有機ＥＬ層は水分や酸素によって劣化するため、水分や酸素から有機ＥＬ素子を保護するための保護層７０が設けられている。
図７（ｂ）では正孔輸送層６５や電子輸送層６７が一つの層で示されているが、有機ＥＬ表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、第１電極６４と正孔輸送層６５との間には第１電極６４から正孔輸送層６５への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、第２電極６８と電子輸送層６７の間にも電子注入層を形成することができる。
次に、有機ＥＬ表示装置の製造方法の例について具体的に説明する。
まず、有機ＥＬ表示装置を駆動するための回路（不図示）および第１電極６４が形成された基板６３を準備する。
第１電極６４が形成された基板６３の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、第１電極６４が形成された部分に開口が形成されるようにパターニングし絶縁層６９を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層６９がパターニングされた基板６３を第１の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて基板を保持し、正孔輸送層６５を、表示領域の第１電極６４の上に共通する層として成膜する。正孔輸送層６５は真空蒸着により成膜される。実際には正孔輸送層６５は表示領域６１よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層６５までが形成された基板６３を第２の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて保持する。基板とマスクとのアライメントを行い、基板をマスクの上に載置し、基板６３の赤色を発する素子を配置する部分に、赤色を発する発光層６６Ｒを成膜する。
発光層６６Ｒの成膜と同様に、第３の有機材料成膜装置により緑色を発する発光層６６Ｇを成膜し、さらに第４の有機材料成膜装置により青色を発する発光層６６Ｂを成膜する。発光層６６Ｒ、６６Ｇ、６６Ｂの成膜が完了した後、第５の成膜装置により表示領域６１の全体に電子輸送層６７を成膜する。電子輸送層６７は、３色の発光層６６Ｒ、６６Ｇ、６６Ｂに共通の層として形成される。
電子輸送層６７まで形成された基板を金属性蒸着材料成膜装置に移動させて第２電極６８を成膜する。
本発明によると、有機ＥＬ表示素子の製造のため多様な有機材料及び金属性材料を基板上に蒸着するにあたって、基板を静電チャック２３に吸着させた後、所定の時点で静電チャック２３に印加する電圧をあらかじめ下げておくことによって、基板を静電チャック２３から分離するのにかかる時間を短縮し、工程時間を減らすことができる。
その後プラズマＣＶＤ装置に移動して保護層７０を成膜して、有機ＥＬ表示装置６０が完成する。
絶縁層６９がパターニングされた基板６３を成膜装置に搬入してから保護層７０の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機ＥＬ材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を示すことで、本発明は上記実施例の構成に限定されないし、その技術思想の範囲内で適切に変形してもよい。
２１:基板保持ユニット
２２:マスク台
２３:静電チャック
２４:マグネット
３０:誘電体部
３１:電極部
３２:電圧制御部
３３:電源部
２１１:第１支持部材
２１２:第２支持部材
３１１:第１サブ電極部
３１２:第２サブ電極部

Claims (16)

  1. マスクを介して基板に蒸着源からの材料を蒸着することにより成膜を行うための成膜装置であって、
    基板の周縁部を支持するための支持部を含む基板保持ユニット、及び
    前記支持部の上方に設けられ、基板を吸着するための静電チャックを含み、
    前記静電チャックは、電圧を発生させる電源部、前記電圧が印加される電極部、及び前記電極部に印加される前記電圧を制御するための電圧制御部を含み、
    前記電圧制御部は、基板を前記静電チャックに吸着させる時に、前記電圧として第１電圧が前記電極部に印加されるように制御し、基板が前記静電チャックに吸着された後、蒸着工程が開始される前に、前記電圧として前記第１電圧よりも低い第２電圧が前記電極部に印加されるように制御する成膜装置。
  2. 前記電圧制御部は、前記静電チャックに前記第１電圧が印加された後、マスクと基板間の位置調整のためのアライメント工程途中に、前記第２電圧が前記電極部に印加されるように制御する請求項１に記載の成膜装置。
  3. 前記電圧制御部は、前記静電チャックに前記第１電圧が印加された後、マスクと基板間の位置調整のためのアライメント工程が開始される前に、前記第２電圧が前記電極部に印加されるように制御する請求項１に記載の成膜装置。
  4. 前記電圧制御部は、前記電極部に前記第２電圧が印加された後、所定の時点でゼロ（０）電圧または逆極性の電圧が前記電極部に印加されるように制御する請求項１〜請求項３のいずれか１項に記載の成膜装置。
  5. 前記第２電圧は、ゼロ（０）電圧または逆極性の電圧である請求項１〜請求項４のいずれか１項に記載の成膜装置。
  6. 前記電圧制御部は、前記静電チャックに前記第１電圧が印加されるように制御し、基板が前記静電チャックに吸着された後、前記基板を移動させる前に、前記第２電圧が前記電
    極部に印加されるように制御する請求項１に記載の成膜装置。
  7. 前記支持部は、前記基板の対向する二辺のうち一方側の周縁部を支持するように配置される第１支持部材、及び、前記基板の前記対向する二辺のうち他方側の周縁部を支持するように配置される第２支持部材を含み、前記第１支持部材の基板支持面は前記第２支持部材の基板支持面よりも高さが高く、
    前記電極部は複数のサブ電極部を含み、前記複数のサブ電極部のうち前記第１支持部材に対応する位置に設けられたサブ電極部に印加される第２電圧が、前記第２支持部材に対応する位置に設けられたサブ電極部に印加される第２電圧よりも低い請求項１〜請求項６のいずれか１項に記載の成膜装置。
  8. 前記支持部は、前記基板の対向する二辺のうち一方側の周縁部を支持するように配置される第１支持部材、及び、前記基板の前記対向する二辺のうち他方側の周縁部を支持するように配置される第２支持部材を含み、前記第１支持部材の基板支持面は前記第２支持部材の基板支持面よりも高さが高く、
    前記電極部は複数のサブ電極部を含み、前記複数のサブ電極部のうち前記第１支持部材に対応する位置に設けられたサブ電極部に前記第２電圧が印加される時点が、前記第２支持部材に対応する位置に設けられたサブ電極部に前記第２電圧が印加される時点よりも早い請求項１〜請求項７のいずれか１項に記載の成膜装置。
  9. マスクを介して基板に蒸着源からの材料を蒸着することにより成膜を行う成膜方法であって、
    基板を成膜装置の真空チャンバー内に搬入する段階、
    搬入された基板を基板保持ユニットの支持部上に載置する段階、
    前記支持部上の基板を静電チャックに吸着させる段階、
    前記静電チャックに吸着された基板をマスクに対して位置調整するアライメント段階、
    位置調整された基板をマスク上に載置する段階、
    マグネットによってマスクとマスク上の基板を密着させる段階、
    蒸着源から蒸発された蒸着材料をマスクを介して基板上に成膜する段階、
    蒸着材料が成膜された基板を成膜装置の真空チャンバーから搬出する段階を含み、
    基板を静電チャックに吸着させる前記段階は、前記静電チャックに静電引力を発生させるための第１電圧を印加する段階を含み、
    基板上に蒸着材料を成膜する前記段階の開始前に、前記静電チャックに印加される電圧を前記第１電圧から前記第１電圧よりも低い第２電圧に下げる成膜方法。
  10. 前記アライメント段階の進行途中に、前記静電チャックに印加される電圧を前記第２電圧に下げる請求項９に記載の成膜方法。
  11. 前記アライメント段階の開始前に、前記静電チャックに印加される電圧を前記第２電圧に下げる請求項９に記載の成膜方法。
  12. 前記静電チャックに前記第２電圧が印加された後、前記基板を搬出する段階の完了前に、前記静電チャックにゼロ（０）電圧または逆極性の電圧を印加する請求項９〜請求項１１のいずれか１項に記載の成膜方法。
  13. 前記第２電圧はゼロ（０）電圧または逆極性の電圧である請求項９〜請求項１２のいずれか１項に記載の成膜方法。
  14. 前記静電チャックに含まれる複数のサブ電極部それぞれに印加される第２電圧の大きさを、相対的に多くの分極電荷が誘導されたサブ電極部が低くなるようにする請求項９〜請
    求項１３のいずれか１項に記載の成膜方法。
  15. 前記静電チャックに含まれる複数のサブ電極部それぞれに第２電圧が印加される時点を、相対的に多くの分極電荷が誘導されたサブ電極部が早くなるようにする請求項９〜請求項１４のいずれか１項に記載の成膜方法。
  16. 有機ＥＬ表示装置の製造方法であって、
    請求項９〜請求項１５のいずれか１項に記載の成膜方法を使って有機ＥＬ表示装置を製造する製造方法。
JP2018200156A 2017-11-29 2018-10-24 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法 Active JP6954880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021161810A JP7138757B2 (ja) 2017-11-29 2021-09-30 成膜装置、及び電子デバイスの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170162002A KR102008581B1 (ko) 2017-11-29 2017-11-29 성막장치, 성막방법, 및 유기 el 표시장치의 제조방법
KR10-2017-0162002 2017-11-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021161810A Division JP7138757B2 (ja) 2017-11-29 2021-09-30 成膜装置、及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2019099913A JP2019099913A (ja) 2019-06-24
JP6954880B2 true JP6954880B2 (ja) 2021-10-27

Family

ID=66850140

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018200156A Active JP6954880B2 (ja) 2017-11-29 2018-10-24 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法
JP2021161810A Active JP7138757B2 (ja) 2017-11-29 2021-09-30 成膜装置、及び電子デバイスの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021161810A Active JP7138757B2 (ja) 2017-11-29 2021-09-30 成膜装置、及び電子デバイスの製造方法

Country Status (3)

Country Link
JP (2) JP6954880B2 (ja)
KR (1) KR102008581B1 (ja)
CN (2) CN114959567A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102520050B1 (ko) * 2019-09-07 2023-04-07 캐논 톡키 가부시키가이샤 흡착 장치, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN113005398B (zh) * 2019-12-20 2023-04-07 佳能特机株式会社 成膜装置、成膜方法及电子器件的制造方法
KR20210081700A (ko) * 2019-12-24 2021-07-02 캐논 톡키 가부시키가이샤 성막장치 및 이를 사용하여 전자 디바이스를 제조하는 방법
WO2024014528A1 (ja) * 2022-07-15 2024-01-18 大日本印刷株式会社 電子デバイスの製造方法、導電性フィルム、第１積層体及び第２積層体
JP2024035289A (ja) * 2022-09-02 2024-03-14 キヤノントッキ株式会社 成膜装置、成膜装置の駆動方法、及び成膜方法
JP2024066091A (ja) * 2022-11-01 2024-05-15 キヤノントッキ株式会社 成膜装置、成膜装置の駆動方法、及び成膜方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296237B2 (ja) * 1997-03-24 2002-06-24 三菱電機株式会社 ウエハの製造方法
JP4484883B2 (ja) * 1997-05-23 2010-06-16 株式会社アルバック 被吸着物の処理方法
JP4226101B2 (ja) * 1998-05-12 2009-02-18 株式会社アルバック 静電チャックプレート表面からの基板離脱方法
JP4884811B2 (ja) * 2006-03-20 2012-02-29 三菱重工業株式会社 ガラス基板の静電吸着装置及びその吸着離脱方法
US8497980B2 (en) * 2007-03-19 2013-07-30 Nikon Corporation Holding apparatus, exposure apparatus, exposure method, and device manufacturing method
JP2009054746A (ja) * 2007-08-27 2009-03-12 Nikon Corp 静電チャック及び静電チャック方法
US20090109595A1 (en) * 2007-10-31 2009-04-30 Sokudo Co., Ltd. Method and system for performing electrostatic chuck clamping in track lithography tools
JP4897030B2 (ja) * 2009-11-09 2012-03-14 東京エレクトロン株式会社 搬送アームの洗浄方法及び基板処理装置
JP2010141352A (ja) * 2010-02-26 2010-06-24 Ulvac Japan Ltd 真空処理方法
JP2014075372A (ja) * 2010-12-27 2014-04-24 Canon Anelva Corp 静電吸着装置
JP2014065959A (ja) * 2012-09-27 2014-04-17 Hitachi High-Technologies Corp 蒸着装置、および、蒸着装置における基板設置方法
JP2016195155A (ja) * 2015-03-31 2016-11-17 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
CN112011765B (zh) * 2015-06-18 2022-10-21 佳能特机株式会社 蒸镀装置及其控制方法、以及成膜方法
KR102490641B1 (ko) * 2015-11-25 2023-01-20 삼성디스플레이 주식회사 증착 장치 및 증착 방법

Also Published As

Publication number Publication date
KR102008581B1 (ko) 2019-08-07
KR20190063133A (ko) 2019-06-07
JP7138757B2 (ja) 2022-09-16
CN109837507A (zh) 2019-06-04
JP2022008796A (ja) 2022-01-14
JP2019099913A (ja) 2019-06-24
CN114959567A (zh) 2022-08-30
CN109837507B (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
JP7010800B2 (ja) 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法
JP6990643B2 (ja) 静電チャック、成膜装置、成膜方法、及び電子デバイスの製造方法
JP6954880B2 (ja) 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法
JP6936205B2 (ja) 成膜装置及びこれを用いる有機ｅｌ表示装置の製造方法
JP7289421B2 (ja) 基板支持装置および成膜装置
JP6931851B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7120545B2 (ja) 成膜装置、成膜方法及びこれを用いる有機ｅｌ表示装置の製造方法
JP7241048B2 (ja) 基板支持装置および成膜装置
JP6686100B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7012962B2 (ja) 静電チャック、これを含む成膜装置、基板の保持及び分離方法、これを含む成膜方法、及びこれを用いる電子デバイスの製造方法
JP7127765B2 (ja) 静電チャック、成膜装置、基板吸着方法、成膜方法、及び電子デバイスの製造方法
KR102050688B1 (ko) 마스크 부착장치, 성막장치, 성막방법, 및 전자 디바이스의 제조방법
KR20190103123A (ko) 정전척, 성막장치, 기판흡착방법, 성막방법, 및 전자 디바이스의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210930

R150 Certificate of patent or registration of utility model

Ref document number: 6954880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150