JP7012962B2 - 静電チャック、これを含む成膜装置、基板の保持及び分離方法、これを含む成膜方法、及びこれを用いる電子デバイスの製造方法 - Google Patents

静電チャック、これを含む成膜装置、基板の保持及び分離方法、これを含む成膜方法、及びこれを用いる電子デバイスの製造方法 Download PDF

Info

Publication number
JP7012962B2
JP7012962B2 JP2018161613A JP2018161613A JP7012962B2 JP 7012962 B2 JP7012962 B2 JP 7012962B2 JP 2018161613 A JP2018161613 A JP 2018161613A JP 2018161613 A JP2018161613 A JP 2018161613A JP 7012962 B2 JP7012962 B2 JP 7012962B2
Authority
JP
Japan
Prior art keywords
substrate
voltage
holding
electrostatic chuck
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018161613A
Other languages
English (en)
Other versions
JP2019117923A (ja
Inventor
一史 柏倉
博 石井
映之 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of JP2019117923A publication Critical patent/JP2019117923A/ja
Application granted granted Critical
Publication of JP7012962B2 publication Critical patent/JP7012962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は成膜装置に関するものであり、特に、成膜装置で基板を保持するのに用いる静電チャック及び静電チャックへの基板の保持及び分離方法に関するものである。
最近、フラットパネル表示装置として有機ＥＬ表示装置が脚光を浴びている。有機ＥＬ表示装置は自発光ディスプレイであり、応答速度、視野角、薄型化などの特性が液晶パネルディスプレイより優れており、モニタ、テレビ、スマートフォンに代表される各種携帯端末などで既存の液晶パネルディスプレイに対する代替が加速している。また、自動車用ディスプレイ等にも、その応用分野を広げている。
有機ＥＬ表示装置の素子は２つの向かい合う電極（カソード電極、アノード電極）の間に発光を起こす有機物層が形成された基本構造を持つ。有機ＥＬ表示装置素子の有機物層及び電極層は、成膜装置の真空チャンバーの下部に設けられた蒸着源を加熱することで蒸発された蒸着材料を画素パターンが形成されたマスクを介して真空チャンバー上部に置かれた基板（の下面）に蒸着させることで形成される。
このような上向蒸着方式の成膜装置の真空チャンバー内において、基板は基板ホルダによって保持されるが、基板（の下面）に形成された有機物層／電極層に損傷を与えないように基板の下面の周縁を基板ホルダの支持部によって支持する。この場合、基板のサイズが大きくなるにつれて基板ホルダの支持部によって支持されない基板の中央部が、基板の自重によって撓み、蒸着精度を落とす要因となっている。
基板の自重による撓みを低減するための方法として静電チャックを使う技術が検討されている。すなわち、基板ホルダの支持部の上部に静電チャックを設け、静電チャックを基板の上面に近接乃至接触させた状態で静電チャックに吸着電圧を印加し、基板の表面に反対極性の電荷を誘導することで、基板の中央部が静電チャックの静電引力によって引っ張られるようになり、基板の撓みを低減することができる。
しかし、従来の基板ホルダの支持部上に置かれた基板は自重によって基板の中央部が撓み、基板の周縁部が基板の中央部より静電チャックに近い形状で支持される。この場合、平板形状の静電チャックを基板に近接又は接触させた後、静電チャック全体に吸着電圧を印加すると、基板ホルダの支持部によって支持された基板の周縁部がほぼ同時に静電チャックから静電引力を受けて静電チャックに吸着され、基板の中央部は一番遅く静電引力を受けるようになる。
すなわち、基板の静電チャックへの吸着が基板の周縁部から基板の中央部に向かって進むので、基板が平らに静電チャックに吸着されるのではなく、基板の中央部に基板と静電チャックとの隙間が残のり、基板にしわができた状態で吸着される。
なお、静電チャックに吸着電圧を印加して、基板を静電チャックに吸着した後、静電チャックから基板を分離するため、静電チャックに分離電圧を印加しても、基板吸着時に加えた吸着電圧により基板に誘導された電荷が放電するまでに時間がかかるので、静電チャックに分離電圧を印加した時点から、実際に基板が静電チャックから分離される時点まで
は相当な時間がかかる。これは工程時間（Ｔａｃｔ）を増加させて生産性を低下させる。
しかも、静電チャック全体に分離電圧を加えたとき、基板が分離され始める位置が安定せず、分離後に基板ホルダの支持部上に基板が置かれる姿勢や位置などが一様にならなくなり、分離工程以降の基板ハンドリングに影響を及ぼす。
本発明は、基板が平らに静電チャックに吸着され、基板の静電チャックからの分離が一様になれる静電チャック及び静電チャックへの基板の保持及び分離方法を提供することを目的とする。
本発明の第１態様による静電チャックは、それぞれが電極部を含む複数の基板保持部と、前記電極部に基板を保持させるための第１電圧及び基板を分離させるための第２電圧を印加する電圧印加部と、前記電圧印加部を制御する電圧制御部とを含み、前記電圧制御部は、前記複数の基板保持部が基板を保持した順番に基づいて前記第２電圧の印加を前記基板保持部毎に独立して行うように、前記電圧印加部を制御し、前記電圧制御部は、前記複数の基板保持部がそれぞれ基板を保持した順番に基づいて、前記複数の基板保持部それぞれに印加される前記第２電圧の大きさを制御する。
本発明の第２態様による静電チャックは、複数の基板保持部と、前記複数の基板保持部
への基板の保持及び前記複数の基板保持部に保持された基板の分離を制御する制御部とを含み、前記制御部は、前記複数の基板保持部が基板を保持した順番に基づいて、基板の分離の順番を前記基板保持部毎に独立して制御する。
本発明の第３態様による成膜装置は、基板を保持するための本発明の第１態様又は第２態様による静電チャックと、前記静電チャックの下方に設置され、マスクを載置するためのマスク台と、前記マスク台の下方に前記静電チャックと対向するように設置され、蒸着材料を収納する蒸着源を設置するための蒸着源設置台とを含む。
本発明の第４態様による基板の保持及び分離方法は、複数の基板保持部に第１電圧を印加して、基板を前記複数の基板保持部に保持させる段階と、前記複数の基板保持部に第２電圧を印加して、基板を前記複数の基板保持部から分離させる段階とを含み、前記分離させる段階において、前記複数の基板保持部が基板を保持した順番に基づいて、前記第２電圧を前記基板保持部毎に独立的に制御して印加し、前記分離させる段階において、前記複数の基板保持部が基板を保持した順番に基づいて、前記複数の基板保持部それぞれに印加される前記第２電圧の大きさを制御する。
本発明の第５態様による基板の保持及び分離方法は、複数の基板保持部に第１電圧を印加して、基板を前記複数の基板保持部に保持させる段階と、前記複数の基板保持部に第２電圧を印加して、基板を前記複数の基板保持部から分離させる段階とを含み、前記分離させる段階において、前記複数の基板保持部が基板を保持した順番に基づいて、基板の分離の順番を前記基板保持部毎に独立して制御する。
本発明の第６態様による成膜方法は、マスクをマスク台に載置する段階と、基板を基板支持台に載置する段階と、本発明の第４態様又は第５態様による基板の保持及び分離方法によって静電チャックに基板を保持及び分離させる段階と、蒸着源の蒸着材料をマスクを介して基板上に成膜する段階とを含む。
本発明の第７態様による電子デバイスの製造方法は、本発明の第６態様による成膜方法を用いて電子デバイスを製造する。
本発明によると、静電チャックが複数の基板保持部を持ち、基板の保持及び分離の際に、静電チャックの基板保持部毎に電圧を独立的に制御することで、基板の静電チャックへの保持及び分離が基板保持部毎に行われるようにする。これにより、基板を静電チャックに平らに保持できるだけでなく、基板を静電チャックから分離する時も、分離開始位置が
安定するようになる。その結果、基板が静電チャックから分離されて基板支持部に置かれる姿勢及び位置を一様にして、基板の分離後のハンドリングへの影響が低減できる。
図１は、有機ＥＬ表示装置の製造ラインの一部の模式図である。 図２は、本発明の成膜装置の模式図である。 図３は、本発明の静電チャックの平面構造を示す模式図である。 図４は、本発明の静電チャックへの基板の保持及び分離方法を説明するための模式図である。 図５は、本発明の成膜方法を説明するための模式図である。 図６は、有機ＥＬ表示装置の構造を示す模式図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に真空蒸着によってパターンの薄膜（材料層）を形成する装置に好適に適用することができる。基板の材料としては、硝子、高分子材料のフィルム、金属などの任意の材料を選択することができ、また、蒸着材料としても、有機材料、金属性材料（金属、金属酸化物など）などの任意の材料を選択することができる。本発明の技術は、具体的には、有機電子デバイス（例えば、有機ＥＬ表示装置、薄膜太陽電池）、光学部材などの製造装置に適用可能である。その中でも、有機ＥＬ表示装置の製造装置においては、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機ＥＬ表示素子を形成しているので、本発明の好適な適用例の一つである。
＜電子デバイス製造ライン＞
図１は、電子デバイスの製造ラインの構成の一部を模式的に示す上面図である。図１の製造ラインは、例えば、スマートフォン用の有機ＥＬ表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば約１８００ｍｍ×約１５００ｍｍのサイズの基板に有機ＥＬの成膜を行った後、該基板をダイシングして複数の小サイズのパネルに作製される。
電子デバイスの製造ラインは、一般に、図１に示すように、複数の成膜室１１、１２と、搬送室１３とを有する。搬送室１３内には、基板１０を保持し搬送する搬送ロボット１４が設けられている。搬送ロボット１４は、例えば、多関節アームに、基板を保持するロボットハンドが取り付けられた構造を有するロボットであり、各成膜室への基板１０の搬入／搬出を行う。
各成膜室１１、１２にはそれぞれ成膜装置（蒸着装置とも称する）が設けられている。搬送ロボット１４との基板１０の受け渡し、基板１０とマスクの相対位置の調整（アライメント）、マスク上への基板１０の固定、成膜（蒸着）などの一連の成膜プロセスは、成膜装置によって自動で行われる。
以下、成膜室の成膜装置の構成について説明する。
＜成膜装置＞
図２は成膜装置２の構成を概略的に示す断面図である。以下の説明においては、鉛直方向をＺ方向とするＸＹＺ直交座標系を用いる。成膜時に基板１０が水平面（ＸＹ平面）と平行に固定されると想定したときに、基板１０の短辺に平行な方向をＸ方向、長辺に平行な方向をＹ方向とする。またＺ軸周りの回転角をθで示す。
成膜装置２は、成膜工程が行われる空間を定義する真空チャンバー２０を具備する。真空チャンバー２０の内部は真空雰囲気、或いは、窒素ガスなどの不活性ガス雰囲気で維持される。
成膜装置２の真空チャンバー２０内の上部には、基板を支持する基板支持台２１、マスクが置かれるマスク台２２、基板を静電引力によって保持する静電チャック２３、金属製のマスクに磁力を印加するためのマグネット２４などが設けられ、成膜装置の真空チャンバー２０内の下部には、蒸着材料が収納される蒸着源２５などが設けられる。
基板支持台２１には、搬送室１３の搬送ロボット１４によって真空チャンバー２０内に搬入された基板１０が載置される。基板支持台２１は、真空チャンバー２０に固定されるように設けられてもよいし、鉛直方向に昇降可能に設けられてもよい。基板支持台２１は基板の下面の周縁部を支持する支持部２１１，２１２を含む。
基板支持台２１の下には、フレーム状のマスク台２２が設置され、マスク台２２には、基板１０上に形成される薄膜パターンに対応する開口パターンを有するマスク２２１が置かれる。特に、スマホ用の有機ＥＬ素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、ＦＭＭ（ＦｉｎｅＭｅｔａｌＭａｓｋ）とも称する。
基板支持台２１の支持部２１１、２１２の上方には、基板を静電引力によって保持し、固定させるための静電チャック２３が設けられる。静電チャック２３は、例えば、誘電体（例えば、セラミック材質）マトリックス内に金属電極などの電気回路が埋設された構造を有する。金属電極にプラス（＋）及びマイナス（－）の電圧が印加されると、誘電体マトリックスを通じて基板に金属電極と反対極性の分極電荷が誘導され、これら間の静電引力によって基板が静電チャック２３に保持・固定される。静電チャック２３は一つのプレートで形成されることもでき、複数のサブプレートを持つように形成されることもできる。また、一つのプレートで形成される場合にも、その内部に電気回路を複数含み、一つのプレート内で位置によって静電引力が異なるように制御することができる。
本発明において、静電チャック２３は、図３を参照して後述するように複数の基板保持部を含み、基板の保持及び分離を基板保持部毎に独立的に行うことができる。
静電チャック２３の上部には、金属製のマスク２２１に磁気力を印加してマスクの撓みを防止し、マスク２２１と基板１０とを密着させるためのマグネット２４が設けられる。マグネット２４は永久磁石又は、電磁石からなることができ、複数のモジュールに区画されることができる。
図２には図示されていないが、静電チャック２３とマグネット２４との間には、基板を冷却するための冷却板が設けられる。冷却板は静電チャック２３又は、マグネット２４と一体に形成されてもよい。
蒸着源２５は、基板に成膜される蒸着材料が収納されるるつぼ（不図示）、るつぼを加熱するためのヒータ（不図示）、蒸着源からの蒸発レートが一定になるまで蒸着材料が基
板に飛散することを阻むシャッタ（不図示）などを含む。蒸着源２５は、点（ｐｏｉｎｔ）蒸着源、線形（ｌｉｎｅａｒ）蒸着源、リボルバ蒸着源など用途によって多様な構成を持つことができる。
図２には図示されていないが、成膜装置２は基板に蒸着された膜の厚さを測定するための膜厚モニタ（不図示）及び膜厚算出ユニット（不図示）を含む。
成膜装置２の真空チャンバー２０の外部上面には、基板支持台２１、静電チャック２３、マグネット２４などを鉛直方向（Ｚ方向）に移動させるための駆動機構、及び基板とマスクとのアラインメントのために水平面に平行に（Ｘ方向、Ｙ方向、θ方向に）静電チャック２３及び/又は基板支持台２１などを移動させるための駆動機構などが設けられる。
また、マスクと基板とのアラインメントのために、真空チャンバー２０の天井に設けられた窓を通じて、基板及びマスクに形成されたアラインメントマークを撮影するアラインメント用カメラ（不図示）も設けられる。
成膜装置は制御部２６を具備する。制御部２６は、基板１０の搬送及びアライメント、蒸着源の制御、成膜の制御などの機能を有する。制御部２６は、例えば、プロセッサ、メモリ、ストレージ、Ｉ／Ｏなどを持つコンピューターによって構成可能である。この場合、制御部２６の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピューターとしては汎用のパーソナルコンピュータを使用しても、組込み型のコンピュータまたはＰＬＣ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｃｏｎｔｒｏｌｌｅｒ）を使用してもよい。または、制御部２６の機能の一部または全部をＡＳＩＣやＦＰＧＡのような回路で構成してもよい。また、成膜装置ごとに制御部２６が設置されていてもよいし、一つの制御部２６が複数の成膜装置を制御するものとしてもよい。
＜静電チャックの構造及び基板の保持及び分離方法＞
以下、図３および図４を参照して、本発明の静電チャック２３の構造及び静電チャック２３への基板の保持及び分離方法について説明する。
本発明の静電チャック２３は、図３（ａ）に示すように、誘電体部３０、電極部３１、電圧制御部３２、電圧印加部３３を含む。電圧印加部３３は、静電チャック２３の電極部３１にプラス（＋）電圧及びマイナス（－）電圧を印加する。電圧制御部３２は、成膜装置２の成膜工程の進行に応じて、電圧印加部３３から電極部３１に加えられる電圧の大きさ、印加開始時点、維持時間などを制御する。本実施形態においては、電圧制御部３２が成膜装置２の制御部２６と別途に設けられるが、成膜装置２の制御部２６に統合されてもよい。この場合、静電チャック２３の電圧制御は、成膜装置２の制御部２６によって行われる。
電極部３１は、複数のサブ電極部を含むことができる。例えば、本発明の電極部３１は、図３（ａ）に示すように、二つのサブ電極部、即ち、第１サブ電極部３１１及び第２サブ電極部３１２を含むが、これに限らず、三つ以上のサブ電極部を有することもできる。
本発明の静電チャック２３は、複数のサブ電極部に対応する複数の基板保持部を含む。例えば、本発明の静電チャック２３は、図３（ｂ）に示すように、２つのサブ電極部３１１、３１２に対応する２つの基板保持部２３１、２３２を含むことができるが、これに限らず、基板の保持及び分離をより精密に制御するため、これより多い基板保持部を含むこともできる。例えば、サブ電極部の数に応じて、３つ以上の基板保持部を含むこともできる。
基板保持部は、基板の長辺方向（Ｙ軸方向、第１方向）に細長い形状を持ち、基板の短辺方向（Ｘ軸方向、第２方向）に分離されるが、これに限定されず、基板の長辺方向にも分離されてもよい。複数の基板保持部は、物理的に一つであるプレートが複数のサブ電極部を含むことで具現してもよく、物理的に分離された複数のサブプレートのそれぞれが一つまたはそれ以上のサブ電極部を含むことで具現してもよい。複数の基板保持部のそれぞれに独立的に基板保持や分離のための電圧が印加されることができる限り、その物理的な構造及び電気回路的な構造が異なるようにすることができる。
以下、図４を参照して、本発明の静電チャック２３への基板の保持及び分離のための電圧制御について説明する。
図４（ａ）は基板を静電チャック２３に保持する工程での電圧制御を示す。本発明の電圧制御部３２は、基板の保持する工程で、複数の基板保持部中、基板のある一つの長辺（第１辺）側に配置された第１基板保持部２３１から、基板の他の長辺（第２辺）側に配置された第２基板保持部２３２に向かって、順番に（図３（ｂ）の矢印参照）基板を保持するための第１電圧（保持電圧）が印加されるように制御する。つまり、図４（ａ）に示すように、第１基板保持部２３１に先に第１電圧が印加され、次いで、第２基板保持部２３２に第１電圧が印加される。第１電圧は、基板を静電チャック２３によって保持するのに十分な保持力を提供できる大きさに設定される。
第１基板保持部２３１に第１電圧（Ｖ１）が印加されると、静電チャック２３の第１基板保持部２３１に対応する基板上面に第１基板保持部２３１の電荷と反対の極性の分極電荷が誘導される。これにより、基板の第１辺側の周縁部から基板の中央部が第１基板保持部２３１に吸着されて保持される。これによって、基板の中央部の撓みは、基板の中央部から基板の第２辺側に向かって移動する。
そして、第２基板保持部２３２に第１電圧（Ｖ２）が印加されると、静電チャック２３の第２基板保持部２３２に対応する基板上面に第２基板保持部２３２の電荷と反対の極性の分極電荷が誘導される。これにより、基板の中央部から基板の第２辺側の周縁部が、第２基板保持部２３２に吸着されて保持される。これによって、基板の中央部と基板の第２辺側の周縁部との間に移動された撓みは、基板の第２辺側の周縁部に向かって移動しながら、伸びるようになり、基板は静電チャック２３に平らに吸着されて保持される。
このように、本発明の静電チャック２３によると、基板保持部毎に基板の保持を独立的に制御できるので、基板中央部の撓みを効果的に基板の第２辺側の周縁部側に伸ばせることができるようになる。従来においては、静電チャック２３全体にわたって吸着電圧が同時に印加されるため、基板の第１辺側及び第２辺側の周縁部が静電チャック２３にほぼ同時に吸着され、基板の中央部が最も遅れて吸着された。これに比べて、本発明においては、複数の基板保持部に対応する基板の上面部が順番に（例えば、３つの基板保持部が第１辺側周縁部、中央部、第２辺側周縁部に対応するように設置される場合、基板の第１辺側周縁部、中央部、第２辺側周縁部の順番に）静電チャック２３に吸着されて保持されるため、基板中央部の撓みを第２辺側の周縁部側に伸ばせることができるようになり、基板中央部にしわが残る問題を解決することができる。
以下では、基板を静電チャック２３から分離する工程における電圧制御について説明する。
本発明の電圧制御部３２は、基板を静電チャック２３から分離する場合においても、静電チャックの基板保持部毎に独立的に電圧を制御する。例えば、電圧制御部３２は、分離
電圧である第２電圧の印加開始時点、大きさ、第２電圧の維持時間などを基板保持部毎に異なるように制御することができる。第２電圧（Ｖ２）は、ゼロ（０）電圧（つまり、接地電圧）又は、第１電圧（Ｖ１）の逆極性の電圧であることができる。
本発明の電圧制御部３２は、図４（ｂ）に示すように、第１基板保持部２３１に先に第２電圧（Ｖ２）を印加し、次いで、第２基板保持部２３２に第２電圧（Ｖ２）を印加するように制御する。つまり、基板の保持工程においての保持の順番に、複数の基板保持部に分離電圧である第２電圧を印加する。
これは、先に第１電圧が印加された第１基板保持部に対応する基板の上面部が後に第１電圧が印加された第２基板保持部に対応する基板の上面部に比べて、より多くの分極電荷が誘導され、これによって、分極電荷の放電にも時間が相対的に長くかかるためである。また、第１基板保持部２３１側に先に第２電圧を印加することにより、基板が第１基板保持部２３１側から先に分離されるようになり、静電チャック２３からの基板の分離の位置及び姿勢を一様にすることができる。
また、図４（ｃ）に示すように、第２電圧として第１電圧と逆極性の電圧を加える際、第１基板保持部２３１に印加される第２電圧の大きさを第２基板保持部２３２に印加される第２電圧の大きさより大きくすることができる。これを通じて、分極電荷を第１基板保持部２３１に対応する基板の上面部からさらに早く放電させることができる。また、基板が確実に第１基板保持部２３１から先に分離されるようにすることができる。
また、図４（ｄ）や４（e）に示すように、第１基板保持部２３１への第２電圧の維持
時間を第２基板保持部２３１への第２電圧の維持時間より長くすることができる。
この他にも、基板が第２基板保持部２３２より第１基板保持部２３１から先に分離できるよう、第２電圧の印加開始時点、大きさ及び維持時間を多様な組み合わせで制御することが可能である。例えば、第２基板保持部２３２より第１基板保持部２３１にさらに大きい逆極性の第２電圧を先に、そしてより長く印加してもよいし、第１基板保持部２３１に第２基板保持部２３２より小さい逆極性の第２電圧を加えるが、印加開始時点を十分に早くすることで、基板が第１基板保持部２３１から先に分離するように制御することもできる。
本実施形態では、保持電圧である第１電圧を印加した後に、分離電圧である第２電圧を印加するものと説明したが、第１電圧を印加した後、第２電圧を印加する前に、第３電圧を印加してもよい。この際、第３電圧は第１電圧より小さい大きさの電圧であることが望ましい。これによって、静電チャック２３の電極部３１に第２電圧を印加した後から、実際に基板が静電チャック２３から分離されるまでにかかる全体的な時間を短縮させることができる。
本実施形態においては、静電チャック２３の複数の基板保持部に保持電圧(第１電圧)を印加する順番と分離電圧(第２電圧)を印加する順番とを同じ順番にすることを前提として説明したが、本発明はこれに限らず、複数の基板保持部に印加される電圧(第１電圧及び/又は第２電圧)を独立的に制御できる限り、その印加の順番を変えることもできる。例え
ば、静電チャック２３の複数の基板保持部に第１電圧を印加する順番と反対の順番に、第２電圧を印加してもよい。
＜成膜プロセス＞
以下、本発明の静電チャック電圧制御を採用した成膜方法について図５を参照して説明
する。
真空チャンバー２０内のマスク台２２にマスク２２１が置かれた状態で、搬送室１３の搬送ロボット１４によって成膜装置２の真空チャンバー２０内に基板が搬入される（図５（ａ））。
真空チャンバー２０内に進入した搬送ロボット１４のハンドが降下し、基板１０を基板支持台２１の支持部２１１、２１２上に載置する（図５（ｂ））。
次に、静電チャック２３が基板１０に向かって降下し、基板１０に十分近接、或いは、接触した後に、静電チャック２３に第１電圧（Ｖ１）を印加し、基板１０を保持する（図５（ｃ））。この時、本発明においては、静電チャック２３の複数の基板保持部に同時に第１電圧（Ｖ１）を印加するのではなく、基板保持部毎に独立的に第１電圧（Ｖ１）を印加する。例えば、基板の第１辺側の周縁部に対応する第１基板保持部２３１から基板の第２辺側の周縁部に対応する第２基板保持部２３２に向かって順番に第１電圧（Ｖ１）を印加する。
静電チャック２３に基板１０が保持された状態で、基板のマスクに対する相対的な位置ずれを計測するため、基板１０をマスク２２１に向かって下降させる（図５（ｄ））。
基板１０が計測位置まで下降すると、アライメント用カメラで基板１０とマスク２２１に形成されたアライメントマークを撮影して、基板とマスクの相対的な位置ずれを計測する（図５（ｅ）参照）。
計測の結果、基板のマスクに対する相対的位置ずれが閾値を超えると判明すると、静電チャック２３に保持された状態の基板１０を水平方向（ＸＹθ方向）に移動させて、基板をマスクに対して、位置調整（アライメント）する（図５（ｆ）参照）。
このようなアラインメント工程後、静電チャック２３に保持された基板１０をマスク２２１上に載置し、マグネット２４を降下させて、マグネット２４のマスクに対する磁力によって基板とマスクとを密着させる（図５（ｇ））。
次に、蒸着源２５のシャッタを開け、蒸着材料をマスクを介して基板１０に蒸着させる（図５（ｈ））。
基板上に所望の厚さの膜が成膜すると、蒸着源２５のシャッターを閉じ、成膜工程を終了する。
成膜工程が終了すると、マグネット２４が上昇して、マスクと基板の密着が解除される（図５（ｉ））。
次に、静電チャック２３と基板支持台２１の上昇により、基板がマスクから分離されて上昇する（図５（ｊ））。
次に、搬送ロボットのハンドが成膜装置の真空チャンバー内に進入し、静電チャック２３には分離電圧である第２電圧が印加され、静電チャック２３の吸着力が十分に弱まった以降に、静電チャック２３を基板から分離させて上昇させる（図５（ｋ））。本発明においては、静電チャック２３から基板を分離するため、第２電圧を印加することにおいて、静電チャック２３の複数の基板保持部毎に独立的に第２電圧の大きさ、印加開始時点、維持期間などを制御して、基板が静電チャックから分離される位置及び姿勢などを一様にす
る。
この後、蒸着が完了した基板を真空チャンバー２０から搬出する。
本実施形態においては、基板の静電チャック２３からの分離工程が、基板とマスクの密着が解除されて基板がマスクから分離された以後に行われるものと説明したが、本発明はこれに限定されず、例えば、位置調整された基板がマスク上に載置されてマグネット２４が下降して基板とマスクが互いに密着した段階以降であり、成膜工程が開始される前に静電チャック２３に分離電圧である第２電圧を印加してもよい。これは基板はマスク上に載置された状態であり、マグネット２４による磁力によって基板とマスクが密着した状態に維持されるためである。
＜電子デバイスの製造方法＞
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機ＥＬ表示装置の構成及び製造方法を例示する。
まず、製造する有機ＥＬ表示装置について説明する。図６（ａ）は有機ＥＬ表示装置６０の全体図、図６（ｂ）は１画素の断面構造を示す。
図６（ａ）に示すように、有機ＥＬ表示装置６０の表示領域６１には、発光素子を複数備える画素６２がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域６１において所望の色の表示を可能とする最小単位を指す。本実施例にかかる有機ＥＬ表示装置の場合、互いに異なる発光を示す第１発光素子６２Ｒ、第２発光素子６２Ｇ、第３発光素子６２Ｂの組み合わせにより画素６２が構成されている。画素６２は、赤色発光素子と緑色発光素子と青色発光素子の組み合わせで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも１色以上であれば特に制限されるものではない。
図６（ｂ）は、図６（ａ）のＡ－Ｂ線における部分断面模式図である。画素６２は、基板６３上に、第１電極（陽極）６４と、正孔輸送層６５と、発光層６６Ｒ、６６Ｇ、６６Ｂのいずれかと、電子輸送層６７と、第２電極（陰極）６８と、を備える有機ＥＬ素子を有している。これらのうち、正孔輸送層６５、発光層６６Ｒ、６６Ｇ、６６Ｂ、電子輸送層６７が有機層に当たる。また、本実施形態では、発光層６６Ｒは赤色を発する有機ＥＬ層、発光層６６Ｇは緑色を発する有機ＥＬ層、発光層６６Ｂは青色を発する有機ＥＬ層である。発光層６６Ｒ、６６Ｇ、６６Ｂは、それぞれ赤色、緑色、青色を発する発光素子（有機ＥＬ素子と記述する場合もある）に対応するパターンに形成されている。また、第１電極６４は、発光素子ごとに分離して形成されている。正孔輸送層６５と電子輸送層６７と第２電極６８は、複数の発光素子６２Ｒ、６２Ｇ、６２Ｂと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、第１電極６４と第２電極６８とが異物によってショートするのを防ぐために、第１電極６４間に絶縁層６９が設けられている。さらに、有機ＥＬ層は水分や酸素によって劣化するため、水分や酸素から有機ＥＬ素子を保護するための保護層７０が設けられている。
図６（ｂ）では正孔輸送層６５や電子輸送層６７が一つの層で示されているが、有機ＥＬ表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、第１電極６４と正孔輸送層６５との間には第１電極６４から正孔輸送層６５への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、第２電極６８と電子輸送層６７の間に
も電子注入層が形成されてもよい。
次に、有機ＥＬ表示装置の製造方法の例について具体的に説明する。
まず、有機ＥＬ表示装置を駆動するための回路（不図示）および第１電極６４が形成された基板６３を準備する。
第１電極６４が形成された基板６３の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、第１電極６４が形成された部分に開口が形成されるようにパターニングし絶縁層６９を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層６９がパターニングされた基板６３を第１の有機材料成膜装置に搬入し、基板支持台及び静電チャックにて基板を保持し、正孔輸送層６５を、表示領域の第１電極６４の上に共通する層として成膜する。正孔輸送層６５は真空蒸着により成膜される。実際には正孔輸送層６５は表示領域６１よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層６５までが形成された基板６３を第２の有機材料成膜装置に搬入し、基板支持台及び静電チャックにて保持する。基板とマスクとのアライメントを行い、基板をマスクの上に載置し、基板６３の赤色を発する素子を配置する部分に、赤色を発する発光層６６Ｒを成膜する。
発光層６６Ｒの成膜と同様に、第３の有機材料成膜装置により緑色を発する発光層６６Ｇを成膜し、さらに第４の有機材料成膜装置により青色を発する発光層６６Ｂを成膜する。発光層６６Ｒ、６６Ｇ、６６Ｂの成膜が完了した後、第５の成膜装置により表示領域６１の全体に電子輸送層６７を成膜する。電子輸送層６７は、３色の発光層６６Ｒ、６６Ｇ、６６Ｂに共通の層として形成される。
電子輸送層６７まで形成された基板を金属性蒸着材料成膜装置で移動させて第２電極６８を成膜する。
本発明によれば、静電チャック２３が複数の基板保持部を含み、これらに印加される保持電圧（第１電圧）および分離電圧（第２電圧）を基板保持部毎に独立して制御することで、基板をより平らに静電チャックに吸着することができ、基板が静電チャックから分離される位置や姿勢を一様にすることができる。
その後プラズマＣＶＤ装置に移動して保護層７０を成膜して、有機ＥＬ表示装置６０が完成する。
絶縁層６９がパターニングされた基板６３を成膜装置に搬入してから保護層７０の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機ＥＬ材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。したがって、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を示し、本発明は上記実施例の構成に限定されず、また、その技術思想の範囲内で適切に変形されてよい。
２１：基板支持台
２２：マスク台
２３：静電チャック
２４：マグネット
３１：電極部
３２：電圧制御部
３３：電圧印加部
２１１：第１支持部材
２１２：第２支持部材
２３１：第１基板保持部
２３２：第２基板保持部

Claims (30)

  1. 鉛直方向下面において基板を保持するための静電チャックであって、
    それぞれが電極部を含む複数の基板保持部と、
    前記電極部に基板を保持させるための第１電圧及び基板を分離させるための第２電圧を印加する電圧印加部と、
    前記電圧印加部を制御する電圧制御部と
    を含み、
    前記電圧制御部は、前記複数の基板保持部が基板を保持した順番に基づいて前記第２電圧の印加を前記基板保持部毎に独立して行うように、前記電圧印加部を制御し、
    前記電圧制御部は、前記複数の基板保持部がそれぞれ基板を保持した順番に基づいて、前記複数の基板保持部それぞれに印加される前記第２電圧の大きさを制御する
    静電チャック。
  2. 前記電圧制御部は、前記第２電圧の印加開始時点を前記基板保持部毎に独立して制御する請求項１に記載の静電チャック。
  3. 前記電圧制御部は、前記第２電圧の印加開始時点が前記基板保持部毎に異なるように制御する請求項１又は２に記載の静電チャック。
  4. 前記電圧制御部は、前記複数の基板保持部がそれぞれ基板を保持した順番に基づいて、前記複数の基板保持部それぞれへの前記第２電圧の印加開始時点を制御する請求項１乃至３のいずれか１項に記載の静電チャック。
  5. 前記電圧制御部は、前記第２電圧が、前記複数の基板保持部に順番に印加されるように制御する請求項１乃至４のいずれか１項に記載の静電チャック。
  6. 前記電圧制御部は、前記第２電圧の維持時間を前記基板保持部毎に独立して制御する請求項１乃至５のいずれか１項に記載の静電チャック。
  7. 前記電圧制御部は、前記第２電圧の維持時間が前記基板保持部毎に異なるように制御する請求項１乃至６のいずれか１項に記載の静電チャック。
  8. 前記電圧制御部は、前記複数の基板保持部がそれぞれ基板を保持した順番に基づいて、前記複数の基板保持部それぞれへの前記第２電圧の維持時間を制御する請求項１乃至７のいずれか１項に記載の静電チャック。
  9. 前記電圧制御部は、前記第２電圧の大きさを前記基板保持部毎に独立して制御する請求項１乃至８のいずれか１項に記載の静電チャック。
  10. 前記電圧制御部は、前記第２電圧の大きさが前記基板保持部毎に異なるように制御する請求項１乃至９のいずれか１項に記載の静電チャック。
  11. 前記第２電圧は、接地電圧又は第１電圧と逆極性の電圧である請求項１乃至１０のいずれか１項に記載の静電チャック。
  12. 前記電圧制御部は、前記第１電圧の印加を前記基板保持部毎に独立して制御する請求項１乃至１１のいずれか１項に記載の静電チャック。
  13. 前記電圧制御部は、前記第１電圧の印加開始時点を前記基板保持部毎に独立して制御する請求項１乃至１２のいずれか１項に記載の静電チャック。
  14. 前記複数の基板保持部が１つのプレートに形成される請求項１乃至１３のいずれか１項に記載の静電チャック。
  15. マスクを介して基板上に蒸着材料を成膜するための成膜装置であって、
    基板を保持するための請求項１乃至請求項１４のいずれか１項に記載の静電チャックと、
    前記静電チャックの下方に設置され、マスクを載置するためのマスク台と、
    前記マスク台の下方に前記静電チャックと対向するように設置され、蒸着材料を収納する蒸着源を設置するための蒸着源設置台と
    を含む成膜装置。
  16. 複数の基板保持部を有する静電チャックの鉛直方向下面に基板を保持及び分離するための基板の保持及び分離方法であって、
    前記複数の基板保持部に第１電圧を印加して、基板を前記複数の基板保持部に保持させる段階と、
    前記複数の基板保持部に第２電圧を印加して、基板を前記複数の基板保持部から分離させる段階とを含み、
    前記分離させる段階において、前記複数の基板保持部が基板を保持した順番に基づいて、前記第２電圧を前記基板保持部毎に独立的に制御して印加し、
    前記分離させる段階において、前記複数の基板保持部が基板を保持した順番に基づいて、前記複数の基板保持部それぞれに印加される前記第２電圧の大きさを制御する
    基板の保持及び分離方法。
  17. 前記分離させる段階において、前記第２電圧の印加開始時点を前記基板保持部毎に独立的に制御して印加する請求項１６に記載の基板の保持及び分離方法。
  18. 前記分離させる段階において、前記第２電圧の印加開始時点が前記基板保持部毎に異な
    るように制御する請求項１６又は１７に記載の基板の保持及び分離方法。
  19. 前記保持させる段階において前記複数の基板保持部がそれぞれ基板を保持した順番に基づいて、前記分離させる段階において、前記複数の基板保持部それぞれへの前記第２電圧の印加開始時点を制御する請求項１６乃至１８のいずれか１項に記載の基板の保持及び分離方法。
  20. 前記分離させる段階において、前記第２電圧が、前記複数の基板保持部に順番に印加されるように制御する請求項１６乃至１９のいずれか１項に記載の基板の保持及び分離方法。
  21. 前記分離させる段階において、前記第２電圧の維持時間を前記基板保持部毎に独立して制御する請求項１６乃至２０のいずれか１項に記載の基板の保持及び分離方法。
  22. 前記分離させる段階において、前記第２電圧の維持時間が前記基板保持部毎に異なるように制御する請求項１６乃至２１のいずれか１項に記載の基板の保持及び分離方法。
  23. 前記保持させる段階において前記複数の基板保持部がそれぞれ基板を保持した順番に基づいて、前記分離させる段階において、前記複数の基板保持部それぞれへの前記第２電圧の維持時間を制御する請求項１６乃至２２のいずれか１項に記載の基板の保持及び分離方法。
  24. 前記分離させる段階において、前記第２電圧の大きさを前記基板保持部毎に独立して制御する請求項１６乃至２３のいずれか１項に記載の基板の保持及び分離方法。
  25. 前記分離させる段階において、前記第２電圧の大きさが前記基板保持部毎に異なるように制御する請求項１６乃至２４のいずれか１項に記載の基板の保持及び分離方法。
  26. 前記第２電圧は、接地電圧又は、第１電圧と逆極性の電圧である請求項１６乃至２５のいずれか１項に記載の基板の保持及び分離方法。
  27. 前記保持させる段階において、前記第１電圧の印加を前記基板保持部毎に独立して制御する請求項１６乃至２６のいずれか１項に記載の基板の保持及び分離方法。
  28. 前記保持させる段階において、前記第１電圧の印加開始時点を前記基板保持部毎に独立して制御する請求項１６乃至２７のいずれか１項に記載の基板の保持及び分離方法。
  29. マスクを介して基板に蒸着材料を成膜する成膜方法であって、
    マスクをマスク台に載置する段階と、
    基板を基板支持台に載置する段階と、
    請求項１６乃至請求項２８のいずれか１項に記載の基板の保持及び分離方法によって静電チャックに基板を保持及び分離させる段階と、
    蒸着源の蒸着材料をマスクを介して基板上に成膜する段階と
    を含む成膜方法。
  30. 電子デバイスの製造方法であって、
    請求項２９に記載の成膜方法を用いて電子デバイスを製造する
    電子デバイスの製造方法。
JP2018161613A 2017-12-26 2018-08-30 静電チャック、これを含む成膜装置、基板の保持及び分離方法、これを含む成膜方法、及びこれを用いる電子デバイスの製造方法 Active JP7012962B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170180339A KR102039233B1 (ko) 2017-12-26 2017-12-26 정전척, 이를 포함하는 성막장치, 기판의 보유지지 및 분리방법, 이를 포함하는 성막방법, 및 이를 사용하는 전자 디바이스의 제조방법
KR10-2017-0180339 2017-12-26

Publications (2)

Publication Number Publication Date
JP2019117923A JP2019117923A (ja) 2019-07-18
JP7012962B2 true JP7012962B2 (ja) 2022-01-31

Family

ID=67023180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018161613A Active JP7012962B2 (ja) 2017-12-26 2018-08-30 静電チャック、これを含む成膜装置、基板の保持及び分離方法、これを含む成膜方法、及びこれを用いる電子デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP7012962B2 (ja)
KR (1) KR102039233B1 (ja)
CN (1) CN109957775B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113005398B (zh) * 2019-12-20 2023-04-07 佳能特机株式会社 成膜装置、成膜方法及电子器件的制造方法
KR20210080802A (ko) * 2019-12-23 2021-07-01 캐논 톡키 가부시키가이샤 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006707A (ja) 2002-04-26 2004-01-08 Toray Eng Co Ltd 実装方法および実装装置
JP2004158610A (ja) 2002-11-06 2004-06-03 Nikon Corp 露光装置および露光方法
JP2006253352A (ja) 2005-03-10 2006-09-21 Seiko Epson Corp 吸着装置
JP2007073568A (ja) 2005-09-05 2007-03-22 Hitachi High-Technologies Corp プラズマ処理装置
JP2007251083A (ja) 2006-03-20 2007-09-27 Mitsubishi Heavy Ind Ltd ガラス基板の静電吸着装置及びその吸着離脱方法
JP2008235900A (ja) 2007-03-19 2008-10-02 Nikon Corp 保持装置、露光装置、露光方法、及びデバイス製造方法
US20130100573A1 (en) 2011-10-19 2013-04-25 Emily Shu Apparatus and method for holding a wafer
JP2017516294A (ja) 2014-05-09 2017-06-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板キャリアシステム及びそれを使用するための方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132239A (ja) * 1990-09-21 1992-05-06 Fujitsu Ltd ウエハーチャック
JPH06204325A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 静電吸着装置およびその吸着方法
JP2011040658A (ja) * 2009-08-17 2011-02-24 Fujitsu Semiconductor Ltd 処理物保持装置、静電チャックの制御方法及び半導体装置の製造方法
KR102069346B1 (ko) * 2013-04-17 2020-01-23 삼성디스플레이 주식회사 유기 박막 증착 장치
KR20150077998A (ko) * 2013-12-30 2015-07-08 삼성디스플레이 주식회사 증착 장치 및 증착 방법
CN106024682B (zh) * 2015-03-31 2020-07-21 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006707A (ja) 2002-04-26 2004-01-08 Toray Eng Co Ltd 実装方法および実装装置
JP2004158610A (ja) 2002-11-06 2004-06-03 Nikon Corp 露光装置および露光方法
JP2006253352A (ja) 2005-03-10 2006-09-21 Seiko Epson Corp 吸着装置
JP2007073568A (ja) 2005-09-05 2007-03-22 Hitachi High-Technologies Corp プラズマ処理装置
JP2007251083A (ja) 2006-03-20 2007-09-27 Mitsubishi Heavy Ind Ltd ガラス基板の静電吸着装置及びその吸着離脱方法
JP2008235900A (ja) 2007-03-19 2008-10-02 Nikon Corp 保持装置、露光装置、露光方法、及びデバイス製造方法
US20130100573A1 (en) 2011-10-19 2013-04-25 Emily Shu Apparatus and method for holding a wafer
JP2017516294A (ja) 2014-05-09 2017-06-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板キャリアシステム及びそれを使用するための方法

Also Published As

Publication number Publication date
CN109957775A (zh) 2019-07-02
KR20190078439A (ko) 2019-07-04
CN109957775B (zh) 2022-10-21
JP2019117923A (ja) 2019-07-18
KR102039233B1 (ko) 2019-11-26

Similar Documents

Publication Publication Date Title
JP6990643B2 (ja) 静電チャック、成膜装置、成膜方法、及び電子デバイスの製造方法
JP7010800B2 (ja) 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法
JP6936205B2 (ja) 成膜装置及びこれを用いる有機ｅｌ表示装置の製造方法
JP7138757B2 (ja) 成膜装置、及び電子デバイスの製造方法
JP7289421B2 (ja) 基板支持装置および成膜装置
JP6931851B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7120545B2 (ja) 成膜装置、成膜方法及びこれを用いる有機ｅｌ表示装置の製造方法
KR20190140156A (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
JP7241048B2 (ja) 基板支持装置および成膜装置
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP7012962B2 (ja) 静電チャック、これを含む成膜装置、基板の保持及び分離方法、これを含む成膜方法、及びこれを用いる電子デバイスの製造方法
JP6686100B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7127765B2 (ja) 静電チャック、成膜装置、基板吸着方法、成膜方法、及び電子デバイスの製造方法
JP7007688B2 (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
KR20190103123A (ko) 정전척, 성막장치, 기판흡착방법, 성막방법, 및 전자 디바이스의 제조방법
KR20190070896A (ko) 마스크 부착장치, 성막장치, 성막방법, 및 전자 디바이스의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200423

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220111

R150 Certificate of patent or registration of utility model

Ref document number: 7012962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150