JP6927138B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6927138B2
JP6927138B2 JP2018089202A JP2018089202A JP6927138B2 JP 6927138 B2 JP6927138 B2 JP 6927138B2 JP 2018089202 A JP2018089202 A JP 2018089202A JP 2018089202 A JP2018089202 A JP 2018089202A JP 6927138 B2 JP6927138 B2 JP 6927138B2
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
type
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018089202A
Other languages
English (en)
Other versions
JP2019197751A (ja
Inventor
幸久 上野
幸久 上野
田中 成明
成明 田中
潤弥 西井
潤弥 西井
岡 徹
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2018089202A priority Critical patent/JP6927138B2/ja
Priority to US16/390,151 priority patent/US10854454B2/en
Priority to CN201910328277.XA priority patent/CN110459473B/zh
Publication of JP2019197751A publication Critical patent/JP2019197751A/ja
Application granted granted Critical
Publication of JP6927138B2 publication Critical patent/JP6927138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856Source regions
    • H01L29/0865Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856Source regions
    • H01L29/0869Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置の製造方法として、トレンチが形成される位置の一部と重なる位置にn型不純物をイオン注入して熱処理を行うことによって、トレンチの底面部分と重なる位置にp型不純物が拡散したp型不純物拡散領域を形成するものがある(例えば、特許文献1)。p型不純物拡散領域は、電圧印加時にトレンチの底面部分に発生する電界集中を緩和する。
特開2017−174989号公報
しかし、このような半導体装置では、電圧が印加された際に反転層が形成されるトレンチの側面部分において、イオン注入によるダメージが影響し、オン抵抗が増加するという問題が生じることがある。このような課題を解決するために、イオン注入によるダメージがトレンチの側面部分において発生することを抑制しつつ、トレンチの底面部分に発生する電界集中を緩和できる技術が望まれている。
本発明は、以下の形態として実現することが可能である。
(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、第1n型半導体層にp型半導体層を積層する積層工程と、前記p型半導体層の表面のうち溝部が形成される位置から離れた位置にn型不純物またはp型不純物をイオン注入するイオン注入工程と、熱処理によって、前記イオン注入された不純物を活性化させた注入領域を形成するとともに、前記注入領域の下方に位置する前記第1n型半導体層に対して前記p型半導体層に含まれるp型不純物を拡散させることによってp型不純物拡散領域を形成する熱処理工程と、前記p型半導体層を貫通して前記第1n型半導体層内に底部が位置する前記溝部を形成する溝部形成工程と、前記溝部の表面に絶縁膜を介して第1電極を形成する第1電極形成工程と、を備える。このような形態とすれば、不純物がイオン注入される位置は、溝部が形成される位置から離れた位置であるため、イオン注入によるダメージがトレンチの側面部分において発生することを抑制できる。また、不純物のイオン注入および熱処理によりp型半導体層に含まれるp型不純物が拡散してp型不純物拡散領域が形成されるため、トレンチの底面部分に発生する電界集中を緩和できる。
(2)上記形態における半導体装置の製造方法において、さらに、前記不純物は、n型不純物であり、前記注入領域と導通する第2電極を形成する第2電極形成工程を備え、前記第1電極形成工程は、前記溝部の表面から前記p型半導体層の表面のうち少なくとも前記注入領域に至るまで前記絶縁膜を介して前記第1電極を形成してもよい。この第1電極と第2電極とは電気的に接続されていない。このような形態とすれば、第1電極がp型半導体層の表面のうちn型不純物がイオン注入される位置に到るまで絶縁膜を介して形成されているため、第1電極に電圧が印加された際に注入領域と接続する位置まで反転層を形成することができる。したがって、導通経路を確実に確保することができる。
(3)上記形態における半導体装置の製造方法において、さらに、前記イオン注入工程の後、前記p型半導体層の表面のうち前記溝部が形成される位置から少なくとも前記注入領域に至るまで第2n型半導体層を形成する工程と、前記第2n型半導体層と導通する第2電極を形成する第2電極形成工程と、を備えてもよい。この第1電極と第2電極とは電気的に接続されていない。このような形態とすれば、イオン注入される不純物がn型不純物である場合、溝部が形成される位置から離れた位置にn型不純物がイオン注入されることによって生じるチャネル長の増加を抑制できる。また、イオン注入によってダメージを受けた注入領域は、電極のコンタクトが取りがたく、接触抵抗やオン抵抗が高くなりやすい。しかし、第2電極を第2n型半導体層にコンタクトさせることで、オン抵抗を低くすることができ、イオン注入される不純物がp型不純物である場合においては、第2n型半導体層をソースとして用いることができる。
(4)本発明の他の形態によれば、半導体装置が提供される。この半導体装置は、第1n型半導体層にp型半導体層が積層された積層体と、前記p型半導体層を貫通して前記第1n型半導体層内に底部が位置する溝部と、前記溝部が形成される位置から離れた位置において、前記p型半導体層の表面から前記p型半導体層の内側にわたって形成され、前記p型半導体層とは不純物濃度が異なる不純物注入領域と、前記不純物注入領域の下方に位置する前記第1n型半導体層に形成されるp型半導体領域と、前記溝部の表面に絶縁膜を介して形成された第1電極と、を備える。
(5)上記形態における半導体装置において、さらに、前記不純物注入領域はn型不純物が注入された領域であり、前記不純物注入領域と導通する第2電極を備え、前記第1電極は、前記溝部の表面から前記p型半導体層の表面のうち少なくとも前記不純物注入領域が形成された位置に至るまで前記絶縁膜を介して形成されていてもよい。
(6)上記形態における半導体装置において、さらに、前記p型半導体層の表面のうち前記溝部が形成される位置から少なくとも前記不純物注入領域に至る第2n型半導体層と、前記第2n型半導体層と導通する第2電極と、を備えてもよい。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、上述の製造方法を用いて製造された半導体装置や、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
本発明によれば、不純物がイオン注入される位置は、溝部が形成される位置から離れた位置であるため、イオン注入によるダメージがトレンチの側面部分において発生することを抑制できる。また、不純物のイオン注入および熱処理によりp型半導体層に含まれるp型不純物が拡散してp型不純物拡散領域が形成されるため、トレンチの底面部分に発生する電界集中を緩和できる。
第1実施形態の半導体装置の断面の一部を示す模式図である。 第1実施形態における半導体装置の製造方法を示す工程図である。 工程P120を終えた半導体装置の構成を模式的に示す断面図である。 工程P130を終えた半導体装置の構成を模式的に示す断面図である。 工程P140を終えた半導体装置の構成を模式的に示す断面図である。 工程P160を終えた半導体装置の構成を模式的に示す断面図である。 第2実施形態の半導体装置の断面の一部を示す模式図である。 第2実施形態における半導体装置の製造方法を示す工程図である。 第3実施形態の半導体装置の断面の一部を示す模式図である。 第4実施形態の半導体装置の断面の一部を示す模式図である。
A.第1実施形態:
図1は、第1実施形態の半導体装置10の断面の一部を示す模式図である。なお、図1以降に示された模式図は、半導体装置10の技術的特徴をわかりやすく示すための図であり、各部の寸法を正確に示すものではない。図1には、説明を容易にするために、相互に略直交するXYZ軸が図示されている。図1のXYZ軸は、他の図のXYZ軸は、図1のXYZ軸に対応する。なお、本明細書において、Z軸の+方向を便宜的に「上」と呼ぶことがある。この「上」という呼称は、半導体装置10の配置(向き)を限定するものではない。すなわち、半導体装置10は、任意の向きに配置しうる。
半導体装置10は、基板110と、n型半導体層120と、p型半導体層130と、n型半導体領域140と、p型不純物拡散領域150と、溝部160と、絶縁膜162と、第1電極164と、第2電極174と、第3電極184とを備える。
基板110と、n型半導体層120と、p型半導体層130とはX軸及びY軸に沿って広がる板状の半導体である。本実施形態では、基板110と、n型半導体層120と、p型半導体層130とは窒化ガリウム(GaN)系の半導体である。窒化ガリウム系の半導体(GaN)としては、窒化ガリウム(GaN)のほか、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)、窒化インジウムアルミニウムガリウム(InAlGaN)などが例示できる。なお、電力制御用の半導体装置に用いる観点から、窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)が好ましい。本実施形態では、窒化ガリウム(GaN)を用いる。なお、本実施形態の効果を奏する範囲において、窒化ガリウム(GaN)の一部をアルミニウム(Al)やインジウム(In)などの他のIII族元素に置換してもよく、他の不純物を含んでいてもよい。
基板110は、n型不純物を含有する半導体である。基板110は、n型の特性を有するn型半導体である。基板110は、ケイ素(Si)をn型不純物として含有する。
n型半導体層120は、n型不純物を含有する半導体である。n型半導体層120は、基板110の+Z軸方向側に位置する。n型半導体層120は、ケイ素(Si)をn型不純物として含有する。本実施形態では、n型半導体層120は、課題を解決するための手段における第1n型半導体層の下位概念に相当する。
p型半導体層130は、p型不純物を含有する半導体である。p型半導体層130は、n型半導体層120の+Z軸方向側に位置する。p型半導体層130は、マグネシウム(Mg)をp型不純物として含有する。p型半導体層130のp型不純物濃度は、n型半導体層120のn型不純物濃度よりも高い。
n型半導体領域140は、p型半導体層130のうち+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体領域である。n型半導体領域140は、p型半導体層130のうち後述する溝部160が形成される位置からX軸方向側に離れた位置にn型不純物をイオン注入してp型半導体層130の一部に形成された領域である。本実施形態では、溝部160が形成される位置からX軸方向に0.1μmだけ離れた位置にn型半導体領域140が形成される。なお、この距離は、0.1μmに限られず、0.05μmから2.0μmまでの範囲内において任意に選択されてもよい。n型半導体領域140は、ケイ素(Si)をn型不純物として含有する。本実施形態では、n型不純物としてn型半導体領域140に含まれるケイ素(Si)濃度は、n型半導体層120のシリコン(Si)濃度より高い。
p型不純物拡散領域150は、n型半導体層120のうち+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体領域である。p型不純物拡散領域150は、n型半導体領域140の下方に位置するn型半導体層120の一部に、p型半導体層130に含まれるp型不純物が拡散することによって形成された領域である。すなわち、各層に含まれる不純物濃度は、p型半導体層130中のp型不純物、p型不純物拡散領域150中のp型不純物、n型半導体層120中のn型不純物、の順に低くなる。ここで、「下方」とは、n型半導体層120とp型半導体層130との積層の方向(Z軸方向)において、p型半導体層130よりもn型半導体層120側(−Z軸方向側)に位置し、かつ、積層の方向(Z軸方向)から見たときに、少なくとも一部が重なる位置にあることを示す。p型不純物拡散領域150は、p型不純物濃度がn型不純物濃度よりも大きい領域である。p型不純物拡散領域150が形成される位置は、溝部160の底部160bより−Z軸方向側である。なお、p型不純物拡散領域150が形成される位置は、溝部160の底部160bより+Z軸方向側もしくはZ軸方向において同じ位置にあってもよい。
溝部160は、p型半導体層130を貫通するとともにn型半導体層120に底部160bが位置する溝部である。また、溝部160の側部160sには、n型半導体層120およびp型半導体層130が露出している。絶縁膜162は、溝部160およびp型半導体層130のうちX軸方向において溝部160寄りの一部の表面を覆う。第1電極164は、絶縁膜162を介して溝部160に形成されたゲート電極である。第1電極164に電圧が印加された場合、p型半導体層130に反転層が形成され、この反転層がチャネルとして機能することによって、後述する第2電極174と第3電極184との間に導通経路が形成される。
第2電極174は、p型半導体層130の面のうちn型半導体層120と接する側の面とは反対側の面にオーミック接触する電極である。第2電極174は、p型半導体層130の面のうちn型半導体領域140と接する位置に形成される。第2電極174は、チタン(Ti)から形成された層にアルミニウム(Al)から形成された層を積層してから熱処理を加えた電極である。第2電極174は、いわゆるソース電極である。ソース電極とは別にp型半導体層130とオーミック接触するボディ電極を形成してもよい。
第3電極184は、基板110の−Z軸方向側の表面にオーミック接触する電極である。第3電極184は、チタン(Ti)から形成された層にアルミニウム(Al)から形成された層を積層してから熱処理を加えた電極である。第3電極184は、いわゆるドレイン電極である。
本実施形態では、第1電極164および絶縁膜162は、溝部160の表面からp型半導体層130のうちn型不純物がイオン注入される位置に至るまで形成される。言い換えれば、第1電極164および絶縁膜162は、溝部160の表面からp型半導体層130のうちZ軸方向においてn型半導体領域140が存在する位置に至るまで形成される。このため、第1電極164に電圧が印加された際に反転層がn型半導体領域140と接続できる位置まで反転層を形成することができる。したがって、導通経路を確実に確保することができる。なお、絶縁膜162は、p型半導体層130において、第1電極164よりもX軸方向に長く形成されている。
図2は、第1実施形態における半導体装置10の製造方法を示す工程図である。まず、製造者は、基板110を準備する基板準備工程を行う(工程P110)。次に、製造者は、積層工程を行う(工程P120)。積層工程(工程P120)では、基板110の上に、n型半導体層120およびp型半導体層130を積層する。製造者は、有機金属気相成長法(MOCVD)を用いて、積層工程を行う。
図3は、工程P120を終えた後の半導体装置10P1の構成を模式的に示す断面図である。工程P120を経て、基板110の上には、n型半導体層120およびp型半導体層130が形成されている。
積層工程(図3、工程P120)の後、製造者は、イオン注入工程(工程P130)を行う。イオン注入工程(工程P130)において、製造者は、p型半導体層130の上からn型不純物をイオン注入する。イオン注入されるn型不純物は、ケイ素(Si)である。製造者は、工程P130を行う際に、膜210およびマスク220を形成してからp型半導体層130にn型不純物をイオン注入する。
図4は、工程P130を終えた後の半導体装置10P2の構成を模式的に示す断面図である。工程P130を経て、p型半導体層130の上に膜210とマスク220とが順に形成されているとともに、p型半導体層130の一部にイオン注入領域140Nが形成されている。
膜210は、イオン注入にて注入される不純物のp型半導体層130における深さ方向の分布を調整するために用いる。つまり、膜210は、p型半導体層130に注入されるn型不純物をp型半導体層130の表面近傍に集めるために用いる。また、膜210は、イオン注入に伴うp型半導体層130における表面の損傷を防止する機能も有する。本実施形態では、膜210として、二酸化ケイ素(SiO)の膜が用いられる。本実施形態では、製造者は、プラズマCVD(化学気相成長:Chemical Vapor Deposition)を用いて膜210を形成する。
マスク220は、p型半導体層130のうちn型不純物を注入しない領域の上に形成される。マスク220は、第2電極174をn型半導体領域140とオーミック接触させる位置およびp型不純物拡散領域150を形成させる位置を考慮して、形状が決定されている。本実施形態では、製造者は、フォトレジスト(Photoresist)によってマスク220を形成する。
製造者は、p型半導体層130の上に膜210およびマスク220が形成された状態において、p型半導体層130の上からn型不純物をイオン注入する(工程P130)。このイオン注入(工程P130)により、膜210のうちマスク220に覆われていない部分の下側において、p型半導体層130にn型不純物が注入された領域としてイオン注入領域140Nが形成される。イオン注入領域140Nにおけるn型不純物濃度は、膜210の材質や膜厚、イオン注入の加速電圧やドーズ量を調整することにより所望の濃度に調整することができる。なお、イオン注入領域140Nは、注入されたn型不純物がn型不純物として機能するように活性化されていないため、n型の導電性を有していない。このため、イオン注入領域140Nは、抵抗が高い領域である。
イオン注入(図4、工程P130)の後、製造者は、熱処理工程(工程P140)を行う。熱処理工程(工程P140)は、イオン注入領域140Nにおけるn型不純物を活性化させるために行われる。製造者は、工程P140を行う際に、膜210およびマスク220を除去するとともに、キャップ膜230を形成してから熱処理を行う。膜210およびマスク220は、ウェットエッチングによって除去される。
図5は、工程P140を終えた後の半導体装置10P3の構成を模式的に示す断面図である。工程P140を経て、p型半導体層130の上にキャップ膜230が形成されている。また、工程P140を経て、p型半導体層130の一部にn型半導体領域140が形成されているとともに、n型半導体層120の一部にp型不純物拡散領域150が形成されている。
キャップ膜230は、加熱に伴うp型半導体層130及びイオン注入領域140Nにおける表面の損傷を防止する機能を有する。本実施形態では、製造者は、スパッタ法によってキャップ膜230を形成する。また、本実施形態では、キャップ膜230は、窒化ケイ素(SiN)から主に形成されている。
製造者は、p型半導体層130の上にキャップ膜230が形成された状態において、p型半導体層130およびイオン注入領域140Nを加熱する(工程P140)。この熱処理工程(工程P140)により、イオン注入領域140Nがn型半導体領域140になる。
また、イオン注入工程(工程P130)および熱処理工程(工程P140)を経ることにより、p型不純物拡散領域150が形成される。p型不純物拡散領域150は、p型半導体層130に含まれるp型不純物がn型半導体層120に拡散することによって形成される。p型不純物拡散領域150に含まれるp型不純物濃度は、イオン注入(工程P130)時の加速電圧やドーズ量、熱処理(工程P140)の加熱温度や加熱時間を調整することにより調整できる。例えば、イオン注入(工程P130)時の加速電圧を高くする、もしくはドーズ量を多くすることにより、p型不純物拡散領域150に拡散するp型不純物濃度を高くすることができる。
熱処理工程(図5、工程P140)の後、製造者は、溝部160を形成する溝部形成工程(工程P150)を行う。熱処理工程(工程P140)の後、溝部形成工程(工程P150)を行う前に、キャップ膜230は、ウェットエッチングによって除去されている。溝部形成工程(工程P150)の後、製造者は、第1電極164を形成する第1電極形成工程(工程P160)を行う。第1電極形成工程(工程P160)の際には、溝部160の表面に絶縁膜162を介して第1電極164が形成される。
図6は、工程P160を終えた後の半導体装置10P4の構成を模式的に示す断面図である。工程P160を経て、半導体装置10P4には、溝部160、絶縁膜162および第1電極164が形成されている。
第1電極形成工程(図6、工程P160)の後、製造者は、第2電極174を形成する第2電極形成工程(工程P170)と、第3電極184を形成する第3電極形成工程(工程P180)と、を順に行う。工程P110から工程P170を経て、図1における半導体装置10が完成する。
以上説明した第1実施形態によれば、n型不純物がイオン注入される位置は、溝部160が形成される位置からX軸方向に離れた位置であるため、イオン注入によるダメージが溝部160の側部160sの部分において発生することを抑制できる。また、n型不純物のイオン注入および熱処理によりp型半導体層130に含まれるp型不純物が拡散してp型不純物拡散領域150が形成されるため、溝部160の底部160bの部分に発生する電界集中を緩和できる。また、このような電界集中を緩和できるp型不純物拡散領域150と、第2電極174から反転層までの導通経路を確保するためのn型半導体領域140と、をイオン注入工程(工程P130)および熱処理工程(工程P140)によって併せて形成できることから、製造工程の工数を低減することができる。
B.第2実施形態:
図7は、第2実施形態の半導体装置10aの断面の一部を示す模式図である。半導体装置10aは、第1実施形態の第2電極174とは異なる第2電極174aおよびn型半導体層310を備える点を除き、第1実施形態の半導体装置10の装置構成と同じである。第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
n型半導体層310は、n型不純物を含有する半導体である。n型半導体層310は、p型半導体層130の+Z軸方向側に位置する。n型半導体層310は、ケイ素(Si)をn型不純物として含有する。n型半導体層310は、p型半導体層130の表面のうち溝部160が形成される位置から少なくともn型半導体領域140に至るまで形成される。言い換えれば、n型半導体層310は、溝部160が形成される位置からp型半導体層130のうち少なくともZ軸方向においてn型半導体領域140が存在する位置に至るまで形成される。本実施形態では、n型半導体層310は、p型半導体層130の+Z軸方向側の全面に形成されている。本実施形態では、n型半導体層310は、課題を解決するための手段における第2n型半導体層の下位概念に相当する。
第2電極174aは、n型半導体層310とオーミック接触する電極である。第2電極174aは、第1実施形態の第2電極174と同様、いわゆるソース電極である。第2電極174aは、n型半導体層310を貫通してp型半導体層130に至るコンタクトホールCHを介してp型半導体層130にも接触するよう形成され、ボディ電極としても機能する。
図8は、第2実施形態における半導体装置10aの製造方法を示す工程図である。半導体装置10aの製造方法は、図2で説明した半導体装置10の製造方法における工程P140と工程P150との間に工程P145を加えたものである。図8において、図2で説明した半導体装置10の製造方法と同様の処理内容である部分については、説明を省略する。
熱処理工程(図8、工程P140)の後、製造者は、n型半導体層310を形成するn型半導体層形成工程(工程P145)を行う。n型半導体層310を形成する際には、コンタクトホールCHも形成する。その後、製造者は、溝部形成工程(工程P150)以降の工程を行う。溝部160は、n型半導体層310およびp型半導体層130を貫通してn型半導体層120に底部160bが位置するよう形成される。なお、熱処理工程(工程P140)と、n型半導体層形成工程(工程P145)と、の順番は逆にしてもよい。
以上説明した第2実施形態によれば、第1実施形態の半導体装置10と同様な効果を有する。また、溝部160が形成される位置から離れた位置にn型半導体領域140が形成されることによって生じるチャネル長の増加を抑制できる。ここでいうチャネル長の増加とは、溝部が形成される位置と接触するようn型半導体領域が形成される形態と比べて、第2実施形態では、溝部160が形成される位置からX軸方向側に離れた位置にn型半導体領域140が形成されるために、n型半導体領域140から溝部160の側部160sまでのX軸方向に沿った距離の分だけチャネル長が増加することである。しかし、第2実施形態では、溝部160が形成される位置からp型半導体層130のうち少なくともZ軸方向においてn型半導体領域140が存在する位置に至るまでn型半導体層310が形成されていることから、そのようなチャネル長の増加を抑制できる。また、イオン注入によってイオン注入領域がダメージを受けた場合、電極とのコンタクトが取りがたく、接触抵抗やオン抵抗が高くなりやすい。しかし、第2電極174aをn型半導体層310にコンタクトさせることで、オン抵抗を低くすることができる。
C.第3実施形態:
図9は、第3実施形態の半導体装置10bの断面の一部を示す模式図である。半導体装置10cは、n型半導体領域140の代わりにp型半導体領域140bを備える点を除き、第2実施形態の半導体装置10aの装置構成と同じである。第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
p型半導体領域140bは、p型半導体層130のうち+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体領域である。p型半導体領域140bは、p型半導体層130のうち溝部160が形成される位置からX軸方向側に離れた位置にp型不純物をイオン注入してp型半導体層130の一部に形成された領域である。p型半導体領域140bは、マグネシウム(Mg)をp型不純物として含有する。本実施形態では、p型不純物としてp型半導体領域140bに含まれるマグネシウム(Mg)濃度は、p型半導体領域140bが形成されていないp型半導体層130のマグネシウム(Mg)濃度より高い。p型不純物拡散領域150は、第1実施形態で説明したように、p型半導体層130に含まれるp型不純物がn型半導体層120に拡散することによって形成される。このような第3実施形態においては、n型半導体層310をソースとして用いることができる。
D.第4実施形態:
図10は、第4実施形態の半導体装置10cの断面の一部を示す模式図である。半導体装置10cは、第3実施形態のp型半導体領域140bおよびp型不純物拡散領域150の代わりにp型半導体領域140cおよびp型不純物拡散領域150cを備える点を除き、第3実施形態の半導体装置10bの装置構成と同じである。第3実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
p型半導体領域140cは、p型半導体領域140bと同様、p型半導体層130のうち溝部160が形成される位置からX軸方向側に離れた位置にp型不純物をイオン注入してp型半導体層130の一部に形成された領域である。p型半導体領域140cは、p型半導体層130のうち第2電極174aがコンタクトホールCHを介してp型半導体層130に接触する位置が含まれるよう形成されている。言い換えれば、p型半導体領域140cは、p型半導体領域140bと比べてX軸方向に広がって形成されている。p型不純物拡散領域150cは、p型半導体層130に含まれるp型不純物がn型半導体層120に拡散することによって形成される。第2実施形態のp型半導体領域140bと比べて、p型半導体領域140cはX軸方向に広がって形成されるため、p型不純物拡散領域150cは、第2実施形態のp型不純物拡散領域150と比べて、X軸方向に広がって形成される。
E.他の実施形態:
第1実施形態では、イオン注入工程(工程P130)および熱処理工程(工程P140)を行ってから溝部形成工程(工程P150)を行っていたが、本発明はこれに限られない。例えば、溝部形成工程(工程P150)を行ってからイオン注入工程(工程P130)および熱処理工程(工程P140)を行ってもよい。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
10…半導体装置、10a…半導体装置、10b…半導体装置、10c…半導体装置、110…基板、120…n型半導体層、130…p型半導体層、140…n型半導体領域、140N…イオン注入領域、140b…p型半導体領域、140c…p型半導体領域、150…p型不純物拡散領域、150c…p型不純物拡散領域、160…溝部、160b…底部、160s…側部、162…絶縁膜、164…第1電極、174…第2電極、174a…第2電極、184…第3電極、210…膜、220…マスク、230…キャップ膜、310…n型半導体層、CH…コンタクトホール

Claims (1)

  1. 半導体装置の製造方法であって、
    第1n型半導体層にp型半導体層を積層する積層工程と、
    前記p型半導体層の表面のうち溝部が形成される位置から離れた位置にn型不純物またはp型不純物をイオン注入するイオン注入工程と、
    熱処理によって、前記イオン注入された不純物を活性化させた注入領域を形成するとともに、前記注入領域の下方に位置する前記第1n型半導体層に対して前記p型半導体層に含まれるp型不純物を拡散させることによってp型不純物拡散領域を形成する熱処理工程と、
    前記p型半導体層を貫通して前記第1n型半導体層内に底部が位置する前記溝部を形成する溝部形成工程と、
    前記溝部の表面に絶縁膜を介して第1電極を形成する第1電極形成工程と、
    を備え、更に、
    前記イオン注入工程の後、前記p型半導体層の表面のうち前記溝部が形成される位置から少なくとも前記注入領域に至るまで第2n型半導体層を形成する工程と、
    前記第2n型半導体層と導通する第2電極を形成する第2電極形成工程と、
    を備える、半導体装置の製造方法。
JP2018089202A 2018-05-07 2018-05-07 半導体装置の製造方法 Active JP6927138B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018089202A JP6927138B2 (ja) 2018-05-07 2018-05-07 半導体装置の製造方法
US16/390,151 US10854454B2 (en) 2018-05-07 2019-04-22 Semiconductor device and method for manufacturing the same
CN201910328277.XA CN110459473B (zh) 2018-05-07 2019-04-23 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018089202A JP6927138B2 (ja) 2018-05-07 2018-05-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019197751A JP2019197751A (ja) 2019-11-14
JP6927138B2 true JP6927138B2 (ja) 2021-08-25

Family

ID=68385124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018089202A Active JP6927138B2 (ja) 2018-05-07 2018-05-07 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10854454B2 (ja)
JP (1) JP6927138B2 (ja)
CN (1) CN110459473B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238828B2 (ja) 2020-02-14 2023-03-14 豊田合成株式会社 半導体素子の製造方法
JP6966010B1 (ja) * 2021-01-28 2021-11-10 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6287469B2 (ja) * 2014-03-28 2018-03-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN106558616B (zh) * 2015-09-24 2019-11-12 丰田合成株式会社 纵型场效应晶体管以及电力转换装置
WO2017064948A1 (ja) * 2015-10-16 2017-04-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6544252B2 (ja) * 2016-01-26 2019-07-17 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP6520785B2 (ja) * 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
JP6880669B2 (ja) * 2016-11-16 2021-06-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019175930A (ja) * 2018-03-27 2019-10-10 エイブリック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10854454B2 (en) 2020-12-01
CN110459473B (zh) 2023-06-06
CN110459473A (zh) 2019-11-15
US20190341260A1 (en) 2019-11-07
JP2019197751A (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
JP4221012B2 (ja) 半導体装置とその製造方法
JP6341077B2 (ja) 半導体装置の製造方法
CN107393833B (zh) 半导体装置的制造方法以及半导体装置
JP6809330B2 (ja) 半導体装置の製造方法
JP6107597B2 (ja) 半導体装置およびその製造方法
JP6287143B2 (ja) 半導体装置およびその製造方法
JP6036461B2 (ja) 半導体装置およびその製造方法
JP6801555B2 (ja) 半導体装置の製造方法
JP6531691B2 (ja) 縦型トレンチmosfetの製造方法
JP6791083B2 (ja) 半導体装置の製造方法
JP6927138B2 (ja) 半導体装置の製造方法
JP6927112B2 (ja) 半導体装置の製造方法
US10083918B2 (en) Manufacturing method of semiconductor device
JP2018170335A (ja) 半導体装置の製造方法
JP6717242B2 (ja) 半導体装置
US9852925B2 (en) Method of manufacturing semiconductor device
JP6654543B2 (ja) 半導体装置の製造方法
JP7404703B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP6693020B2 (ja) 半導体装置の製造方法
JP6194869B2 (ja) 半導体装置およびその製造方法
JP2017163021A (ja) 半導体装置
JP2009010421A (ja) 半導体装置を回路基板に実装する方法
JP6641876B2 (ja) 半導体装置の製造方法
JP7279587B2 (ja) 半導体装置の製造方法
JP6783992B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6927138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150