JP6904506B2 - ドハティ型増幅器 - Google Patents

ドハティ型増幅器 Download PDF

Info

Publication number
JP6904506B2
JP6904506B2 JP2016210692A JP2016210692A JP6904506B2 JP 6904506 B2 JP6904506 B2 JP 6904506B2 JP 2016210692 A JP2016210692 A JP 2016210692A JP 2016210692 A JP2016210692 A JP 2016210692A JP 6904506 B2 JP6904506 B2 JP 6904506B2
Authority
JP
Japan
Prior art keywords
amplifier
harmonic
input signal
processing circuit
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016210692A
Other languages
English (en)
Other versions
JP2018074320A (ja
Inventor
敏史 古田
敏史 古田
典久 小谷
典久 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to JP2016210692A priority Critical patent/JP6904506B2/ja
Publication of JP2018074320A publication Critical patent/JP2018074320A/ja
Application granted granted Critical
Publication of JP6904506B2 publication Critical patent/JP6904506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、ドハティ型増幅器に関する。
無線通信におけるOFDM(Orthogonal Frequency Division Multiplexing)などの変調方式は、平均電力とピーク電力の比(以下、「PAPR」( Peak to Average Power Ratio)と示す。)が大きい。例えばRF(Radio Frequency)信号などの、上記のような変調方式を利用した信号を効率的に増幅する手段としては、ドハティ型増幅器がある。
このような中、ドハティ型増幅器に関する技術が開発されている。ドハティ型増幅器を構成するキャリア増幅器およびピーキング増幅器それぞれの電力効率を最大化するように、高調波負荷インピーダンスを設定する技術としては、例えば下記の特許文献1に記載の技術が挙げられる。
また、高調波処理の手法が開発されている。基本波および各高調波の電流と電圧の位相差を操作することにより高効率を得る手法である、高調波リアクティブ終端処理に係る技術としては、例えば下記の非特許文献1に記載の技術が挙げられる。
特開2011−229122号公報
Tomohiro Yao; Ryo Ishikawa; Yoichiro Takayama; Kazuhiko Honjo; Hiroyoshi Kikuchi; Takashi Okazaki; Kazuhiro Ueda; Eiichiro Otobe 2013 Asia-Pacific Microwave Conference Proceedings (APMC) Pages: 745 - 747.
ドハティ型増幅器は、キャリア増幅器と、入力信号のレベルに応じて動作するピーキング増幅器とを備える。ドハティ型増幅器では、低出力時にはキャリア増幅器だけが動作し、高出力時にはキャリア増幅器とピーキング増幅器との双方が動作する。キャリア増幅器だけが動作している状態(上記低出力時の状態に対応する)には、キャリア増幅器とピーキング増幅器が共に動作する状態上記高出力時の状態に対応する)に比べ、負荷インピーダンスが2倍となり、キャリア増幅器の飽和電力が1/2となる。よって、ドハティ型増幅器は、飽和電力と、飽和電力より低い出力(例えば−6[dB])とで、電力効率が最大となる。
ドハティ型増幅器では、キャリア増幅器およびピーキング増幅器それぞれの電力効率を高めることによって、電力効率をさらに高めることが可能である。
ここで、例えば特許文献1では、キャリア増幅器およびピーキング増幅器それぞれの電力効率を最大化するように、高調波負荷インピーダンスを設定している。よって、例えば特許文献1に記載の技術を用いることによって、ドハティ型増幅器の電力効率を高めることができる可能性はある。
しかしながら、例えばドハティ型増幅器がRF信号などのPAPRが高い信号を送信する送信装置に適用される場合には、平均電力の電力効率を改善することが重要であり、ピーキング増幅器の電力効率改善による、デジタル変調信号送信時における電力効率改善への寄与は、小さい。
さらに述べれば、ドハティ型増幅器では、後述するように高調波の調整により出力電力を増大させることが可能であることから、ピーキング増幅器に対して出力を最大化するような高調波負荷インピーダンスに設定して、線形性を高めるようにした方が、ドハティ型増幅器全体としての電力効率は、向上する。
よって、例えば特許文献1に記載の技術を用いたとしても、ドハティ型増幅器の電力効率を効果的に高めることができるとは限らない。
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ドハティ型増幅器における電力効率の向上を図ることが可能な、新規かつ改良されたドハティ型増幅器を提供することにある。
上記目的を達成するために、本発明の一の観点によれば、入力された入力信号を増幅するキャリア増幅器と、上記入力信号のレベルに応じて動作し、上記入力信号を増幅するピーキング増幅器と、を備えるドハティ型増幅器であって、上記キャリア増幅器のみが動作する状態において上記キャリア増幅器が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する第1の高調波処理回路を備える、ドハティ型増幅器が、提供される。
かかる構成によって、ドハティ型増幅器における電力効率の向上を図ることができる。
また、上記第1の高調波処理回路は、上記キャリア増幅器を構成する上記入力信号を増幅する第1の増幅素子の出力側に、電気的に接続されてもよい。
また、上記第1の高調波処理回路は、上記第1の増幅素子と、上記ピーキング増幅器を構成する上記入力信号を増幅する第2の増幅素子との双方に、電力を供給するバイアスラインとして機能してもよい。
また、上記第1の増幅素子の出力側および上記第1の高調波処理回路と電気的に接続されるマイクロストリップラインをさらに有し、上記マイクロストリップラインは、上記キャリア増幅器のみが動作する状態において上記キャリア増幅器が最大効率で動作する位相に対応する長さに設定されてもよい。
また、上記第1の高調波処理回路は、上記入力信号の2倍波の周波数で共振する直列共振回路であってもよい。
また、上記第1の高調波処理回路は、上記入力信号の2倍波のλ/4波長の電気長を有するオープンスタブであってもよい。
また、上記ピーキング増幅器の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理する第2の高調波処理回路を、さらに備えていてもよい。
また、上記第2の高調波処理回路は、上記ピーキング増幅器を構成する上記入力信号を増幅する第2の増幅素子の出力側に、電気的に接続されてもよい。
また、上記第2の高調波処理回路は、上記キャリア増幅器を構成する上記入力信号を増幅する第1の増幅素子と、上記第2の増幅素子との双方に、電力を供給するバイアスラインとして機能してもよい。
また、上記第2の高調波処理回路は、マイクロストリップラインおよびキャパシタで構成されてもよい。
また、上記第2の高調波処理回路は、さらにインダクタを含んで構成されてもよい。
上記目的を達成するために、本発明の他の観点によれば、入力された入力信号を増幅するキャリア増幅器と、上記入力信号のレベルに応じて動作し、上記入力信号を増幅するピーキング増幅器と、を備えるドハティ型増幅器であって、上記ピーキング増幅器の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理する第2の高調波処理回路を備える、ドハティ型増幅器が、提供される。
かかる構成によって、ドハティ型増幅器における電力効率の向上を図ることができる。
本発明によれば、ドハティ型増幅器における電力効率の向上を図ることができる。
第1の実施形態に係るドハティ型増幅器の構成の一例を示すブロック図である。 本発明の実施形態に係る第1の高調波処理回路の構成の一例を示す説明図である。 第1の実施形態に係るドハティ型増幅器における、キャリア増幅素子(第1の増幅素子)と第1の高調波処理回路との接続関係の一例を示す説明図である。 ドハティ型増幅器における、負荷反射係数と、電力負荷効率および出力電力それぞれとの関係の一例を示す説明図である。 本発明の実施形態に係る第2の高調波処理回路の構成の一例を示す説明図である。 本発明の実施形態に係る第2の高調波処理回路の構成の他の例を示す説明図である。 第2の実施形態に係るドハティ型増幅器の構成の一例を示すブロック図である。 第3の実施形態に係るドハティ型増幅器の構成の一例を示すブロック図である。 第4の実施形態に係るドハティ型増幅器の構成の一例を示すブロック図である。 第5の実施形態に係るドハティ型増幅器の構成の一例を示すブロック図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、以下において、“一の構成要素と、他の構成要素とを、接続する”とは、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介さずに、電気的に接続されていること”、または、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介して、電気的に接続されていること”をいう。
(本発明の実施形態に係るドハティ型増幅器)
本発明の実施形態に係るドハティ型増幅器は、高調波処理を行う高調波処理回路を備えることによって、電力効率の向上を図る。
より具体的には、本発明の実施形態に係るドハティ型増幅器は、下記に示す第1の高調波処理回路と、下記に示す第2の高調波処理回路との、一方または双方を、高調波処理回路として備える。
・第1の高調波処理回路:キャリア増幅器のみが動作する状態においてキャリア増幅器が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する高調波処理回路
・第2の高調波処理回路:ピーキング増幅器の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理する高調波処理回路
ここで、高調波リアクティブ終端処理とは、基本波および各高調波の電流と電圧との位相差を操作することにより高効率化を図る手法である。
高調波リアクティブ終端処理についてより具体的に説明すると、例えば増幅器の消費電力Pdissは、下記の数式1で表すことができる。ここで、下記に数式1に示す“T”は、入力信号の周期である。また、下記に数式1に示す“VDS”は、増幅器を構成する増幅素子であるトランジスタの瞬時ドレイン電圧であり、下記に数式1に示す“IDS”は、当該トランジスタの瞬時電流である。
Figure 0006904506
上記数式1に示す“VDS”を時間関数として考えると、“VDS”は、下記の数式2で表される。ここで、下記の数式2に示す“VDC”は、直流成分であり、下記の数式2に示す“V”は、n次成分(nは、1以上の整数であり、n=1は、基本波を示している。)を示している。
Figure 0006904506
また、上記数式1に示す “IDS”を時間関数として考えると、 “IDS”は、下記の数式3で表される。ここで、下記の数式3に示す“IDC”は、直流成分であり、下記の数式3に示す“I”は、n次成分を示している。
Figure 0006904506
上記数式2および上記数式3より、上記数式1は、例えば下記の数式4で表される。
Figure 0006904506
高調波リアクティブ終端処理は、上記数式4に示すように、2次以上の高調波成分に対して負荷を純リアクタンスにみせ、θn=±90[°]として無効電力とすることによって高効率化を図る手法である。
高調波処理として高調波リアクティブ終端処理を行う場合、理論的には、高調波を純リアクタンスにみせればよい。そのため、高調波リアクティブ終端処理を行う場合には、例えば、F級増幅器を用いた高調波処理(偶数次高調波を短絡とし、奇数時高調波を開放とする高調波処理)よりも容易に実現することができ、また、高調波処理を実現するための回路の小型化を図ることができる。
したがって、高調波処理として高調波リアクティブ終端処理を行う本発明の実施形態に係るドハティ型増幅器は、電力効率の向上を図ると共に、小型化を図ることが可能である。
また、電力効率の向上が図られることによって、本発明の実施形態に係るドハティ型増幅器は、消費電力の低減を図ることができる。
また、本発明の実施形態に係るドハティ型増幅器は、小型化を図ることが可能であるので、例えば、スマートフォンや携帯電話などの無線端末に搭載される高周波増幅器として用いることが、容易である。なお、例えば本発明の実施形態に係るドハティ型増幅器を無線基地局などで用いられる高周波増幅器として用いるなど、本発明の実施形態に係るドハティ型増幅器を任意の機器の増幅器として用いることが可能であることは、言うまでもない。
以下、本発明の実施形態に係るドハティ型増幅器の構成の一例について、説明する。
[1]第1の実施形態に係るドハティ型増幅器100
図1は、第1の実施形態に係るドハティ型増幅器100の構成の一例を示すブロック図である。
ドハティ型増幅器100は、例えば、分配器102と、キャリア増幅器104と、位相調整回路106と、ピーキング増幅器108と、インピーダンス変換回路110とを備える。また、ドハティ型増幅器100では、分配器102の前段にドライバ増幅器が設けられていてもよい。
[1−1]分配器102
分配器102は、入力された入力信号を2つに分配する。
本発明の実施形態に係る入力信号としては、例えば、マイクロ波帯の信号や、ミリ波帯の信号などのRF信号が挙げられる。なお、本発明の実施形態に係る入力信号の周波数帯が、上記に示す例に限られないことは、言うまでもない。
分配器102は、例えば、ウィルキンソン電力分配回路や、90度ハイブリッド回路で構成される。
[1−2]キャリア増幅器104
キャリア増幅器104は、分配器102により分配された一の入力信号を増幅する。キャリア増幅器104は、入力信号が供給されているときは常時動作する増幅器である。
キャリア増幅器104は、例えば、入力整合回路112と、キャリア増幅素子114(第1の増幅素子)と、第1の高周波処理回路116と、インピーダンス変換回路118とを有する。
入力整合回路112は、入力整合回路112の前段と後段とのインピーダンスを整合させる。入力整合回路112としては、例えば、インダクタおよびキャパシタを利用した、LPF(Low Pass Filter)型整合回路やHPF(High Pass Filter)型整合回路などが、挙げられる。
キャリア増幅素子114は、例えば、AB級またはB級で動作するようにバイアスされ、入力された入力信号を増幅する。キャリア増幅素子114としては、例えばバイポーラトランジスタなどのトランジスタが挙げられる。
第1の高周波処理回路116は、上述したように、キャリア増幅器104のみが動作する状態においてキャリア増幅器104が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する高調波処理回路である。
図2は、本発明の実施形態に係る第1の高調波処理回路116の構成の一例を示す説明図である。
図2のAは、インダクタL1とキャパシタC1とからなる直列共振回路を示し、図2のBは、マイクロストリップラインL2とキャパシタC2とからなる直列共振回路を示している。
例えば図2のA、図2のBに示すように第1の高調波処理回路116が直列共振回路で構成される場合、入力信号の2倍波の周波数が共振周波数となるように、インダクタL1およびキャパシタC1、およびマイクロストリップラインL2およびキャパシタC2が、それぞれ設定される。つまり、第1の高調波処理回路116としては、入力信号の2倍波の周波数で共振する直列共振回路が挙げられる。
また、図2のCは、オープンスタブを示している。
例えば図2のCに示すように第1の高調波処理回路116がオープンスタブL3で構成される場合、オープンスタブL3としては、入力信号の2倍波のλ/4波長の電気長を有するオープンスタブが、挙げられる。
第1の高調波処理回路116は、例えば図2に示すように、入力信号の2倍波の周波数で共振する直列共振回路(図2のA、図2のB)、または、入力信号の2倍波のλ/4波長の電気長を有するオープンスタブ(図2のC)で構成される。入力信号の2倍波の周波数で共振する直列共振回路、または、入力信号の2倍波のλ/4波長の電気長を有するオープンスタブによって、“キャリア増幅器104のみが動作する状態においてキャリア増幅器104が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する高調波処理回路”を実現することが、できる。
なお、第1の高調波処理回路116の例が、図2を参照して示した例に限られないことは、言うまでもない。
例えば図1に示すように、第1の高調波処理回路116は、キャリア増幅器104を構成する入力信号を増幅するキャリア増幅素子(第1の増幅素子)の出力側に、電気的に接続される。
図3は、第1の実施形態に係るドハティ型増幅器100における、キャリア増幅素子114(第1の増幅素子)と第1の高調波処理回路116との接続関係の一例を示す説明図である。図3では、キャリア増幅素子114として、AB級またはB級で動作するようにバイアスされるバイポーラトランジスタを示している。
例えば図3に示すように、キャリア増幅素子114(第1の増幅素子)と第1の高調波処理回路116とは、キャリア増幅素子114の出力側および第1の高調波処理回路116と電気的に接続されるマイクロストリップラインMLを介して、接続されていてもよい。
図3に示すようなマイクロストリップラインMLを有するドハティ型増幅器100では、マイクロストリップラインMLは、例えば、キャリア増幅器104のみが動作する状態においてキャリア増幅器104が最大効率で動作する位相に対応する長さに設定される。
図4は、ドハティ型増幅器における、負荷反射係数と、電力負荷効率および出力電力それぞれとの関係の一例を示す説明図である。図4のAは、負荷反射係数と電力負荷効率との関係の一例を示しており、図4のAは、負荷反射係数と出力電力との関係の一例を示している。
例えば、キャリア増幅素子114の2倍波の位相と電力負荷効率とが図3の特性である場合(最大効率となる位相が130[度]である場合)、マイクロストリップラインMLを2倍波で130[度]分の長さにすることによって、最大効率が得られる。
なお、第1の実施形態に係るドハティ型増幅器100における、キャリア増幅素子114と第1の高調波処理回路116との接続関係は、図3に示す例に限られない。例えば、ドハティ型増幅器100は、図3に示すマイクロストリップラインMLを有していなくてもよい。
再度図1を参照してキャリア増幅器104について説明する。インピーダンス変換回路118は、例えばλ/4線路で構成され、インピーダンスを変換する。
キャリア増幅器104は、例えば図1に示す構成によって、分配器102により分配された一の入力信号を増幅する。
[1−3]位相調整回路106
位相調整回路106は、例えばλ/4線路で構成され、キャリア増幅器104の出力信号とピーキング増幅器108の出力信号を同相合成するために、分配器102から伝達される入力信号の位相を調整する。
なお、図1では、位相調整回路106がピーキング増幅器108の前段に設けられている例を示しているが、位相調整回路106は、キャリア増幅器104の前段に設けられていてもよい。
[1−4]ピーキング増幅器108
ピーキング増幅器108は、キャリア増幅器104の飽和電力付近では十分にオン状態となり、分配器102により分配された他の入力信号を増幅する。また、ピーキング増幅器108は、キャリア増幅器104の飽和電力から十分バックオフをとった電力動作領域ではオフ状態となる。つまり、ピーキング増幅器108は、入力された入力信号のレベルに応じて動作して、入力信号を増幅する。
ピーキング増幅器108は、例えば、入力整合回路120と、ピーク増幅素子122(第2の増幅素子)と、第2の高周波処理回路124とを有する。
入力整合回路120は、入力整合回路120の前段と後段とのインピーダンスを整合させる。入力整合回路120としては、例えば、インダクタおよびキャパシタを利用した、LPF型整合回路やHPF型整合回路などが、挙げられる。
ピーク増幅素子122は、例えば、B級またはC級で動作するようにバイアスされ、入力された入力信号を増幅する。ピーク増幅素子122としては、例えばバイポーラトランジスタなどのトランジスタが挙げられる。
第2の高周波処理回路124は、上述したように、ピーキング増幅器108の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理する高調波処理回路である。
例えば図4に示すように、高調波の調整により出力電力を増大させることが可能であることから、ピーキング増幅器108については出力最大化するような高調波負荷インピーダンスに設定して線形性を高めるようにした方が、ドハティ型増幅器100全体としてのパフォーマンスは向上する。そこで、ドハティ型増幅器100では、第2の高周波処理回路124において、ピーキング増幅器108の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理する。
第2の高調波処理回路124は、例えば、“インダクタ、マイクロストリップラインおよびキャパシタ”、または、“マイクロストリップラインおよびキャパシタ”で構成される。
図5は、本発明の実施形態に係る第2の高調波処理回路124の構成の一例を示す説明図であり、処理対象の高調波を2倍波のみとした場合における第2の高調波処理回路124の構成の一例を示している。図5は、“インダクタ、マイクロストリップラインおよびキャパシタ”で構成される第2の高調波処理回路124の一例を示している。
図5に示す第2の高調波処理回路124では、マイクロストリップラインL4、インダクタL5、およびマイクロストリップラインL6の直列接続により入力信号の基本波のλ/4波長となるように、マイクロストリップラインL4、インダクタL5、およびマイクロストリップラインL6が設定される。
また、図5に示す第2の高調波処理回路124では、キャパシタC3は基本波に対して短絡にみえる容量に設定される。
上記のように、マイクロストリップラインL4、インダクタL5、マイクロストリップラインL6、およびキャパシタC3が設定されることによって、ピーク増幅素子122からみて基本波が解放とみえる。
また、図5に示す第2の高調波処理回路124では、キャパシタC4およびインダクタL5は、並列共振周波数が基本波の周波数となるように設定され、マイクロストリップラインL4およびインダクタL5の直列接続により入力信号の基本波のλ/4波長となるように、マイクロストリップラインL4およびインダクタL5が設定される。
上記のように、マイクロストリップラインL4、インダクタL5、およびキャパシタC4が設定されることによって、ピーク増幅素子122からみた2倍波を純リアクティブにみせることができる。
例えば図5に示す構成により、処理対象の高調波を2倍波のみとした第2の高調波処理回路124が実現される。処理対象の高調波を2倍波のみとすることによって、第2の高調波処理回路124の小型化を図ることが可能である。
また、例えば図5に示す構成を有する第2の高調波処理回路124は、キャリア増幅器104を構成するキャリア増幅素子114(第1の増幅素子)と、ピーキング増幅器108を構成するピーク増幅素子122(第2の増幅素子)との双方に、電力を供給するバイアスラインとして機能する。例えばキャリア増幅素子114とピーク増幅素子122とが、図3に示すキャリア増幅素子114のようなNPN型のバイポーラトランジスタである場合、図5に示す構成を有する第2の高調波処理回路124は、キャリア増幅素子114とピーク増幅素子122とにコレクタ電圧Vccを印加するバイアスラインとして機能する。
なお、第2の高調波処理回路124の構成は、図5に示す例に限られない。図6は、本発明の実施形態に係る第2の高調波処理回路124の構成の他の例を示す説明図であり、処理対象の高調波を2倍波のみとした場合における第2の高調波処理回路124の構成の他の例を示している。図6は、“マイクロストリップラインおよびキャパシタ”で構成される第2の高調波処理回路124の一例を示している。
図6に示す第2の高調波処理回路124では、マイクロストリップラインL4、マイクロストリップラインL7、およびマイクロストリップラインL6の直列接続により入力信号の基本波のλ/4波長となるように、マイクロストリップラインL4、マイクロストリップラインL7、およびマイクロストリップラインL6が設定される。
また、図6に示す第2の高調波処理回路124では、図5に示す第2の高調波処理回路124と同様に、キャパシタC3は基本波に対して短絡にみえる容量に設定される。
上記のように、マイクロストリップラインL4、マイクロストリップラインL7、マイクロストリップラインL6、およびキャパシタC3が設定されることによって、ピーク増幅素子122からみて基本波が解放とみえる。
また、図6に示す第2の高調波処理回路124では、キャパシタC4およびマイクロストリップラインL7は、並列共振周波数が基本波の周波数となるように設定され、マイクロストリップラインL4およびマイクロストリップラインL7の直列接続により入力信号の基本波のλ/4波長となるように、マイクロストリップラインL4およびマイクロストリップラインL7が設定される。
上記のように、マイクロストリップラインL4、マイクロストリップラインL7、およびキャパシタC4が設定されることによって、ピーク増幅素子122からみた2倍波を純リアクティブにみせることができる。
例えば図6に示す構成により、処理対象の高調波を2倍波のみとした第2の高調波処理回路124が実現される。
また、例えば図6に示す構成を有する第2の高調波処理回路124は、図5に示す構成を有する第2の高調波処理回路124と同様に、キャリア増幅器104を構成するキャリア増幅素子114(第1の増幅素子)と、ピーキング増幅器108を構成するピーク増幅素子122(第2の増幅素子)との双方に、電力を供給するバイアスラインとして機能する。
ピーキング増幅器108は、例えば図1に示す構成によって、オン状態のときに分配器102により分配された他の入力信号を増幅する。
[1−5]インピーダンス変換回路110
インピーダンス変換回路110は、例えばλ/4線路で構成され、インピーダンスを変換する。
第1の実施形態に係るドハティ型増幅器100は、例えば図1に示す構成を有する。
ここで、ドハティ型増幅器100は、第1の高調波処理回路116と、第2の高調波処理回路124とを備える。
第1の高調波処理回路116は、キャリア増幅器104のみが動作する状態においてキャリア増幅器104が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する。
また、第2の高調波処理回路124は、ピーキング増幅器108の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理する。上述したように、ピーキング増幅器108については出力最大化するような高調波負荷インピーダンスに設定して線形性を高めるようにした方が、ドハティ型増幅器100全体としてのパフォーマンスは向上する。
したがって、ドハティ型増幅器100は、ドハティ型増幅器における電力効率の向上を図ることができる。
また、上述したように、高調波リアクティブ終端処理を行う場合には、例えば、F級増幅器を用いた高調波処理よりも容易に実現することができ、また、高調波処理を実現するための回路の小型化を図ることができる。
よって、高調波処理として高調波リアクティブ終端処理を行うドハティ型増幅器100は、電力効率の向上を図ると共に、小型化を図ることができる。
さらに、ドハティ型増幅器100では、第2の高調波処理回路124においてピーキング増幅器108の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理するので、線形性のよいドハティ型増幅器が実現される。上記のように線形性のよいドハティ型増幅器が実現されることによって、帯域外漏洩電力を抑圧することができるという効果が奏される。
[2]第2の実施形態に係るドハティ型増幅器200
図7は、第2の実施形態に係るドハティ型増幅器200の構成の一例を示すブロック図である。
ドハティ型増幅器200は、例えば、分配器102と、キャリア増幅器104と、位相調整回路106と、ピーキング増幅器202と、インピーダンス変換回路110とを備える。また、ドハティ型増幅器200では、分配器102の前段にドライバ増幅器が設けられていてもよい。
[2−1]分配器102、キャリア増幅器104、位相調整回路106、およびインピーダンス変換回路110
分配器102、キャリア増幅器104、位相調整回路106、およびインピーダンス変換回路110それぞれは、図1に示す分配器102、キャリア増幅器104、位相調整回路106、およびインピーダンス変換回路110と同様の機能、構成を有する。
[2−2]ピーキング増幅器202
ピーキング増幅器202は、キャリア増幅器104の飽和電力付近では十分にオン状態となり、分配器102により分配された他の入力信号を増幅する。また、ピーキング増幅器202は、キャリア増幅器104の飽和電力から十分バックオフをとった電力動作領域ではオフ状態となる。つまり、ピーキング増幅器202は、入力された入力信号のレベルに応じて動作して、入力信号を増幅する。
ピーキング増幅器202は、例えば、入力整合回路120と、ピーク増幅素子122(第2の増幅素子)とを有する。
入力整合回路120は、図1に示す入力整合回路120と同様に、入力整合回路120の前段と後段とのインピーダンスを整合させる。
ピーク増幅素子122は、図1に示すピーク増幅素子122と同様に、B級またはC級で動作するようにバイアスされ、入力された入力信号を増幅する。
第2の実施形態に係るドハティ型増幅器200は、例えば図7に示す構成を有する。
ここで、ドハティ型増幅器200は、第1の高調波処理回路116を備える。
第1の高調波処理回路116は、キャリア増幅器104のみが動作する状態においてキャリア増幅器104が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する。
したがって、ドハティ型増幅器200は、ドハティ型増幅器における電力効率の向上を図ることができる。
また、上述したように、高調波リアクティブ終端処理を行う場合には、例えば、F級増幅器を用いた高調波処理よりも容易に実現することができ、また、高調波処理を実現するための回路の小型化を図ることができる。
さらに、ドハティ型増幅器200は、第1の実施形態に係るドハティ型増幅器100が備える第2の高周波処理回路を備えていないので、ドハティ型増幅器100よりも小型化が可能である。
よって、高調波処理として高調波リアクティブ終端処理を行うドハティ型増幅器200は、電力効率の向上を図ると共に、第1の実施形態に係るドハティ型増幅器100よりもさらに小型化を図ることができる。
[3]第3の実施形態に係るドハティ型増幅器300
図8は、第3の実施形態に係るドハティ型増幅器300の構成の一例を示すブロック図である。
ドハティ型増幅器300は、例えば、分配器102と、キャリア増幅器302と、位相調整回路106と、ピーキング増幅器202と、インピーダンス変換回路110とを備える。また、ドハティ型増幅器300では、分配器102の前段にドライバ増幅器が設けられていてもよい。
[3−1]分配器102、位相調整回路106、ピーキング増幅器202、およびインピーダンス変換回路110
分配器102、位相調整回路106、およびインピーダンス変換回路110それぞれは、図1に示す分配器102、位相調整回路106、およびインピーダンス変換回路110と同様の機能、構成を有する。また、ピーキング増幅器202は、図7に示すピーキング増幅器202と同様の機能、構成を有する。
[3−2]キャリア増幅器302
キャリア増幅器302は、分配器102により分配された一の入力信号を増幅する。キャリア増幅器302は、入力信号が供給されているときは常時動作する増幅器である。
キャリア増幅器302は、例えば、入力整合回路112と、キャリア増幅素子114(第1の増幅素子)と、第1の高周波処理回路304と、インピーダンス変換回路118とを有する。
ここで、キャリア増幅器302は、図1に示すキャリア増幅器104と基本的に同様の構成を有する。キャリア増幅器302とキャリア増幅器104との相違点は、“キャリア増幅器302を構成する第1の高周波処理回路304が、キャリア増幅素子114(第1の増幅素子)とピーク増幅素子122(第2の増幅素子)との双方に、電力を供給するバイアスラインとして機能する点”である。つまり、第1の高周波処理回路304は、上述した第1の高周波処理回路116と同様に、キャリア増幅器302のみが動作する状態においてキャリア増幅器302が最大効率で動作するように高調波出力負荷インピーダンスをリアクティブ終端処理すると共に、さらに、キャリア増幅素子114とピーク増幅素子122との双方に電力を供給するバイアスラインとして機能する。
例えばキャリア増幅素子114とピーク増幅素子122とが、図3に示すキャリア増幅素子114のようなNPN型のバイポーラトランジスタである場合、第1の高周波処理回路304には、例えば、上述した第1の高周波処理回路116に係る構成に加えて、キャリア増幅素子114とピーク増幅素子122とにコレクタ電圧Vccを印加するバイアスラインが設けられる。
第3の実施形態に係るドハティ型増幅器300は、例えば図8に示す構成を有する。
ここで、ドハティ型増幅器300は、第1の高調波処理回路304を備える。
第1の高調波処理回路304は、キャリア増幅器302のみが動作する状態においてキャリア増幅器302が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する。
したがって、ドハティ型増幅器300は、ドハティ型増幅器における電力効率の向上を図ることができる。
また、上述したように、高調波リアクティブ終端処理を行う場合には、例えば、F級増幅器を用いた高調波処理よりも容易に実現することができ、また、高調波処理を実現するための回路の小型化を図ることができる。
さらに、ドハティ型増幅器300は、第2の実施形態に係るドハティ型増幅器200と同様に、第1の実施形態に係るドハティ型増幅器100が備える第2の高周波処理回路を備えていないので、ドハティ型増幅器100よりも小型化が可能である。
よって、高調波処理として高調波リアクティブ終端処理を行うドハティ型増幅器300は、電力効率の向上を図ると共に、第1の実施形態に係るドハティ型増幅器100よりもさらに小型化を図ることができる。
[4]第4の実施形態に係るドハティ型増幅器400
図9は、第4の実施形態に係るドハティ型増幅器400の構成の一例を示すブロック図である。
ドハティ型増幅器400は、例えば、分配器102と、キャリア増幅器402と、位相調整回路106と、ピーキング増幅器108と、インピーダンス変換回路110とを備える。また、ドハティ型増幅器400では、分配器102の前段にドライバ増幅器が設けられていてもよい。
[4−1]分配器102、位相調整回路106、ピーキング増幅器108、およびインピーダンス変換回路110
分配器102、位相調整回路106、ピーキング増幅器108、およびインピーダンス変換回路110それぞれは、図1に示す分配器102、位相調整回路106、ピーキング増幅器108、およびインピーダンス変換回路110と同様の機能、構成を有する。
[4−2]キャリア増幅器402
キャリア増幅器402は、分配器102により分配された一の入力信号を増幅する。キャリア増幅器402は、入力信号が供給されているときは常時動作する増幅器である。
キャリア増幅器402は、例えば、入力整合回路112と、キャリア増幅素子114(第1の増幅素子)と、インピーダンス変換回路118とを有する。
入力整合回路112は、図1に示す入力整合回路112と同様に、入力整合回路112の前段と後段とのインピーダンスを整合させる。
キャリア増幅素子114は、例えば図1に示すキャリア増幅素子114と同様に、AB級またはB級で動作するようにバイアスされ、入力された入力信号を増幅する。
インピーダンス変換回路118は、図1に示すインピーダンス変換回路118と同様に、インピーダンスを変換する。
第4の実施形態に係るドハティ型増幅器400は、例えば図9に示す構成を有する。
ここで、ドハティ型増幅器400は、第2の高調波処理回路124を備える。
第2の高調波処理回路124は、ピーキング増幅器108の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理する。上述したように、ピーキング増幅器108については出力最大化するような高調波負荷インピーダンスに設定して線形性を高めるようにした方が、ドハティ型増幅器400全体としてのパフォーマンスは向上する。
したがって、ドハティ型増幅器400は、ドハティ型増幅器における電力効率の向上を図ることができる。
また、上述したように、高調波リアクティブ終端処理を行う場合には、例えば、F級増幅器を用いた高調波処理よりも容易に実現することができ、また、高調波処理を実現するための回路の小型化を図ることができる。
さらに、ドハティ型増幅器400は、第1の実施形態に係るドハティ型増幅器100が備える第1の高周波処理回路を備えていないので、ドハティ型増幅器100よりも小型化が可能である。
よって、高調波処理として高調波リアクティブ終端処理を行うドハティ型増幅器400は、電力効率の向上を図ると共に、第1の実施形態に係るドハティ型増幅器100よりもさらに小型化を図ることができる。
また、ドハティ型増幅器400では、第2の高調波処理回路124においてピーキング増幅器108の飽和出力が最大となるように、高調波出力負荷インピーダンスをリアクティブ終端処理するので、線形性のよいドハティ型増幅器が実現される。
[5]第5の実施形態に係るドハティ型増幅器500
図10は、第5の実施形態に係るドハティ型増幅器500の構成の一例を示すブロック図である。
ドハティ型増幅器500は、例えば、分配器102と、キャリア増幅器402と、位相調整回路106と、ピーキング増幅器502と、インピーダンス変換回路110とを備える。また、ドハティ型増幅器500では、分配器102の前段にドライバ増幅器が設けられていてもよい。
[5−1]分配器102、キャリア増幅器402、位相調整回路106、およびインピーダンス変換回路110
分配器102、位相調整回路106、およびインピーダンス変換回路110それぞれは、図1に示す分配器102、位相調整回路106、およびインピーダンス変換回路110と同様の機能、構成を有する。また、キャリア増幅器402は、図9に示すキャリア増幅器402と同様の機能、構成を有する。
[5−2]ピーキング増幅器502
ピーキング増幅器502は、キャリア増幅器402の飽和電力付近では十分にオン状態となり、分配器102により分配された他の入力信号を増幅する。また、ピーキング増幅器502は、キャリア増幅器402の飽和電力から十分バックオフをとった電力動作領域ではオフ状態となる。つまり、ピーキング増幅器502は、入力された入力信号のレベルに応じて動作して、入力信号を増幅する。
ピーキング増幅器502は、例えば、入力整合回路120と、ピーク増幅素子122(第2の増幅素子)と、第1の高周波処理回路304とを有する。
入力整合回路120は、図1に示す入力整合回路120と同様に、入力整合回路120の前段と後段とのインピーダンスを整合させる。
ピーク増幅素子122は、図1に示すピーク増幅素子122と同様に、B級またはC級で動作するようにバイアスされ、入力された入力信号を増幅する。
第1の高周波処理回路304は、図8に示す第3の実施形態に係る第1の高周波処理回路304と同様に、キャリア増幅器402のみが動作する状態においてキャリア増幅器402が最大効率で動作するように高調波出力負荷インピーダンスをリアクティブ終端処理すると共に、キャリア増幅素子114(第1の増幅素子)とピーク増幅素子122(第2の増幅素子)との双方に電力を供給するバイアスラインとして機能する。
第5の実施形態に係るドハティ型増幅器500は、例えば図10に示す構成を有する。
ここで、ドハティ型増幅器500は、第1の高調波処理回路304を備える。
第1の高調波処理回路304は、キャリア増幅器402のみが動作する状態においてキャリア増幅器402が最大効率で動作するように、高調波出力負荷インピーダンスをリアクティブ終端処理する。
したがって、ドハティ型増幅器500は、ドハティ型増幅器における電力効率の向上を図ることができる。
また、上述したように、高調波リアクティブ終端処理を行う場合には、例えば、F級増幅器を用いた高調波処理よりも容易に実現することができ、また、高調波処理を実現するための回路の小型化を図ることができる。
さらに、ドハティ型増幅器500は、第1の実施形態に係るドハティ型増幅器100が備える第2の高周波処理回路を備えていないので、ドハティ型増幅器100よりも小型化が可能である。
よって、高調波処理として高調波リアクティブ終端処理を行うドハティ型増幅器500は、電力効率の向上を図ると共に、第1の実施形態に係るドハティ型増幅器100よりもさらに小型化を図ることができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
100、200、300、400、500 ドハティ型増幅器
102 分配器
104、302、402 キャリア増幅器
106 位相調整回路
108、202、502 ピーキング増幅器
110,118 インピーダンス変換回路
112、120 入力整合回路
114 キャリア増幅素子
116、304 第1の高調波処理回路
122 ピーク増幅素子
124 第2の高調波処理回路
ML、L2、L4、L6、L7 マイクロストリップライン

Claims (7)

  1. 入力された入力信号を増幅するキャリア増幅器と、前記入力信号のレベルに応じて動作し、前記入力信号を増幅するピーキング増幅器と、を備えるドハティ型増幅器であって、前記キャリア増幅器のみが動作する状態において前記キャリア増幅器が最大効率で動作するように、基本波および各高調波の電流と電圧との位相差を操作することにより高調波出力負荷インピーダンスをリアクティブ終端処理する第1の高調波処理回路を備え、
    前記第1の高調波処理回路は、前記入力信号の2倍波の周波数で共振する直列共振回路、または前記入力信号の2倍波のλ/4波長の電気長を有するオープンスタブを含み、
    前記第1の高調波処理回路は、第1の増幅素子と、前記ピーキング増幅器を構成する前記入力信号を増幅する第2の増幅素子との双方に、電力を供給するバイアスラインとして機能する、ドハティ型増幅器。
  2. 前記第1の高調波処理回路は、前記キャリア増幅器を構成する前記入力信号を増幅する第1の増幅素子の出力欄に、電気的に接続される、請求項1に記載のドハティ型増幅器。
  3. 入力された入力信号を増幅するキャリア増幅器と、前記入力信号のレベルに応じて動作し、前記入力信号を増幅するピーキング増幅器と、を備えるドハティ型増幅器であって、前記ピーキング増幅器の飽和出力が最大となるように、基本波および各高調波の電流と電圧との位相差を操作することにより高調波出力負荷インピーダンスをリアクティブ終端処理する第2の高調波処理回路を備え
    前記第2の高調波処理回路は、マイクロストリップライン、キャパシタ、インダクタを含み、
    前記キャパシタ及び前記インダクタは、並列共振周波数が基本波の周波数となるように設定され、
    前記マイクロストリップライン及び前記インダクタの直列接続により前記入力信号の基本波のλ/4波長となるように、前記マイクロストリップライン及び前記インダクタが設定される、ドハティ型増幅器。
  4. 前記第1の増幅素子の出力側および前記第1の高調波処理回路と電気的に接続されるマイクロストリップラインをさらに有し、
    前記マイクロストリップラインは、前記キャリア増幅器のみが動作する状態において前記キャリア増幅器が最大効率で動作する位相に対応する長さに設定される、請求項1または2に記載のドハティ型増幅器。
  5. 入力された入力信号を増幅するキャリア増幅器と、前記入力信号のレベルに応じて動作し、前記入力信号を増幅するピーキング増幅器と、を備えるドハティ型増幅器であって、前記キャリア増幅器のみが動作する状態において前記キャリア増幅器が最大効率で動作するように、基本波および各高調波の電流と電圧との位相差を操作することにより高調波出力負荷インピーダンスをリアクティブ終端処理する第1の高調波処理回路を備え、
    前記ピーキング増幅器の飽和出力が最大となるように、基本波および各高調波の電流と電圧との位相差を操作することにより高調波出力負荷インピーダンスをリアクティブ終端処理する第2の高調波処理回路を、さらに備え、
    前記第1の高調波処理回路は、前記入力信号の2倍波の周波数で共振する直列共振回路、または前記入力信号の2倍波のλ/4波長の電気長を有するオープンスタブを含み、
    前記第2の高調波処理回路は、マイクロストリップライン、キャパシタ、インダクタを含み、
    前記キャパシタ及び前記インダクタは、並列共振周波数が基本波の周波数となるように設定され、
    前記マイクロストリップライン及び前記インダクタの直列接続により前記入力信号の基本波のλ/4波長となるように、前記マイクロストリップライン及び前記インダクタが設定される、ドハティ型増幅器。
  6. 前記第2の高調波処理回路は、前記ピーキング増幅器を構成する前記入力信号を増幅する第2の増幅素子の出力側に、電気的に接続される、請求項3またはに記載のドハティ型増幅器。
  7. 前記第2の高調波処理回路は、前記キャリア増幅器を構成する前記入力信号を増幅する第1の増幅素子と、前記第2の増幅素子との双方に、電力を供給するバイアスラインとして機能する、請求項に記載のドハティ型増幅器。
JP2016210692A 2016-10-27 2016-10-27 ドハティ型増幅器 Active JP6904506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016210692A JP6904506B2 (ja) 2016-10-27 2016-10-27 ドハティ型増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016210692A JP6904506B2 (ja) 2016-10-27 2016-10-27 ドハティ型増幅器

Publications (2)

Publication Number Publication Date
JP2018074320A JP2018074320A (ja) 2018-05-10
JP6904506B2 true JP6904506B2 (ja) 2021-07-14

Family

ID=62115696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016210692A Active JP6904506B2 (ja) 2016-10-27 2016-10-27 ドハティ型増幅器

Country Status (1)

Country Link
JP (1) JP6904506B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020235093A1 (ja) * 2019-05-23 2020-11-26 三菱電機株式会社 ドハティ増幅器
WO2021100176A1 (ja) * 2019-11-21 2021-05-27 三菱電機株式会社 ドハティ増幅器
JP7024838B2 (ja) * 2020-09-24 2022-02-24 三菱電機株式会社 ドハティ増幅器
JP7418662B2 (ja) * 2021-05-27 2024-01-19 三菱電機株式会社 ドハティ増幅器
CN114372434B (zh) * 2021-12-13 2024-06-04 杭州电子科技大学 一种基于左右手复合线结构的双频Doherty功率放大器及其设计方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4520204B2 (ja) * 2004-04-14 2010-08-04 三菱電機株式会社 高周波電力増幅器
JP2009239882A (ja) * 2008-03-04 2009-10-15 Japan Radio Co Ltd 高周波電力増幅器
JP5593246B2 (ja) * 2010-04-01 2014-09-17 株式会社日立国際電気 電力増幅器
JP5858280B2 (ja) * 2011-12-13 2016-02-10 株式会社村田製作所 Rf電力増幅器

Also Published As

Publication number Publication date
JP2018074320A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
JP6904506B2 (ja) ドハティ型増幅器
EP2388912B1 (en) Power control of reconfigurable outphasing Chireix amplifiers and methods
CN107112953B (zh) 用于放大射频信号的功率放大器
EP2215716B1 (en) A composite amplifier, a radio terminal and a method for improving the efficiency of the composite amplifier
JP6316506B2 (ja) 電力増幅器及び無線送信器
JP5874441B2 (ja) 増幅器
KR101677555B1 (ko) 도허티 증폭기에서 낮은 전력 영역에서의 효율을 향상시키기 위한 장치
CN108768308A (zh) 基于晶体管堆叠结构的非对称Doherty功率放大器
CN109672411A (zh) 一种适用于5G低频段全频段的非对称宽带Doherty功率放大器
US8798561B2 (en) Radio-frequency circuit having a transcoupling element
US8098092B2 (en) Power amplifier
EP1583228A2 (en) Composite power amplifier
JP2014082749A (ja) 複合電力増幅器を有する複合送信機
Nguyen et al. A coupler-based differential Doherty power amplifier with built-in baluns for high mm-wave linear-yet-efficient Gbit/s amplifications
JP5246257B2 (ja) 増幅器
JP5035846B2 (ja) ドハティ増幅回路
CN110708029A (zh) 基于非等长传输线的双频带异向功率放大器及其设计方法
JP6471804B2 (ja) 広帯域無線周波数電力増幅器
CN113381699B (zh) 一种并发双频高效率Doherty功率放大器及其设计方法
CN108599727B (zh) 高效宽带Doherty功率放大器
KR101094067B1 (ko) 클래스 f 및 인버스 클래스 f 도허티 증폭기
JP6834094B2 (ja) ドハティ型増幅器
CN109067364B (zh) 一种宽频高效输出的Doherty功率放大器
JP7039826B2 (ja) ドハティ型増幅器
CN117713701A (zh) 一种F类的Doherty架构的大功率等级的放大器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180423

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210608

R150 Certificate of patent or registration of utility model

Ref document number: 6904506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250