KR101094067B1 - 클래스 ｆ 및 인버스 클래스 ｆ 도허티 증폭기 - Google Patents

클래스 ｆ 및 인버스 클래스 ｆ 도허티 증폭기 Download PDF

Info

Publication number
KR101094067B1
KR101094067B1 KR1020090090863A KR20090090863A KR101094067B1 KR 101094067 B1 KR101094067 B1 KR 101094067B1 KR 1020090090863 A KR1020090090863 A KR 1020090090863A KR 20090090863 A KR20090090863 A KR 20090090863A KR 101094067 B1 KR101094067 B1 KR 101094067B1
Authority
KR
South Korea
Prior art keywords
amplifier
main amplifier
harmonic control
output
transmission line
Prior art date
Application number
KR1020090090863A
Other languages
English (en)
Other versions
KR20110033383A (ko
Inventor
김동수
유찬세
이우성
한철구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090090863A priority Critical patent/KR101094067B1/ko
Publication of KR20110033383A publication Critical patent/KR20110033383A/ko
Application granted granted Critical
Publication of KR101094067B1 publication Critical patent/KR101094067B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 3.5GHz WiMAX에 적용되는 고효율을 갖는 클래스 F 및 인버스 클래스 F 도허티 증폭기에 관한 것이다. 본 발명의 도허티 증폭기는 메인 증폭기; 하나 이상의 피킹 증폭기; 입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하기 위한 비대칭 전력 분배기; 메인 증폭기 및 하나 이상의 피킹 증폭기의 입력단들 및 상기 비대칭 전력 분배기의 출력단 사이에 연결되어 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기의 입력 임피던스를 메칭시키기 위한 입력 정합부; 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 또는 오픈시키기 위한 하모닉 제어 회로부; 상기 하모닉 제어 회로부의 출력단에 연결되어, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 출력 임피던스를 매칭시키기 위한 출력 정합부; 및 상기 출력 매칭부의 출력단에 연결되어 도허티 동작을 위한 제 1 및 제 2 1/4 파장 전송 라인들을 포함한다.
도허티, 클래스 F, 하모닉, 제어, 인버스 클래스 Ｆ

Description

클래스 Ｆ 및 인버스 클래스 Ｆ 도허티 증폭기{Class-F And Inverse Class-F Doherty Amplifier}
본 발명은 도허티 증폭기에 관한 것으로, 특히 3.5GHz WiMAX에 적용되는 고효율을 갖는 클래스 F 및 인버스 클래스 F 도허티 증폭기에 관한 것이다.
무선 통신 시스템 송신단에서 가장 중요한 부분 중의 하나인 전력 증폭기는 효율 향상 및 선형성 증가를 위한 다양한 방법이 제안되고 있다. 특히 전력 증폭기의 낮은 효율은 열 방출로 인한 방열 시스템 가동, 전력 손실, 기지국 운용 비용 증가, 신뢰성 열화 등의 문제점을 야기하기 때문에 효율 향상은 전력 증폭기에서 무엇보다 중요한 요소 중의 하나이다.
도허티 증폭기에 있어서, 종래의 고효율 기법은 일정 부분의 파워를 백-오프(back-off)시킨 점에서 고효율을 얻는 방식이 대표적이다. 이러한 기법은 최근 무선 통신 신호의 높은 PAPR(Peak-To-Average Power Ratio)로 인해 어느 정도의 백오프시켜야만 하는 상황에서는 적합한 고효율 기법이라 할 수 있다. 하지만 선형성 등 전력 증폭기의 다른 요소들을 고려한다면 도허티 증폭기를 구성하는 메인과 피킹 증폭기의 바이어스 조건을 효율의 최적점에서만 동작시킬 수는 없다. 그로 인해 현실적으로는 만족할 만큼의 높은 효율을 얻기가 어렵다. 따라서 추가적인 고효율 기법을 적용할 필요성이 대두되고 있다.
3.5 GHz WiMAX 동작에 필요한 효율을 갖는 클래스 Ｆ 및 인버스 클래스 Ｆ 도허티 증폭기를 제공하는 것이다.
상술한 본 발명의 목적을 실현하기 위한, 본 발명에 따른 도허티 증폭기는 메인 증폭기 및 하나 이상의 피킹 증폭기를 포함하는 도허티 증폭기로서, 입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하기 위한 비대칭 전력 분배기; 메인 증폭기 및 하나 이상의 피킹 증폭기의 입력단들 및 상기 비대칭 전력 분배기의 출력단 사이에 연결되어 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기의 입력 임피던스를 메칭시키기 위한 입력 정합부; 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 또는 오픈시키기 위한 하모닉 제어 회로부; 상기 하모닉 제어 회로부의 출력단에 연결되어, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 출력 임피던스를 매칭시키기 위한 출력 정합부; 및 상기 출력 매칭부의 출력단에 연결되어 도허티 동작을 위한 제 1 및 제 2 1/4 파장 전송 라인들을 포함한다.
바람직하게는, 상기 하모닉 제어 회로부는 클래스 F 구조이며, 상기 하모닉 제어 회로부는 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모니 제어 회로들을 포함한다. 보다 바람직하게는, 상기 둘 이상의 하모니 제어 회로들 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 제 3 하모닉 제어 회로를 포함한다. 또한, 상기 제 3 하모닉 제어 회로는 그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/12 전송 라인; 및 그 일단이 상기 제 1 λ/12 전송 라인의 타단과 연결되는 제 2 및 제 3 λ/12 전송 라인을 포함하며, 상기 제 2 하모닉 제어 회로는 그 일단이 상기 제 1 λ/12 전송 라인의 타단에 연결되고, 그 타단이 상기 출력 정합부에 연결되는 λ/6+α 전송 라인, 여기서 α는 -λ/12≤α≤λ/12이며; 및 그 일단이 상기 λ/6+α 전송 라인의 타단과 연결되는 λ/4 전송 라인 및 λ/8 전송 라인을 포함한다.
한편, 실시 예에 따라서는, 상기 하모닉 제어 회로부는 인버스 클래스 F 구조이며, 상기 하모닉 제어 회로부는 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모닉 제어 회로들을 포함한다. 또한, 바람직하게는, 상기 둘 이상의 하모니 제어 회로들 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 제 3 하모닉 제어 회로를 포함한다. 상기 제 2 하모닉 제어 회로는 그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/8 전송 라인; 및 그 일단이 상기 제 1 λ/8 전송 라인의 타단과 연결되는 제 2 λ/8 전송 라인을 포함하며, 상기 제 3 하모닉 제어 회로는 그 일단이 상기 제 1 λ/8 전송 라인의 타단과 연결되고, 그 타단이 상기 출력 정합부에 연결되는 는 λ/12 전송 라인; 및 그 일단이 상기 λ/12 전송 라인의 타단과 연결되는 λ/6 전송 라인을 포함한다.
본 발명에 의하면, 도허티 증폭기의 메인 및 피킹 증폭기들을 클래스 F 또는 인버스 클래스 F 구조로 대치하여, 기존 구조에 비해 좀 더 높은 효율을 얻을 수 있다. 또한, 전력 증폭기에 도허티 증폭기와 클래스 F를 접목시켜 원하는 백-오프 지점에서 최대 효율을 갖도록 한다. 또한, 본 발명에서는 하모닉 제어 회로를 이용한 클래스 F를 통해 전체적인 효율을 향상시켰다. 또한, 본 발명에서는 인버스 클래스 F 구조를 적용하여 클래스 F 구조와 유사하지만 이론적으로 좀 더 높은 효율을 얻을 수 있었다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 도허티 증폭기를 도시한 블록 구성도이다.
도 1을 참조하며, 본 발명의 실시 예에 따른 도허티 증폭기는 비대칭 전력 분배기(100), 입력 정합부(200), 메인 증폭기(300), 하나 이상의 피킹 증폭기(400), 하모닉 제어 회로부(500), 출력 정합부(600), 및 제 1 및 제 2 1/4 파장 전송 라인들(700 및 800)을 포함한다.
상기 비대칭 전력 분배기(100)는 입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하여, 상기 메인 증폭기(300) 및 하나 이상의 피킹 증폭기(400)에 각각 제공한다. 실시 예에 따라서는, 상기 비대칭 전력 분배기(100)는 도 1에 도시된 바와 같이, 하나 이상의 90°하이브리드 커플러 들(110, 130, 및 150)로 구현할 수 있다.
상기 입력 정합부(200)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400)의 입력단들 및 상기 비대칭 전력 분배기(100)의 출력단 사이에 연결되어, 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400)의 입력 임피던스를 메칭시킨다. 상기 입력 정합부(200)는 예컨대, 도 1에 도시된 바와 같이, 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 임피던스 메칭을 위해 둘 이상의 입력 매칭 회로들(210, 230, 및 250)로 구성된다.
상기 하모닉 제어 회로부(500)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 또는 오픈시킨다.
실시 예에 따라서는, 상기 하모닉 제어 회로부(500)는 증폭기들과 함께 클래스 F 구조를 형성한다. 상기 하모닉 제어 회로부(500)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 하모닉을 제어하기 위한 둘 이상의 하모니 제어 회로들(510, 530, 및 550)을 포함한다. 상기 둘 이상의 하모니 제어 회로들(510, 530, 및 550) 각각은 도 2에 도시된 바와 같이, 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로(930) 및 제 3 하모닉 제어 회로(910)를 포함한다. 또한, 상기 제 3 하모닉 제어 회로(910)는 그 일단이 상기 메인 증폭기의 출력단과 연결되는 50Ω의 제 1 λ/12 전송 라인(911), 및 그 일단이 상기 제 1 λ/12 전송 라인(911)의 타단과 연결되는 50Ω의 제 2 및 제 3 λ/12 전송 라인(913 및 915)을 포함한다. 한편, 상기 제 2 하모닉 제어 회로(930)는 그 일단이 상기 제 1 λ/12 전송 라인(911)의 타단에 연결되고, 그 타단이 상기 출력 정합부(600)의 제 1 출력 정합 회로(610, 630, 또는 650)에 연결되는 50Ω의 (λ/6+α) 전송 라인(933), 및 그 일단이 상기 (λ/6+α) 전송 라인(933)의 타단과 연결되는 50Ω의 λ/4(931) 및 50Ω의 λ/8 전송 라인(935)을 포함한다. 여기서, 상기 α는 -λ/12≤α≤λ/12이다.
실시 예에 따라서는, 상기 하모닉 제어 회로부(500)는 도 3에 도시된 바와 같이, 증폭기들과 함께 인버스 클래스 F 구조를 형성한다. 상기 인버스 클래스 F 구조에서, 상기 하모닉 제어 회로부(500)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(410, 430) 각각의 2차 및 3차 하모닉을 제어하기 위한 둘 이상의 하모닉 제어 회로들(510, 530, 550)을 포함한다. 상기 둘 이상의 하모니 제어 회로들(510, 530, 550) 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로(950) 및 제 3 하모닉 제어 회로(970)를 포함한다. 상기 제 2 하모닉 제어 회로(550)는 그 일단이 상기 메인 증폭기(300) 또는 피킹 증폭기들(400) 중 하나의 출력단과 연결되는 50Ω의 제 1 λ/8 전송 라인(951), 및 그 일단이 상기 제 1 λ/8 전송 라인(951)의 타단과 연결되는 50Ω의 제 2 λ/8 전송 라인(953)을 포함한다. 그리고, 상기 제 3 하모닉 제어 회로(970)는 그 일단이 상기 제 1 λ/8 전송 라인(951)의 타단과 연결되고, 그 타단이 상기 출력 정합부(600)에 연결되는 는 50Ω의 λ/12 전송 라인(971), 및 그 일단이 상기 λ/12 전송 라인(971)의 타단과 연결되는 λ/6 전송 라인(973)을 포함한다.
상기 출력 정합부(600)는 상기 하모닉 제어 회로부(500)의 출력단에 연결되 어, 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 출력 임피던스를 매칭시킨다. 또한 상기 출력 정합부(600)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 출력 임피던스를 매칭시키기 위해 제 1 내지 제 3 출력 정합 회로(610 내지 630)로 구성될 수 있다.
그리고, 제 1 및 제 2 1/4 파장 전송 라인들(700 및 800)은 상기 출력 매칭부(600)의 출력단에 연결되어 도허티 동작 회로를 구성한다.
도 1에 도시된 상기 도허티 증폭기 3-웨이 방식을 예를 들었으나, 상기 전력 분배기(100)의 입력 신호의 분배 및 상기 피킹 증폭기(400)의 수를 감소 또는 증가시켜 2-웨이 또는 n-웨이의 도허티 증폭기를 구성할 수 있다. 이론적으로 2-웨이 도허티 증폭기의 경우 6-dB 백-오프 지점에서 최대 효율을 갖도록 하는 구조이며, 3-웨이의 경우 9-dB 백-오프 지점에서, 그리고 4-웨이의 경우 12-dB 백-오프 지점에서 최대 효율을 갖는다. 최근 주목받고 있는 무선 통신시스템인 WiMAX 신호의 경우에는, 높은 PAPR로 인해 약 10dB 정도의 백-오프가 요구되고 있어 3-웨이 도허티 증폭기의 적용이 필요하다.
한편, 본 실시 예에서는, 2차 및 3차의 하모닉을 제어하여 높은 효율을 얻었다. 도 4는 본 발명에 따라 제작된 클래스 F 도허티 증폭기의 3.5 GHz용 HCC의 주파수에 따른 임피던스 특성을 나타낸 도면이며, 도 5는 본 발명에 따른 인버스 클래스 F 도허티 증폭기의 임피던스 특성을 나타낸 도면이다. 도 5에 나타낸 바와 같이, 2차 및 3차 하모닉이 오픈 및 쇼트 점 가까이에 위치함을 알 수 있다.
도 6은 본 발명에 따라 제작된 3.5 GHz WiMAX용 클래스 F 도허티 증폭기를 나타낸 도면이고, 도 7에는 다른 클래스의 증폭기와의 특성 비교를 나타내었다. 도 6 및 7에 도시된 바와 같이, 클래스 F 도허티 증폭기가 기본적인 단일(Single) 클래스 AB 구조에 비해 6-dB 백오프 지점에서 약 14% 정도의 효율 향상을 얻었다. 여기에 클래스 F 구조를 적용한 경우 추가적으로 약 6% 가까이 효율 향상을 얻었다. 도 8에는 n-웨이 도허티 증폭기의 효율과 백 오프 관계를 나타내었다. 도 8에 도시된 바와 같이, 이론적으로 3-웨이 도허티 증폭기는 9-dB 백-오프 지점에서 최대 효율을 갖지만, 본 발명에 따른 Class F 도허티 증폭기는 도 7에 나타낸 바와 같이, 6-dB 백-오프 지점이 아니라 9-dB 백-오프 지점에서의 효율 향상을 기대할 수 있다. 또한, 본 발명의 인버스 클래스 F의 경우, 클래스 F에 비해 약 10% 정도의 효율 향상이 있으며, 그에 따라 본 발명의 3-웨이 인버스 클래스 도허티 증폭기는 WiMAX 신호 PAPR에 적합한 고효율 특성을 얻을 수 있다.
본 발명은 클래스 F 또은 인버스 클래스 F 구조를 3-웨이 도허티 증폭기에 적용한 경우 9-dB 백오프되는 지점에서 최대 효율을 갖게 하는 것으로 두 가지의 고효율 기법을 동시에 적용하고 WiMAX 신호의 높은 PAPR에 적합한 도허티 증폭기를 제시하고 있다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
도 1은 본 발명의 실시 예에 따른 도허티 증폭기를 도시한 블록 구성도이다.
도 2는 도 1에 도시된 하모닉 제어 회로의 일 예로서 클래스 F의 하모닉 제어 회로를 도시한 도면이다.
도 3은 도 1에 도시된 하모닉 제어 회로의 일 예로서 인버스 클래스 F의 하모닉 제어 회로를 도시한 도면이다.
도 4는 본 발명의 실시 예에 따라 제작된 클래스 F 도허티 증폭기의 3.5 GHz용 HCC의 주파수에 따른 임피던스 특성을 나타낸 도면이다.
도 5는 본 발명에 따른 인버스 클래스 F 도허티 증폭기의 임피던스 특성을 나타낸 도면이다.
도 6은 본 발명에 따라 제작된 3.5 GHz WiMAX용 클래스 F 도허티 증폭기를 나타낸 도면이다.
도 7은 본 발명에 따른 도허티 증폭기와 다른 클래스의 증폭기와의 특성 비교를 나타낸 도면이다.
도 8은 본 발명에 따른 N-웨이 도허티 증폭기의 효율과 백 오프 관계를 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 비대칭 전력 분배기 200: 입력 정합부
300: 메인 증폭기 410, 430: 피킹 증폭기
500: 하모닉 제어 회로부 600: 출력 정합부
700, 800: 1/4 파장 전송 라인

Claims (10)

  1. 메인 증폭기 및 하나 이상의 피킹 증폭기를 포함하는 도허티 증폭기로서,
    입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하기 위한 비대칭 전력 분배기;
    메인 증폭기 및 하나 이상의 피킹 증폭기의 입력단들 및 상기 비대칭 전력 분배기의 출력단 사이에 연결되어 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기의 입력 임피던스를 메칭시키기 위한 입력 정합부;
    상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모닉 제어 회로들을 포함하고, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 또는 오픈시키며, 클래스 F 구조인 하모닉 제어 회로부;
    상기 하모닉 제어 회로부의 출력단에 연결되어, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 출력 임피던스를 매칭시키기 위한 출력 정합부; 및
    상기 출력 매칭부의 출력단에 연결되어 도허티 동작을 위한 제 1 및 제 2 1/4 파장 전송 라인들을 포함하고,
    상기 둘 이상의 하모닉 제어 회로들 각각은 2차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 3차 하모닉을 제어하기 위한 제 3 하모닉 제어 회로를 포함하고,
    상기 제 3 하모닉 제어회로는
    그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/12 전송 라인; 및
    그 일단이 상기 제 1 λ/12 전송 라인의 타단과 연결되는 제 2 및 제 3 λ/12 전송 라인을 포함하며,
    상기 제 2 하모닉 제어 회로는
    그 일단이 상기 제 1 λ/12 전송 라인의 타단에 연결되고, 그 타단이 상기 출력 정합부에 연결되는 λ/6+α 전송 라인(여기서 α는 -λ/12≤α≤λ/12); 및
    그 일단이 상기 λ/6+α 전송 라인의 타단과 연결되는 λ/4 및 λ/8 전송 라인을 포함하는 것을 특징으로 하는 도허티 증폭기.
  2. 메인 증폭기 및 하나 이상의 피킹 증폭기를 포함하는 도허티 증폭기로서,
    입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하기 위한 비대칭 전력 분배기;
    메인 증폭기 및 하나 이상의 피킹 증폭기의 입력단들 및 상기 비대칭 전력 분배기의 출력단 사이에 연결되어 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기의 입력 임피던스를 메칭시키기 위한 입력 정합부;
    상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모닉 제어 회로들을 포함하고, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 또는 오픈시키며, 인버스 클래스 F 구조인 하모닉 제어 회로부;
    상기 하모닉 제어 회로부의 출력단에 연결되어, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 출력 임피던스를 매칭시키기 위한 출력 정합부; 및
    상기 출력 매칭부의 출력단에 연결되어 도허티 동작을 위한 제 1 및 제 2 1/4 파장 전송 라인들을 포함하고,
    상기 둘 이상의 하모닉 제어 회로들 각각은 2차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 3차 하모닉을 제어하기 위한 제 3 하모닉 제어 회로를 포함하고,
    상기 제 2 하모닉 제어 회로는
    그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/8 전송 라인; 및
    그 일단이 상기 제 1 λ/8 전송 라인의 타단과 연결되는 제 2 λ/8 전송 라인을 포함하며,
    상기 제 3 하모닉 제어 회로는
    그 일단이 상기 제 1 λ/8 전송 라인의 타단과 연결되고, 그 타단이 상기 출력 정합부에 연결되는 λ/12 전송 라인; 및
    그 일단이 상기 λ/12 전송 라인의 타단과 연결되는 λ/6 전송 라인을 포함하는 것을 특징으로 하는 도허티 증폭기.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,
    상기 RF 신호는 3.5GHz 기본(Fundamental) 주파수 WiMAX 신호를 포함하는 것을 특징으로 하는 도허티 증폭기.
KR1020090090863A 2009-09-25 2009-09-25 클래스 ｆ 및 인버스 클래스 ｆ 도허티 증폭기 KR101094067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090863A KR101094067B1 (ko) 2009-09-25 2009-09-25 클래스 ｆ 및 인버스 클래스 ｆ 도허티 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090863A KR101094067B1 (ko) 2009-09-25 2009-09-25 클래스 ｆ 및 인버스 클래스 ｆ 도허티 증폭기

Publications (2)

Publication Number Publication Date
KR20110033383A KR20110033383A (ko) 2011-03-31
KR101094067B1 true KR101094067B1 (ko) 2011-12-15

Family

ID=43937789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090863A KR101094067B1 (ko) 2009-09-25 2009-09-25 클래스 ｆ 및 인버스 클래스 ｆ 도허티 증폭기

Country Status (1)

Country Link
KR (1) KR101094067B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411275A (zh) * 2016-10-12 2017-02-15 杭州电子科技大学 一种基于新型负载调制网络改善带宽的三路Doherty功率放大器及其实现方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643287B1 (ko) * 2014-12-26 2016-07-29 가천대학교 산학협력단 클래스 f가 적용된 비대칭 도허티 증폭기
US10720894B2 (en) 2016-04-15 2020-07-21 Cape Peninsula University Of Technology Inverse Class-F power amplifier
CN111566940B (zh) 2017-12-22 2021-08-13 华为技术有限公司 一种信号处理电路、射频信号发射机和通信设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237658A (ja) 2000-02-25 2001-08-31 Fujitsu Ltd 高周波増幅器
KR100814415B1 (ko) * 2007-02-14 2008-03-18 포항공과대학교 산학협력단 하모닉 제어 회로를 이용한 고효율 도허티 전력 증폭기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237658A (ja) 2000-02-25 2001-08-31 Fujitsu Ltd 高周波増幅器
KR100814415B1 (ko) * 2007-02-14 2008-03-18 포항공과대학교 산학협력단 하모닉 제어 회로를 이용한 고효율 도허티 전력 증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411275A (zh) * 2016-10-12 2017-02-15 杭州电子科技大学 一种基于新型负载调制网络改善带宽的三路Doherty功率放大器及其实现方法
CN106411275B (zh) * 2016-10-12 2018-11-16 杭州电子科技大学 改善带宽的三路Doherty功率放大器及实现方法

Also Published As

Publication number Publication date
KR20110033383A (ko) 2011-03-31

Similar Documents

Publication Publication Date Title
US7262656B2 (en) Circuit for parallel operation of Doherty amplifiers
US9252722B2 (en) Enhanced and versatile N-way doherty power amplifier
US10749478B2 (en) Amplifier arrangement
KR101677555B1 (ko) 도허티 증폭기에서 낮은 전력 영역에서의 효율을 향상시키기 위한 장치
EP2806557A1 (en) Doherty amplifier
US10033335B1 (en) Doherty power amplifier
US8629722B2 (en) Doherty amplifier and method for operation thereof
US8798561B2 (en) Radio-frequency circuit having a transcoupling element
CN109889162B (zh) 一种自输入控制的负载调制类功率放大器及其实现方法
US10804856B2 (en) Power amplifier
CN107210710A (zh) 三路顺序功率放大器
US20150070094A1 (en) Doherty power amplifier with coupling mechanism independent of device ratios
KR101094067B1 (ko) 클래스 ｆ 및 인버스 클래스 ｆ 도허티 증폭기
Cao et al. Hybrid asymmetrical load modulated balanced amplifier with wide bandwidth and three-way-Doherty efficiency enhancement
Chaudhry et al. A load modulated balanced amplifier with linear gain response and wide high-efficiency output power back-off region
Zhang et al. A broadband Doherty-like power amplifier with large power back-off range
Piazzon et al. A method for designing broadband Doherty power amplifiers
US20230370034A1 (en) Amplifier circuit arrangement and electronic device
Duffy et al. An efficient linearized octave-bandwidth power amplifier for carrier aggregation
WO2012002407A1 (ja) 高周波電力増幅器
JP5390495B2 (ja) 高周波増幅器
US20220131509A1 (en) Methods and apparatus for supporting linearization on power combined power amplifiers
Bogusz et al. A waveform-engineered outphasing RFPA using a broadband balun combiner
Zheng et al. Design of a dual-band Doherty power amplifier utilizing simplified phase offset-lines
CN112771778A (zh) 功率放大器电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee