JP6883376B2

JP6883376B2 - 電圧調節用電子回路及び電圧調節方法

Info

Publication number: JP6883376B2
Application number: JP2019187392A
Authority: JP
Inventors: 昂梅珍
Original assignee: 新唐科技股▲ふん▼有限公司
Priority date: 2018-10-14
Filing date: 2019-10-11
Publication date: 2021-06-09
Anticipated expiration: 2039-10-11
Also published as: JP2020061148A; TWI717006B; CN111045472B; TW202014827A; US10386877B1; CN111045472A

Description

本発明は、電源回路システム、特に出力ドロップ回復機能を有する電圧調節方法及びシステムに関するものである。

低ドロップアウト(Low-dropout，LDO)レギュレータは、通常、電子回路電源に用いられており、低ドロップアウトレギュレータの各種配置は、当分野では通常知識である。例えば、米国特許のUS7,199,565には、起動回路と、曲率補正バンドギャップ回路と、誤差増幅器と、金属酸化物半導体転送装置及び電圧スルーレート効率的な過渡応答ブースト回路を含む低ドロップアウトレギュレータが記載される。金属酸化物半導体転送装置は、誤差増幅器の出力に結合されたゲートジャンクションと、出力電圧を生成したドレインジャンクションとを有する。電圧スルーレート効率的な過渡応答ブースト回路は、前記金属酸化物半導体転送装置のゲートジャンクションに電圧を印加して、前記誤差増幅器の応答時間を加速し、低ドロップアウトレギュレータに電圧降下が発生した場合に、その最終的な調節出力電圧に達成させる。

米国特許S7,199,565号公報

本発明の目的は、上記の低ドロップアウトレギュレータを改善することにある。

本発明の実施例にかかる電圧調節用電子回路は、レギュレータと、回復ブースト回路と、を備え、前記回復ブースト回路は、前記レギュレータの出力電圧における電圧降下を検出し、前記レギュレータの前記出力電圧による第一電流と、前記レギュレータの電源電圧による第二電流と、エネルギーが前記第一電流及び前記第二電流に依存するパルスと、を生成し、前記パルスを前記レギュレータに印加することにより、前記レギュレータを前記電圧降下から回復するように機能するように配置される。
本発明の一部の実施例において、レギュレータは、２つのステージを有する低ドロップアウトレギュレータを備え、回復ブースト回路は、２つのステージの間にパルスを印加するように構成される。
本発明の一部の実施例において、レギュレータは、抵抗ラダーを有する出力ステージを備え、回復ブースト回路は、抵抗ラダーの各ブランチから取得された第一電圧と第二電圧を比較することにより電圧降下を検出するように構成され、１つの実施例において、前記回復ブースト回路は、前記第一電圧をフィルタリングするように構成されるローパスフィルタと、フィルタリングされた前記第一電圧及び前記第二電圧を比較することにより前記電圧降下を検出するように構成されたコンパレータとを備える。

本発明の実施例において、パルスのエネルギーは第一電流と第二電流の合計に依存し、他の実施例において、回復ブースト回路は、第一電流と第二電流に依存する持続時間の後にパルスを遮断するように構成された遮断回路を含む。

他の実施例において、回復ブースト回路は、電源電圧の差によって引き起こされるパルスの変動を補償するように構成されたネイティブ電界効果トランジスタ(Native Field-Effect Transistor，FET)を含み、更に他の実施例において、回復ブースト回路は、パルスで充電されて、パルスをレギュレータに印加するように放電されるように構成された直列接続されたコンデンサを含み、更に他の実施例において、回復ブースト回路は、パルスを印加するためにそのドレインがレギュレータに接続されるネイティブ電界効果トランジスタを含む。

本発明の実施例にかかる電圧調節方法は、レギュレータの出力電圧における電圧降下を検出し、前記レギュレータの前記出力電圧による第一電流と、前記レギュレータの電源電圧による第二電流と、エネルギーが前記第一電流及び前記第二電流に依存するパルスと、を生成し、前記パルスを前記レギュレータに印加することにより、前記レギュレータを前記電圧降下から回復することを備える。

本発明の実施例にかかる集積回路(Integrated Circuit，IC)は、電子回路システムと、前記電子回路システムに電力を供給するための出力電圧を生成するように構成された電圧調節用回路システムとを備え、前記電圧調節用回路システムは、前記出力電圧を生成するように構成されたレギュレータと、回復ブースト回路とを含み、前記回復ブースト回路は、前記レギュレータの前記出力電圧における電圧降下を検出し、前記レギュレータの前記出力電圧による第一電流と、前記レギュレータの電源電圧による第二電流と、エネルギーが前記第一電流及び前記第二電流に依存するパルスと、を生成し、前記パルスを前記レギュレータに印加することにより、前記レギュレータを前記電圧降下から回復するように機能するように配置される。

図１は本発明の実施例にかかる改善された出力ドロップ回復機能を有する低ドロップアウトレギュレータを示すブロック図である。図２は本発明の実施例にかかる図１の低ドロップアウトレギュレータに用いられる回復ブーストユニートを示すブロック図である。図３は本発明の実施例にかかる図１の低ドロップアウトレギュレータに用いられる回復ブーストユニートを示すブロック図である。図４は本発明の実施例にかかる図１の低ドロップアウトレギュレータに用いられる回復ブーストユニートを示すブロック図である。図５は本発明の実施例にかかる図４の回復ブーストユニートに用いられる差動増幅器の回路図である。図６は本発明の実施例にかかる改善された出力ドロップ回復機能を有すると有しない低ドロップアウトレギュレータのシミュレートされた性能を示すグラフである。図７は本発明の実施例にかかる改善された出力ドロップ回復機能を有する低ドロップアウトレギュレータを備える集積回路を示すブロック図である。

本発明の実施例は、電圧調節用装置及び改善方法を提供する。記載された技術は、出力電圧降下からレギュレータの回復を改善し、出力電圧降下は、例えば負荷状態における瞬時的な変化によって引き起こされる可能性がある。記載された技術は、電圧降下から回復期間のオーバーシュートを回避するのに非常に効果的であり、かつ広範囲の電源電圧において良い機能を有する。

一部の実施例において、電子回路は、２つのステージを有する低ドロップアウトレギュレータと、回復ブーストユニートとを備える。前記回復ブーストユニートは、前記低ドロップアウトレギュレータの出力電圧における電圧降下を検出し、検出される電圧降下に応じるパルスを生成し、前記パルスを前記低ドロップアウトレギュレータの２つのステージの間における中間点に印加することにより、前記低ドロップアウトレギュレータを前記電圧降下から回復するように機能するように配置される。パルスは、通常、低ドロップアウトレギュレータの第一ステージの出力から電流を引き込みのに有益ので、低ドロップアウトレギュレータの電圧降下に応答できる速度が向上される。

一部の実施例において、回復ブーストユニートは、電圧降下を含み実際的な出力電圧及び実際的な電源電圧によって、パルスのエネルギー（例えば、パルス振幅および／または持続時間）を設置する。１つの実施例において、回復ブーストユニートは、低ドロップアウトレギュレータの出力電圧による第一電流と、電源電圧による第二電流とを生成する。依存性は通常、逆依存性であり、即ち、低い出力電圧および／または低い電源電圧が強いパルスに転換され、逆の場合も同様である。回復ブーストユニートは、この２つの電流に基づいてパルスを生成する。

以上のようにパルスを生成することにより、パルスのエネルギーは電圧降下の実際的な特性に一致できる（第一電流への依存性のため）。従って、回復は速く正確であり、オーバーシュートはほとんど生じない。また、広範囲の電源電圧において回復の速度及び精度を向上できる（第二電流に対するパルスの依存性のため）。

また、記載された技術は、ウェイクアップまたはスリープモードから通常動作への転換など、低ドロップアウトレギュレータの転換期間に回復ブーストユニートを実際に無効にする組み込み保護メカニズムとして機能する。よって、回復ブーストユニートの信頼性が大幅に向上される。記載された技術は、この目的のために専用の保護ハードウェアを追加する必要がないため、サイズとコストを削減する。

高性能を達成するのに有益その他の有利な特徴は、例えば、ネイティブ電界効果トランジスタの使用、及び同一の抵抗ラダーから取得された一対の電圧を使用して電圧降下の検出であり、この抵抗ラダーは、低ドロップアウトレギュレータの出力電圧を出力するにも用いられる。回復ブーストユニートの特徴と、いくつかの実施例との実現について、以下で説明する。

システム

図１は本発明の実施例にかかる改善された出力ドロップ回復機能を有する低ドロップアウトレギュレータ２４を備える回路２０を示すブロック図である。前記低ドロップアウトレギュレータ２４は、負荷２６に電力を提供し、任意の適切な回路システムを含んでもよい。多くの場合には、前記負荷２６の消費電流の瞬時的な変化が前記低ドロップアウトレギュレータ２４の出力電圧における電圧降下を引き起こす。このような電圧降下からオーバーシュートがほとんどなくて速く回復することはとても重要だ。本明細書で説明される出力ドロップ回復システムは、前記低ドロップアウトレギュレータ２４を回復するように機能する

回路２０は、異なる負荷条件での安定化電源を必要とするさまざまなシステムで使用できる。１つの典型的な使用例としては、スリープモードと通常モードとを切り替えることが可能なコントローラーまたはその他の集積回路である。

図１の実施例において、低ドロップアウトレギュレータ２４は、２つのステージを有する低ドロップアウトレギュレータを含む。第一ステージは、差動増幅器を含み、本実施例では、演算相互コンダクタンス増幅器（operationaltransconductanceamplifier，OTA）２８である。第二ステージは、P型金属酸化物半導体電界効果トランジスタ(p-typemetal-oxide-semiconductorfield-effecttransistor，PMOS FET)３２を含み、図にはM１で示される。２つのステージはそれぞれ、Vccで示される電源電圧に接続される。

本実施例では、Vccは1.8〜3.3Vの範囲で変化する。一部の実施例において、約1.7〜3.6Vの延びる範囲が考えられる。本実施例の1.2Vにおいて、低ドロップアウトレギュレータ２４により生成された調節出力電圧はVoutで表される。

演算相互コンダクタンス増幅器２８の出力は、P型金属酸化物半導体電界効果トランジスタ３２のゲートを駆動するために使用される。この２つのステージの間における中間点はVGで示される。出力電圧VoutはP型金属酸化物半導体電界効果トランジスタ３２のソースから取得される。P型金属酸化物半導体電界効果トランジスタ３２のドレインがVccに接続される。P型金属酸化物半導体電界効果トランジスタ３２のソース（Voutが取得され）は、抵抗ラダーを介して接地に接続され、本実施例では、直列に接続された３つの抵抗Ｒ１Ａ、Ｒ１Ｂ、およびＲ２を含む。フィードバック電圧FBは、R1BとR2のジャンクションから取得され、かつ演算相互コンダクタンス増幅器２８における１つの差動入力端にフィードバックされる。演算相互コンダクタンス増幅器２８におけるもう1つの差動入力端が基準電圧Vrefに接続される。例えば、Vrefは、バンドギャップ電圧基準（図示せず）によって生成される。

電子回路２０は更に、回復ブースト回路３６を含み、本明細書では回復ブーストユニートとも呼ばれる。回復ブーストユニート３６は、Voutにおける電圧降下を検出し、電圧降下の検出に応答して、ジャンクションＶＧで電流パルスを生成する。エネルギー（例えば、振幅および／または持続時間）及びパルスの時間は、検出された電圧降下の特性に一致する。パルスは、ジャンクションＶＧから急速放電に有益であり、かつ演算相互コンダクタンス増幅器２８の能力を超える。具体的には、1.8Vの低電源電圧で動作するシステムにおいて、演算相互コンダクタンス増幅器を飽和以下に保つために、演算相互コンダクタンス増幅器の出力ブランチの電流が通常、制限される。よって、パルス期間での低ドロップアウトレギュレータのフィードバックループの帯域幅が大幅に増加する。回復ブーストユニートにより生成されたパルスは、「放電パルス」とも呼ばれる。

パルスの存在は、電圧降下から低ドロップアウトレギュレータ２４の回復を改善する。通常、回復ブーストユニート３６により生成されたパルスによって補助されると、Voutにおける電圧降下の深さは小さくなるので、通常の出力電圧への戻りは速くなる。注意するのは、パルスのエネルギーは、回復機能に大きな影響を与える。パルスのエネルギーが小さすぎると、回復の能力が遅くなる。パルスのエネルギーが高すぎると、Voutにはオーバーシュートが発生する可能性がある。以下のように、記載された技術を使用したパルスのエネルギーがより正確に設定されるので、回復は速く、かつオーバーシュートがほとんどない。このパフォーマンスは、広い範囲のVcc、例えば1.8-3.3Vで実現できる。回復ブーストユニート３６の補助を有する場合と有しない場合のパフォーマンスのシミュレーション例は、図６のように示す。

VCCとグランドに加えて、回復ブーストユニート３６は、２つの入力及び１つの出力を有する。図では1.20Vと1.15Vで示される２つの入力は、低ドロップアウトレギュレータ２４の抵抗ラダーにおける２つの異なるブランチ(すなわち分圧)から取得される。1.20Vで示される入力はVoutと等しい。抵抗ラダーにおける抵抗は、1.15Vで示される第二入力がVoutより50mV低くなるように設計される。生成された放電パルスは、回復ブーストユニート３６の出力からジャンクションVG（演算相互コンダクタンス増幅器の入力、つまり、P型金属酸化物半導体電界効果トランジスタ３２のゲートであり、即ち、低ドロップアウトレギュレータ２４の２つのステージの中間点）に供給される。

いくつかの理由で、抵抗ラダーから1.20Vの入力と1.15Vの入力を取得するのは有益である。まず、両端の入力が互いに一致する。第二に、Vrefには負荷がない、又はこれらの入力を提供するために使用されない。第三に、Vout（1.20V）のノードでグリッチ検出を直接的に実行するため、検出の速度と信頼性が向上される。

回復ブーストユニートの構成例

図２は本発明の実施例にかかる回復ブーストユニート４０を示すブロック図である。この構成は図１の回復ブーストユニート３６を実現できる。

回復ブーストユニート４０は、入力として2つの電圧を受け取り、この2つの電圧は、Vout及びVoutより50mV低いVrefAである。Voutで電圧降下が発生すると、VrefAにもこの電圧降下が発生する。しかしながら、VrefAは、ローパスフィルタ（ＬＰＦ）４４にフィルタリングされ、本実施例では、抵抗−静電容量（ＲＣ）フィルタである。ローパスフィルタにより、ローパスフィルタの出力（VrefA_Filterと表記）は、Voutの電圧降下の期間であっても1.15Vでほぼ一定である。

通常、高速コンパレータを含むグリッチ検出器48は、Voutにおける電圧降下を検出するために使用される。グリッチ検出器48は、ＶｏｕｔをＶｒｅｆＡ＿Ｆｉｌｔｅｒ（ローパスフィルタリングされたＶｒｅｆＡ、即ち、Ｖｏｕｔより５０ｍＶ低い）と比較する。Ｖｏｕｔの瞬時的な振幅が５０ｍＶ以上低下する毎に、グリッチ検出器48の出力は高くなる（Ｖｃｃに等しい）。そうでなければ、グリッチ検出器48の出力は低い（０Ｖ）。グリッチ検出器48の出力はBP1で示される。換言すると、電圧降下が５０ｍＶよりも深くなると、グリッチ検出器４８は、振幅Ｖｃｃのパルスを出力する。

図２の実施例では、回復ブーストユニート４０は、NATIVE1と示されるネイティブのＮ型金属酸化物半導体電界効果トランジスタを含む。NATIVE1のゲートはVoutに接続され、ドレインはBP1に接続される。NATIVE1の機能は、Vccの実際的な値に関係なく、グリッチ検出器48の出力でのパルスの振幅をVccから約Vout（1.2V）までクリップすることである。この動作は、広範囲の電源電圧でパルスを電圧降下の特性に一致させるように機能する。

NATIVE1のソースは、C_BOOSTで示されるコンデンサに接続され、当該コンデンサは、クリップされたパルスをNATIVE2で示される別のネイティブのＮ型金属酸化物半導体電界効果トランジスタのゲートに結合する。パルスが始まると、C_BOOSTは、急速に充電され、その後徐々に放電する。

NATIVE2のドレインは、中間点VG（低ドロップアウトレギュレータ２４の２つのステージの間）に接続され、NATIVE2のソースは、NDISで示される追加のＮ型金属酸化物半導体電界効果トランジスタを介して接地に接続される。NATIVE2はスイッチとして、BP2のパルスによってON/OFFされてもよい。OFFした時に、回復ブーストユニート４０は、VGから電流を引き込み、低ドロップアウトレギュレータを電圧降下から回復するように機能する。トランジスタＮＤＩＳのゲートは、ＢＰ１に接続され、即ち、グリッチ検出器４８の出力に接続される。グリッチ検出器４８の出力が低くなるとき（電圧降下が５０ｍＶより小さくなるとき）に、トランジスタＮＤＩＳは、パルスを終了するために使用されてもよい。

ネイティブトランジスタは、しきい値電圧がほぼゼロであるため、パルスのクリッピング（NATIVE1で実行）およびパルスに応答した電流の切り替え（NATIVE2で実行）に特に適している。ネイティブトランジスタNATIVE2は、1.2Vの比較的低い入力ゲート電圧を有するため、使用されるのに特に適している（即ち、電源電圧の広い範囲に関係なく、NATIVE1によるクリッピングの結果である）。また、通常、ネイティブトランジスタは、非常に小さい物理的領域を有し、かつ同時に高電流を供給できる。しかしながら、記載された技術は、ネイティブトランジスタを使用して実現に限定されず、他の適切なタイプのトランジスタを使用してもよい。

一つの代替実施例において、トランジスタＮＤＩＳを省略してもよい。一つの実施例において、ＮＡＴＩＶＥ２のオフ電流は無視できることが好ましい。

本実施例において、回復ブーストユニート４０は、Ｉ１およびＩ２で示される２つの電流を生成するように配置される２つの電流源をさらに含む。Ｉ１の電流源は、N1Aで示されるＮ型金属酸化物半導体電界効果トランジスタ及び抵抗R1Aを含む。この電流源は、Voutから給電されるため、I1はVoutに依存する。特に、Voutが電圧降下を生じる毎に、電流I1は低減する。Ｉ２の電流源は、N2Aで示されるＮ型金属酸化物半導体電界効果トランジスタ及び抵抗R2Aを含む。この電流源はVccによる給電されるため、I２はVccに依存する。

回復ブーストユニート４０は、Ｎ型金属酸化物半導体電界効果トランジスタＮ１Ｂ及びＮ２Ｂを使用した２つの電流ミラーを含む。Ｎ１ＢとＮ２Ｂは、それぞれバイアス電圧BIAS1とBIAS2を使用して電流I1とI2をミラーリングする。2つの電流の合計（I1 + I2）がBP2に適用される。言い換えると、ノードBP2は2つの電流源を使用して放電されてもよい。

ノードBP2で放電する放電パルスのエネルギーは、VoutとVccに依存し、その依存性は、通常、逆依存性である。つまり、低いVout及び/または低いVccがエネルギーの高いパルスに転換され、逆も同様である。より具体的には、VGでの放電電流の強度を限定する放電パルスのエネルギーは、実際のVoutドロップの期間にVout状態に従い、放電パルスのリアルタイムの負帰還として機能する。Voutドロップが深くなったり長くなったりすると、放電パルスのエネルギーは、ゆっくりと衰退し、かつVoutドロップが回復すると急速に衰退する。

したがって、この依存性により、パルスのエネルギーは、リアルタイムで広範囲のVccにおいて、Voutの電圧降下の実際的な特性と一致する。よって、電圧降下からの回復は迅速であり、かつオーバーシュートはほとんどない。

以上のように、記載された技術は、低ドロップアウトレギュレータ２４が転換期間における（例えば、ウェイクアップまたはスリープモードから通常動作への転換）ＶＧで放電することを防止するように組み込み保護メカニズムとして機能する。この転換期間において、ＶｏｕｔおよびＶｒｅｆＡのレベルは安定化されない可能性があり、かつ低ドロップアウトレギュレータ２４が安定するまでグリッチ検出器４８を起動して出力「１」を生成するのは難しい可能性がある。しかしながら、前記転換期間（例えば、ウェイクアップ時間）に対して、導出された放電パルスは非常に短いため、ほとんどの転換期間でのグリッチ検出器の出力を「0」に保ち、低ドロップアウトレギュレータ２４を安定に保つ。

また、VoutとVrefAは同じ抵抗ラダーから取得されるため、設計は、VoutがVrefAよりも高いことを保証する。この保証は、転換期間にも適用される。

図３は本発明の実施例にかかる回復ブーストユニート５２を示すブロック図である。この構成は、図１の回復ブーストユニート３６を実現するためにも使用できる。以下の違いを除いて、回復ブーストユニート５２は、図２の回復ブーストユニート４０と構造および動作が類似している。

本実施例と上記実施例との第一の違いは、本実施例において、回復ブーストユニートにはコンデンサC_BOOST Tが省略される。

本実施例と上記実施例との第二の違いは、本実施例では、パルス発生器５６が、電流Ｉ１、Ｉ２およびグリッチ検出器４８の出力に基づいてパルスを生成することである。通常、パルス発生器５６はグリッチ検出器４８の出力によってトリガーされる。トリガーされる時に、パルス発生器は、電流Ｉ１とＩ２の合計（I1 + I2）に依存する持続時間を持つパルスを生成する。このパルスは、NCUTで示されるＮ型金属酸化物半導体電界効果トランジスタを制御し、当該Ｎ型金属酸化物半導体電界効果トランジスタは、トランジスタNATIVE2及びトランジスタNDISと直列にドレインとソースが接続される。トランジスタＮＣＵＴを使用して、パルス発生器５６は、グリッチ検出器の出力が高くなる時にパルスを起動し、所望の持続時間の後にパルスを停止する。

図２と図３の回復ブーストユニートの構造は、放電パルスの形状にも互いに異なる。回復ブーストユニート３６（図２）により生成されたパルスは、通常、単調に減少していく振幅を持つ。回復ブーストユニート４０（図３）により生成されたパルスは、ほぼ一定の振幅を持つ。

図４は本発明の別の実施例にかかる回復ブーストユニート６０を示すブロック図である。図４の構成は、図１の回復ブーストユニート３６を実現するために使用できる。図４の例は、I1とI2の関数として（かつVoutとVccの関数として）パルスのエネルギーを制御するさらに別の方法を示している。

本例では、図２の回復ブーストユニート４０のように、電流Ｉ２を生成してＢＰ２にミラーリングする。一方、電流Ｉ１を生成するために、回復ブーストユニート６０は、差動電流増幅器６４（通常、誤差増幅器として機能する演算増幅器）を含む。増幅器６４の２つの差動入力は、VoutおよびVrefA_Filterに接続される。増幅器６４の電流ブランチ出力から電圧NBIAS1が取得される。NBIAS1は、Voutにおける電圧降下の深さに依存する。電圧NBIAS1は、Ｎ型金属酸化物半導体電界効果トランジスタN1Bを使用して電流I1をBP2にミラーリングするために使用される。

図５は本発明の実施例にかかる図４の回復ブーストユニート６０に用いられる増幅器６４の回路図である。増幅器６４は、利得の高い電流I1を生成し、Ｖｏｕｔ電圧降下のリアルタイム波形を追跡するために使用される。増幅器６４は、能動負荷を備えた差動増幅器である。

右側のブランチのインピーダンスは高く、左側のブランチ（左側の差動デバイスのドレインは、NBIAS1に等しい）のインピーダンスは低くなる。左側のブランチの電圧ゲインは、低くなる（ダイオード接続されているため）が、差動ゲイン（Vout-VrefA_Filter）に依存する高電流ゲインがある。

このため、電圧NBIAS1が効率的に取得され、かつVout電圧降下の期間に、Vout（またはVout-VrefA_Filter）の瞬間的な波動に密接に追従する。従って、NBIAS1は電流ミラーN1Bの電流源として非常に適しており、I1と同じ方法で電流を変化させるが、ゲインは大きくなる。

シミュレートされたパフォーマンス

図６は本発明の実施例にかかる改善された出力ドロップ回復機能を有すると有しない低ドロップアウトレギュレータのシミュレートされた性能を示すグラフである。本実施例では、図３の構成（パルス発生器５６を備えた）がシミュレーションに使用された。すべてのグラフは、時間の関数として電圧を示す。

図の上から始めて、曲線70は、改善された出力ドロップ回復機能（回復ブーストユニートを無効化）を有しないVoutを示す。深く長い電圧降下がはっきりと見える。曲線74は、改善された出力ドロップ回復機能（回復ブーストユニートを有効化）を有するVoutを示す。電圧降下が明らかに短く、浅くなることが見られる。

さらに、曲線78と82はそれぞれ、VGでの改善された出力ドロップ回復機能を有すると有しない電圧（低ドロップアウトレギュレータの2つのステージ間の中間点）を示す。改善された出力ドロップ回復機能（曲線78）を有しないと、VGでの転換は遅くなる（狭い帯域幅のフィードバック）。改善された出力ドロップ回復機能（曲線82）を有すると、回復ブーストユニートよって促進されるVGから引き込まれる電流が改善されるので、VGでの転換は明らかに速くなる（高帯域幅フィードバック）。

続いて、曲線86と90はグリッチ検出器48の2つの入力を示す。曲線86はVoutを示し、曲線90はVrefA_Filterを示す。グリッチ検出器４８は、時間曲線８６が曲線９０より上に戻るまで、曲線９０の下の時間曲線８６の間にパルスを出力する。

最後に、図の下部で、曲線94はグリッチ検出器48の出力でのパルスを示す。曲線98は回復ブーストユニートの出力を示し、即ち、パルス発生器56とランジスタNCUTを使用することによりパルスを終了後に、中間点VGに印加されたパルスである。

図７は本発明の実施例にかかる改善された出力ドロップ回復機能を有する低ドロップアウトレギュレータを備える集積回路１００を示すブロック図である。この例では、低ドロップアウトレギュレータ２４は、回路システム１０４に電力を供給する調節電圧Ｖｏｕｔを提供するために使用される。本明細書で説明するように、回復ブーストユニート３６は、Ｖｏｕｔの電圧降下からの低ドロップアウトレギュレータ２４の回復を改善するために使用される。注意するのは、出力ドロップからの回復に有益である以外に、回復ブーストユニート３６は、低ドロップアウトレギュレータ２４のパフォーマンス、安定性、または動作点に影響を与えず、低ドロップアウトレギュレータに容量性負荷も追加しない。

図１〜図５及び図７の回路構成は、概念を明確するために選択された構成例である。代替実施例では、他の任意の適切な構成を使用することができる。例えば、記載された技術は、他のタイプのレギュレータで使用でき、必ずしも２つのステージを有する低ドロップアウトレギュレータと一緒に使用できるわけではない。図２〜図４で説明された回復ブーストユニートの構成も例として記載されるものである。代替実施例では、他の適切な回復ブーストユニートの構成を使用してもよい。

各実施例では、図１〜図５及び図７に示される回路は、任意の適切な方法で構成でき、例えば、個々のデバイス又は特別用途向け集積回路（ASIC）を使用する。上記所定の数値、例えば、Vout値、Vccの範囲、及び回復ブーストユニートの入力値は、例としてのみ選択されたものである。記載された技術は、任意の他の適切な値で使用してもよい。

２０…回路
２４…低ドロップアウトレギュレータ
２６…負荷
２８…演算相互コンダクタンス増幅器
３２…P型金属酸化物半導体電界効果トランジスタ
３６、４０、５２、６０…回復ブーストユニート
４４…ローパスフィルタ
４８…グリッチ検出器
５６…パルス発生器
６４…差動電流増幅器
７０、７４、７８、８２、８６、９０、９４、９８…曲線
１００…集積回路
１０４…回路システム
FB…フィードバック電圧
Vref…基準電圧
Vcc…電源電圧
Vout…出力電圧
R1A、R1B、R2…抵抗

Claims

レギュレータと、
回復ブースト回路と、を備え、
前記回復ブースト回路は、
前記レギュレータの出力電圧における電圧降下を検出し、
前記レギュレータの前記出力電圧による第一電流と、前記レギュレータの電源電圧による第二電流と、エネルギーが前記第一電流及び前記第二電流に依存するパルスと、を生成し、前記パルスを前記レギュレータに印加することにより、前記レギュレータを前記電圧降下から回復するように機能するように配置され、
前記レギュレータは、２つのステージを有する低ドロップアウトレギュレータを備え、前記回復ブースト回路は、２つのステージの間に前記パルスを印加するように構成され、
前記レギュレータは、抵抗ラダーを有する出力ステージを備え、
前記回復ブースト回路は、前記抵抗ラダーの各ブランチから取得された第一電圧と第二電圧を比較することにより前記電圧降下を検出し、検出結果に基づいて前記パルスを出力するように構成されることを特徴とする電圧調節用電子回路。
前記回復ブースト回路は、
前記第一電圧をフィルタリングするように構成されるローパスフィルタと、
フィルタリングされた前記第一電圧及び前記第二電圧を比較することにより前記電圧降下を検出するように構成されるコンパレータとを備えることを特徴とする請求項１に記載の電圧調節用電子回路。
前記パルスのエネルギーは前記第一電流と前記第二電流の合計に依存することを特徴とする請求項１に記載の電圧調節用電子回路。
前記回復ブースト回路は、前記第一電流と前記第二電流に依存する持続時間の後に前記パルスを遮断するように構成される遮断回路を含むことを特徴とする請求項１に記載の電圧調節用電子回路。
前記回復ブースト回路は、前記電源電圧の差によって引き起こされる前記パルスの変動を補償するように構成されたネイティブ電界効果トランジスタを含むことを特徴とする請求項１に記載の電圧調節用電子回路。
前記回復ブースト回路は、前記パルスで充電されて、前記パルスを前記レギュレータに印加するように放電される、前記パルスの出力端と直列接続されたコンデンサを含むことを特徴とする請求項１に記載の電圧調節用電子回路。
前記回復ブースト回路は、前記パルスを印加するためにそのドレインが前記レギュレータに接続されるネイティブ電界効果トランジスタを含むことを特徴とする請求項１に記載の電圧調節用電子回路。
レギュレータの出力電圧における電圧降下を検出し、
前記レギュレータの前記出力電圧による第一電流と、前記レギュレータの電源電圧による第二電流と、エネルギーが前記第一電流及び前記第二電流に依存するパルスと、を生成し、前記パルスを前記レギュレータに印加することにより、前記レギュレータを前記電圧降下から回復する、
前記レギュレータは、２つのステージを有する低ドロップアウトレギュレータを備え、前記レギュレータに前記パルスを印加することは、２つのステージ間に前記パルスを印加し、
前記レギュレータは、抵抗ラダーを有する出力ステージを備え、前記電圧降下を検出することは、前記抵抗ラダーの各ブランチから取得された第一電圧と第二電圧を比較することを含み、
前記パルスは、前記電圧降下の検出結果に基づいて出力されることを含むことを備える電圧調節方法。
前記電圧降下を検出することは、前記第一電圧をローパスフィルタリングして、フィルタリングされた前記第一電圧及び前記第二電圧を比較することを含むことを特徴とする請求項８に記載の電圧調節方法。
前記パルスのエネルギーは、前記第一電流と前記第二電流の合計に依存することを特徴とする請求項８に記載の電圧調節方法。
前記パルスを生成することは、前記第一電流と前記第二電流に依存する持続時間の後に前記パルスを遮断することを含むことを特徴とする請求項８に記載の電圧調節方法。
前記パルスを生成することは、ネイティブ電界効果トランジスタを使用して、前記電源電圧の差によって引き起こされる前記パルスの変動を補償することを含むことを特徴とする請求項８に記載の電圧調節方法。
前記パルスを生成することは、前記パルスで前記パルスの出力端と直列接続されたコンデンサを充電することを含み、前記パルスを印加することは、前記パルスを前記レギュレータに印加するために、前記直列接続されたコンデンサを放電することを含むことを特徴とする請求項８に記載の電圧調節方法。
前記パルスを印加することは、ドレインが前記レギュレータに接続されたネイティブ電界効果トランジスタを使用して前記パルスを印加ることを含むことを特徴とする請求項８に記載の電圧調節方法。
電子回路システムと、
前記電子回路システムに電力を供給するための出力電圧を生成するように構成された電圧調節用回路システムと、を備え、
前記電圧調節用回路システムは、
前記出力電圧を生成するように構成されたレギュレータと、
回復ブースト回路と、を含み、
前記回復ブースト回路は、
前記レギュレータの前記出力電圧における電圧降下を検出し、
前記レギュレータの前記出力電圧による第一電流と、
前記レギュレータの電源電圧による第二電流と、
エネルギーが前記第一電流及び前記第二電流に依存するパルスと、を生成し、
前記パルスを前記レギュレータに印加することにより、前記レギュレータを前記電圧降下から回復するように機能するように配置され、
前記レギュレータは、２つのステージを有する低ドロップアウトレギュレータを備え、前記回復ブースト回路は、２つのステージの間に前記パルスを印加するように構成され、
前記レギュレータは、抵抗ラダーを有する出力ステージを備え、前記回復ブースト回路は、前記抵抗ラダーの各ブランチから取得された第一電圧と第二電圧を比較することにより前記電圧降下を検出し、検出結果に基づいて前記パルスを出力するように構成されることを特徴とする集積回路。