CN113741603A - 数字低压差稳压器以及用于操作数字低压差稳压器的方法 - Google Patents

数字低压差稳压器以及用于操作数字低压差稳压器的方法 Download PDF

Info

Publication number
CN113741603A
CN113741603A CN202110515978.1A CN202110515978A CN113741603A CN 113741603 A CN113741603 A CN 113741603A CN 202110515978 A CN202110515978 A CN 202110515978A CN 113741603 A CN113741603 A CN 113741603A
Authority
CN
China
Prior art keywords
voltage
ldo regulator
digital ldo
digital
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110515978.1A
Other languages
English (en)
Inventor
施敏文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN113741603A publication Critical patent/CN113741603A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

描述了数字低压差(LDO)稳压器以及用于操作数字LDO稳压器的方法的实施例。在一个实施例中，一种数字LDO稳压器包括：箝位电路，所述箝位电路被配置成响应于所述数字LDO稳压器的输入电压生成箝位电压；栅极驱动器电路，所述栅极驱动器电路被配置成响应于所述输入电压和所述箝位电压生成驱动电压；以及至少一个晶体管装置，所述至少一个晶体管装置被配置成响应于所述输入电压和所述驱动电压生成输出电压。还描述了其它实施例。

Description

数字低压差稳压器以及用于操作数字低压差稳压器的方法
背景技术
数字低压差(LDO)稳压器，也被称作DLDO稳压器，能将输入电压转换成输出电压并且可以用于将稳定的工作电压提供到集成电路(IC)的组件。在数字LDO稳压器中，可变电源电压可能会导致晶体管电流出现偏差。因此，晶体管电流的偏差可能会使稳压器输出电压上的纹波电压较大并引起可靠性问题。因此，需要一种可以在可变电源电压下生成稳定的输出电压的数字LDO稳压器。
发明内容
描述了数字LDO稳压器以及用于操作数字LDO稳压器的方法的实施例。在实施例中，一种数字LDO稳压器包括：箝位电路，所述箝位电路被配置成响应于所述数字LDO稳压器的输入电压生成箝位电压；栅极驱动器电路，所述栅极驱动器电路被配置成响应于所述输入电压和所述箝位电压生成驱动电压；以及至少一个晶体管装置，所述至少一个晶体管装置被配置成响应于所述输入电压和所述驱动电压生成输出电压。还描述了其它实施例。
在实施例中，所述输出电压为恒定的。
在实施例中，所述至少一个晶体管装置包括至少一个PMOS功率晶体管。
在实施例中，所述栅极驱动器电路电连接到所述至少一个PMOS功率晶体管的栅极端。
在实施例中，所述输入电压被施加到所述至少一个PMOS功率晶体管的源极端。
在实施例中，所述至少一个PMOS功率晶体管的漏极端电连接到输出端，所述输出电压从所述输出端输出。
在实施例中，所述箝位电路包括晶体管装置和电连接到所述晶体管装置的电流源。
在实施例中，所述箝位电路包括：第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管串联连接到所述输入电压；第一电流源，所述第一电流源电连接到所述第一PMOS晶体管和所述第二PMOS晶体管且电连接到固定电压；第三PMOS晶体管，所述第三PMOS晶体管电连接到所述第一PMOS晶体管和所述第二PMOS晶体管、电连接到所述第一电流源，且电连接到所述固定电压；以及第二电流源，所述第二电流源电连接在所述输入电压与所述第三PMOS晶体管之间。
在实施例中，所述栅极驱动器电路包括逆变器。
在实施例中，所述数字LDO稳压器包括电压比较器，所述电压比较器被配置成将基准电压与所述输出电压进行比较，以生成比较结果。
在实施例中，所述数字LDO稳压器包括控制器，所述控制器被配置成基于所述比较结果控制所述至少一个晶体管装置。
在实施例中，一种数字LDO稳压器包括：箝位电路，所述箝位电路被配置成响应于所述数字LDO稳压器的输入电压生成箝位电压；栅极驱动器电路，所述栅极驱动器电路被配置成响应于所述输入电压和所述箝位电压生成驱动电压；以及至少一个PMOS功率晶体管，所述至少一个PMOS功率晶体管被配置成响应于所述输入电压和所述驱动电压生成恒定输出电压，其中所述输入电压在第一电压电平与第二电压电平之间变化。
在实施例中，所述栅极驱动器电路电连接到所述至少一个PMOS功率晶体管的栅极端，其中所述输入电压被施加到所述至少一个PMOS功率晶体管的源极端，并且其中所述至少一个PMOS功率晶体管的漏极端电连接到输出端，所述恒定输出电压从所述输出端输出。
在实施例中，所述箝位电路包括晶体管装置和电连接到所述晶体管装置的多个电流源。
在实施例中，所述箝位电路包括：第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管串联连接到所述输入电压；第一电流源，所述第一电流源电连接到所述第一PMOS晶体管和所述第二PMOS晶体管且电连接到固定电压；第三PMOS晶体管，所述第三PMOS晶体管电连接到所述第一PMOS晶体管和所述第二PMOS晶体管、电连接到所述第一电流源，且电连接到所述固定电压；以及第二电流源，所述第二电流源电连接在所述输入电压与所述第三PMOS晶体管之间。
在实施例中，所述栅极驱动器电路包括逆变器。
在实施例中，一种用于操作数字LDO稳压器的方法涉及：使用所述数字LDO稳压器的箝位电路，响应于所述数字LDO稳压器的输入电压生成箝位电压；使用所述数字LDO稳压器的栅极驱动器电路，响应于所述输入电压和所述箝位电压生成驱动电压；以及使用所述数字LDO稳压器的至少一个晶体管装置，响应于所述输入电压和所述驱动电压生成输出电压。
在实施例中，所述输出电压为恒定的。
在实施例中，所述输入电压在第一电压电平与第二电压电平之间变化。
在实施例中，所述至少一个晶体管装置包括至少一个PMOS功率晶体管。
本发明的实施例的其它方面和优点将从借助于本发明的原理的例子描绘的、结合附图进行的以下详细描述中变得显而易见。
附图说明
图1为根据本发明的实施例的数字LDO稳压器的示意性框图。
图2描绘了可以在图1所描绘的数字LDO稳压器中使用的箝位电路、栅极驱动器电路和PMOS功率晶体管。
图3描绘了可以在图1所描绘的数字LDO稳压器中使用的箝位电路、至少一个栅极驱动器电路和至少一个PMOS功率晶体管。
图4为根据本发明的实施例的用于操作数字LDO稳压器的方法的过程流程图。
在整个描述中，类似的附图标记可以用于标识类似的元件。
具体实施方式
将容易理解，如本文中大体描述且在附图中示出的实施例的组件可以按各种不同的配置来布置和设计。因此，以下如图中所表示的各种实施例的详细描述并非旨在限制本公开的范围，而是仅仅表示各种实施例。尽管在图式中呈现了实施例的各种方面，但是除非具体指示，否则图式不一定按比例绘制。
所描述的实施例在所有方面均被视为仅是示意性的而非限制性的。因此，本发明的范围由所附权利要求书而不是由此具体实施方式指示。属于权利要求书等同含义和范围内的所有变化均涵盖在权利要求书的范围内。
本说明书通篇对特征、优点或类似语言的引用并不暗示可以通过本发明实现的所有特征和优点应在或在任何单一实施例中。相反地，提到特征和优点的语言应理解成意味着结合实施例所描述的特定特征、优点或特性包括在至少一个实施例中。因此，本说明书通篇对特征和优点以及类似语言的论述可以但不一定指代同一实施例。
此外，本发明的所描述特征、优点和特性可以用任何合适的方式在一个或多个实施例中组合。本领域的技术人员将认识到，鉴于本文中的描述，本发明可以在无特定实施例的一个或多个具体特征或优点的情况下实践。在其它情况下，可以在某些实施例中识别出可能不存在于本发明的所有实施例中的额外特征和优点。
本说明书通篇对“一个实施例”、“实施例”或类似语言的引用意味着结合指示的实施例所描述的特定特征、结构或特性包括在至少一个实施例中。因此，本说明书通篇的短语“在一个实施例中”、“在实施例中”和类似语言可以但不一定全部指代同一实施例。
图1为根据本发明的实施例的数字LDO稳压器100的示意性框图。在图1所描绘的实施例中，数字LDO稳压器100包括：电压比较器102、控制器104、箝位电路106、至少一个栅极驱动器电路108和至少一个晶体管装置，所述至少一个晶体管装置实施为至少一个PMOS功率晶体管“M1”、……、“MN”，其中N为大于零的整数。数字LDO稳压器将输入电压或电源电压“VIN”转换成用于负载110的输出电压“VOUT”，所述负载110可以电连接到固定电压(例如，电接地(零伏))。数字LDO稳压器的输入和输出电压可以为任何合适类型的直流(DC)电压。数字LDO稳压器可以用于为IC的组件提供工作电压。在一些实施例中，数字LDO稳压器将1.2伏(V)到1.98V的输入电压转换成0.8V的输出电压。然而，数字LDO稳压器的输入和输出电压不受示例电压的限制。尽管数字LDO稳压器在图1中示出为包括某些组件，但在一些实施例中，数字LDO稳压器包括更少或更多的组件，以实施更少或更多功能性。例如，尽管数字LDO稳压器在图1中示出为包括一排PMOS功率晶体管M1、……、MN，但在其它实施例中，数字LDO稳压器可以包括一个或多个其它半导体装置。在另一例子中，在一些实施例中，数字LDO稳压器包括电连接到固定电压(例如，电接地(零伏))的去耦电容器112。
在图1所描绘的实施例中，电压比较器102被配置成将基准电压“VREF”与数字LDO稳压器100的输出电压VOUT或输出电压VOUT的缩放版本进行比较，以生成比较结果。可以使用本领域的技术人员众所周知的各种电压比较技术来实施电压比较器。
在图1所描绘的实施例中，控制器104被配置成基于来自电压比较器102的比较结果，控制至少一个PMOS功率晶体管M1、……、MN。控制器可以实施于硬件(例如，电路)、软件、固件或其组合中。在实施例中，使用硬件处理器来实施控制器，所述硬件处理器例如微控制器、数字信号处理器(DSP)或中央处理单元(CPU)。在一些实施例中，控制器被配置成启用(即，开启/导通)或停用(即，关闭/不导通)数字LDO稳压器100的至少一个PMOS功率晶体管M1、……、MN。例如，至少一个PMOS功率晶体管M1、……、MN充当一个或多个开关。取决于数字LDO稳压器100的输出电压VOUT或输出电压VOUT的缩放版本与基准电压VREF之间的差，控制器104可以控制(例如，开启)至少一个PMOS功率晶体管M1、……、MN。
当在可变输入电压下使用数字LDO稳压器时，例如在数字LDO稳压器由电池供电的情况下，数字LDO稳压器的每一功率晶体管上的电流可能会有较大的偏差，这可能会使数字LDO稳压器的输出电压上的纹波电压较大。为了能在低电源电压下输送足够的电源电流，数字LDO稳压器的每一功率晶体管的电阻通常较低。因此，当数字LDO稳压器的输出电压变化(例如，增大)时，数字LDO稳压器在高电源电压下可能会有较大的电源电流，这会在数字LDO稳压器的输出电压上产生较大的纹波，而这是数字LDO稳压器的关键指标，即可靠性问题，例如数字LDO稳压器的功率晶体管的发热和老化问题。
在图1所描绘的实施例中，箝位电路106被配置成基于数字LDO稳压器100的输入电压VIN生成箝位电压“VGATE_RAIL”；至少一个栅极驱动器电路108被配置成响应于数字LDO稳压器100的输入电压VIN和箝位电压VGATE_RAIL生成至少一个驱动电压；并且至少一个功率晶体管M1、……、MN被配置成响应于数字LDO稳压器的输入电压VIN和至少一个驱动电压生成数字LDO稳压器100的输出电压VOUT。
在图1所描绘的实施例中，数字LDO稳压器100使用箝位电路106来固定至少一个PMOS功率晶体管M1、……、MN，例如用以通过将至少一个PMOS功率晶体管M1、……、MN的源极-栅极固定到恒定电压而在饱和区中工作。因此，每一PMOS功率晶体管M1、……或MN上的电流可以不太依赖于或甚至几乎独立于数字LDO稳压器100的输入电压VIN。因此，与不具有箝位电路的数字LDO稳压器相比，图1所描绘的数字LDO稳压器100的输出电压VOUT上的纹波电压较小，且因此，可能不太会出现关于至少一个PMOS功率晶体管M1、……、MN的可靠性的发热和老化问题。另外，在不具有箝位电路的数字LDO稳压器中，每一功率晶体管充当线性区中的开关。因为数字LDO稳压器100中的至少一个PMOS功率晶体管M1、……、MN在饱和区中而不是线性区中工作，所以图1所描绘的数字LDO稳压器100提供更好的电源纹波抑制(PSRR)，特别是对于超出环路带宽的高频率。另外，数字LDO稳压器100中自动实施过电流保护功能，使得当数字LDO稳压器100对地短路时输出对地短路电流可以受到限制且为恒定的，而当不具有箝位电路的数字LDO稳压器对地短路时输出对地短路电流可能会超出正常范围。
尽管数字LDO稳压器100在图1中示出为PMOS型数字LDO稳压器，但本发明也适用于NMOS型数字LDO稳压器。当数字LDO稳压器100实施为NMOS型数字LDO稳压器时，箝位电路106是基于NMOS型数字LDO稳压器的输出电压VOUT设计的，并且至少一个栅极驱动器电路108在箝位电压与输出电压VOUT之间工作。
图2描绘了可以在图1所描绘的数字LDO稳压器100中使用的箝位电路206、栅极驱动器电路208和PMOS功率晶体管216。图2所描绘的箝位电路206、栅极驱动器电路208和PMOS功率晶体管216为图1所描绘的数字LDO稳压器100的箝位电路106、至少一个栅极驱动器电路108和至少一个PMOS功率晶体管M1、……、MN的实施例。然而，图1所描绘的箝位电路106、至少一个栅极驱动器电路108和至少一个PMOS功率晶体管M1、……、MN不限于图2所示的实施例。在实施例中，数字LDO稳压器100的输入电压或电源电压VIN在约(例如，±30％)1.2V与约(例如，±30％)1.98V之间变化，并且输出电压VOUT被调节到0.8V。然而，数字LDO稳压器100的输入和输出电压不受示例电压的限制。箝位电路206基于输入电压VIN生成内部电压VGATE_RAIL。由栅极驱动器电路208生成的栅极驱动器电压被施加到PMOS功率晶体管216的栅极端G。输入电压VIN被施加到PMOS功率晶体管216的源极端S，并且PMOS功率晶体管216的漏极端D电连接到输出端260，输出电压VOUT从所述输出端260输出。因此，栅极驱动器电路208在输入电压VIN与内部电压VGATE_RAIL之间工作。当PMOS功率晶体管216开启(即，导通)时，PMOS功率晶体管216的源极-栅极电压固定到恒定值(即，在输入电压VIN与内部电压VGATE_RAIL之间)。当PMOS功率晶体管216的源极-栅极电压固定到恒定值且PMOS功率晶体管216在饱和区中工作时，所述PMOS功率晶体管216的电源电流可以几乎独立于输入电压VIN。
图3描绘了箝位电路306；至少一个栅极驱动器电路308-1、……、308-N，其中N为大于零的整数；以及可以在图1所描绘的数字LDO稳压器100中使用的至少一个PMOS功率晶体管316-1、……、316-N。图3所描绘的箝位电路306、至少一个栅极驱动器电路308-1、……、308-N和至少一个PMOS功率晶体管316-1、……、316-N为图1所描绘的数字LDO稳压器100的箝位电路106、至少一个栅极驱动器电路108和至少一个PMOS功率晶体管M1、……、MN的实施例。然而，图1所描绘的箝位电路106、至少一个栅极驱动器电路108和至少一个PMOS功率晶体管M1、……、MN不限于图3所示的实施例。在图3所描绘的实施例中，箝位电路306包括：被配置成生成恒定电流I1的电流源332；被配置成产生恒定电流I2的电流源334；连接到用作源极跟随器的PMOS晶体管PM3的两个二极管连接的PMOS晶体管PM1、PM2。电流源332和PMOS晶体管PM3电连接到固定电压，例如接地(0V)。在图3所描绘的实施例中，PMOS晶体管PM1、PM2连接到输入电压VIN；电流源332电连接到PMOS晶体管PM1、PM2且电连接到接地；PMOS晶体管PM3电连接到PMOS晶体管PM1、PM2，电连接到电流源332且电连接到接地；并且电流源334电连接在输入电压VIN与PMOS晶体管PM3之间。箝位电路306基于输入电压VIN生成内部电压VGATE_RAIL。在图3所描绘的实施例中，栅极驱动器电路308-1包括在输入电压VIN与内部电压VGATE_RAIL之间工作的至少两个逆变器336-1、338-1。由栅极驱动器电路308-1生成的驱动器电压被施加到PMOS功率晶体管316-1的栅极端G。输入电压VIN被施加到PMOS功率晶体管316-1的源极端S，并且PMOS功率晶体管316-1的漏极端D电连接到输出端360，输出电压VOUT从所述输出端360输出。栅极驱动器电路308-N包括在输入电压VIN与内部电压VGATE_RAIL之间工作的至少两个逆变器336-N、338-N。由栅极驱动器电路308-N生成的驱动器电压被施加到PMOS功率晶体管316-N的栅极端G。输入电压VIN被施加到PMOS功率晶体管316-N的源极端S，并且PMOS功率晶体管316-N的漏极端D电连接到输出端360，输出电压VOUT从所述输出端360输出。
在图3所描绘的实施例中，输入电压VIN与内部电压VGATE_RAIL之间的电压差VDIFF可以表示为：
VDIFF＝VSG_PM1+VSG_PM2-VSG_PM3， (1)
其中VSG_PM1表示PMOS晶体管PM1的源极-栅极电压，VSG_PM2表示PMOS晶体管PM2的源极-栅极电压，并且VSG_PM3表示PMOS晶体管PM3的源极-栅极电压。在PMOS晶体管PM2、PM3彼此相同的情况下，输入电压VIN与内部电压VGATE_RAIL之间的电压差VDIFF等于PMOS晶体管PM1的源极-栅极电压VSG_PM1。当PMOS功率晶体管316-1开启(即，导通)时，PMOS功率晶体管316-1的栅极电压通过栅极驱动器电路308-1下拉到内部电压VGATE_RAIL。当PMOS功率晶体管316-1在饱和区中工作时(例如，当PMOS功率晶体管316-1的源极-漏极电压VSD高于阈值时)，PMOS晶体管PM1和PMOS功率晶体管316-1充当电流反射镜。当PMOS功率晶体管316-1在饱和区中工作时，由PMOS功率晶体管316-1传导的电流IP1可以表示为：
IP1＝I1*(WLPPT)/(WLPM1)， (2)
其中WLPPT表示PMOS功率晶体管316-1的W/L比，并且WLPPT表示PMOS晶体管PM1的W/L比。因此，当基准电流I1恒定时，由PMOS功率晶体管316-1传导的电流IP1恒定。PMOS功率晶体管316-N和栅极驱动器电路308-N分别与PMOS功率晶体管316-1和栅极驱动器电路308-1类似或相同地工作。
图4为根据本发明的实施例的用于操作数字LDO稳压器的方法的过程流程图。数字LDO稳压器可以与图1所描绘的数字LDO稳压器100类似或相同。在框402，使用数字LDO稳压器的箝位电路，响应于数字LDO稳压器的输入电压生成箝位电压。在框404，使用数字LDO稳压器的栅极驱动器电路，响应于输入电压和箝位电压生成驱动电压。在框406，使用数字LDO稳压器的至少一个晶体管装置，响应于输入电压和驱动电压生成输出电压。
在以上描述中，提供了各种实施例的具体细节。然而，可以在并没有全部这些具体细节的情况下实践一些实施例。在其它情况下，为了简洁和清晰起见，除了能够实现本发明的各种实施例的之外不再详细描述某些方法、操作步骤、组件、结构和/或功能。
尽管方法的操作在本文中以特定次序示出和描述，但可以更改每一方法的操作次序，使得某些操作可以逆序执行或使得某些操作可至少部分地与其它操作同时执行。在另一实施例中，可以间断和/或交替的方式实施不同操作的指令或子操作。
还应注意，可以使用软件指令来实施本文中所描述的方法的至少一些操作，所述软件指令存储在计算机可用存储介质上以供计算机执行。作为例子，计算机程序产品的实施例包括用于存储计算机可读程序的计算机可用存储介质。所述计算机可用或计算机可读存储介质可以为电子、磁性、光学、电磁、红外或半导体系统(或设备或装置)。非暂时性计算机可用和计算机可读存储介质的例子包括半导体或固态存储器、磁带、可移动计算机软盘、电可擦除可编程只读存储器(EEPROM)、随机存取存储器(RAM)、只读存储器(ROM)、刚性磁盘和光盘。光盘的当前例子包括具有只读存储器的高密度磁盘(CD-ROM)、具有读取/写入的高密度磁盘(CD-R/W)和数字视频光盘(DVD)。
可替换的是，本发明的实施例可以完全实施于硬件中或实施于包含硬件和软件元件两者的实施方案中。在使用软件的实施例中，软件可以包括但不限于固件、常驻软件、微码等。
尽管已描述和示出了本发明的具体实施例，但本发明不限于如此描述和示出的部分的特定形式或布置。本发明的范围将由本文所附权利要求书及其等效物限定。

Claims (10)

1.一种数字低压差LDO稳压器，其特征在于，所述数字LDO稳压器包括：
箝位电路，所述箝位电路被配置成响应于所述数字LDO稳压器的输入电压生成箝位电压；
栅极驱动器电路，所述栅极驱动器电路被配置成响应于所述输入电压和所述箝位电压生成驱动电压；以及
至少一个晶体管装置，所述至少一个晶体管装置被配置成响应于所述输入电压和所述驱动电压生成输出电压。
2.根据权利要求1所述的数字LDO稳压器，其特征在于，所述输出电压为恒定的。
3.根据权利要求1所述的数字LDO稳压器，其特征在于，所述至少一个晶体管装置包括至少一个PMOS功率晶体管。
4.根据权利要求3所述的数字LDO稳压器，其特征在于，所述栅极驱动器电路电连接到所述至少一个PMOS功率晶体管的栅极端。
5.根据权利要求4所述的数字LDO稳压器，其特征在于，所述输入电压被施加到所述至少一个PMOS功率晶体管的源极端。
6.根据权利要求5所述的数字LDO稳压器，其特征在于，所述至少一个PMOS功率晶体管的漏极端电连接到输出端，所述输出电压从所述输出端输出。
7.根据权利要求1所述的数字LDO稳压器，其特征在于，所述箝位电路包括多个晶体管装置和电连接到所述晶体管装置的多个电流源。
8.根据权利要求1所述的数字LDO稳压器，其特征在于，所述箝位电路包括：
第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管串联连接到所述输入电压；
第一电流源，所述第一电流源电连接到所述第一PMOS晶体管和所述第二PMOS晶体管且电连接到固定电压；
第三PMOS晶体管，所述第三PMOS晶体管电连接到所述第一PMOS晶体管和所述第二PMOS晶体管、电连接到所述第一电流源，且电连接到所述固定电压；以及
第二电流源，所述第二电流源电连接在所述输入电压与所述第三PMOS晶体管之间。
9.一种数字低压差LDO稳压器，其特征在于，所述数字LDO稳压器包括：
箝位电路，所述箝位电路被配置成响应于所述数字LDO稳压器的输入电压生成箝位电压；
栅极驱动器电路，所述栅极驱动器电路被配置成响应于所述输入电压和所述箝位电压生成驱动电压；以及
至少一个PMOS功率晶体管，所述至少一个PMOS功率晶体管被配置成响应于所述输入电压和所述驱动电压生成恒定输出电压，其中所述输入电压在第一电压电平与第二电压电平之间变化。
10.一种用于操作数字低压差LDO稳压器的方法，其特征在于，所述方法包括：
使用所述数字LDO稳压器的箝位电路，响应于所述数字LDO稳压器的输入电压生成箝位电压；
使用所述数字LDO稳压器的栅极驱动器电路，响应于所述输入电压和所述箝位电压生成驱动电压；以及
使用所述数字LDO稳压器的至少一个晶体管装置，响应于所述输入电压和所述驱动电压生成输出电压。
CN202110515978.1A 2020-05-29 2021-05-12 数字低压差稳压器以及用于操作数字低压差稳压器的方法 Pending CN113741603A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/888,512 US11269366B2 (en) 2020-05-29 2020-05-29 Digital low-dropout regulator and method for operating a digital low-dropout regulator
US16/888,512 2020-05-29

Publications (1)

Publication Number Publication Date
CN113741603A true CN113741603A (zh) 2021-12-03

Family

ID=75904788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110515978.1A Pending CN113741603A (zh) 2020-05-29 2021-05-12 数字低压差稳压器以及用于操作数字低压差稳压器的方法

Country Status (3)

Country Link
US (1) US11269366B2 (zh)
EP (1) EP3916511A1 (zh)
CN (1) CN113741603A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586049B (en) * 2019-07-31 2022-03-09 Murata Manufacturing Co Power supply output device
KR20240022164A (ko) * 2022-08-11 2024-02-20 삼성전자주식회사 저전압 동작이 가능한 ldo 레귤레이터 및 이를 포함하는 반도체 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807040B2 (en) * 2001-04-19 2004-10-19 Texas Instruments Incorporated Over-current protection circuit and method
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
US7957116B2 (en) * 2006-10-13 2011-06-07 Advanced Analogic Technologies, Inc. System and method for detection of multiple current limits
TWI365365B (en) * 2008-01-30 2012-06-01 Realtek Semiconductor Corp Linear regulator and voltage regulation method
JP5864220B2 (ja) 2011-11-11 2016-02-17 ルネサスエレクトロニクス株式会社 半導体集積回路
US9467098B2 (en) * 2014-06-25 2016-10-11 Qualcomm Incorporated Slew rate control boost circuits and methods
US9429971B2 (en) * 2014-08-06 2016-08-30 Texas Instruments Incorporated Short-circuit protection for voltage regulators
US9344088B1 (en) * 2015-04-30 2016-05-17 Freescale Semiconductor, Inc. Driver circuit receiving a regulated pre-driver supply voltage
US10474174B2 (en) 2017-04-04 2019-11-12 Intel Corporation Programmable supply generator
US10895884B2 (en) * 2017-11-14 2021-01-19 Semiconductor Components Industries, Llc Low dropout (LDO) voltage regulator with soft-start circuit
US11556143B2 (en) * 2019-10-01 2023-01-17 Texas Instruments Incorporated Line transient improvement through threshold voltage modulation of buffer-FET in linear regulators

Also Published As

Publication number Publication date
US11269366B2 (en) 2022-03-08
US20210373589A1 (en) 2021-12-02
EP3916511A1 (en) 2021-12-01

Similar Documents

Publication Publication Date Title
US10168363B1 (en) Current sensor with extended voltage range
CN109992032B (zh) 有压差检测器和偏置电流限制器的电压调节器及相关方法
US7548044B2 (en) Constant-voltage power circuit with fold back current limiting capability
US9417646B2 (en) Power supply circuit
US7626371B2 (en) Power supply unit and portable device
US6819165B2 (en) Voltage regulator with dynamically boosted bias current
US10386877B1 (en) LDO regulator with output-drop recovery
US11599132B2 (en) Method and apparatus for reducing power-up overstress of capacitor-less regulating circuits
US11262778B2 (en) Reference voltage generation
CN113741603A (zh) 数字低压差稳压器以及用于操作数字低压差稳压器的方法
US20160349774A1 (en) Dynamic biasing circuits for low drop out (ldo) regulators
US10199932B1 (en) Precharge circuit using non-regulating output of an amplifier
CN113342111B (zh) 一种应用于低功耗ldo的快速响应电路
US10291163B2 (en) Cascode structure for linear regulators and clamps
US11209848B2 (en) Fast regulator architecture having transistor helper
KR100319606B1 (ko) 전압 강압 회로
US6768677B2 (en) Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage
CN116578150A (zh) 一种线性稳压器
CN115756081A (zh) 一种基于电流反馈的稳压电路
CN215117306U (zh) 一种运用于ldo的省电省面积的软启动电路
CN114156852B (zh) 一种ldo线性稳压器的浪涌电流控制电路
JP2021132482A (ja) 半導体装置及び電源システム
CN115454186A (zh) 用于供电系统的线性稳压器和供电系统
CN117348658A (zh) 驱动级电路、线性稳压器及电源装置
CN118215898A (zh) 过电流保护电路和电源装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination