JP6861245B2 - ジョセフソン伝送路（ｊｔｌ）システム - Google Patents

ジョセフソン伝送路（ｊｔｌ）システム Download PDF

Info

Publication number
JP6861245B2
JP6861245B2 JP2019128316A JP2019128316A JP6861245B2 JP 6861245 B2 JP6861245 B2 JP 6861245B2 JP 2019128316 A JP2019128316 A JP 2019128316A JP 2019128316 A JP2019128316 A JP 2019128316A JP 6861245 B2 JP6861245 B2 JP 6861245B2
Authority
JP
Japan
Prior art keywords
jtl
phase
stage
jtl stage
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019128316A
Other languages
English (en)
Other versions
JP2020010337A (ja
Inventor
エル． ミラー、ドナルド
エル． ミラー、ドナルド
ネイアマン、オフェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2020010337A publication Critical patent/JP2020010337A/ja
Application granted granted Critical
Publication of JP6861245B2 publication Critical patent/JP6861245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Electronic Switches (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)

Description

本発明は、概してコンピュータシステムに関し、具体的には、ジョセフソン伝送路（ＪＴＬ）システムに関する。
超伝導デジタル技術は、かつてないほどの高速、低電力消費、および低動作温度の恩恵を受けるコンピューティングリソースおよび／または通信リソースを提供してきた。超伝導デジタル技術は、ＣＭＯＳ技術の代替として開発され、典型的には、超伝導ジョセフソン接合を用いる超伝導体ベースの単一磁束超伝導回路を含み、２０Ｇｂ／ｓ（ギガバイト／秒）以上の典型的なデータ速度で能動素子当たり１ｎＷ（ナノワット）未満の典型的な信号電力損失を示すことが可能であり、かつ約４ケルビンの温度で動作することが可能である。複数のジョセフソン接合およびインダクタを特定の配置で提供することにより、超伝導体コンピューティングシステムにおいてデータ信号を伝播するジョセフソン伝送路を提供することができる。
一実施形態は、ジョセフソン伝送路（ＪＴＬ）システムを記載する。システムは、直列に配置された複数のＪＴＬ段を含む。また、システムはクロック変換器を含み、クロック変換器は、ＡＣクロック信号を伝播するように構成された１次インダクタと、前記複数のＪＴＬ段のうちの少なくとも２つと共に直列ループに配置された２次インダクタを含む。クロック変換器は、単一磁束量子（ＳＦＱ）パルスを伝播して、前記ＡＣクロック信号の第１の位相に応答して前記複数のＪＴＬ段のうちのそれぞれ１つをセットするとともに、前記第１の位相とは逆の位相である前記ＡＣクロック信号の第２の位相に応答して前記複数のＪＴＬ段のそれぞれ１つをリセットするように構成され得る。
他の実施形態は、ＪＴＬシステムにおいてＳＦＱパルスを伝播する方法を含む。方法は、バイアス変換器の１次インダクタにＤＣバイアス電流を供給することにより２次インダクタを介してバイアス信号を誘起することを含む。また、方法は、少なくとも１つのクロック変換器の各々の１次インダクタにＡＣクロック信号を供給することを含む。前記少なくとも１つのクロック変換器の各々は、前記バイアス変換器に関連付けられた前記２次インダクタと直列に配置されて前記ＪＴＬシステムの複数のＪＴＬ段のうちの少なくとも２つと共に少なくとも１つの直列ループを形成する２次インダクタを含む。また、方法は、前記ＪＴＬシステムの入力にユニポーラＳＦＱパルスを供給することを含む。各ユニポーラＳＦＱパルスが前記バイアス信号と前記ＡＣクロック信号とに基づいて前記複数のＪＴＬ段を介して伝播されることにより、前記少なくとも１つの直列ループ内の前記複数のＪＴＬ段のうちの１つがセットされるとともに、前記少なくとも１つの直列ループ内の前記複数のＪＴＬ段のうちの連続した他の１つが同時にリセットされる。
他の実施形態は、第１のＪＴＬ段、第２のＪＴＬ段、第３のＪＴＬ段、および第４のＪＴＬ段を備えるＪＴＬシステムを含む。前記第１のＪＴＬ段は、少なくとも１つの第１のクロック変換器を介して制御される。前記少なくとも１つの第１のクロック変換器は、ＡＣクロック信号の同相成分を搬送するそれぞれ少なくとも１つの１次インダクタと、前記第１のＪＴＬ段と共に第１の直列ループに配置されたそれぞれ少なくとも１つの２次インダクタとを含む。前記第１のＪＴＬ段は、ＳＦＱパルスが前記同相成分の第１の位相で前記第１のＪＴＬ段を伝播することに応答してセットされ得るとともに、前記ＳＦＱパルスが前記第１の位相とは逆の位相である前記同相成分の第２の位相で前記第３のＪＴＬ段を伝播することに応答してリセットされ得る。前記第２のＪＴＬ段は、前記第１のＪＴＬ段と直列に配置される。前記第２のＪＴＬ段は、少なくとも１つの第２のクロック変換器を介して制御され得る。前記少なくとも１つの第２のクロック変換器は、前記ＡＣクロック信号の直交位相成分を搬送するそれぞれ少なくとも１つの１次インダクタと、前記第２のＪＴＬ段と共に第２の直列ループに配置されたそれぞれ少なくとも１つの２次インダクタとを含む。前記第２のＪＴＬ段は、前記ＳＦＱパルスが前記直交位相成分の第１の位相で前記第２のＪＴＬ段を伝播することに応答してセットされ得るとともに、前記ＳＦＱパルスが前記第１の位相とは逆の位相である前記直交位相成分の第２の位相で前記第４のＪＴＬ段を伝播することに応答してリセットされ得る。前記第３のＪＴＬ段は、前記第２のＪＴＬ段と直列に配置される。前記第３のＪＴＬ段は、前記第１の直列ループ内に配置されて前記第１のクロック変換器を介して制御され得る。前記第３のＪＴＬ段は、前記ＳＦＱパルスが前記同相成分の第２の位相で前記第３のＪＴＬ段を伝播することに応答してセットされ得るとともに、前記ＳＦＱパルスが前記同相成分の第１の位相で前記第１のＪＴＬ段を伝播することに応答してリセットされ得る。前記第４のＪＴＬ段は、前記第３のＪＴＬ段と直列に配置される。前記第４のＪＴＬ段は、前記第２の直列ループ内に配置されて前記第２のクロック変換器を介して制御され得る。前記第４のＪＴＬ段は、前記ＳＦＱパルスが前記直交位相成分の第２の位相で前記第４のＪＴＬ段を伝播することに応答してセットされ得るとともに、前記ＳＦＱパルスが前記直交位相成分の第１の位相で前記第２のＪＴＬ段を伝播することに応答してリセットされ得る。
ＪＴＬシステムの一例を示す図。 ＪＴＬ回路の一例を示す図。 タイミングチャートの一例を示す図。 ＪＴＬ回路における磁束の一例を示す図。 ＪＴＬ回路における磁束の他の例を示す図。 ＪＴＬ回路における磁束の別の例を示す図。 ＪＴＬ回路における磁束のさらに別の例を示す図。 磁束シャトルシステムの一例を示す図。 ＪＴＬシステムにおいてユニポーラＳＦＱパルスを伝播する方法の一例を示す図。
本発明は、概してコンピュータシステムに関し、具体的には、ジョセフソン伝送路（ＪＴＬ）システムに関する。ＪＴＬシステムは複数のＪＴＬ段（stage）を含み得る。複数のＪＴＬ段は各々、各段が一対のジョセフソン接合とインダクタとを含み得るような超伝導量子干渉デバイス（ＳＱＵＩＤ：superconducting quantum interference device）として構成され得る。また、ＪＴＬシステムは、少なくとも１つのクロック変換器と、少なくとも１つのバイアス変換器とを含み得る。クロック変換器の１つが各ＪＴＬ段に関連付けられている。バイアス変換器は、ＤＣバイアス電流を伝送する１次インダクタを含み得る。１次インダクタは、ＤＣバイアス電流を伝送することで２次インダクタ上にバイアス信号を誘起させる。クロック変換器は、１次インダクタにＡＣクロック信号を伝播させることで２次インダクタ上にＡＣクロック信号を誘起することができる。クロック変換器の２次インダクタとバイアス変換器の２次インダクタは、それぞれのＪＴＬ段と共に直列ループで配置され得る。したがって、ＡＣクロック信号の第１の位相において、複数のＪＴＬ段のうちの所与の１つを含む直列ループは、単一磁束量子（ＳＦＱ：single flux quantum）パルスが各ＪＴＬ段から次のＪＴＬ段に伝播することに応答して、第１の磁束状態と第２の磁束状態のうちの一方に切り替えることができる。また、第１の位相とは逆の位相であるＡＣクロック信号の第２の位相において、そのＪＴＬ段を含む直列ループは、ＳＦＱパルスがそれぞれのＪＴＬ段の直列ループに結合された他のＪＴＬ段に伝播することに基づいて、第１の磁束状態と第２の磁束状態のうちの他方に切り替えることができ、これにより、負のＳＦＱパルスがない場合にもリセットすることができる。したがって、ＪＴＬシステムは、負のＳＦＱパルスを供給することなく複数のＪＴＬ段の自己リセットをもたらすことができ、これにより、ユニポーラＳＦＱパルスストリームを伝播することができる。
一例として、ＡＣクロック信号は、同相成分と直交位相成分（例えば、互いに９０度で位相がずれている）を含む直交信号として構成され得る。複数のＪＴＬ段は、第１のＪＴＬ段、第２のＪＴＬ段、第３のＪＴＬ段、および第４のＪＴＬ段として配置され得る。第１のＪＴＬ段、第２のＪＴＬ段、第３のＪＴＬ段、および第４のＪＴＬ段は順に配置されている。第１および第３のＪＴＬ段は、同相成分に関連付けられたそれぞれ第１および第３のクロック変換器の２次インダクタと共に第１の直列ループに配置され得る。同様に、第２および第４のＪＴＬ段は、直交位相成分に関連付けられたそれぞれ第２および第４のクロック変換器の２次インダクタと共に第２の直列ループに配置され得る。したがって、第１のＪＴＬ段および第２のＪＴＬ段を含むそれぞれの直列ループは、ＡＣクロック信号のそれぞれ同相成分および直交位相成分の第１の位相に応答して、第１のクロック変換器および第２のクロック変換器とそれぞれのＪＴＬ段を介したＳＦＱパルスの伝播とを通じて第１の磁束状態から第２の磁束状態にセットされるとともに、ＡＣクロック信号のそれぞれ同相成分および直交位相成分の第２の位相に応答して第２の磁束状態から第１の磁束状態にリセットされる。同様に、第３のＪＴＬ段および第４のＪＴＬ段を含むそれぞれの直列ループは、ＡＣクロック信号のそれぞれ同相成分および直交位相成分の第２の位相に応答して、第３のクロック変換器および第４のクロック変換器とそれぞれのＪＴＬ段を介したＳＦＱパルスの伝播とを通じて第２の磁束状態から第１の磁束状態にセットされるとともに、ＡＣクロック信号のそれぞれ同相成分および直交位相成分の第１の位相に応答して第１の磁束状態から第２の磁束状態にリセットされる。
本明細書に記載される第１の磁束状態とは、バイアス変換器の２次インダクタと２つのＪＴＬ段（例えば、本明細書に記載される第１および第３のＪＴＬ段または第２および第４のＪＴＬ段）とを含むループが＋Φ０／２の磁束を有し、これによりループ内の永久電流がループ内の複数のＪＴＬ段のうちの１つのジョセフソン接合からループ内の他のＪＴＬ段のジョセフソン接合に向かって流れることを指す。また、本明細書に記載される第２の磁束状態とは、その同じループが−Φ０／２の磁束を有し、これによりループ内の永久電流が第１の磁束状態に対して逆の方向に流れる、すなわち（第１の磁束状態に対して）一つのＪＴＬ段のジョセフソン接合から他のＪＴＬ段のジョセフソン接合に向かって流れることを指す。本明細書では、それぞれのバイアス変換器の２次インダクタにおける永久ＤＣ電流がそれぞれのＪＴＬ段のジョセフソン接合に向かって流れるときに、ＪＴＬ段が「リセット」されると言う。また、それぞれのバイアス変換器の２次インダクタにおける永久電流がそれぞれのＪＴＬ段のジョセフソン接合から流れるときに、ＪＴＬ段が「セット」されると言う。このため、所与の磁束状態において、所与のループ内の１つのＪＴＬ段はセット状態にあり、他のＪＴＬ段はリセット状態にある。したがって、ループの１つのＪＴＬ段を伝播するＳＦＱが、それぞれ１つのＪＴＬ段をセットすると、第２の磁束状態への遷移を生じさせるとともに、そのループの他のＪＴＬ段のリセットを生じさせる。
図１は、ＪＴＬシステム１０の一例を示す。ＪＴＬシステム１０は、回路デバイス間などでＳＦＱパルスを伝播する種々の量子および／または古典的回路システムのいずれかで実施され得る。本明細書に記載されるように、ＪＴＬシステム１０は、ユニポーラ符号化ＳＦＱパルスを伝播するように実装可能であり、逆量子論理（ＲＱＬ）コンピューティングシステムで通常必要とされる負のＳＦＱパルスを必要としない。また、本明細書に記載されるように、ＳＦＱパルス（例えば、ユニポーラ符号化ＳＦＱパルス）に関して「伝播」という用語は、ＪＴＬシステム１０の所与の段のジョセフソン接合のトリガを介してＳＦＱパルスが生成されることであって、バイアス電圧と（例えば、クロック信号ＣＬＫを介して）組み合わせられたＳＦＱパルスの電圧によってＪＴＬシステム１０内の次段のジョセフソン接合に別のＳＦＱパルスが発生する等のようにＳＦＱパルスが生成されることを指す。一例として、ＪＴＬシステム１０は、高速単一磁束量子（ＲＳＦＱ）論理システムまたはＲＳＦＱとＲＱＬとを組み合わせたシステムで実施され得る。
ＪＴＬシステム１０は複数のＪＴＬ段１２を含み、各ＪＴＬ段１２はＡＣクロック信号ＣＬＫの所与の位相と関連付けられ得る。一例として、ＡＣクロック信号ＣＬＫは、同相成分と直交位相成分とを含むような直交クロック信号とすることができる。各ＪＴＬ段１２は、例えば、ＳＱＵＩＤとして構成され得る。したがって、各ＪＴＬ段１２は、一対のジョセフソン接合とインダクタとを含み得る。また、ＪＴＬシステム１０は、各クロック変換器１４がＪＴＬ段１２のそれぞれ１つに関連付けられ得るように、少なくとも１つのクロック変換器１４を含み得る。一例として、クロック変換器１４は、ＡＣクロック信号を１次インダクタに伝播して、クロック変換器１４の２次インダクタにＡＣクロック信号を誘起することができる。クロック変換器１４の２次インダクタは、それぞれのＪＴＬ段１２と共に直列ループに配置され得る。また、ＤＣ磁束バイアス信号ＢＩＡＳをＪＴＬシステム１０に供給してＪＴＬ段１２に磁束バイアスを供給することで、本明細書に記載される直列ループの磁束状態の切り替えを容易にすることができる。
図１の例において、ＪＴＬシステム１０は、信号ＰＬＳＩＮとして示されるＳＦＱパルスを入力で受信する。信号ＰＬＳＩＮは、本明細書で詳細に説明されるように、ＳＦＱパルスのユニポーラ符号化シーケンスとして供給することが可能であり、負のＳＦＱパルス（１６で示されるようなパルス）がないものとすることができる。ＪＴＬ段１２に対するクロック変換器１４の配置に基づいて、ＡＣクロック信号の第１の位相で、一対のＪＴＬ段１２を含む直列ループは、信号ＰＬＳＩＮのＳＦＱパルスに応答して第１の磁束状態と第２の磁束状態とのうちの一方に切り替えることにより、ＪＴＬシステム１０のそれぞれのＪＴＬ段１２から次段のＪＴＬ段１２にＳＦＱパルスを伝播することができる。また、第１の位相とは逆の位相である（例えば、位相が１８０°ずれている）ＡＣクロック信号の第２の位相で、一対のＪＴＬ段１２を含む直列ループは、信号ＰＬＳＩＮのＳＦＱパルスがＪＴＬ段１２のそれぞれ１つを伝播することに基づいて、第１の磁束状態と第２の磁束状態とのうちの他方に切り替えることにより、負のＳＦＱパルスがなくてもリセットすることができる。したがって、ＪＴＬシステム１０は、負のＳＦＱパルスを供給することなくＪＴＬ段１２の自己リセットをもたらすことができ、これにより、ユニポーラＳＦＱパルスストリームを伝播することができる。
図２は、ＪＴＬ回路５０の一例を示す。ＪＴＬ回路５０は、図１の例におけるＪＴＬシステム１０に対応し得る。したがって、ＪＴＬ回路５０は、ユニポーラＳＦＱパルスのシーケンスを伝播するように構成され得る。ＪＴＬ回路５０は、第１のＪＴＬ段５２と、第２のＪＴＬ段５４と、第３のＪＴＬ段５６と、第４のＪＴＬ段５８とを含む。ＪＴＬ段５２，５４，５６，５８は互いに直列に連続して配置されてユニポーラＳＦＱパルスのシーケンスとして供給可能な信号ＰＬＳＩＮを伝播する。図２の例において、ＡＣクロック信号は、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱを含む直交信号として示されている。したがって、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱは、まとめて、例えばＲＱＬ回路用に実施可能なＡＣクロック信号に対応し得る。
各ＪＴＬ段５２，５４，５６，５８は互いに実質的に同様に構成され、各々ＳＱＵＩＤとして配置される。第１のＪＴＬ段５２は、第１のジョセフソン接合Ｊ１＿１と、第２のジョセフソン接合Ｊ２＿１と、インダクタＬＸ＿１と、インダクタＬＹ＿１とを含む。第２のＪＴＬ段５４は、第１のジョセフソン接合Ｊ１＿２と、第２のジョセフソン接合Ｊ２＿２と、インダクタＬＸ＿２と、インダクタＬＹ＿２とを含む。第３のＪＴＬ段５６は、第１のジョセフソン接合Ｊ１＿３と、第２のジョセフソン接合Ｊ２＿３と、インダクタＬＸ＿３と、インダクタＬＹ＿３とを含む。第４のＪＴＬ段５８は、第１のジョセフソン接合Ｊ１＿４と、第２のジョセフソン接合Ｊ２＿４と、インダクタＬＸ＿４と、インダクタＬＹ＿４とを含む。第１のＪＴＬ段５２は、インダクタＬＩ＿１を介して入力信号ＰＬＳＩＮを受け取り、インダクタＬＩ＿２によって第２のＪＴＬ段５４から分離される。第２のＪＴＬ段５４と第３のＪＴＬ段５６は、インダクタＬＩ＿３によって分離され、第３のＪＴＬ段５６と第４のＪＴＬ段５８は、インダクタＬＩ＿４によって分離される。第４のＪＴＬ段５８の後、ＪＴＬ回路５０はＳＦＱパルスを出力信号ＰＬＳＯＵＴとして出力することができる。
また、ＪＴＬ回路５０は、各ＪＴＬ段５２，５４，５６，５８に関連付けられた複数のクロック変換器を含む。図２の例において、複数のクロック変換器は、第１のＪＴＬ段５２に関連付けられた第１のクロック変換器Ｔ１と、第２のＪＴＬ段５４に関連付けられた第２のクロック変換器Ｔ２と、第３のＪＴＬ段５６に関連付けられた第３のクロック変換器Ｔ３と、第４のＪＴＬ段５８に関連付けられた第４のクロック変換器Ｔ４とを含む。さらに、ＪＴＬ回路５０は、第１および第３のＪＴＬ段５２，５６に関連付けられた第１のバイアス変換器ＴＢ１と、第２および第４のＪＴＬ段５４，５８に関連付けられた第２のバイアス変換器ＴＢ２とを含む。
クロック変換器Ｔ１，Ｔ３は、それぞれ同相成分ＣＬＫＩが流れる１次インダクタＬ１＿１，Ｌ１＿３を含み、クロック変換器Ｔ２，Ｔ４は、それぞれ直交位相成分ＣＬＫＱが流れる１次インダクタＬ１＿２，Ｌ１＿４を含む。また、バイアス変換器ＴＢ１，ＴＢ２は、ＤＣバイアス信号ＢＩＡＳが流れる１次インダクタＬＢ＿１，ＬＢ＿３を含む。クロック変換器Ｔ１は、インダクタＬＸ＿１，ＬＹ＿１間に結合された２次インダクタＬ２＿１を介して第１のＪＴＬ段５２への同相成分ＣＬＫＩの誘導結合をもたらす。同様に、クロック変換器Ｔ３は、インダクタＬＸ＿３，ＬＹ＿３間に結合された２次インダクタＬ２＿３を介して第３のＪＴＬ段５６への同相成分ＣＬＫＩの誘導結合をもたらす。図２の例において、バイアス変換器ＴＢ１は、２次インダクタＬ２＿１，Ｌ２＿３と直列に配置されて、第１および第３のＪＴＬ段５２，５６間に直列ループを形成する２次インダクタＬＢ＿２を含む。同様にして、クロック変換器Ｔ２は、インダクタＬＸ＿２，ＬＹ＿２間に結合された２次インダクタＬ２＿２を介して第２のＪＴＬ段５４への直交位相成分ＣＬＫＱの誘導結合をもたらす。同様に、クロック変換器Ｔ４は、インダクタＬＸ＿４，ＬＹ＿４間に結合された２次インダクタＬ２＿４を介して第４のＪＴＬ段５８への直交位相成分ＣＬＫＱの誘導結合をもたらす。図２の例において、バイアス変換器ＴＢ２は、２次インダクタＬ２＿２，Ｌ２＿４と直列に配置されて、第２および第４のＪＴＬ段５４，５８間に直列ループを形成する２次インダクタＬＢ＿４を含む。
それぞれのＪＴＬ段５２，５４，５６，５８に対するクロック変換器Ｔ１，Ｔ２，Ｔ３，Ｔ４の配置に基づいて、ＪＴＬ段５２，５４，５６，５８を含む直列ループの磁束状態を同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱの各位相および各逆位相で順次切り替えることができる。一例として、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱの各々は、正のピークに対応する第１の位相（例えば、それぞれの周期の前半）と、第１の位相とは逆の位相であり、負のピークに対応する第２の位相（例えば、それぞれの周期の後半）とを含む。したがって、図３〜７の例でさらに詳細に説明するように、クロック変換器Ｔ１，Ｔ２，Ｔ３，Ｔ４の２次インダクタＬ２＿１，Ｌ２＿２，Ｌ２＿３，Ｌ２＿４は、それぞれ同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱの各９０°間隔で電流を順次供給することにより、各ＪＴＬ段５２，５４，５６，５８を介したＳＦＱパルスの伝播に応答して、ＪＴＬ段５２，５４，５６，５８を含む直列ループの磁束状態を順次切り替えることができる。したがって、ＪＴＬ回路５０は、バイアス変換器ＴＢ１，ＴＢ２の２次インダクタＬＢ＿２，ＬＢ＿４の磁束状態、すなわち、ＪＴＬ段５２，５４，５６，５８を含む直列ループの磁束状態を、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱの交互に変化する第１の位相と第２の位相とをそれぞれ通じて追跡し、ＪＴＬ回路５０を介してＳＦＱパルスをＪＴＬ段５２，５４，５６，５８のうちの１つに伝播することにより、ＪＴＬ段５２，５４，５６，５８のそれぞれの対の磁束状態をセットすると同時に、同じ直列ループ内におけるＪＴＬ段５２，５４，５６，５８の他の対の磁束状態をリセットすることができる。
図３〜図７は、ＡＣクロック信号ＣＬＫの異なる各位相での図２の例のＪＴＬ回路５０における磁束の例示的な図を示す。本明細書でより詳細に説明するように、図３は、ＪＴＬ回路５０の初期磁束状態の例示的な図１００を示す。図４は、同相成分ＣＬＫＩの第１の位相でのＪＴＬ回路５０の磁束の例示的な図１０２を示し、図５は、直交位相成分ＣＬＫＱの第１の位相でのＪＴＬ回路５０の磁束の例示的な図１０４を示す。同様に、図６は、同相成分ＣＬＫＩの第２の位相でのＪＴＬ回路５０の磁束の例示的な図１０６を示し、図７は、直交位相成分ＣＬＫＱの第２の位相でのＪＴＬ回路５０の磁束の例示的な図１０８を示す。
図１００，１０２，１０４，１０６，１０８は、説明文１０１に示されるように、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱとして示される、時間に応じたＡＣクロック信号ＣＬＫの波形を含む。同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱは各々、ほぼゼロを中心とした振幅を有する正弦波信号として示される。図３〜７の例における同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱは、図２の例における同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱに対応し得る。ＪＴＬ回路５０は、図３〜７の例では簡略化して示されており、クロック変換器Ｔ１，Ｔ２，Ｔ３，Ｔ４や、バイアス変換器ＴＢ１，ＴＢ２は省略されており、また、ＪＴＬ段５２，５４，５６，５８内部のインダクタや、ＪＴＬ段５２，５４，５６，５８間のインダクタも省略されている。このため、これらの図は、第１および第３のＪＴＬ段５２，５６に関連付けられた第１の直列ループ１１０と、第２および第４のＪＴＬ段５４，５８に関連付けられた第２の直列ループ１１２のみを示している。以下の説明では、図２〜７の例を参照する。
一例として、信号ＰＬＳＩＮは、ほぼ時刻ｔ０において、インダクタＬＩ＿１にＳＦＱパルスを供給する。ほぼ時刻ｔ０において、第１のＪＴＬ段５２と、２次インダクタＬ２＿１，ＬＢ＿２，Ｌ２＿３と、第３のＪＴＬ段５６とによって形成される第１の直列ループ１１０は、図３の例において図１００に示されるように、＋Φ０／２の第１の磁束状態（例えば、磁束）を有する。磁束状態＋Φ０／２は、ＤＣ磁束変換器ＴＢ１を介して２次インダクタＬＢ＿２に誘起されるＤＣ磁束バイアスに基づいている。時刻ｔ０において、同相成分ＣＬＫＩの正の部分が始まり、時刻ｔ１（図４）において、同相成分ＣＬＫＩの第１の位相（例えば、正のピーク）が生じる。したがって、同相成分ＣＬＫＩは、第１の方向において２次インダクタＬ２＿１，Ｌ２＿３を介してクロック電流を誘起し始め、第１のＪＴＬ段５２のジョセフソン接合Ｊ１＿１，Ｊ２＿１に向かって、それぞれ１次インダクタＬ１＿１，Ｌ１＿３との誘導結合に基づいた電流が流れる。時間ｔ１の直前の時点において、誘起されたクロック電流は、（例えば、２次インダクタＬＢ＿２を介して供給されるＤＣバイアス電流ＢＩＡＳによって）誘起されたバイアス信号および図４の例における図１０２において１１４で示されるＳＦＱパルスと組み合わせられる。このため、ジョセフソン接合Ｊ１＿１，Ｊ２＿１の臨界電流が結合電流だけ上回ってジョセフソン接合Ｊ１＿１，Ｊ２＿１がトリガされ、これによりインダクタＬＩ＿２を介して第２のＪＴＬ段５４にＳＦＱパルスが伝播し、第１の直列ループ１１０の磁束状態が第１の磁束状態＋Φ０／２から第２の磁束状態−Φ０／２に切り替えられる。さらには、本明細書で詳細に説明するように、第１の直列ループ１１０の磁束状態が第１の磁束状態＋Φ０／２から第２の磁束状態−Φ０／２に切り替わることにより、第３のＪＴＬ段５６がリセットされる。
ほぼ時刻ｔ１において、第２のＪＴＬ段５４と、２次インダクタＬ２＿２，ＬＢ＿４，Ｌ２＿４と、第４のＪＴＬ段５８とによって形成される第２の直列ループ１１２は、図４の例において図１０２に示されるように、ＤＣ磁束変換器ＴＢ２を介して２次インダクタＬＢ＿４に誘起されるＤＣ磁束バイアスに基づいて、＋Φ０／２の第１の磁束状態（例えば、磁束）を有する。時刻ｔ１において、直交位相成分ＣＬＫＱの正の部分が始まり、時刻ｔ２（図５）において、直交位相成分ＣＬＫＱの第１の位相（例えば、正のピーク）が生じる。したがって、直交位相成分ＣＬＫＱは、第１の方向において２次インダクタＬ２＿２，Ｌ２＿４を介してクロック電流を誘起し始め、第２のＪＴＬ段５４のジョセフソン接合Ｊ１＿２，Ｊ２＿２に向かって、それぞれ１次インダクタＬ１＿２，Ｌ１＿４との誘導結合に基づいた電流が流れる。時刻ｔ２の直前の時点において、誘起されたクロック電流は、（例えば、２次インダクタＬＢ＿４を介して供給されるＤＣバイアス電流ＢＩＡＳによって）誘起されたバイアス信号およびＳＦＱパルスと組み合わせられる。このため、ジョセフソン接合Ｊ１＿２，Ｊ２＿２の臨界電流が結合電流だけ上回ってジョセフソン接合Ｊ１＿２，Ｊ２＿２がトリガされ、これにより図５の例における図１０４において１１６で示されるＳＦＱパルスがインダクタＬ１＿３を介して第３のＪＴＬ段５６に伝播し、第２の直列ループ１１２の磁束状態が第１の磁束状態＋Φ０／２から第２の磁束状態−Φ０／２に切り替えられる。さらには、本明細書で詳細に説明するように、第２の直列ループ１１２の磁束状態が第１の磁束状態＋Φ０／２から第２の磁束状態−Φ０／２に切り替わることにより、第４のＪＴＬ段５８がリセットされる。
ほぼ時刻ｔ２において、第１の直列ループ１１０は、ＤＣ磁束変換器ＴＢ１を介して２次インダクタＬＢ＿２に誘起されたＤＣ磁束バイアスと、第１のＪＴＬ段５２を伝播したＳＦＱとに基づいて、図５の例において図１０４に示されるように、−Φ０／２の第２の磁束状態を有する。時刻ｔ２において、同相成分ＣＬＫＩの負の部分が始まり、時刻ｔ３（図６）において、同相成分ＣＬＫＩの第２の位相（例えば、負のピーク）が生じる。したがって、同相成分ＣＬＫＩは、第２の方向において２次インダクタＬ２＿１，Ｌ２＿３を介してクロック電流を誘起し始め、第３のＪＴＬ段５６のジョセフソン接合Ｊ１＿３，Ｊ２＿３に向かって、それぞれ１次インダクタＬ１＿１，Ｌ１＿３との誘導結合に基づいた電流が流れる。時刻ｔ３の直前の時点において、誘起されたクロック電流は、（例えば、２次インダクタＬＢ＿２を介して供給されるＤＣバイアス電流ＢＩＡＳによって）誘起されたバイアス信号およびＳＦＱパルスと組み合わせられる。このため、ジョセフソン接合Ｊ１＿３，Ｊ２＿３の臨界電流が結合電流だけ上回ってジョセフソン接合Ｊ１＿３，Ｊ２＿３がトリガされ、これにより図６の例における図１０６において１１８で示されるＳＦＱパルスがインダクタＬＩ＿４を介して第４のＪＴＬ段５８に伝播し、第１の直列ループ１１０の磁束状態が第２の磁束状態−Φ０／２から第１の磁束状態＋Φ０／２に切り替えられる。
さらには、第１直列ループ１１０の磁束状態が第２の磁束状態−Φ０／２から第１の磁束状態＋Φ０／２に切り替わるため、第１のＪＴＬ段５２は負のＳＦＱパルスがなくてもリセットされる。言い換えれば、誘導エネルギーを放電して誘導バイアスループの双安定磁束状態をリセットするために負のＳＦＱパルスを必要とする典型的なＲＱＬ回路システムとは異なり、ＪＴＬ回路５０はＪＴＬ段５２，５４，５６，５８に対して自己リセットを行う。このため、ＪＴＬ回路５０は、入力信号ＰＬＳＩＮをユニポーラＳＦＱパルスのシーケンスとして伝播することができ、これにより、ＪＴＬ段５２，５４，５６，５８によって形成されたそれぞれのＪＴＬに沿ってＳＦＱパルスを伝播する際にそれぞれのＪＴＬ段５２，５４，５６，５８をリセットするための負のＳＦＱパルスを必要としない。第３のＪＴＬ段５６は、図４の例の図１０２に示されるように、時刻ｔ１において同様にリセットされる。このとき、第３のＪＴＬ段５６は、第１のＪＴＬ段５２がセットされるのと実質的に同時に、ほぼ時間ｔ１でリセットされる。
ほぼ時刻ｔ３において、第２の直列ループ１１２は、図６の例において図１０６で示されるように、−Φ０／２の第２の磁束状態を有する。時間ｔ３において、直交位相成分ＣＬＫＱの負の部分が始まり、時刻ｔ４（図７）において、直交位相成分ＣＬＫＱの第２の位相が生じる。したがって、直交位相成分ＣＬＫＱは、第２の方向において２次インダクタＬ２＿２，Ｌ２＿４を介してクロック電流を誘起し始め、第４のＪＴＬ段５８のジョセフソン接合Ｊ１＿４，Ｊ２＿４に向かって、それぞれ１次インダクタＬ１＿２，Ｌ１＿４との誘導結合に基づいた電流が流れる。時刻ｔ４の直前の時点において、誘起されたクロック電流は、（例えば、２次インダクタＬＢ＿４を介して供給されるＤＣバイアス電流ＢＩＡＳによって）誘起されたバイアス信号およびＳＦＱパルスと組み合わせられる。このため、ジョセフソン接合Ｊ１＿４，Ｊ２＿４の臨界電流が結合電流だけ上回ってジョセフソン接合Ｊ１＿４，Ｊ２＿４がトリガされ、これにより図７の例における図１０８において１２６で示されるＳＦＱパルスが出力信号ＰＬＳＯＵＴとして伝播し、第２の直列ループ１１２の磁束状態が第２の磁束状態−Φ０／２から第１の磁束状態＋Φ０／２に切り替えられる。
さらには、第２の直列ループ１１２の磁束状態が第２の磁束状態−Φ０／２から第１の磁束状態＋Φ０／２に切り替わるため、第２のＪＴＬ段５４は負のＳＦＱパルスがなくてもリセットされる。第４のＪＴＬ段５８は、図５の例の図１０４で示されるように、第２のＪＴＬ段５４がセットされるのと実質的に同時に、時刻ｔ２において同様にリセットされる。
したがって、図２〜７の例は、入力信号ＰＬＳＩＮをユニポーラＳＦＱパルスのシーケンスとして伝播可能なＪＴＬ回路５０を示しており、このＪＴＬ回路５０は、それぞれＪＴＬ段５２，５４，５６，５８を含む直列ループ１５８，１６０の磁束状態を操作することに基づいて、負のＳＦＱパルスを使用することなく、ＪＴＬ段５２，５４，５６，５８を自己リセットすることができる。なお、ＪＴＬ回路５０は図２〜７の例に限定されない。例えば、直列ループ１５８に対する変換器Ｔ１，ＴＢ１，Ｔ３の直列順序や、直列ループ１６０に対する変換器Ｔ２，ＴＢ２，Ｔ４の直列順序は、図２の例に示されたものに限定されず、任意の等価的な直列順序であってもよい。さらには、変換器Ｔ１，Ｔ３および変換器Ｔ２，Ｔ４は、ほぼ等しい相互インダクタンスを有する個別の変換器として示されているが、個別の変換器Ｔ１，Ｔ３および／または個別の変換器Ｔ２，Ｔ４に代えて、等価的な単一の変換器を用いてもよく、この場合、単一の変換器は、個別の変換器Ｔ１，Ｔ３および／または個別の変換器Ｔ２，Ｔ４のほぼ２倍の相互インダクタンスを有する。さらに、ＪＴＬ回路５０は、複数のＪＴＬ部分を直列に組み合わせることによりＡＣクロック信号ＣＬＫの複数の期間にわたって延びるＪＴＬを提供できるような、単一のＪＴＬ部分としてもよい。したがって、ＪＴＬ回路５０は、種々の方法で構成することができる。
図８は、磁束シャトルシステム２００の一例を示す。磁束シャトルシステム２００は、ＡＣ入力信号（例えば、ＡＣクロック信号ＣＬＫ）をＤＣ出力信号に変換するように構成されたジョセフソンＡＣ／ＤＣコンバータに相当し得る。磁束シャトルシステム２００は、第１のループ段２０２と、第２のループ段２０４と、第３のループ段２０６と、第４のループ段２０８とを含む。ループ段２０２，２０４，２０６，２０８は、図２の例におけるＪＴＬ段５２，５４，５６，５８と実質的に同様に構成されており、図８の例においてはＳＱＵＩＤとして示されている。ループ段２０２，２０４，２０６，２０８は互いに直列に連続して配置され、ループ段２０８が初期化システム２１０を介してループ段２０２に直列に結合されるようにループ状に配置されている。初期化システム２１０は、本明細書で詳細に説明するように、ＳＦＱパルスを磁束シャトルシステム２００に導入してループ段２０２，２０４，２０６，２０８に順番に伝播するための種々の構成のうちのいずれかとすることができる。図８の例において、ＡＣクロック信号は、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱを含む直交信号として示されている。したがって、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱは、まとめて、ＲＱＬ回路用に実施可能なＡＣクロック信号に対応し得る。
各ループ段２０２，２０４，２０６，２０８は互いに実質的に同様に構成され、各々ＳＱＵＩＤとして配置される。第１のループ段２０２は、第１のジョセフソン接合Ｊ１＿１と、第２のジョセフソン接合Ｊ２＿１と、インダクタＬＸ＿１と、インダクタＬＹ＿１とを含む。第２のループ段２０４は、第１のジョセフソン接合Ｊ１＿２と、第２のジョセフソン接合Ｊ２＿２と、インダクタＬＸ＿２と、インダクタＬＹ＿２とを含む。第３のループ段２０６は、第１のジョセフソン接合Ｊ１＿３と、第２のジョセフソン接合Ｊ２＿３と、インダクタＬＸ＿３と、インダクタＬＹ＿３とを含む。第４のループ段２０８は、第１のジョセフソン接合Ｊ１＿４と、第２のジョセフソン接合Ｊ２＿４と、インダクタＬＸ＿４と、インダクタＬＹ＿４とを含む。第１のループ段２０２は、初期化システム２１０または第４のループ段２０８からインダクタＬＩ＿１を介してＳＦＱパルスを受信し、インダクタＬＩ＿２によって第２のループ段２０４から分離される。第２のループ段２０４と第３のループ段２０６は、インダクタＬＩ＿３によって分離され、第３のループ段２０６と第４のループ段２０８は、インダクタＬＩ＿４によって分離される。第４のループ段２０８の後、磁束シャトルシステム２００は、第１のループ段２０２にＳＦＱパルスを戻すように出力することができる。したがって、初期化システム２１０で生成されたＳＦＱパルスは、ループ段２０２，２０４，２０６，２０８によって形成されるループ内において、磁束シャトルシステム２００を循環させることができる。
また、磁束シャトルシステム２００は、各ループ段２０２，２０４，２０６，２０８に関連付けられた複数のクロック変換器を含む。図８の例において、複数のクロック変換器は、第１のループ段２０２に関連付けられた第１のクロック変換器Ｔ１と、第２のループ段２０４に関連付けられた第２のクロック変換器Ｔ２と、第３のループ段２０６に関連付けられた第３のクロック変換器Ｔ３と、第４のループ段２０８に関連付けられた第４のクロック変換器Ｔ４とを含む。さらに、磁束シャトルシステム２００は、第１および第３のループ段２０２，２０６に関連付けられた第１のバイアス変換器ＴＢ１および第２のバイアス変換器ＴＢ２と、第２および第４のループ段２０４，２０８に関連付けられた第３のバイアス変換器ＴＢ３および第４のバイアス変換器ＴＢ４とを含む。
クロック変換器Ｔ１，Ｔ３は、それぞれ同相成分ＣＬＫＩが流れる１次インダクタＬ１＿１，Ｌ１＿３を含み、クロック変換器Ｔ２，Ｔ４は、それぞれ直交位相成分ＣＬＫＱが流れる１次インダクタＬ１＿２，Ｌ１＿４を含む。また、バイアス変換器ＴＢ１，ＴＢ２，ＴＢ３，ＴＢ４は、ＤＣバイアス信号ＢＩＡＳが流れる１次インダクタＬＢ＿１，ＬＢ＿３，ＬＢ＿５，ＬＢ＿７を含む。クロック変換器Ｔ１は、インダクタＬＸ＿１，ＬＹ＿１間に結合された２次インダクタＬ２＿１を介して第１のループ段２０２への同相成分ＣＬＫＩの誘導結合をもたらす。同様に、クロック変換器Ｔ３は、インダクタＬＸ＿３，ＬＹ＿３間に結合された２次インダクタＬ２＿３を介して第３のループ段２０６への同相成分ＣＬＫＩの誘導結合をもたらす。図８の例において、バイアス変換器ＴＢ１，ＴＢ２は、互いに直列に配置された２次インダクタＬＢ＿２，ＬＢ＿４をそれぞれ含み、２次インダクタＬ２＿１，Ｌ２＿３とともに、第１のループ段２０２と第３のループ段２０６との間に第１の直列ループ２１２を形成する。同様にして、クロック変換器Ｔ２は、インダクタＬＸ＿２，ＬＹ＿２間に結合された２次インダクタＬ２＿２を介して第２のループ段２０４への直交位相成分ＣＬＫＱの誘導結合をもたらす。同様に、クロック変換器Ｔ４は、インダクタＬＸ＿４，ＬＹ＿４間に結合された２次インダクタＬ２＿４を介して第４のループ段２０８への直交位相成分ＣＬＫＱの誘導結合をもたらす。図８の例において、バイアス変換器ＴＢ３，ＴＢ４は、２次インダクタＬ２＿２，Ｌ２＿４と直列に配置された２次インダクタＬＢ＿６，ＬＢ＿８を含み、第２のループ段２０４と第４のループ段２０８との間に第２の直列ループ２１４を形成する。
図２〜７の例に関して上記説明したものと同様に、それぞれのループ段２０２，２０４，２０６，２０８に対するクロック変換器Ｔ１，Ｔ２，Ｔ３，Ｔ４の配置に基づいて、それぞれループ段２０２，２０４，２０６，２０８を含む直列ループ２１２，２１４の磁束状態を同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱの各位相および各逆位相で順次切り替えることができる。一例として、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱの各々は、正のピークに対応する第１の位相（例えば、それぞれの周期の前半）と、第１の位相とは逆の位相であり、負のピークに対応する第２の位相（例えば、それぞれの周期の後半）とを含む。したがって、磁束シャトルシステム２００は、第１直列ループ２１２内におけるバイアス変換器ＴＢ１，ＴＢ２の２次インダクタＬＢ＿２，ＬＢ＿４の磁束状態および第２の直列ループ２１４内におけるバイアス変換器ＴＢ３，ＴＢ４の２次インダクタＬＢ＿６，ＬＢ＿８の磁束状態、すなわち、それぞれループ段２０２，２０４，２０６，２０８を含む直列ループ２１２，２１４の磁束状態を、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱの交互に変化する第１の位相と第２の位相とをそれぞれ通じて追跡することができる。したがって、磁束シャトルシステム２００は、ＪＴＬ段２０２，２０４，２０６，２０８のうちの１つにＳＦＱパルスを伝播して、ＪＴＬ段２０２，２０４，２０６，２０８のうちの１つをセットすると同時に、直列ループ２１２，２１４のうち同じ直列ループ内におけるＪＴＬ段２０２，２０４，２０６，２０８の１つをリセットすることができる。
さらに、磁束シャトルシステム２００は、出力ノード２１６と第１の直列ループ２１２とを相互に接続する第１の蓄積インダクタＬＳ＿１と、出力ノード２１６と第２の直列ループ２１４とを相互に接続する第２の蓄積インダクタＬＳ＿２とを含む。磁束シャトルシステム２００はさらに、出力ノード２１６からの出力電流ＩＯＵＴを導く出力インダクタＬＯＵＴを含む。ループ段２０２，２０４，２０６，２０８の各々に順次伝播されるＳＦＱパルスに応答して、それぞれの蓄積インダクタＬＳ＿１，ＬＳ＿２に電流ステップが生じる。すなわち、第１および第３のループ段２０２，２０６においてそれぞれのジョセフソン接合が直列ループ２１２の磁束状態の切り替えをトリガすることに応答して、ＳＦＱパルスは蓄積インダクタＬＳ＿１に電流ステップを生じさせる。同様に、第２および第４のループ段２０４，２０８においてそれぞれのジョセフソン接合が直列ループ２１４の磁束状態の切り替えをトリガすることに応答して、ＳＦＱパルスは蓄積インダクタＬＳ＿２に電流ステップを生じさせる。その結果、出力インダクタＬＯＵＴは、蓄積インダクタＬＳ＿１，ＬＳ＿２によりもたらされる電流ステップの各々を積分して、磁束シャトルループ２００がＤＣ信号源として機能するように出力電流ＩＯＵＴを供給する。その結果、出力電流ＩＯＵＴは、同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱから変換されたＤＣ信号として、回路デバイス（例えば、メモリシステムの周辺デバイス）などに供給され得る。
したがって、図８の例は、ＳＦＱパルスを伝播してループ段２０２，２０４，２０６，２０８の自己リセットを提供可能な磁束シャトルシステム２００を示しており、この磁束シャトルシステム２００は、負のＳＦＱパルスを使用することなく、磁束シャトルシステム２００においてバイアス変換器ＴＢ１，ＴＢ２，ＴＢ３，ＴＢ４の磁束状態をリセットすることができる。なお、磁束シャトルシステム２００は、図２〜７の例に関して上記説明したものと同様に、図８の例に限定されることを意図したものではない。例えば、初期化システム２１０は、第４のＪＴＬ段２０８と第１のＪＴＬ段２０２との間に配置されることに限定されず、ＪＴＬ段２０２，２０４，２０６，２０８のうちの任意の２つの段の間に配置されてもよい。したがって、磁束シャトルシステム２００は、種々の方法で構成することができる。
上記説明した構造および機能の特徴を考慮して、本発明の種々の態様による方法は、図９を参照することでより理解され得る。説明を簡単にするために、図９の方法は、連続して実行されるものとして図示され説明されているが、本発明は図示された順序に限定されず、本発明によれば、いくつかの態様が異なる順序で生じてもよく、および／またはいくつかの態様が本明細書に説明され図示されたものとは異なる他の態様と同時に生じてもよい。さらに、本発明の一態様による方法を実施するために、全ての図示された特徴が必要とされるわけではない。
図９は、ＪＴＬシステム（例えば、ＪＴＬシステム１０）においてユニポーラＳＦＱパルスを伝播する方法２５０の一例を示す。２５２において、ＤＣバイアス電流（例えば、ＤＣバイアス電流ＢＩＡＳ）がバイアス変換器（例えば、バイアス変換器ＴＢ１，ＴＢ２）の１次インダクタ（例えば、１次インダクタＬＢ＿１，ＬＢ＿３）に供給されて、２次インダクタ（例えば、２次インダクタＬＢ＿２，ＬＢ＿４）によりバイアス信号が誘起される。２５４において、ＡＣクロック信号（例えば、ＡＣクロック信号ＣＬＫ）が少なくとも１つのクロック変換器（クロック変換器Ｔ１，Ｔ２，Ｔ３，Ｔ４）の各々の１次インダクタ（例えば、１次インダクタＬ１＿１，Ｌ１＿３および１次インダクタＬ１＿２，Ｌ１＿４）に供給される。少なくとも１つのクロック変換器は、ＪＴＬシステムの複数のＪＴＬ段（例えば、ＪＴＬ段５２，５４，５６，５８）のうちの少なくとも２つを備えるそれぞれ少なくとも１つの直列ループ内のバイアス変換器に関連付けられた２次インダクタと直列に配置された２次インダクタ（例えば、２次インダクタＬ２＿１，Ｌ２＿３および２次インダクタＬ２＿２，Ｌ２＿４）を含み得る。２５６において、ＪＴＬシステムの入力に（例えば、入力信号ＰＬＳＩＮを介して）ユニポーラＳＦＱパルスを供給し、バイアス信号とＡＣクロック信号とに基づいて複数のＪＴＬ段に各ユニポーラＳＦＱパルスを伝播することにより、少なくとも１つの直列ループ内の複数のＪＴＬ段のうちの１つをセットするとともに、少なくとも１つの直列ループ内の複数のＪＴＬ段のうちの連続した他の１つを同時にリセットする。
上記で説明したものは例示である。当然ながら、本発明を説明するために構成要素または方法のすべての考えられる組み合わせを記載することは不可能であるが、当業者であれば、本発明の多くのさらなる組み合わせや置換が可能であることを認識し得る。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような変更、修正、および変形形態を包含することが意図されている。さらには、本開示または請求項が「１つ」の要素またはその等価物に言及する場合、そのような要素の１つまたは複数を含むと解釈されるべきであり、２つ以上のそのような要素を必須とするものでも除外するものでもない。本明細書で使用される場合、要素を「含む」という用語は、その要素を含むことを意味し、その要素に限定されるものではない。「基づく」という用語は、少なくとも部分的に基づくことを意味する。
本開示は以下の実施形態をさらに包括する。
（付記１）
ジョセフソン伝送路（ＪＴＬ）システムであって、
直列に配置された複数のＪＴＬ段と、
ＡＣクロック信号を伝播するように構成された１次インダクタと、前記複数のＪＴＬ段のうちの少なくとも２つと共に直列ループに配置された２次インダクタとを含むクロック変換器とを備え、前記クロック変換器は、単一磁束量子（ＳＦＱ）パルスを伝播して、前記ＡＣクロック信号の第１の位相に応答して前記複数のＪＴＬ段のうちの１つをセットするとともに前記複数のＪＴＬ段のうちの他の１つをリセットし、前記第１の位相とは逆の位相である前記ＡＣクロック信号の第２の位相に応答して前記複数のＪＴＬ段のそれぞれ１つをリセットするように構成されている、ＪＴＬシステム。
（付記２）
前記ＡＣクロック信号は、同相成分と直交位相成分とを含む直交クロック信号であり、前記同相成分と前記直交位相成分とはほぼ９０°で位相がずれている、付記１に記載のＪＴＬシステム。
（付記３）
前記複数のＪＴＬ段は、少なくとも１つの第１のクロック変換器に結合された第１のＪＴＬ段と、少なくとも１つの第２のクロック変換器に結合された第２のＪＴＬ段と、前記少なくとも１つの第１のクロック変換器に結合された第３のＪＴＬ段と、前記少なくとも１つの第２のクロック変換器に結合された第４のＪＴＬ段とを含み、前記少なくとも１つの第１のクロック変換器の各々は、前記ＡＣクロック信号の同相成分を伝播するように構成された１次インダクタを含み、前記少なくとも１つの第２のクロック変換器の各々は、前記ＡＣクロック信号の直交位相成分を伝播するように構成された１次インダクタを含む、付記２に記載のＪＴＬシステム。
（付記４）
前記第１のＪＴＬ段および前記第２のＪＴＬ段は、前記ＡＣクロック信号のそれぞれ前記同相成分および前記直交位相成分の前記第１の位相に応答して、それぞれ前記第１のＪＴＬ段および前記第２のＪＴＬ段を介した前記ＳＦＱパルスの伝播によってセットされるとともに、前記ＡＣクロック信号のそれぞれ前記同相成分および前記直交位相成分の前記第２の位相に応答して、それぞれ前記第３のＪＴＬ段および前記第４のＪＴＬ段を介した前記ＳＦＱパルスの伝播に基づいてリセットされ、
前記第３のＪＴＬ段および前記第４のＪＴＬ段は、前記ＡＣクロック信号のそれぞれ前記同相成分および前記直交位相成分の前記第２の位相に応答して、それぞれ前記第３のＪＴＬ段および前記第４のＪＴＬ段を介した前記ＳＦＱパルスの伝播によってセットされるとともに、前記ＡＣクロック信号のそれぞれ前記同相成分および前記直交位相成分の前記第１の位相に応答して、それぞれ前記第１のＪＴＬ段および前記第２のＪＴＬ段を介した前記ＳＦＱパルスの伝播に基づいてリセットされる、付記３に記載のＪＴＬシステム。
（付記５）
ＤＣバイアス信号を搬送するように構成された１次インダクタと、前記クロック変換器の２次インダクタと直列に配置されて前記直列ループを形成する２次インダクタとを含むバイアス変換器をさらに備え、
前記ＤＣバイアス信号が前記複数のＪＴＬ段に誘導的に供給されて、前記ＳＦＱパルスが前記ＡＣクロック信号の第１の位相で前記複数のＪＴＬ段のうちの１つを伝播することに応答して前記複数のＪＴＬ段のうちの当該１つがセットされることにより前記ＳＦＱパルスが伝播し、前記ＳＦＱパルスが前記ＡＣクロック信号の前記第２の位相で前記直列ループ内の前記複数のＪＴＬ段のうちの他の１つを伝播することに応答して前記複数のＪＴＬ段のうちの当該１つがリセットされる、付記１に記載のＪＴＬシステム。
（付記６）
前記バイアス変換器は第１のバイアス変換器であり、前記クロック変換器は、前記ＡＣクロック信号の同相部分に関連付けられた少なくとも１つの第１のクロック変換器であって、前記複数のＪＴＬ段のうちの第１部分と直列ループに配置された２次インダクタを含む少なくとも１つの第１のクロック変換器を含み、
前記ＪＴＬシステムはさらに、
前記ＡＣクロック信号の直交位相部分に関連付けられた少なくとも１つの第２のクロック変換器であって、前記複数のＪＴＬ段のうちの第２部分と直列ループに配置された２次インダクタを含む少なくとも１つの第２のクロック変換器と、
前記ＤＣバイアス信号を伝播するように構成された１次インダクタと、前記第２のクロック変換器の２次インダクタと直列に配置されて前記複数のＪＴＬ段のうちの第２部分と前記直列ループを形成する２次インダクタとを含む第２のバイアス変換器と
を備える、付記５に記載のＪＴＬシステム。
（付記７）
前記クロック変換器は、前記ＳＦＱパルスが前記ＡＣクロック信号の第１の位相で前記複数のＪＴＬ段のうちの１つを伝播することに応答して前記複数のＪＴＬ段のうちの当該１つをセットするとともに、負のＳＦＱパルスがなくても、前記ＳＦＱパルスが前記ＡＣクロック信号の第２の位相で前記直列ループ内の前記複数のＪＴＬ段のうちの他の１つを伝播することに応答して前記複数のＪＴＬ段のそれぞれ１つをリセットする複数の変換器が構成されるように前記ＡＣクロック信号に対して配置されている、付記１に記載のＪＴＬシステム。
（付記８）
前記複数のＪＴＬ段の各々は、第１のジョセフソン接合と、第２のジョセフソン接合と、前記第１および第２のジョセフソン接合を相互に接続し且つ前記クロック変換器のそれぞれ１つの２次インダクタに結合されたインダクタとを含み、前記第１および第２のジョセフソン接合と前記インダクタは、超伝導量子干渉デバイス（ＳＱＵＩＤ）として配置されている、付記１に記載のＪＴＬシステム。
（付記９）
前記複数のＪＴＬ段は直列ループに配置されて磁束シャトルを形成し、前記複数のＪＴＬ段の各々は少なくとも１つのジョセフソン接合を含み、前記複数のＪＴＬ段は、磁束シャトルループの周りに間隔を置いて配置されるとともに、前記ＡＣクロック信号に応答して前記少なくとも１つのジョセフソン接合をそれぞれ順番にトリガして、前記複数のＪＴＬ段の各々のジョセフソン接合を介して前記磁束シャトルループの周りの前記複数のＪＴＬ段の各々に前記ＳＦＱパルスを順番に且つ連続的に伝播させることにより、出力インダクタを介してＤＣ出力信号を供給するように構成されている、付記１に記載のＪＴＬシステム。
（付記１０）
前記磁束シャトル内の前記複数のＪＴＬ段と直列に配置され、前記磁束シャトル内に前記ＳＦＱパルスを導入するように構成された初期化コンポーネントをさらに備える付記９に記載のＪＴＬシステム。
（付記１１）
ジョセフソン伝送路（ＪＴＬ）システムにおいてユニポーラ単一磁束量子（ＳＦＱ）パルスを伝播する方法であって、
バイアス変換器の１次インダクタにＤＣバイアス電流を供給することにより２次インダクタを介してバイアス信号を誘起すること、
少なくとも１つのクロック変換器の各々の１次インダクタにＡＣクロック信号を供給することであって、前記少なくとも１つのクロック変換器の各々は、前記バイアス変換器に関連付けられた前記２次インダクタと直列に配置されて前記ＪＴＬシステムの複数のＪＴＬ段のうちの少なくとも２つと共に少なくとも１つの直列ループを形成する２次インダクタを含む、前記ＡＣクロック信号を供給すること、
前記ＪＴＬシステムの入力にユニポーラＳＦＱパルスを供給することであって、各ユニポーラＳＦＱパルスが前記バイアス信号と前記ＡＣクロック信号とに基づいて前記複数のＪＴＬ段を介して伝播されることにより、前記少なくとも１つの直列ループ内の前記複数のＪＴＬ段のうちの１つがセットされるとともに、前記少なくとも１つの直列ループ内の前記複数のＪＴＬ段のうちの連続した他の１つが同時にリセットされる、前記ユニポーラＳＦＱパルスを供給すること、
を備える方法。
（付記１２）
前記ＡＣクロック信号を供給することは、
前記ＡＣクロック信号の同相成分を供給すること、
前記ＡＣクロック信号の直交位相成分を供給すること、
を含み、前記同相成分と前記直交位相成分とはほぼ９０°で位相がずれている、付記１１に記載の方法。
（付記１３）
前記複数のＪＴＬ段は、少なくとも１つの第１のクロック変換器に結合された第１のＪＴＬ段と、少なくとも１つの第２のクロック変換器に結合された第２のＪＴＬ段と、前記第１のクロック変換器に結合された第３のＪＴＬ段と、前記第２のクロック変換器に結合された第４のＪＴＬ段とを含み、前記同相成分を供給することは、前記ＡＣクロック信号の同相成分を前記少なくとも１つの第１のクロック変換器の各々に供給することを含み、前記直交位相成分を供給することは、前記ＡＣクロック信号の直交位相成分を前記少なくとも１つの第２のクロック変換器の各々に供給することを含む、付記１２に記載の方法。
（付記１４）
前記ユニポーラＳＦＱパルスのそれぞれ１つが前記第１のＪＴＬ段を伝播することに応答して、前記第１のＪＴＬ段がセットされるとともに前記ＡＣクロック信号の同相成分の第１の位相と前記バイアス信号とに基づいて前記第３のＪＴＬ段がリセットされ、
前記ユニポーラＳＦＱパルスのそれぞれ１つが前記第２のＪＴＬ段を伝播することに応答して、前記第２のＪＴＬ段がセットされるとともに前記ＡＣクロック信号の直交位相成分の第１の位相と前記バイアス信号とに基づいて前記第４のＪＴＬ段がリセットされ、
前記ユニポーラＳＦＱパルスのそれぞれ１つが前記第３のＪＴＬ段を伝播することに応答して、前記第３のＪＴＬ段がセットされるとともに前記ＡＣクロック信号の同相成分の第２の位相と前記バイアス信号とに基づいて前記第１のＪＴＬ段がリセットされ、
前記ユニポーラＳＦＱパルスのそれぞれ１つが前記第４のＪＴＬ段を伝播することに応答して、前記第４のＪＴＬ段がセットされるとともに前記ＡＣクロック信号の直交位相成分の第２の位相と前記バイアス信号とに基づいて前記第２のＪＴＬ段がリセットされる、付記１３に記載の方法。
（付記１５）
前記複数のＪＴＬ段は前記直列ループに配置されて磁束シャトルを形成し、前記複数のＪＴＬ段の各々は少なくとも１つのジョセフソン接合を含み、前記複数のＪＴＬ段は、磁束シャトルループの周りに間隔を置いて配置され、前記ユニポーラＳＦＱパルスのそれぞれ１つを供給することは、前記複数のＪＴＬ段の各々のジョセフソン接合を介して前記磁束シャトルループの周りの前記複数のＪＴＬ段の各々に前記ユニポーラＳＦＱパルスのそれぞれ１つを順番に且つ連続的に伝播させることにより、出力インダクタを介してＤＣ出力信号を供給することを含む、付記１１に記載の方法。
（付記１６）
ジョセフソン伝送路（ＪＴＬ）システムであって、
第１のＪＴＬ段と、第２のＪＴＬ段と、第３のＪＴＬ段と、第４のＪＴＬ段とを備え、
前記第１のＪＴＬ段は、少なくとも１つの第１のクロック変換器を介して制御され、前記少なくとも１つの第１のクロック変換器は、ＡＣクロック信号の同相成分を搬送するそれぞれ少なくとも１つの１次インダクタと、前記第１のＪＴＬ段と共に第１の直列ループに配置されたそれぞれ少なくとも１つの２次インダクタとを含み、前記第１のＪＴＬ段は、ＳＦＱパルスが前記同相成分の第１の位相で前記第１のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記第１の位相とは逆の位相である前記同相成分の第２の位相で前記第３のＪＴＬ段を伝播することに応答してリセットされ、
前記第２のＪＴＬ段は、前記第１のＪＴＬ段と直列に配置されるとともに少なくとも１つの第２のクロック変換器を介して制御され、前記少なくとも１つの第２のクロック変換器は、前記ＡＣクロック信号の直交位相成分を搬送するそれぞれ少なくとも１つの１次インダクタと、前記第２のＪＴＬ段と共に第２の直列ループに配置されたそれぞれ少なくとも１つの２次インダクタとを含み、前記第２のＪＴＬ段は、前記ＳＦＱパルスが前記直交位相成分の第１の位相で前記第２のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記第１の位相とは逆の位相である前記直交位相成分の第２の位相で前記第４のＪＴＬ段を伝播することに応答してリセットされ、
前記第３のＪＴＬ段は、前記第２のＪＴＬ段と直列に配置されるとともに、前記第１の直列ループ内に配置されて前記第１のクロック変換器を介して制御され、前記第３のＪＴＬ段は、前記ＳＦＱパルスが前記同相成分の第２の位相で前記第３のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記同相成分の第１の位相で前記第１のＪＴＬ段を伝播することに応答してリセットされ、
前記第４のＪＴＬ段は、前記第３のＪＴＬ段と直列に配置されるとともに、前記第２の直列ループ内に配置されて前記第２のクロック変換器を介して制御され、前記第４のＪＴＬ段は、前記ＳＦＱパルスが前記直交位相成分の第２の位相で前記第４のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記直交位相成分の第１の位相で前記第２のＪＴＬ段を伝播することに応答してリセットされる、ＪＴＬシステム。
（付記１７）
ＤＣバイアス信号を搬送するように構成された１次インダクタと、前記第１のクロック変換器の２次インダクタと直列に配置され前記第１の直列ループ内に設けられる２次インダクタとを含む第１のバイアス変換器であって、前記第１のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第１のＪＴＬ段がセットされるとともに前記同相成分の第１の位相で前記第３のＪＴＬ段がリセットされ、前記第３のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第３のＪＴＬ段がセットされるとともに前記同相成分の第２の位相で前記第１のＪＴＬ段がリセットされる、前記第１のバイアス変換器と、
前記ＤＣバイアス信号を搬送するように構成された１次インダクタと、前記第２のクロック変換器の２次インダクタと直列に配置され前記第２の直列ループ内に設けられる２次インダクタとを含む第２のバイアス変換器であって、前記第２のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第２のＪＴＬ段がセットされるとともに前記直交位相成分の第１の位相で前記第４のＪＴＬ段がリセットされ、前記第４のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第４のＪＴＬ段がセットされるとともに前記直交位相成分の第２の位相で前記第２のＪＴＬ段がリセットされる、前記第２のバイアス変換器と、
をさらに備える付記１６に記載のＪＴＬシステム。
（付記１８）
前記第１のクロック変換器および前記第２のクロック変換器は、負のＳＦＱパルスがなくても、前記ＡＣクロック信号の同相成分および直交位相成分と前記ＳＦＱパルスとに応答して、第１の磁束状態と第２の磁束状態との間で前記第１の直列ループと前記第２の直列ループとを切り替える構成となるように前記ＡＣクロック信号に対して配置される、付記１６に記載のＪＴＬシステム。
（付記１９）
前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段の各々は、第１のジョセフソン接合と、第２のジョセフソン接合と、前記第１および第２のジョセフソン接合を相互に接続し且つ前記第１のクロック変換器および前記第２のクロック変換器のそれぞれ１つの２次インダクタに接続されたインダクタとを含み、前記第１および第２のジョセフソン接合と前記インダクタは、超伝導量子干渉デバイス（ＳＱＵＩＤ）として配置されている、付記１６に記載のＪＴＬシステム。
（付記２０）
前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段は直列ループに配置されて磁束シャトルを形成し、
前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段の各々は少なくとも１つのジョセフソン接合を含み、
前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段は、磁束シャトルループの周りに間隔を置いて配置されるとともに、前記ＡＣクロック信号に応答して前記少なくとも１つのジョセフソン接合をそれぞれ順番にトリガして、前記第１〜第４のＪＴＬ段の各々のジョセフソン接合を介して前記磁束シャトルループの周りの前記第１〜第４のＪＴＬ段の各々に前記ＳＦＱパルスを順番に且つ連続的に伝播させることにより、出力インダクタを介してＤＣ出力信号を供給するように構成されている、付記１６に記載のＪＴＬシステム。

Claims (11)

  1. ジョセフソン伝送路（ＪＴＬ）システムであって、
    第１のＪＴＬ段と、第２のＪＴＬ段と、第３のＪＴＬ段と、第４のＪＴＬ段とを備え、
    前記第１のＪＴＬ段は、少なくとも１つの第１のクロック変換器を介して制御され、前記少なくとも１つの第１のクロック変換器は、ＡＣクロック信号の同相成分を搬送するそれぞれ少なくとも１つの１次インダクタと、前記第１のＪＴＬ段と共に第１の直列ループに配置されたそれぞれ少なくとも１つの２次インダクタとを含み、前記第１のＪＴＬ段は、ＳＦＱパルスが前記同相成分の第１の位相で前記第１のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記第１の位相とは逆の位相である前記同相成分の第２の位相で前記第３のＪＴＬ段を伝播することに応答してリセットされ、
    前記第２のＪＴＬ段は、前記第１のＪＴＬ段と直列に配置されるとともに少なくとも１つの第２のクロック変換器を介して制御され、前記少なくとも１つの第２のクロック変換器は、前記ＡＣクロック信号の直交位相成分を搬送するそれぞれ少なくとも１つの１次インダクタと、前記第２のＪＴＬ段と共に第２の直列ループに配置されたそれぞれ少なくとも１つの２次インダクタとを含み、前記第２のＪＴＬ段は、前記ＳＦＱパルスが前記直交位相成分の第１の位相で前記第２のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記第１の位相とは逆の位相である前記直交位相成分の第２の位相で前記第４のＪＴＬ段を伝播することに応答してリセットされ、
    前記第３のＪＴＬ段は、前記第２のＪＴＬ段と直列に配置されるとともに、前記第１の直列ループ内に配置されて前記第１のクロック変換器を介して制御され、前記第３のＪＴＬ段は、前記ＳＦＱパルスが前記同相成分の第２の位相で前記第３のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記同相成分の第１の位相で前記第１のＪＴＬ段を伝播することに応答してリセットされ、
    前記第４のＪＴＬ段は、前記第３のＪＴＬ段と直列に配置されるとともに、前記第２の直列ループ内に配置されて前記第２のクロック変換器を介して制御され、前記第４のＪＴＬ段は、前記ＳＦＱパルスが前記直交位相成分の第２の位相で前記第４のＪＴＬ段を伝播することに応答してセットされ、前記ＳＦＱパルスが前記直交位相成分の第１の位相で前記第２のＪＴＬ段を伝播することに応答してリセットされる、ＪＴＬシステム。
  2. ＤＣバイアス信号を搬送するように構成された１次インダクタと、前記第１のクロック変換器の２次インダクタと直列に配置され前記第１の直列ループ内に設けられる２次インダクタとを含む第１のバイアス変換器であって、前記第１のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第１のＪＴＬ段がセットされるとともに前記同相成分の第１の位相で前記第３のＪＴＬ段がリセットされ、前記第３のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第３のＪＴＬ段がセットされるとともに前記同相成分の第２の位相で前記第１のＪＴＬ段がリセットされる、前記第１のバイアス変換器と、
    前記ＤＣバイアス信号を搬送するように構成された１次インダクタと、前記第２のクロック変換器の２次インダクタと直列に配置され前記第２の直列ループ内に設けられる２次インダクタとを含む第２のバイアス変換器であって、前記第２のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第２のＪＴＬ段がセットされるとともに前記直交位相成分の第１の位相で前記第４のＪＴＬ段がリセットされ、前記第４のＪＴＬ段に前記ＳＦＱパルスを伝播するように前記ＤＣバイアス信号が誘導的に供給されることにより前記第４のＪＴＬ段がセットされるとともに前記直交位相成分の第２の位相で前記第２のＪＴＬ段がリセットされる、前記第２のバイアス変換器と、
    をさらに備える請求項１に記載のＪＴＬシステム。
  3. 前記第１のクロック変換器および前記第２のクロック変換器は、負のＳＦＱパルスがなくても、前記ＡＣクロック信号の同相成分および直交位相成分と前記ＳＦＱパルスとに応答して、第１の磁束状態と第２の磁束状態との間で前記第１の直列ループと前記第２の直列ループとを切り替える構成となるように前記ＡＣクロック信号に対して配置される、請求項１に記載のＪＴＬシステム。
  4. 前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段の各々は、第１のジョセフソン接合と、第２のジョセフソン接合と、前記第１および第２のジョセフソン接合を相互に接続し且つ前記第１のクロック変換器および前記第２のクロック変換器のそれぞれ１つの２次インダクタに接続されたインダクタとを含み、前記第１および第２のジョセフソン接合と前記インダクタは、超伝導量子干渉デバイス（ＳＱＵＩＤ）として配置されている、請求項１に記載のＪＴＬシステム。
  5. 前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段は直列ループに配置されて磁束シャトルを形成し、
    前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段の各々は少なくとも１つのジョセフソン接合を含み、
    前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段は、磁束シャトルループの周りに間隔を置いて配置されるとともに、前記ＡＣクロック信号に応答して前記少なくとも１つのジョセフソン接合をそれぞれ順番にトリガして、前記第１〜第４のＪＴＬ段の各々のジョセフソン接合を介して前記磁束シャトルループの周りの前記第１〜第４のＪＴＬ段の各々に前記ＳＦＱパルスを順番に且つ連続的に伝播させることにより、出力インダクタを介してＤＣ出力信号を供給するように構成されている、請求項１に記載のＪＴＬシステム。
  6. ジョセフソン伝送路（ＪＴＬ）システムであって、
    単一の磁束量子（ＳＦＱ）パルスを入力において受信するように構成され、同相ＡＣクロック信号の第１の位相に応答して前記ＳＦＱパルスを伝播するようにセットされ、前記同相ＡＣクロック信号の前記第１の位相とは逆の前記同相ＡＣクロック信号の第２の位相に応答してリセットされる第１のＪＴＬ段と、
    前記第１のＪＴＬ段に結合され、直交位相ＡＣクロック信号の第１の位相に応答して前記ＳＦＱパルスを伝播するようにセットされ、前記直交位相ＡＣクロック信号の前記第１の位相とは逆の前記直交位相ＡＣクロック信号の第２の位相に応答してリセットされる第２のＪＴＬ段と、
    前記第２のＪＴＬ段に結合され、前記同相ＡＣクロック信号の前記第２の位相に応答して前記ＳＦＱパルスを伝播するようにセットされ、前記同相ＡＣクロック信号の前記第１の位相に応答してリセットされる第３のＪＴＬ段と、
    前記第３のＪＴＬ段に結合され、前記直交位相ＡＣクロック信号の前記第２の位相に応答して前記ＳＦＱパルスを伝播するようにセットされ、前記直交位相ＡＣクロック信号の前記第１の位相に応答してリセットされる第４のＪＴＬ段と、
    前記第１のＪＴＬ段と、前記第３のＪＴＬ段と、前記同相ＡＣクロック信号を供給するように構成された少なくとも１つの第１の誘導電流源とを含む第１の直列ループと、
    前記第２のＪＴＬ段と、前記第４のＪＴＬ段と、前記直交位相ＡＣクロック信号を供給するように構成された少なくとも１つの第２の誘導電流源とを含む第２の直列ループと、
    を備えるＪＴＬシステム。
  7. 前記第１の誘導電流源は、第１のクロック変換器の２次インダクタとして構成され、前記第１のクロック変換器は、前記同相ＡＣクロック信号を伝播するように構成された１次インダクタをさらに含み、前記第２の誘導電流源は、第２のクロック変換器の２次インダクタとして構成され、前記第２のクロック変換器は、前記直交位相ＡＣクロック信号を伝播するように構成された１次インダクタをさらに含む、請求項６に記載のＪＴＬシステム。
  8. ＤＣバイアス信号を伝播するように構成された１次インダクタと、前記第１の直列ループ内の少なくとも１つの前記第１のクロック変換器の各々の前記２次インダクタと直列に配置された２次インダクタとを含む第１のバイアス変換器であって、前記ＤＣバイアス信号が誘導的に供給されて、前記ＳＦＱパルスと同相成分である前記同相ＡＣクロック信号の前記第１の位相とに応答して前記第１および第３のＪＴＬ段を第１の磁束状態と第２の磁束状態とのうちの対応する一つにセットすることにより前記ＳＦＱパルスを伝播し、前記同相成分の前記第２の位相に応答して前記第１および第３のＪＴＬ段を前記第２の磁束状態と前記第１の磁束状態とのうちの対応する一つにセットする、前記第１のバイアス変換器と、
    前記ＤＣバイアス信号を伝播するように構成された１次インダクタと、前記第２の直列ループ内の前記第２のクロック変換器の前記２次インダクタと直列に配置された２次インダクタとを含む第２のバイアス変換器であって、前記ＤＣバイアス信号が誘導的に供給されて、前記ＳＦＱパルスと直交位相成分である前記直交位相ＡＣクロック信号の前記第１の位相とに応答して前記第２および第４のＪＴＬ段を前記第１の磁束状態と前記第２の磁束状態とのうちの対応する一つにセットすることにより前記ＳＦＱパルスを伝播し、前記直交位相成分の前記第２の位相に応答して前記第２および第４のＪＴＬ段を前記第２の磁束状態と前記第１の磁束状態とのうちの対応する一つにセットする、前記第２のバイアス変換器と、
    をさらに備える請求項７に記載のＪＴＬシステム。
  9. 少なくとも１つの前記第１のクロック変換器と少なくとも１つの前記第２のクロック変換器はそれぞれ、前記第１のクロック変換器の各々および前記第２のクロック変換器の各々が、前記ＳＦＱパルスと同相成分および直交位相成分のそれぞれの前記第１の位相とに応答して第１の磁束状態と第２の磁束状態との間で前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段のそれぞれをセットすることにより前記ＳＦＱパルスを伝播し、負のＳＦＱパルスがなくても、前記同相成分と前記直交位相成分のそれぞれの前記第２の位相に応答して前記第２の磁束状態と前記第１の磁束状態との間で前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段のそれぞれをセットするように、前記ＡＣクロック信号に対して配置されている、請求項７に記載のＪＴＬシステム。
  10. 前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段の各々は、第１のジョセフソン接合と、第２のジョセフソン接合と、前記第１および第２のジョセフソン接合を相互に接続し且つ前記第１のクロック変換器および前記第２のクロック変換器のそれぞれ１つの２次インダクタに接続されたインダクタとを含み、前記第１および第２のジョセフソン接合と前記インダクタは、超伝導量子干渉デバイス（ＳＱＵＩＤ）として配置されている、請求項７に記載のＪＴＬシステム。
  11. 前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段は直列ループに配置されて磁束シャトルを形成し、
    前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段の各々は少なくとも１つのジョセフソン接合を含み、
    前記第１のＪＴＬ段、前記第２のＪＴＬ段、前記第３のＪＴＬ段、および前記第４のＪＴＬ段は、磁束シャトルループの周りに間隔を置いて配置されるとともに、同相成分および直交位相成分のそれぞれに応答して前記少なくとも１つのジョセフソン接合をそれぞれ順番にトリガして、前記第１〜第４のＪＴＬ段の各々のジョセフソン接合を介して前記磁束シャトルループの周りの前記第１〜第４のＪＴＬ段の各々に前記ＳＦＱパルスを順番に且つ連続的に伝播させることにより、出力インダクタを介してＤＣ出力信号を供給するように構成されている、請求項６に記載のＪＴＬシステム。
JP2019128316A 2015-11-17 2019-07-10 ジョセフソン伝送路（ｊｔｌ）システム Active JP6861245B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/943,767 2015-11-17
US14/943,767 US10122350B2 (en) 2015-11-17 2015-11-17 Josephson transmission line (JTL) system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018525546A Division JP6556952B2 (ja) 2015-11-17 2016-09-23 ジョセフソン伝送路（ｊｔｌ）システム

Publications (2)

Publication Number Publication Date
JP2020010337A JP2020010337A (ja) 2020-01-16
JP6861245B2 true JP6861245B2 (ja) 2021-04-21

Family

ID=57133414

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018525546A Active JP6556952B2 (ja) 2015-11-17 2016-09-23 ジョセフソン伝送路（ｊｔｌ）システム
JP2019128316A Active JP6861245B2 (ja) 2015-11-17 2019-07-10 ジョセフソン伝送路（ｊｔｌ）システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018525546A Active JP6556952B2 (ja) 2015-11-17 2016-09-23 ジョセフソン伝送路（ｊｔｌ）システム

Country Status (7)

Country Link
US (2) US10122350B2 (ja)
EP (1) EP3378162B1 (ja)
JP (2) JP6556952B2 (ja)
KR (2) KR102158678B1 (ja)
AU (1) AU2016357098B2 (ja)
CA (1) CA3003272C (ja)
WO (1) WO2017087070A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811587B2 (en) * 2017-02-06 2020-10-20 Microsoft Technology Licensing, Llc Josephson transmission line for superconducting devices
US11211722B2 (en) 2017-03-09 2021-12-28 Microsoft Technology Licensing, Llc Superconductor interconnect system
US10122351B1 (en) 2017-07-25 2018-11-06 Northrop Grumman Systems Corporation Superconducting bi-directional current driver
US10491178B2 (en) 2017-10-31 2019-11-26 Northrop Grumman Systems Corporation Parametric amplifier system
US10122352B1 (en) 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system
US11121302B2 (en) 2018-10-11 2021-09-14 SeeQC, Inc. System and method for superconducting multi-chip module
US10367483B1 (en) * 2018-12-20 2019-07-30 Northrop Grumman Systems Corporation Josephson current source system
US10984336B2 (en) * 2019-08-01 2021-04-20 Northrop Grumman Systems Corporation Superconducting clock conditioning system
AU2022289736A1 (en) 2021-06-11 2024-02-01 Caleb JORDAN System and method of flux bias for superconducting quantum circuits
US11476842B1 (en) * 2021-06-17 2022-10-18 Northrop Grumman Systems Corporation Superconducting current source system
US11973269B2 (en) * 2022-04-21 2024-04-30 United States Of America As Represented By The Secretary Of The Navy Tera-sample-per-second arbitrary waveform generator
US11942937B2 (en) * 2022-05-04 2024-03-26 Northrop Grumman Systems Corporation Pulse-generator-based bias-level sensors for reciprocal quantum logic
US20230363292A1 (en) * 2022-05-04 2023-11-09 Northrop Grumman Systems Corporation Bias-level sensors for reciprocal quantum logic
US12150389B2 (en) 2023-03-30 2024-11-19 International Business Machines Corporation Single flux quantum circuitry for quantized flux bias control
US12512839B2 (en) 2023-11-14 2025-12-30 Northrop Grumman Systems Corporation Superconducting serial-to-parallel converter system

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341380A (en) 1964-12-28 1967-09-12 Gen Electric Method of producing semiconductor devices
DE2713820C2 (de) 1977-03-29 1985-11-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Josephson-Kontakt-Element für einen Wanderwellenverstärker
US4117354A (en) 1977-06-30 1978-09-26 International Business Machines Corporation Two-part current injection interferometer amplifiers and logic circuits
US4149097A (en) 1977-12-30 1979-04-10 International Business Machines Corporation Waveform transition sensitive Josephson junction circuit having sense bus and logic applications
US4274015A (en) 1978-12-29 1981-06-16 International Business Machines Corporation Self-resetting Josephson digital current amplifier
US4360898A (en) 1980-06-30 1982-11-23 International Business Machines Corporation Programmable logic array system incorporating Josephson devices
JPS6192036A (ja) 1984-10-11 1986-05-10 Tsutomu Yamashita 超伝導電子回路
JP2547588B2 (ja) 1987-09-09 1996-10-23 新技術事業団 超伝導回路
US5051627A (en) 1989-12-29 1991-09-24 Trw Inc. Superconducting nonhysteretic logic design
DE69123161T2 (de) 1990-02-06 1997-03-13 Fujitsu Ltd Supraleitende Schaltung mit einer Ausgangsumwandlungsschaltung
US5191236A (en) 1990-07-16 1993-03-02 Hewlett-Packard Company System and circuits using josephson junctions
JPH04207417A (ja) * 1990-11-30 1992-07-29 Hitachi Ltd 外部直流内部交流駆動型ジョセフソン集積回路
JP2838596B2 (ja) 1991-03-14 1998-12-16 科学技術振興事業団 超伝導トグルフリップフロップ回路およびカウンタ回路
SE512591C2 (sv) 1995-06-30 2000-04-10 Ericsson Telefon Ab L M Anordning och förfarande avseende digital information
US5963351A (en) 1996-08-23 1999-10-05 Conductus, Inc. Digital optical receiver with instantaneous Josephson clock recovery circuit
US5942950A (en) 1997-05-12 1999-08-24 Ail Systems, Inc. Varactor tuned strip line resonator and VCO using same
JP4233195B2 (ja) * 2000-03-03 2009-03-04 富士通株式会社 単一磁束量子論理回路
US6486756B2 (en) 2000-03-27 2002-11-26 Hitachi, Ltd. Superconductor signal amplifier
JP4130065B2 (ja) 2000-03-27 2008-08-06 株式会社日立製作所 超電導量子干渉素子及び超電導回路
US6507234B1 (en) 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
US6452520B1 (en) 2000-11-29 2002-09-17 Trw Inc. Gated counter analog-to-digital converter with error correction
US6549059B1 (en) 2001-02-23 2003-04-15 Trw Inc. Underdamped Josephson transmission line
JP4681755B2 (ja) 2001-05-14 2011-05-11 富士通株式会社 単一磁束量子論理回路および単一磁束量子出力変換回路
US6518673B2 (en) 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
JP3806619B2 (ja) 2001-06-15 2006-08-09 株式会社日立製作所 超電導単一磁束量子回路
US6518786B2 (en) 2001-06-15 2003-02-11 Trw Inc. Combinational logic using asynchronous single-flux quantum gates
JP4083681B2 (ja) 2001-07-23 2008-04-30 ベダード，フェルナンド・ディ 超伝導クロスバースイッチ
US6678540B2 (en) 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions
US6580310B2 (en) 2001-08-22 2003-06-17 Northrop Grumman Corporation Double flux quantum superconductor driver
US6865639B2 (en) 2001-12-19 2005-03-08 Northrop Grumman Corporation Scalable self-routing superconductor switch
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
JP4044807B2 (ja) 2002-08-05 2008-02-06 株式会社日立製作所 超電導ドライバ回路
US7170960B2 (en) * 2002-12-20 2007-01-30 Northrop Grumman Corporation Instantaneous clock recovery circuit
US6836141B2 (en) 2003-04-11 2004-12-28 Northrop Grumman Corporation Superconductor ballistic RAM
US6917216B2 (en) 2003-04-11 2005-07-12 Northrop Grumman Corporation Superconductor output amplifier
US6750794B1 (en) 2003-05-05 2004-06-15 Northrop Grumman Corporation Application of single flux quantum pulse interaction to the simultaneous sampling in-phase and quadrature analog-to-digital converter
US7230266B2 (en) 2003-05-15 2007-06-12 D-Wave Systems Inc. Conditional Rabi oscillation readout for quantum computing
US6909109B2 (en) 2003-07-28 2005-06-21 Northrop Grumman Corporation Superconducting digital first-in first-out buffer using physical back pressure mechanism
US7129870B2 (en) 2003-08-29 2006-10-31 Fujitsu Limited Superconducting latch driver circuit generating sufficient output voltage and pulse-width
JP4047795B2 (ja) 2003-10-31 2008-02-13 株式会社東芝 量子計算方法および量子計算機
FR2862151B1 (fr) 2003-11-07 2007-08-24 Commissariat Energie Atomique Dispositif de reinitialisation d'un dispositif de bit quantique a deux etats d'energie
US7613765B1 (en) 2004-03-26 2009-11-03 D-Wave Systems, Inc. Bus architecture for quantum processing
US20050250651A1 (en) 2004-03-29 2005-11-10 Amin Mohammad H S Adiabatic quantum computation with superconducting qubits
US20060091490A1 (en) 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
JP4499002B2 (ja) * 2005-09-05 2010-07-07 富士通株式会社 超電導回路
WO2008050864A1 (fr) 2006-10-27 2008-05-02 Dai Nippon Printing Co., Ltd. Procédé d'enregistrement de transfert de chaleur, procédé de formation d'image et article formé par image
US7724020B2 (en) 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7782077B2 (en) 2007-01-18 2010-08-24 Northrop Grumman Systems Corporation Method and apparatus for ballistic single flux quantum logic
WO2008138150A1 (en) 2007-05-14 2008-11-20 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US7498832B2 (en) 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
CN101868802B (zh) * 2007-09-24 2013-12-25 D-波系统公司 用于量子位状态读出的系统、方法以及装置
JP4996407B2 (ja) 2007-09-27 2012-08-08 株式会社東芝 単一光子発生装置、量子ビット読出装置および方法
US7772871B2 (en) 2008-04-28 2010-08-10 Northrop Grumman Corporation Method and apparatus for high density superconductor circuit
US7932514B2 (en) 2008-05-23 2011-04-26 International Business Machines Corporation Microwave readout for flux-biased qubits
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
JP5497642B2 (ja) 2008-06-26 2014-05-21 光造 長村 超電導電力変換器
WO2010028183A2 (en) 2008-09-03 2010-03-11 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
US7772872B2 (en) 2008-09-08 2010-08-10 Altera Corporation Multi-row block supporting row level redundancy in a PLD
US8022722B1 (en) 2010-06-04 2011-09-20 Northrop Grumman Systems Corporation Quantum logic gates utilizing resonator mediated coupling
US8111083B1 (en) 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
WO2012157012A1 (en) 2011-05-13 2012-11-22 Murata Manufacturing Co., Ltd. Power transmitting device, power receiving device, and power transmission system
US8508280B2 (en) 2011-07-11 2013-08-13 Northrop Grumman Systems Corporation Qubit readout via resonant scattering of josephson solitons
US8489163B2 (en) * 2011-08-12 2013-07-16 Northrop Grumman Systems Corporation Superconducting latch system
US8861619B2 (en) 2011-08-16 2014-10-14 Wisconsin Alumni Research Foundation System and method for high-frequency amplifier
US8975912B2 (en) 2012-07-30 2015-03-10 International Business Machines Corporation Multi-tunable superconducting circuits
US9787312B2 (en) * 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
US9208861B2 (en) 2013-10-01 2015-12-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9174840B2 (en) * 2013-10-02 2015-11-03 Northrop Grumman Systems Corporation Josephson AC/DC converter systems and method
JP6346988B2 (ja) * 2014-08-01 2018-06-20 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ 超電導回路の物理レイアウトシステムおよび方法
WO2016127021A1 (en) 2015-02-06 2016-08-11 Massachusetts, University Of Squid-based traveling wave parametric amplifier
US9281057B1 (en) 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US10740688B2 (en) 2016-03-11 2020-08-11 Rigetti & Co, Inc. Impedance-matched microwave quantum circuit systems
US9735776B1 (en) 2016-09-26 2017-08-15 International Business Machines Corporation Scalable qubit drive and readout
US10122352B1 (en) 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system

Also Published As

Publication number Publication date
JP2019504527A (ja) 2019-02-14
CA3003272C (en) 2021-04-06
EP3378162B1 (en) 2021-11-24
KR102098081B1 (ko) 2020-04-07
US10122350B2 (en) 2018-11-06
KR102158678B1 (ko) 2020-09-22
KR20180069026A (ko) 2018-06-22
EP3378162A1 (en) 2018-09-26
CA3003272A1 (en) 2017-05-26
AU2016357098B2 (en) 2019-05-02
JP2020010337A (ja) 2020-01-16
WO2017087070A1 (en) 2017-05-26
JP6556952B2 (ja) 2019-08-07
KR20200038546A (ko) 2020-04-13
US20170141769A1 (en) 2017-05-18
US10389336B1 (en) 2019-08-20
AU2016357098A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
JP6861245B2 (ja) ジョセフソン伝送路（ｊｔｌ）システム
EP3052430B1 (en) Josephson ac/dc converter systems and method
US9467126B1 (en) Josephson current source systems and method
KR101943604B1 (ko) 조세프슨 전류 소스 시스템들 및 방법
CA3072188C (en) Two-input two-output superconducting gate
CA3120018A1 (en) Josephson current source system
JP2025527182A (ja) Ｓｆｑベースのパルス保存論理ゲート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R150 Certificate of patent or registration of utility model

Ref document number: 6861245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250