JP4130065B2 - 超電導量子干渉素子及び超電導回路 - Google Patents
超電導量子干渉素子及び超電導回路 Download PDFInfo
- Publication number
- JP4130065B2 JP4130065B2 JP2001082755A JP2001082755A JP4130065B2 JP 4130065 B2 JP4130065 B2 JP 4130065B2 JP 2001082755 A JP2001082755 A JP 2001082755A JP 2001082755 A JP2001082755 A JP 2001082755A JP 4130065 B2 JP4130065 B2 JP 4130065B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- circuit
- signal
- josephson
- squid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は超電導特性を利用し、高速デジタル、アナログデータ処理回路等において、超高速スイッチング性能を発揮する超電導エレクトロニクスの分野に係わり、特に単一磁束量子を情報の担体とする超電導回路に必須となる信号増幅用超電導回路の構成に関する。
【０００２】
【従来の技術】
単一磁束量子（Single Flux Quantum：以下、ＳＦＱと略する）を情報の担体、すなわち、ＳＦＱの有無を１，０とする超電導磁束量子回路（ＳＦＱ回路）は、信号の幅がピコ秒で、１００ギガＨｚを超える周波数で伝達できる超高速回路である。高速性を活かしたアナログーデジタル変換回路、デジタル論理回路などへの適用が研究されている。しかしながら、超電導磁束量子回路の信号振幅は微弱であり、高々１ｍＶあるいはこれ以下の出力電圧しか得られない。信号レベルが微小なことは、動作時における消費電力や発熱が低いという利点となっている。しかし、ＳＦＱ回路の実用化においては、通常のＣＭＯＳのような半導体回路との接続が必須であり、それには信号を受け渡す先の回路の動作電圧まで超電導磁束量子回路の出力電圧を増幅する必要がある。また、極低温容器の中に置かれた超電導回路から室温環境にある回路まで配線を設けた時には、配線が長くなり、信号が減衰しやすく、この点からも超電導回路の出力部に信号を増幅する回路を配置しなければならない。
【０００３】
従来の超電導信号増幅回路としては直列ジョセフソン接合を同時に電圧状態にスイッチさせるタイプのものと、超電導量子干渉素子（以下ＳＱＵＩＤと略する）を利用するタイプのものに分けられる。ここで超電導量子干渉素子（ＳＱＵＩＤ）は超電導配線からなる超電導閉ループの中に2個のジョセフソン接合を含み、２個のジョセフソン接合の間にバイアス電流入力端子、他の間に接地端子を設けたもので、極めて微弱な磁場変化に対して両端子間に大きな電圧変化が生じる素子である。
【０００４】
ＳＱＵＩＤを利用し、かつ、超高速信号の増幅に対応した一例は、ムカーノフ等、アイ・イー・イー・イー・トランザクションズ・アプライド・スーパーコンダクティビティ、７巻、２８２６頁、１９９７年（O. A. Mukhanov et al., IEEE Transactions on Applied Superconductivity, Vol. 7, P. 2826, 1997）の第１図に示されている。この例ではジョセフソン伝送線路を接続することで、パルス信号特性を維持した状態で、磁束量子信号を複数の磁束量子信号に分岐し、これを直列に接続したＳＱＵＩＤ列の各ＳＱＵＩＤの磁場印加用制御線に入力する方式である。ここで、ジョセフソン伝送線路は2個以上のジョセフソン接合を超電導配線によって並列に接続し、一端を接地、他端をつなぐ配線にバイアス電源を接続するとともに、該配線に磁束量子信号を伝搬させるものである。磁束量子信号が入力されると、ジョセフソン接合が順次スイッチし、磁束量子信号はパルス波形を整形しながら伝搬する。
【０００５】
ＳＱＵＩＤに入力するに際して、磁束量子信号を分岐することによってＳＱＵＩＤの制御線の長さは、１本の制御線で引き回す場合より短くなり、制御線のインダクタンスの大きさに比例する信号遅延を減らしている。その結果、８ギガＨｚの信号を２ｍＶに増幅している。
【０００６】
他方、目的は異なるが、ポロンスキー等のアイ・イー・イー・イー・トランザクションズ・アプライド・スーパーコンダクティビティ、７巻、２８１８頁、１９９７年（S. Polonsky et al., IEEE Transactions on Applied Superconductivity, Vol. 7, P. 2818, 1997）の回路がある。これは超電導チップ間の信号伝達において、基板上の配線を介することに起因したインピーダンスの不一致を解決する必要から、単一磁束量子信号（Single Flux Quantum）を複数（ここでは４個）の信号（Multi-Flux Quantum）に変換するものである。本文献の第３図の回路も分岐回路をカスケード状に組むことでＳＱＵＩＤを同時にスイッチさせることが開示されている。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、超電導磁束量子回路の数１０ギガＨｚあるいは１００ギガＨｚを超える磁束量子信号を増幅することにあり、具体的には、増幅度を得ること、高速性を維持すること、入力信号に対する応答性を高めることが可能な超電導信号増幅回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の超電導信号増幅回路は直列に接続された複数個のＳＱＵＩＤを配置し、各ＳＱＵＩＤの磁場印加用制御線にそれぞれパルス特性を維持した状態の磁束量子信号を同時に入力させ、ＳＱＵＩＤに磁気結合させることで、ＳＱＵＩＤを同時に電圧状態にスイッチさせる。即ち、２個のジョセフソン接合からなる第１のジョセフソン接合対と、前記第１のジョセフソン接合対と環状に接続され第１の超電導ループを形成する第１と第２の誘導性素子と、前記第２の誘導性素子の一部を共有し環状に接続され、第２の超電導ループを形成する２個のジョセフソン接合からなる第２のジョセフソン接合対と、前記第２のジョセフソン接合対と環状に接続された第２の超電導ループを形成する第３の誘導性素子と、前記第１と第３の誘導性素子と磁気結合された入力回路から成る超電導量子干渉素子を与える。また、信号を入力する入力端と信号を出力する出力端とを有する誘導性素子と、前記誘導性素子の入力端と出力端に接続されたジョセフソン接合と、前記入力端と出力端に接続された直流電源と、から成る第１のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路と同一の構造の第２のジョセフソン伝送線路と、前記第２のジョセフソン伝送線路の入力端と前記第１のジョセフソン伝送線路との出力端との間に接続された第４の誘導性素子と、前記第４の誘導素子と磁気結合している第１の誘導性素子と、２個のジョセフソン接合からなるジョセフソン接合対と、前記ジョセフソン接合対と前記第４の誘導性素子とを環状に接続され第１の超電導ループと、前記第２のジョセフソン伝送線路の出力端に接続された抵抗部材とからなる超電導回路を与える。更にまた、基板と、前記基板上に設けられた磁気遮蔽膜と、前記磁気遮蔽膜上に電気的に絶縁する第１の絶縁膜と、前記第１の絶縁膜の上部に設けられた第１の超電導薄膜と、前記第１の超電導薄膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の上部に設けられた第２の超電導薄膜と、前記第１の超電導薄膜と第２の超電導薄膜とを接続して形成したジョセフソン接合を有する超電導回路にあって、前記超電導回路を複数個有し前記磁気遮蔽膜が前記超電導回路単位で分離した超電導回路をあたえる。また、実装的には、基板と、前記基板上に設けられた磁気遮蔽膜と、前記磁気遮蔽膜上に電気的に絶縁する第１の絶縁膜と、前記第１の絶縁膜の上部に設けられた第１の超電導薄膜と、前記第１の超電導薄膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の上部に設けられた第２の超電導薄膜と、前記第１の超電導薄膜と第２の超電導薄膜とを接続して形成したジョセフソン接合を有する超電導回路と、前記超電導回路と磁気結合する二つの超電導薄膜とを具備した超電導回路の構造により可能となる。また、別の観点からは、基板と、前記基板上に設けられた磁気遮蔽膜と、前記磁気遮蔽膜上に電気的に絶縁する第１の絶縁膜と、前記第１の絶縁膜の上部に設けられた第１の超電導薄膜と、前記第１の超電導薄膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の上部に設けられた第２の超電導薄膜と、前記第１の超電導薄膜と第２の超電導薄膜とを接続して形成したジョセフソン接合を有する超電導回路と、前記超電導回路と磁気結合する二つの超電導薄膜と、前記超電導回路を複数個有し前記磁気遮蔽膜が前記超電導回路単位で分離している超電導回路をも与えている。
【０００９】
また、回路システムとして低ノイズの回路構成として、２個のジョセフソン接合からなる第１のジョセフソン接合対と、前記第１のジョセフソン接合対と環状に接続され第１の超電導ループを形成する第１の誘導性素子と第２の誘導性素子と、前記第２の誘導性素子を共有し環状に接続され、第２の超電導ループを形成する２個のジョセフソン接合からなる第２のジョセフソン接合対と、前記第２のジョセフソン接合対と環状に接続された第２の超電導ループを形成する第３の誘導性素子と、信号を入力する入力端と信号を出力する出力端とを有する誘導性素子と、前記誘導性素子の入力端と出力端に接続されたジョセフソン接合と、前記入力端と出力端に接続された直流電源と、から成る第１のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路と同一構成の第２のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路の入力端に接続され、且つ前記第１の誘導性素子と磁気結合された第４の誘導性素子と、前記第２のジョセフソン伝送線路の入力端に接続された前記第３の誘導性素子と磁気結合された第５の誘導性素子と、前記１のジョセフソン伝送線路の出力端に取り付けられた第１の終端抵抗と、前記第２のジョセフソン伝送線路との出力端に接続された第２終端抵抗を有することで超電導回路素子を達成できる。
【００１０】
また、同時に信号を入力して高い増幅率を得るための構成としては、２個のジョセフソン接合からなる第１のジョセフソン接合対と、前記第１のジョセフソン接合対と環状に接続され第１の超電導ループを形成する第１の誘導性素子と第２の誘導性素子と、前記第２の誘導性素子を共有し環状に接続され、第２の超電導ループを形成する２個のジョセフソン接合からなる第２のジョセフソン接合対と、前記第２のジョセフソン接合対と環状に接続された第２の超電導ループを形成する第３の誘導性素子と、信号を入力する入力端と信号を出力する出力端とを有する誘導性素子と、前記誘導性素子の入力端と出力端に接続されたジョセフソン接合と、前記入力端と出力端に接続された直流電源と、から成る第１のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路と同一構成の第２のジョセフソン伝送線路と、前記第１の誘導性素子と磁気結合された第４の誘導性素子と、前記第１のジョセフソン伝送線路の出力端に前記第４の誘導性素子を接続し、前記第３の誘導性素子と磁気結合された第５の誘導性素子と、前記第２のジョセフソン伝送線路の出力端に前記第５の誘導性素子を接続し、前記第１のジョセフソン伝送線路の入力端に接続された第６の誘導性素子と、前記第２のジョセフソン伝送線路の入力端に接続された第７の誘導性素子と、前記第６の誘導性素子の一端と前記第７の誘導性素子の一端とを接続した信号入力端を設けたことにより超電導回路を達成することが可能となった。
【００１１】
【発明の実施の形態】
上記課題の第１の課題である増幅度を高めることに対して、本発明では個々のＳＱＵＩＤの磁束量子に対する感度を高くすることで対応した。ＳＱＵＩＤの磁場感度を高めるために、ＳＱＵＩＤの超電導閉ループを形成するインダクタのインダクタンスを小さくし、しかも磁場印加用制御線とＳＱＵＩＤのインダクタとの結合距離が長くとれるように、２つのＳＱＵＩＤのインダクタを一部共有する構造を採用した。磁場検出感度を高めることを目的とした、２つのＳＱＵＩＤがインダクタを一部共有する構造は、特開平８−２３６８２４にも示されている。この例では入力信号を、共有するインダクタに磁気的に結合させるものである。一方、本発明では大きさが一定である２つの磁束量子信号を、２つのＳＱＵＩＤに磁気的に結合させるもので、本発明では共有されるインダクタでない部分を入力インダクタとして用い、磁気的に結合させる。
【００１２】
ＳＱＵＩＤが高感度になると、磁場印加用制御線とＳＱＵＩＤの入力インダクタ間の結合距離を短く、すなわち、制御線のインダクタンスを小さくでき、ここを通過する磁束量子信号のパルス波形の鈍りを防げることから、次の第２の課題である高速性維持にも効果がある。
【００１３】
上記課題の第２の課題の高速性に対して、本発明では、１個の磁束量子から２個の磁束量子を生成する分岐回路をカスケード状に設け、ＳＱＵＩＤの数だけ磁束量子信号を発生させる。分岐回路間は全てジョセフソン伝送線路とし、パルス特性を維持するとともに、枝別れした各々の伝送線路には同一個数の分岐回路と同じ段数のジョセフソン伝送線路を設け、磁束量子信号がどのルートを取っても線路の実質的な長さが同一となるように、すなわち、全てのＳＱＵＩＤに同時に磁束量子信号が到達するようにする。さらに、本発明では、ＳＱＵＩＤの磁場印加用制御線の出口側にもジョセフソン伝送線路を配置した後、抵抗で終端接地する。この出口側に配置するジョセフソン伝送線路は、信号の反射を防ぎ、ＳＱＵＩＤの制御線を通過する磁束量子信号の波形が鈍るのを防止する。出口側のジョセフソン伝送線路は１０ギガＨｚを超える高周波動作時にとくに効果的である。
【００１４】
なお、低周波、すなわち時間軸での間隔が広い磁束量子信号にも対応する必要がある場合には、本発明では超電導信号増幅回路の入力部に、ＳＦＱ／ｄｃ変換回路を設け、パルス信号を擬似的にレベル信号のようにする。
【００１５】
上記課題の第３の課題の応答性に対して、本発明では、超電導信号増幅回路における直列に接続されたＳＱＵＩＤ列の領域の大部分から、磁気遮蔽膜を取り除いた。もしくは、直列に接続された各ＳＱＵＩＤ毎に対応する領域の磁気遮蔽膜を他の磁気遮蔽膜から分離した構造とした。この理由を以下に述べる。
【００１６】
一般的には磁気遮蔽膜は回路のグランドを兼ねているため、ＳＱＵＩＤと磁気遮蔽膜の間に静電容量が存在する。出力電圧が高くなると、この静電容量の影響が大きくなり、入力信号に対して増幅信号の応答特性が悪くなる。これには、出力信号への電源供給を兼ねるＳＱＵＩＤのバイアス電流が小さな電流値（０．１〜０．２ｍＡ）であることが、静電容量への充電時間が長くなってしまうためである。
【００１７】
以下本発明を以下に述べる実施例にもとづいて説明する。
【００１８】
（実施例１）
図１は本発明の実施例１を示す模式図である。１は超電導磁束量子回路（ＳＦＱ回路）であり、この出力である磁束量子信号を増幅するのが本発明の超電導信号増幅回路である。ＳＦＱ回路１の出力である磁束量子信号はジョセフソン伝送線路を通して第１段目の分岐回路２（ＳＰで示す）に導入される。分岐回路２で２つになった磁束量子信号は、それぞれジョセフソン伝送線路（ＪＴＬで示す）３、４を介して第２段目のＳＰ５、６に導入される。以下、図および説明が煩雑となるので、参照符号および説明は適宜省略した。第２段目の分岐回路５でさらに２つに分割された磁束量子信号はジョセフソン伝送線路７を介して第３段目の分岐回路８に導入され、ジョセフソン伝送線路９を介してさらに第４段目の分岐回路１０に導入される。実施例１では第４段目の分岐回路１０で最終的に２つに分割された磁束量子信号はジョセフソン伝送線路１１、１２を介してＳＱＵＩＤ２０、２１の磁場印加用制御線２２、２３に導入される。説明を省略した分岐回路の他の線路も同様に構成される。したがって、実施例１では、４段の分岐回路を備えて、１６個のＳＱＵＩＤが直列接続されたものとなる。
【００１９】
磁場印加用制御線２２、２３の先にはジョセフソン伝送線路１３、１４が接続されて、最終の終端抵抗１５、１６を介して接地される。１７は電源であり、ＳＱＵＩＤにバイアス電流を供給する。直列に接続されたＳＱＵＩＤおよび電源１７の直列回路は両端で接地される。
【００２０】
図２は、この等価回路を最上段と最下段の部分については全部を示し、途中は部分的に省略して示す。対応する構成要素に図１と同じ参照符号を付した。本等価回路での超電導磁束量子回路１は交流電源３０によって磁束量子を発生する回路を例とした。超電導磁束量子回路１では、インダクタ３１とジョセフソン接合３３、３４からなる超電導閉ループに交流電源３０からジョセフソン接合３５を介して交流電流が供給される。交流電源３０の入力線の一方はインダクタ３２を介してグラウンド３７に接続され、交流電源３０の他方もグラウンド３７に接続されている。超電導閉ループに電流を流し込むことによって、超電導閉ループに磁束量子が１個発生する。ここで３６は適当なバイアス電源でありジョセフソン接合３３、３４に適当な電流を流すために一端がジョセフソン接合３３、３４に、他端がグラウンド３７に接続される。各ジョセフソン接合３３、３４の他端はグラウンド３７に接続される。以下、本発明に係る超電導信号増幅回路の等価回路も回路素子は同じシンボルマークで表示したが、参照符号は適宜省略した。実施例１では、ジョセフソン接合はトンネル接合に抵抗を並列に接続したもの、あるいは電流−電圧特性に履歴を示さない接合のいずれを用いても良いが、本実施例では、電流−電圧特性に履歴を示さない接合を用いた。
【００２１】
図３は、最上段のＳＱＵＩＤ２０に着目した等価回路の詳細図である。磁場印加用制御線２２と磁気的に結合する入力用インダクタ３８および２つのジョセフソン接合３９により超電導閉ループ（ＳＱＵＩＤループインダクタ）が形成されている。
【００２２】
これらの超電導信号増幅回路および超電導磁束量子回路は酸化物超電導薄膜を用いて作製した。図４は図３に対応するＳＱＵＩＤ２０のレイアウトとＩＶ−ＩＶの位置で矢印方向に見た断面構造を示す模式図である。これを用いて回路の構造について説明する。Ｌａ―Ｓｒ―Ａｌ―Ｔｉ酸化物の単結晶基板４６上にＹ―Ｂａ―Ｃｕ酸化物超電導薄膜で磁気遮蔽膜４７を形成した。Ｌａ―Ｓｒ―Ａｌ−Ｔｉ酸化物あるいはＳｒ−Ｔｉ酸化物の層間絶縁膜４８を介して、Ｙ―Ｂａ―Ｃｕ酸化物超電導薄膜を形成、これをインダクタ４２および入力用インダクタ３８ならびにジョセフソン接合４１と結合部４５の下部超電導電極とする。この上に連続してＣｅ酸化物薄膜を形成、上下超電導電極の層間絶縁層４０とする。下部超電導電極の斜面（エッジ）表面層をイオンビーム照射により、非晶質化したのち加熱して絶縁特性を生じさせ、これをジョセフソン接合のバリア層とする。さらにＹ―Ｂａ―Ｃｕ酸化物超電導薄膜を形成、これを磁場印加用制御線２２およびインダクタ４３として使用する。入力用インダクタ３８の端部とインダクタ４３との結合部にジョセフソン接合４１を形成する。インダクタ４２と上部超電導電極で作られたインダクタ４３との結合部４５は、その幅をジョセフソン接合４１の幅に対して十分大きくすることにより超電導接続を実現する。
【００２３】
入力用インダクタ３８とジョセフソン接合４１および下部超電導電極で形成したインダクタ４２、上部超電導電極で形成したインダクタ４３により閉ループを形成する。各ジョセフソン接合４１の臨界電流値は０．１ｍＡから０．２ｍＡ、超電導閉ループのインダクタンスは１０ｐＨから２０ｐＨである。磁場印加用制御線２２と入力用インダクタ３８間の相互インダクタンスは５ｐＨから１５ｐＨとした。抵抗素子は金薄膜を上下の超電導電極間に形成して作製した。
【００２４】
分岐回路ＳＰは、実施例１では、各段のジョセフソン伝送線路間を接続するインダクタである。この分岐回路をジョセフソン伝送線路とほぼ同じ構成として１本の入力線に対して２本の出力線を設け、かつ１個のジョセフソン接合と直流電流バイアス線を設けたものとしても良い。この場合、ジョセフソン接合の臨界電流値およびインダクタの大きさ等はジョセフソン伝送線路と同様とする。
【００２５】
図５は実施例１に係る超電導信号増幅回路の動作を評価するために利用されたリング発振器を示すブロック図である。図２で説明した超電導磁束量子回路１では、本発明の狙いとするきわめて周波数の高い、パルス幅がピコ秒の磁束量子信号を発生することが実際上難しく、本発明の効果を確認できないので、図５に示すようなリング発振器で磁束量子信号を発生させ、この出力を実施例１に係る超電導信号増幅回路で増幅させて評価することとした。
【００２６】
リング発振器は、発振起動入力部９０、発振入力用ジョセフソン伝送線路９１、ジョセフソン伝送線路リング９２および出力用ジョセフソン伝送線路９３が配列されている。発振起動入力部９０は、図２で説明したＳＦＱ回路１と同じ構成である。入力用ジョセフソン伝送線路９１は、発振起動入力部９０で発生した磁束量子信号が入力されると、これを次々に伝搬させる。ジョセフソン伝送線路リング９２は、スプリッタとして機能する接続点９４、９５を２個、一方向性回路として機能するジョセフソン接合９６を１個含む。入力用ジョセフソン伝送線路５１からの磁束量子信号はインダクタ９７を介してジョセフソン接合リング９２の接続点９４に入力されると、リングの両方向に分割されて伝搬されるが、インダクタ９８の方向に伝搬された磁束量子信号のみがジョセフソン伝送線路リング９２を次々と伝搬し、巡回するものとなる。巡回する磁束量子信号が接続点９５に到達したときは、磁束量子信号は分割されて１つは出力用ジョセフソン伝送線路９３に入力され、高速信号として利用される。
【００２７】
図６は、図５に示すリング発振器の出力を実施例１に係る超電導信号増幅回路に導入して、超電導信号増幅回路からの出力の周波数特性をスペクトル・アナライザで計測した結果を示す。超電導回路の動作温度は３０Ｋであった。リング発振器からの発振出力周波数は、交流電源３０の周波数あるいはジョセフソン接合へのバイアス電流の大きさを変えることにより、周波数１０ＧＨｚから２０ＧＨｚの範囲で制御できる。リング発振器からの磁束量子信号の出力は実施例１の信号増幅回路を通しても、周波数１０ＧＨｚから２０ＧＨｚでピークが検出された。検出された周波数スペクトルはリング発振器へのバイアス電流の大きさから想定される発振周波数と一致した。超電導信号増幅回路チップからスペクトル・アナライザまでの配線による減衰を考慮すれば、超電導信号増幅回路の出力電圧は５ｍＶ以上であった。リング発振器から出力される磁束量子信号の推定されるピーク電圧は、たかだか、０．３ｍＶ程度であり、本超電導信号増幅回路でＳＱＵＩＤの数に対応して信号が増幅されていることがわかった。
【００２８】
とくに周波数２０ＧＨｚ近くまで増幅作用を維持できたのはＳＱＵＩＤの後ろにも磁場印加用制御線２２，２３の先にジョセフソン伝送線路を配置したことが寄与している。実施例２に述べるＮｂ系超電導回路を想定して、ジョセフソン伝送線路を配置した場合と用いない場合のシミュレーションによる出力波形を図７に示した。磁場印加用制御線２２，２３の先にもジョセフソン伝送線路を配置した場合、波形の終了時間が５ｐｓ以上短くなっていることがわかる。これは１周期に換算すれば１０ｐｓとなり、周波数特性の大幅な向上に資することがわかる。
【００２９】
なお、実施例１のようにジョセフソン伝送線路を配置した場合には、ＳＱＵＩＤの出力電圧が一度急速に立ち上がった後、一旦低下している。これは、ＳＱＵＩＤの急速な電圧上昇に伴い、浮遊容量へのチャージが遅れて起こるための現象と言うことができる。これに対して、ジョセフソン伝送線路を持たない場合には、伝送遅れにより実施例１ほどの高速な立ち上がりでないために、ＳＱＵＩＤの出力電圧の上昇と浮遊容量へのチャージとが平行して起こっているため、立ち上がりが緩やかになってしまうが、一方では、ＳＱＵＩＤの出力電圧が一度急速に立ち上がった後、一旦低下すると言う現象は観察されない。
【００３０】
（実施例２）
図８は、ＳＱＵＩＤの磁場検出感度を高めた本発明の実施例２の等価回路を図２と同じように示すものである。超電導信号増幅回路は超電導膜にＮｂを用いて作製した。デバイスはＳｉウェハ基板上に、Ｎｂ膜を超電導電極と磁気遮蔽膜に、Ｓｉ酸化物薄膜を層間絶縁層に、Ｍｏ薄膜をシャント抵抗にするプロセスで作製した。ジョセフソン接合としては、Ｎｂ／ＡｌＯｘ／Ｎｂトンネル接合を作製した。シャント抵抗はジョセフソン接合に並列に接続されており、ジョセフソン接合はヒステリシスを示さない特性のものとなる。しかし、図８では、図の表示を簡略化するために、シャント抵抗は示していない。また分岐回路は、本実施例でも図２と同様、ジョセフソン接合線路間を接続するインダクタである。
【００３１】
図８の回路構成は、図２に示す実施例１のそれと本質的に同じであるが、最終段の分岐回路１０で分割された磁束量子信号が導入される２つのＳＱＵＩＤを一対とし、超電導閉ループ（ＳＱＵＩＤループインダクタ）のインダクタの一部を共有するとともに、共有部分の配線幅を広くすることにより、この部分のインダクタンスを小さくしたこと、および磁場印加用制御線がインダクタの共有部分とは異なるインダクタの部分と磁気的に結合していることが特徴である。
【００３２】
図９は、最上段の一対のＳＱＵＩＤ２０、２１に着目した等価回路の詳細図である。図１０は図９に対応するＳＱＵＩＤ２０、２１のレイアウトを示す模式図である。また、図１１はＳＱＵＩＤ２０、２１のレイアウトの端部とＸ−Ｘの位置で矢印方向に見た断面構造を示す模式図である。図９ではジョセフソン接合５０、ジョセフソン接合５０に並列に配置したシャント抵抗５１を示した。ＳＱＵＩＤの回路パラメータは各ジョセフソン接合５０の臨界電流値が０．１ｍＡ、接合のシャント抵抗５１が４Ω、磁場印加用制御線２２、２３と結合する入力用インダクタ５２、５３は、長さが１００ミクロンメートルで、各インダクタンスが７ｐＨ、２つのＳＱＵＩＤが配線を共有するインダクタ５４のインダクタンスは１ｐＨである。電源電流は９５％バイアスに相当する０．１９ｍＡとした。
【００３３】
図９、図１０および図１１に示すＳＱＵＩＤを以下説明する。Ｓｉウェハからなる基板４６上にＮｂで作られたグランドを兼ねる磁気遮蔽膜４７、Ｓｉ酸化物薄膜による層間絶縁層４８、Ｍｏ薄膜を用いたシャント抵抗５１を作製したのち、層間絶縁膜５６を形成する。一対の磁場印加用制御線２２、２３を上部超電導電極により形成するが、これに対応する位置に予め入力用インダクタ５２、５３と、これらの入力用インダクタ５２、５３とループを作る共有インダクタ５４を両入力用インダクタ５２、５３に挟まれるように、下部超電導電極により形成する。入力用インダクタ５２、５３の端部と共有インダクタ５４の端部との間を、上記Ｍｏ薄膜で形成したシャント抵抗５１で接続する。層間絶縁膜を形成した後、ジョセフソン接合５０を作製する下部電極の表面にＡｌの極薄酸化物薄膜を接合バリアとして作製した。さらに、磁場印加用制御線とジョセフソン接合５０の上部電極を兼ねるＮｂ薄膜を形成、Ｎｂ／ＡｌＯｘ／Ｎｂトンネル接合を作製した。入力用インダクタ５２、５３とループを作る共有インダクタ５４は、ジョセフソン接合５０を介して、上部超電導電極で作ったインダクタ５５で接続され、インダクタ５５の他の端と共有インダクタ５４の接続は超電導接続とする。シャント抵抗５１はジョセフソン接合５０に並列に接続されており、ジョセフソン接合５０はヒステリシスを示さない特性のものとなる。この構造の製造プロセスは、特に説明するまでもなく、この分野の技術者によく知られている方法によればよい。
【００３４】
この一対のＳＱＵＩＤを８対、すなわち１６個のＳＱＵＩＤを図８に示したように直列に接続し、それぞれのＳＱＵＩＤの磁場印加用制御線に磁束量子信号を同時に入力した時、一対のＳＱＵＩＤ当たり０．２４ｍＶの出力電圧が得られた。この値は比較のために実施例１のように個々のＳＱＵＩＤを直列に接続し、それぞれのＳＱＵＩＤの制御線に磁束量子信号を同時に入力した場合の電圧、０．１８ｍＶに比べて３０％大きいものであった。実施例２の構成によれば、実施例１の構成よりもより大きな増幅度が得られた。
【００３５】
実施例２できわめて高い周波数でパルス幅がピコ秒の磁束量子信号の増幅を確認するために、実施例１と同様に、リング発振器で高速信号を発生させ、評価した結果、図６で説明した特性と同様の結果が得られた。しかしながら、リング発振器からの出力周波数を２０ＧＨｚとした場合に、増幅後の検出信号のスペトルが広がり、高速信号に十分対応できていないことが示された。これは上に述べたように磁場印加用制御線を通過する磁束量子信号のパルス幅が広がったためである。
【００３６】
（実施例３）
実施例２では、ＳＱＵＩＤの超電導閉ループのインダクタの一部を共有することで、磁場印加用制御線との相互インダクタンスを保ちながら、超電導閉ループのインダクタンスを低く抑えることができ、出力電圧を高めることができた。そこで、磁場印加用制御線２２、２３と入力用インダクタ５２、５３との磁気結合距離、すなわちＳＱＵＩＤの横幅を実施例２の場合の１００μｍから８０μｍに２０％短くした。これにより、実施例１と同じＳＱＵＩＤの配置を採用した場合と同程度の増幅度を得るとともに、通過する磁束量子信号のパルス幅を、より狭く保つことができる。
【００３７】
実施例３できわめて高い周波数の磁束量子信号の増幅を確認するために、実施例２と同様に、リング発振器で高速信号を発生させ、評価した結果、図６で説明した特性と同様に、リング発信器へのバイアス電流から想定される周波数と一致した。また、超電導回路チップからスペクトルアナライザまでの減衰を考慮して算出した出力電圧は１．５ｍＶ以上であった。周波数が２０ギガＨｚの場合に、スペクトルの幅が狭くなった。一方、増幅度を少し下げてよければ、回路配列上の大きな要素を占めるＳＱＵＩＤ部分の面積を少なくとも２０％低減できることになる。
【００３８】
（実施例４）
実施例１の等価回路をもつ超電導信号増幅回路の有効性を別の応用例で調べた。 図１２に作製した超電導回路のブロック図を示す。８ビットのシフトレジスタ６０と超電導信号増幅回路６１を直列に接続するとともに、シフトレジスタ６０を、クロックジェネレータとして用いた磁束量子信号列発生回路６２の出力する磁束量子信号により駆動するものである。シフトレジスタ６０にはデータ入力信号を別に加える。この超電導信号増幅回路６１を実施例１で述べたものとほぼ同じ構成とし８ビットのシフトレジスタ６０から得られる磁束量子信号を、図１または図２に示す分岐回路２に加えた。
【００３９】
これらの超電導回路は実施例２の場合と同様に、超電導膜にＮｂを用いて作製した。このようにして作製した磁束量子信号列発生回路６２、シフトレジスタ６０および超電導信号増幅回路６１から成る回路に１００ＭＨｚから１０ＧＨｚの周波数範囲で８ビットのデータ信号にクロック信号を同期させて入力した。磁束量子信号列発生回路６２では１０個の磁束量子列の間隔が２０ｐｓとなるようにバイアス電流レベルを設定した。超電導信号増幅回路６１からの出力をオシロスコープによって測定した結果、図１３に示されるように、入力データと同じ信号列で、５ｍＶ以上に増幅された出力信号列が観察された。磁束量子信号の推定されるピーク高さは０．５ｍＶ程度であり、本超電導信号増幅回路で確かに高周波信号が増幅されていることがわかった。さらに本超電導信号増幅回路を用いることにより、シフトレジスタからの出力を雑音に埋もれさせることなく、比較的容易に取出して観測できることがわかった。
【００４０】
超電導信号増幅回路６１が実施例２あるいは実施例３に示されるものである場合でも、同様な好結果が得られることは言うまでも無い。
【００４１】
（実施例５）
実施例５も、図１２に示すように、８ビットのシフトレジスタ６０と超電導信号増幅回路６１を接続して超電導回路を作製した例である。実施例５では、磁束量子信号列発生回路６２には、図１４に示す回路を採用した。この磁束量子信号列発生回路は、図５で説明したリング発振器と対比してわかるように、リング回路９２に代えて、入力信号を２個の出力線に交互に振分けるトグル・フリップ・フロップを基本とする回路６３としたものである。回路６３は、ジョセフソン接合６４および６５よりなる直列回路とジョセフソン接合６６および６７よりなる直列回路とが並列に接続されて、その一端に磁束量子信号が入力され、他端が接地される。並列接続された直列回路のそれぞれのジョセフソン接合の接続点間にはインダクタ６８および６９が接続されている。ジョセフソン接合６４および６６とインダクタ６８および６９が作る超電導ループ７０は入力された磁束量子信号を蓄える働きをする。インダクタ６８および６９の接続点に、この超電導ループ７０から信号を引出すために、インダクタ７１、ジョセフソン接合７２および７３よりなる信号引出し線７４が接続される。この信号引き出し線７４の接続点は別に抵抗７５を介して接地される。図に示すように、回路の必要な場所にはバイアス電流源が接続されている。信号引出し線７４の２個のジョセフソン接合７２、７３の間からインダクタ７６を介して磁束量子信号を引出す。回路６３は磁束量子信号が出力される毎に超電導ループ７０を周回する電流の向きが反転する。電流の反転にともなって連続的な信号の発生と停止が引き起こされる。１個の磁束量子信号入力によって磁束量子信号を発生し、つぎの１個の磁束量子信号によって磁束量子信号の発生を停止する。すなわち、入力の磁束量子信号を１／２の周波数に分周する。実施例５では、発振起動入力部９０は交流入力により、磁束量子信号列を発生するものである。
【００４２】
これらの超電導回路は超電導膜にＮｂを用いて作製した。１００ＭＨｚから１０ＧＨｚの周波数範囲で８ビットのデータ信号にクロック信号を同期させて入力した。超電導信号増幅回路からの出力をオシロスコープによって測定した結果、図１５に示されるように、入力データと同じ信号列で、入力の磁束量子信号を１／２の周波数に分周するとともに、５ｍＶ以上に増幅された出力信号列が観察された。
【００４３】
磁束量子信号の推定されるピーク高さは０．５ｍＶ以下であり、本超電導信号増幅回路で確かに高周波の磁束量子信号が増幅されていることがわかった。さらに本超電導信号増幅回路を用いることによって、シフトレジスタからの出力を雑音に埋もれさせることなく、比較的容易に取出して観測できることがわかった。
【００４４】
（実施例６）
実施例６は、実施例５における磁束量子信号列発生回路を図１６に示すように、より簡易化されたＳＦＱ／ｄｃ変換回路７７によるものとした他は実施例５と同じである。実施例１と同様に、周波数を１０ＧＨｚから２０ＧＨｚにして調べた結果、実施例６の増幅回路を通しても、周波数５ＧＨｚから１０ＧＨｚでピークが検出された。周波数が１／２になっているのは、ＳＦＱ／ｄｃ変換回路を通したためである。検出された周波数の２倍の値はリング発振器へのバイアス電流から想定される発振周波数と一致した。また、超電導回路チップからスペクトル・アナライザまでの減衰を考慮して算出した出力電圧は１．５ｍＶ以上であった。リング発振器からの磁束量子信号の推定されるピーク高さは、たかだか、０．２ｍＶ程度であり、直列接続したＳＱＵＩＤの数、１６個に対応して信号が増幅されていることが分かった。
【００４５】
これら実施例５および６は、ＳＦＱ回路のパルスが低速で、且つ急峻である場合に、見かけ上ＳＦＱ回路からのパルス間を連続する高速の急峻なパルスとして扱うのに有用なものである。
【００４６】
（実施例７）
実施例７では、超電導量子干渉素子ＳＱＵＩＤは直列に接続するだけでなく、並列にも接続した。図１７に、図１の分岐回路５より後段の部分のみを例示した。最終段の分岐回路から得られる２つの磁束量子信号の上側および下側のそれぞれの磁束量子信号を並列に配置したＳＱＵＩＤの入力として加えるものとした。勿論、並列に配置されたＳＱＵＩＤはすべて各列毎に直列接続される。実施例７では、図１と対比して明らかなように、ＳＱＵＩＤは合計１６個配置されるが、直列に８列、並列に２列となる。また、ＳＱＵＩＤの磁場印加用制御線が構造上２倍の長さとなってしまう。
【００４７】
このことは、本発明の特徴の一つであるＳＱＵＩＤの出力側にジョセフソン伝送線路の配置によって磁束量子信号の急峻さが鈍るのを防止する効果を持たせても不利に作用する。すなわち、並列に配置されたＳＱＵＩＤの出力のタイミングが異なるほか、磁場印加用制御線に加えられた先の磁束量子信号が抜けきらない内に次の磁束量子信号が磁場印加用制御線に加えられると言うような状況が起こる。その結果、図６で説明したような超高速特性を維持した増幅ができないことは明らかである。したがって、この実施例７は、前述の実施例より周波数の低い入力に対応して使用することで効果を発揮する。その場合には本増幅回路の入力側にＳＦＱ／ｄｃ変換回路を設ける必要がある。
【００４８】
これらの超電導回路は超電導薄膜にＮｂを用いて作製した。ＳＱＵＩＤに用いた超電導接合の臨界電流は０．２ｍＡとした。実施例７による超電導信号増幅回路に実施例５の超電導回路から５ＧＨｚまでの周波数範囲で交流信号を入力した。超電導信号増幅回路からの出力をオシロスコープによって測定した結果、図１８に示されるように、２ｍＶ以上に増幅され、周波数が入力交流信号の１／２となった出力波形が観察された。超電導量子干渉素子のバイアス電流は０．７ｍＡであった。バイアス電流の大きさに比例して外部に取出せる電流が増加するため、素子を並列接続しない場合の２倍の出力電流となる。
【００４９】
実施例７では、超電導回路からの出力信号周波数が低い場合、出力電流を増幅できることがわかった。超電導量子干渉素子の並列に配列する数は、最終段の分岐回路から伸びた１本の超電導線のインダクタが動作周波数を維持した状態で動作できる範囲内で増加できる。
【００５０】
（実施例８）
実施例８の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図１９に示す。図１９は、図１、図２に示した信号増幅回路の最上段から3段部分と最下段から3段部分を具体的に示し、中間部は省略して示したものである。図１９では、図１、図２に示したものと同じ物には同じ参照符号を付した。また、図は簡便のため、絶縁層については表示を省略し、必要な導電層と接続関係が分かるもののみを示している。
【００５１】
ＳＱＵＩＤ２０、２１、---は図４（ａ）で説明したように、超電導閉ループ（ＳＱＵＩＤループインダクタ）を下部超電導電極で作製した入力用インダクタ３８およびインダクタ４２、上部超電導電極で作製したインダクタ４３で構成し、入力用インダクタ３８とインダクタ４３とはジョセフソン接合を形成し、インダクタ４２とインダクタ４３とは超電導接続となるように構成されている。入力用インダクタ３８はＳＱＵＩＤ２０の磁場印加用制御線２２と磁気的に結合するインダクタである。インダクタ４２を形成する下部超電導電極はＳＱＵＩＤ２１のバイアス線を兼ねる。ＳＱＵＩＤ２１以下についても、これらの関係が繰り返しパターンの形となっている。最下段のＳＱＵＩＤの下部超電導電極で作られるインダクタ４２は磁気遮蔽膜４７と接続点７８で接続され、接地されている。最上段のＳＱＵＩＤ２０の入力用インダクタ３８は、バイアス電流供給線７９に直結しており、バイアス電流供給線７９は出力端子８０および電源接続端子８１に直結している。
【００５２】
ＳＱＵＩＤ２０の入力用インダクタ３８には磁場印加用制御線２２が絶縁膜を介して重ねて配列されている。図１、図２に示したように、磁場印加用制御線２２はその入出力端にジョセフソン伝送線路１１、１３が設けられている。これらのジョセフソン伝送線路１１、１３は、磁場印加用制御線２２と同じ上部超電導電極と下部超電導電極により形成される。ここで、下部超電導電極と上部超電導電極との間にはジョセフソン接合８２が形成される。また、ジョセフソン伝送線路の下部超電導電極と磁気遮蔽膜４７は超電導接続され、接地されている。さらに、磁場印加用制御線２２は、金の抵抗層を介したのち、下部超電導電極８３を介して磁気遮蔽膜４７に接続され、接地されている。
【００５３】
ここで注目すべき点は、実施例８では、最下段のＳＱＵＩＤ以外のＳＱＵＩＤは磁気遮蔽膜４７を切り欠いた部分に形成されており、最下段のＳＱＵＩＤの超電導閉ループのインダクタ４２が全体領域の磁気遮蔽膜４２に超電導接続されていることである。
【００５４】
超電導磁束量子回路の周波数を低下させる最も大きな要因は、寄生容量である。動作周波数を高くするにしたがって、寄生容量の影響が増大する。ＳＱＵＩＤで、グランド電位の磁気遮蔽膜を用いた場合、層間絶縁膜を介してＳＱＵＩＤのインダクタと磁気遮蔽膜間で容量が形成される。数十ミクロンの寸法の素子では容量は０．１ｐＦから１ｐＦの大きさになる。
【００５５】
ＳＱＵＩＤが１段の場合、この寄生容量に蓄積される電荷は速度がピコ秒の動作に対してもとくに影響する大きさではない。しかしながら、ＳＱＵＩＤを多数段直列接続した場合、寄生容量は素子の個数に比例して増大するとともに、発生電圧が高くなるため、蓄積される電荷量はほぼ素子数の２乗に比例して増大する。従って、単純に、ＳＱＵＩＤの段数を１６個とし、最大６ｍＶの電圧を発生させるものとした場合、蓄積電荷は５フェムトクーロンから５０フェムトクーロンとなる。一方蓄積電荷を供給するべきバイアス電流はＳＱＵＩＤのバイアス条件から０．１ｍＡから０．２ｍＡで変わらないから、電荷の蓄積時間は２５ｐｓから５００ｐｓとなる。したがって出力の立ち上り時間がこれだけ増大することになる。
【００５６】
一方、実施例８に係る超電導信号増幅回路によれば、大多数のＳＱＵＩＤは磁気遮蔽膜を持たないためにこのような立ち上り時間の遅延要因は存在しない。容量成分はＳＱＵＩＤのインダクタと制御線間に存在するが、交差する面積が相対的に小さいことと、層間絶縁膜が比較的厚いことから推定して、上記蓄積時間の１／２０以下である。したがって実施例８になる超電導信号増幅回路では１０ＧＨｚ以上の高い周波数の信号を増幅し、出力することが可能であった。
【００５７】
（実施例９）
実施例９の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図２０に示す。図１９と図２０とを対比して明らかなように、実施例９では、最下段の超電導量子干渉素子以外のＳＱＵＩＤの配置される全領域の磁気遮蔽膜４７を切り欠いて除去してしまうのではなく、それぞれのＳＱＵＩＤの部分のみに対応する磁気遮蔽膜８４、８５、---を形成するが、これらは周辺の磁気遮蔽膜４７とは、分離されている。図２３には図２０のＹ−Ｙで示した位置で矢印方向に見た断面構造を示す。Ｌａ−Ｓｒ−Al−Ｔｉ酸化物からなる基板４６の上にＹ−Ｂａ−Ｃｕ酸化物超電導体からなる磁気遮蔽膜４７を形成後、ＳＱＵＩＤ列の各ＳＱＵＩＤ位置の磁気遮蔽膜８５を周辺の磁気遮蔽膜４７から切り離した。磁気遮蔽膜４７および８３の上にＳｒ−Ｔｉ酸化物からなる絶縁膜４８を形成、インダクタ４２と磁気遮蔽膜８３の間の電気的接続をとるためのホールを作製したのち、インダクタ３８、４２のためのＹ−Ｂａ−Ｃｕ酸化物超電導電極を形成する。この後の接合作製は実施例１で示したものと同じである。
【００５８】
ここでの特徴はＳＱＵＩＤ２１の下の磁気遮蔽膜８４、８５、---は周囲の磁気遮蔽膜４７から分離されており、且つ、それぞれ接続点７８を介してＳＱＵＩＤのインダクタに電気的に接続されていることである。実施例９においても、超電導磁束量子回路の周波数を低下させることなく、また磁束量子パルスとほぼ同等の短く急峻な増幅信号を得られたが、実施例８においてのべたのと同じ理由によるものである。すなわちＳＱＵＩＤのグランドとの浮遊容量成分をＳＱＵＩＤのインダクタ３８と磁場印加用制御線２２間に限定できたからである。一方、実施例９のように、ＳＱＵＩＤにグランド電位から切離した磁気遮蔽膜を設けることにより、磁場印加用制御線２２とＳＱＵＩＤの入力用インダクタ間の磁気結合を高めることができた。したがって磁場印加用制御線２２制御線の長さを短くすることができた。
【００５９】
（実施例１０）
実施例１０の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図２１に示す。図２１は、図８に示した信号増幅回路の最上段と最下段の部分を具体的に示し、中間部は省略して示したものである。図２１では、図８および図９−図１１に示したものと同じ物には同じ参照符号を付した。また、図は簡便化のため、絶縁層については表示を省略し、必要な接続関係が分かるものを記載した。また、ＳＱＵＩＤについては、入力用インダクタ５２、５３および磁場印加用制御線２２、２３のみに参照符号を付した。超電導接合線路ＪＴＬに関しては、実施例８と同じ参照符号を付した。
【００６０】
図２１と図１９を対照して明らかなように、実施例１０と実施例８とは、実施例１と実施例２とが、一対の２つのＳＱＵＩＤのインダクタの一部を共有したかしないかの差異があるのみである。なお、ジョセフソン伝送線路１１、１２のジョセフソン接合の部分の図面の表示が図２１と図１９とでは異なっているが、これは、図２１では、ジョセフソン伝送線路１１、１２のジョセフソン接合を図１１で詳細に説明した構造によるものであることを簡略化して示すためである。
【００６１】
（実施例１１）
実施例１１の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図２２に示す。図２２と図２１との対比は図２０と図１９との対比に対応するものであり、実施例１０の磁気遮蔽膜を各ＳＱＵＩＤの対のそれぞれに分離して設けた点を除いては同じである。
【００６２】
（その他の実施例）
上述の各実施例ではＳＱＵＩＤの段数を１６段としたが、段数を３２段に増加し、増幅度を高めても追随できる周波数はほとんど低下しない。この理由は制御線が各々のＳＱＵＩＤに繋がっているのみであるので、素子の段数を増加することによって磁場印加用制御線のインダクタンスが増加しないからである。ただし、超電導信号増幅回路の占める面積が大きくなり、チップ内の論理回路の大きさが制限される他、各要素回路の配置が難しくなる問題がある。
【００６３】
【発明の効果】
発明によれば、数１０ギガヘルツの高周波信号を、周波数を低減することなく電圧あるいは電流増幅できるのは勿論、波形の立ち上がり及び立ち下がり幅を広げることなく、任意の周波数の出力信号を増幅できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す模式図。
【図２】図１に示す実施例１の等価回路を示す図。
【図３】実施例１に採用したＳＱＵＩＤの最上段に着目した等価回路の詳細図。
【図４】（ａ）は実施例１に採用したＳＱＵＩＤのレイアウトを示す模式図、（ｂ）は（ａ）のＩＶ−ＩＶの位置で矢印方向に見た断面構造を示す模式図。
【図５】実施例１に係る超電導信号増幅回路の動作を評価するために利用されたリング発振器を示すブロック図。
【図６】図５に示すリング発振器の出力を実施例１に係る超電導信号増幅回路に導入して、超電導回路の周波数特性をスペクトル・アナライザで計測した結果を示す図。
【図７】実施例２に述べるＮｂ系超電導回路を想定して、ジョセフソン伝送線路を配置した場合と、用いない場合のシミュレーションによる出力波形を比較して示す図。
【図８】本発明の実施例２の等価回路を示す図。
【図９】超電導信号増幅回路をＮｂ超電導膜等を用いて作製した実施例２のＳＱＵＩＤの回路構成例を示す図。
【図１０】図９のＳＱＵＩＤの回路構成に対応する回路パターンの模式図。
【図１１】（ａ）は実施例２に採用したＳＱＵＩＤの端部のレイアウトを示す模式図、（ｂ）は（ａ）のＸ−Ｘの位置で矢印方向に見た断面構造を示す模式図。
【図１２】本発明の実施例４として超電導信号増幅回路をシフトレジスタの出力段に応用した構成を示すブロック図。
【図１３】実施例４の超電導信号増幅回路からの出力をオシロスコープによって測定した結果の例を示す図。
【図１４】実施例５で採用した磁束量子信号列発生回路の構成を示す図。
【図１５】実施例５の超電導信号増幅回路からの出力をオシロスコープによって測定した結果の例を示す図。
【図１６】実施例６で採用した磁束量子信号列発生回路の構成を示す図。
【図１７】実施例７の超電導信号増幅回路の出力段の構成を示すブロック図。
【図１８】実施例７の超電導信号増幅回路からの出力をオシロスコープによって測定した結果の例を示す図。
【図１９】実施例８の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２０】実施例９の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２１】実施例１０の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２２】実施例１１の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２３】実施例９に採用したＳＱＵＩＤのＹ−Ｙの位置で矢印方向に見た断面構造を示す模式図。
【符号の説明】
１：超電導磁束量子回路、 ２，５，６，８，１０：分岐回路（ＳＰ）、 ３，４，７，９，１１，１２，１３，１４：ジョセフソン伝送線路、 ２０，２１：超電導量子干渉素子（ＳＱＵＩＤ）、 ２２，２３：磁場印加用制御線、 １５，１６：終端抵抗、 １７：電源、 ３０：交流電源、 ３１，３２，４２，４３，５７，５５，６８，６９，７１，７６，９８：インダクタ、 ３３，３４，３５，３９，４１，５０，６４，６５，６６，６７，７２，７３，８２，９６：ジョセフソン接合、 ３７：グラウンド、 ３６：バイアス電源、 ３８，５２，５３：入力用インダクタ、 ４０，４８，５６，５７：絶縁層、 ４５：結合部、 ４６：基板、 ４７，８４，８５：磁気遮蔽膜、 ５１：シャント抵抗、 ５４：共有インダクタ、 ６０：シフトレジスタ、 ６１：超電導信号増幅回路、 ６２：磁束量子信号列発生回路、 ６３：回路、 ７０：超電導ループ、 ７４：信号引出し線、 ７５：抵抗、 ７７：ＳＦＱ／ｄｃ変換回路、 ７８，９４，９５：接続点、 ７９：バイアス電流供給線、 ８０：出力端子、 ８１：電源接続端子、 ９０：発振起動入力部、 ９１：入力用ジョセフソン伝送線路、 ９２：ジョセフソン伝送線路リング、 ９３：出力用ジョセフソン伝送線路。
【発明の属する技術分野】
本発明は超電導特性を利用し、高速デジタル、アナログデータ処理回路等において、超高速スイッチング性能を発揮する超電導エレクトロニクスの分野に係わり、特に単一磁束量子を情報の担体とする超電導回路に必須となる信号増幅用超電導回路の構成に関する。
【０００２】
【従来の技術】
単一磁束量子（Single Flux Quantum：以下、ＳＦＱと略する）を情報の担体、すなわち、ＳＦＱの有無を１，０とする超電導磁束量子回路（ＳＦＱ回路）は、信号の幅がピコ秒で、１００ギガＨｚを超える周波数で伝達できる超高速回路である。高速性を活かしたアナログーデジタル変換回路、デジタル論理回路などへの適用が研究されている。しかしながら、超電導磁束量子回路の信号振幅は微弱であり、高々１ｍＶあるいはこれ以下の出力電圧しか得られない。信号レベルが微小なことは、動作時における消費電力や発熱が低いという利点となっている。しかし、ＳＦＱ回路の実用化においては、通常のＣＭＯＳのような半導体回路との接続が必須であり、それには信号を受け渡す先の回路の動作電圧まで超電導磁束量子回路の出力電圧を増幅する必要がある。また、極低温容器の中に置かれた超電導回路から室温環境にある回路まで配線を設けた時には、配線が長くなり、信号が減衰しやすく、この点からも超電導回路の出力部に信号を増幅する回路を配置しなければならない。
【０００３】
従来の超電導信号増幅回路としては直列ジョセフソン接合を同時に電圧状態にスイッチさせるタイプのものと、超電導量子干渉素子（以下ＳＱＵＩＤと略する）を利用するタイプのものに分けられる。ここで超電導量子干渉素子（ＳＱＵＩＤ）は超電導配線からなる超電導閉ループの中に2個のジョセフソン接合を含み、２個のジョセフソン接合の間にバイアス電流入力端子、他の間に接地端子を設けたもので、極めて微弱な磁場変化に対して両端子間に大きな電圧変化が生じる素子である。
【０００４】
ＳＱＵＩＤを利用し、かつ、超高速信号の増幅に対応した一例は、ムカーノフ等、アイ・イー・イー・イー・トランザクションズ・アプライド・スーパーコンダクティビティ、７巻、２８２６頁、１９９７年（O. A. Mukhanov et al., IEEE Transactions on Applied Superconductivity, Vol. 7, P. 2826, 1997）の第１図に示されている。この例ではジョセフソン伝送線路を接続することで、パルス信号特性を維持した状態で、磁束量子信号を複数の磁束量子信号に分岐し、これを直列に接続したＳＱＵＩＤ列の各ＳＱＵＩＤの磁場印加用制御線に入力する方式である。ここで、ジョセフソン伝送線路は2個以上のジョセフソン接合を超電導配線によって並列に接続し、一端を接地、他端をつなぐ配線にバイアス電源を接続するとともに、該配線に磁束量子信号を伝搬させるものである。磁束量子信号が入力されると、ジョセフソン接合が順次スイッチし、磁束量子信号はパルス波形を整形しながら伝搬する。
【０００５】
ＳＱＵＩＤに入力するに際して、磁束量子信号を分岐することによってＳＱＵＩＤの制御線の長さは、１本の制御線で引き回す場合より短くなり、制御線のインダクタンスの大きさに比例する信号遅延を減らしている。その結果、８ギガＨｚの信号を２ｍＶに増幅している。
【０００６】
他方、目的は異なるが、ポロンスキー等のアイ・イー・イー・イー・トランザクションズ・アプライド・スーパーコンダクティビティ、７巻、２８１８頁、１９９７年（S. Polonsky et al., IEEE Transactions on Applied Superconductivity, Vol. 7, P. 2818, 1997）の回路がある。これは超電導チップ間の信号伝達において、基板上の配線を介することに起因したインピーダンスの不一致を解決する必要から、単一磁束量子信号（Single Flux Quantum）を複数（ここでは４個）の信号（Multi-Flux Quantum）に変換するものである。本文献の第３図の回路も分岐回路をカスケード状に組むことでＳＱＵＩＤを同時にスイッチさせることが開示されている。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、超電導磁束量子回路の数１０ギガＨｚあるいは１００ギガＨｚを超える磁束量子信号を増幅することにあり、具体的には、増幅度を得ること、高速性を維持すること、入力信号に対する応答性を高めることが可能な超電導信号増幅回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の超電導信号増幅回路は直列に接続された複数個のＳＱＵＩＤを配置し、各ＳＱＵＩＤの磁場印加用制御線にそれぞれパルス特性を維持した状態の磁束量子信号を同時に入力させ、ＳＱＵＩＤに磁気結合させることで、ＳＱＵＩＤを同時に電圧状態にスイッチさせる。即ち、２個のジョセフソン接合からなる第１のジョセフソン接合対と、前記第１のジョセフソン接合対と環状に接続され第１の超電導ループを形成する第１と第２の誘導性素子と、前記第２の誘導性素子の一部を共有し環状に接続され、第２の超電導ループを形成する２個のジョセフソン接合からなる第２のジョセフソン接合対と、前記第２のジョセフソン接合対と環状に接続された第２の超電導ループを形成する第３の誘導性素子と、前記第１と第３の誘導性素子と磁気結合された入力回路から成る超電導量子干渉素子を与える。また、信号を入力する入力端と信号を出力する出力端とを有する誘導性素子と、前記誘導性素子の入力端と出力端に接続されたジョセフソン接合と、前記入力端と出力端に接続された直流電源と、から成る第１のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路と同一の構造の第２のジョセフソン伝送線路と、前記第２のジョセフソン伝送線路の入力端と前記第１のジョセフソン伝送線路との出力端との間に接続された第４の誘導性素子と、前記第４の誘導素子と磁気結合している第１の誘導性素子と、２個のジョセフソン接合からなるジョセフソン接合対と、前記ジョセフソン接合対と前記第４の誘導性素子とを環状に接続され第１の超電導ループと、前記第２のジョセフソン伝送線路の出力端に接続された抵抗部材とからなる超電導回路を与える。更にまた、基板と、前記基板上に設けられた磁気遮蔽膜と、前記磁気遮蔽膜上に電気的に絶縁する第１の絶縁膜と、前記第１の絶縁膜の上部に設けられた第１の超電導薄膜と、前記第１の超電導薄膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の上部に設けられた第２の超電導薄膜と、前記第１の超電導薄膜と第２の超電導薄膜とを接続して形成したジョセフソン接合を有する超電導回路にあって、前記超電導回路を複数個有し前記磁気遮蔽膜が前記超電導回路単位で分離した超電導回路をあたえる。また、実装的には、基板と、前記基板上に設けられた磁気遮蔽膜と、前記磁気遮蔽膜上に電気的に絶縁する第１の絶縁膜と、前記第１の絶縁膜の上部に設けられた第１の超電導薄膜と、前記第１の超電導薄膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の上部に設けられた第２の超電導薄膜と、前記第１の超電導薄膜と第２の超電導薄膜とを接続して形成したジョセフソン接合を有する超電導回路と、前記超電導回路と磁気結合する二つの超電導薄膜とを具備した超電導回路の構造により可能となる。また、別の観点からは、基板と、前記基板上に設けられた磁気遮蔽膜と、前記磁気遮蔽膜上に電気的に絶縁する第１の絶縁膜と、前記第１の絶縁膜の上部に設けられた第１の超電導薄膜と、前記第１の超電導薄膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の上部に設けられた第２の超電導薄膜と、前記第１の超電導薄膜と第２の超電導薄膜とを接続して形成したジョセフソン接合を有する超電導回路と、前記超電導回路と磁気結合する二つの超電導薄膜と、前記超電導回路を複数個有し前記磁気遮蔽膜が前記超電導回路単位で分離している超電導回路をも与えている。
【０００９】
また、回路システムとして低ノイズの回路構成として、２個のジョセフソン接合からなる第１のジョセフソン接合対と、前記第１のジョセフソン接合対と環状に接続され第１の超電導ループを形成する第１の誘導性素子と第２の誘導性素子と、前記第２の誘導性素子を共有し環状に接続され、第２の超電導ループを形成する２個のジョセフソン接合からなる第２のジョセフソン接合対と、前記第２のジョセフソン接合対と環状に接続された第２の超電導ループを形成する第３の誘導性素子と、信号を入力する入力端と信号を出力する出力端とを有する誘導性素子と、前記誘導性素子の入力端と出力端に接続されたジョセフソン接合と、前記入力端と出力端に接続された直流電源と、から成る第１のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路と同一構成の第２のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路の入力端に接続され、且つ前記第１の誘導性素子と磁気結合された第４の誘導性素子と、前記第２のジョセフソン伝送線路の入力端に接続された前記第３の誘導性素子と磁気結合された第５の誘導性素子と、前記１のジョセフソン伝送線路の出力端に取り付けられた第１の終端抵抗と、前記第２のジョセフソン伝送線路との出力端に接続された第２終端抵抗を有することで超電導回路素子を達成できる。
【００１０】
また、同時に信号を入力して高い増幅率を得るための構成としては、２個のジョセフソン接合からなる第１のジョセフソン接合対と、前記第１のジョセフソン接合対と環状に接続され第１の超電導ループを形成する第１の誘導性素子と第２の誘導性素子と、前記第２の誘導性素子を共有し環状に接続され、第２の超電導ループを形成する２個のジョセフソン接合からなる第２のジョセフソン接合対と、前記第２のジョセフソン接合対と環状に接続された第２の超電導ループを形成する第３の誘導性素子と、信号を入力する入力端と信号を出力する出力端とを有する誘導性素子と、前記誘導性素子の入力端と出力端に接続されたジョセフソン接合と、前記入力端と出力端に接続された直流電源と、から成る第１のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路と同一構成の第２のジョセフソン伝送線路と、前記第１の誘導性素子と磁気結合された第４の誘導性素子と、前記第１のジョセフソン伝送線路の出力端に前記第４の誘導性素子を接続し、前記第３の誘導性素子と磁気結合された第５の誘導性素子と、前記第２のジョセフソン伝送線路の出力端に前記第５の誘導性素子を接続し、前記第１のジョセフソン伝送線路の入力端に接続された第６の誘導性素子と、前記第２のジョセフソン伝送線路の入力端に接続された第７の誘導性素子と、前記第６の誘導性素子の一端と前記第７の誘導性素子の一端とを接続した信号入力端を設けたことにより超電導回路を達成することが可能となった。
【００１１】
【発明の実施の形態】
上記課題の第１の課題である増幅度を高めることに対して、本発明では個々のＳＱＵＩＤの磁束量子に対する感度を高くすることで対応した。ＳＱＵＩＤの磁場感度を高めるために、ＳＱＵＩＤの超電導閉ループを形成するインダクタのインダクタンスを小さくし、しかも磁場印加用制御線とＳＱＵＩＤのインダクタとの結合距離が長くとれるように、２つのＳＱＵＩＤのインダクタを一部共有する構造を採用した。磁場検出感度を高めることを目的とした、２つのＳＱＵＩＤがインダクタを一部共有する構造は、特開平８−２３６８２４にも示されている。この例では入力信号を、共有するインダクタに磁気的に結合させるものである。一方、本発明では大きさが一定である２つの磁束量子信号を、２つのＳＱＵＩＤに磁気的に結合させるもので、本発明では共有されるインダクタでない部分を入力インダクタとして用い、磁気的に結合させる。
【００１２】
ＳＱＵＩＤが高感度になると、磁場印加用制御線とＳＱＵＩＤの入力インダクタ間の結合距離を短く、すなわち、制御線のインダクタンスを小さくでき、ここを通過する磁束量子信号のパルス波形の鈍りを防げることから、次の第２の課題である高速性維持にも効果がある。
【００１３】
上記課題の第２の課題の高速性に対して、本発明では、１個の磁束量子から２個の磁束量子を生成する分岐回路をカスケード状に設け、ＳＱＵＩＤの数だけ磁束量子信号を発生させる。分岐回路間は全てジョセフソン伝送線路とし、パルス特性を維持するとともに、枝別れした各々の伝送線路には同一個数の分岐回路と同じ段数のジョセフソン伝送線路を設け、磁束量子信号がどのルートを取っても線路の実質的な長さが同一となるように、すなわち、全てのＳＱＵＩＤに同時に磁束量子信号が到達するようにする。さらに、本発明では、ＳＱＵＩＤの磁場印加用制御線の出口側にもジョセフソン伝送線路を配置した後、抵抗で終端接地する。この出口側に配置するジョセフソン伝送線路は、信号の反射を防ぎ、ＳＱＵＩＤの制御線を通過する磁束量子信号の波形が鈍るのを防止する。出口側のジョセフソン伝送線路は１０ギガＨｚを超える高周波動作時にとくに効果的である。
【００１４】
なお、低周波、すなわち時間軸での間隔が広い磁束量子信号にも対応する必要がある場合には、本発明では超電導信号増幅回路の入力部に、ＳＦＱ／ｄｃ変換回路を設け、パルス信号を擬似的にレベル信号のようにする。
【００１５】
上記課題の第３の課題の応答性に対して、本発明では、超電導信号増幅回路における直列に接続されたＳＱＵＩＤ列の領域の大部分から、磁気遮蔽膜を取り除いた。もしくは、直列に接続された各ＳＱＵＩＤ毎に対応する領域の磁気遮蔽膜を他の磁気遮蔽膜から分離した構造とした。この理由を以下に述べる。
【００１６】
一般的には磁気遮蔽膜は回路のグランドを兼ねているため、ＳＱＵＩＤと磁気遮蔽膜の間に静電容量が存在する。出力電圧が高くなると、この静電容量の影響が大きくなり、入力信号に対して増幅信号の応答特性が悪くなる。これには、出力信号への電源供給を兼ねるＳＱＵＩＤのバイアス電流が小さな電流値（０．１〜０．２ｍＡ）であることが、静電容量への充電時間が長くなってしまうためである。
【００１７】
以下本発明を以下に述べる実施例にもとづいて説明する。
【００１８】
（実施例１）
図１は本発明の実施例１を示す模式図である。１は超電導磁束量子回路（ＳＦＱ回路）であり、この出力である磁束量子信号を増幅するのが本発明の超電導信号増幅回路である。ＳＦＱ回路１の出力である磁束量子信号はジョセフソン伝送線路を通して第１段目の分岐回路２（ＳＰで示す）に導入される。分岐回路２で２つになった磁束量子信号は、それぞれジョセフソン伝送線路（ＪＴＬで示す）３、４を介して第２段目のＳＰ５、６に導入される。以下、図および説明が煩雑となるので、参照符号および説明は適宜省略した。第２段目の分岐回路５でさらに２つに分割された磁束量子信号はジョセフソン伝送線路７を介して第３段目の分岐回路８に導入され、ジョセフソン伝送線路９を介してさらに第４段目の分岐回路１０に導入される。実施例１では第４段目の分岐回路１０で最終的に２つに分割された磁束量子信号はジョセフソン伝送線路１１、１２を介してＳＱＵＩＤ２０、２１の磁場印加用制御線２２、２３に導入される。説明を省略した分岐回路の他の線路も同様に構成される。したがって、実施例１では、４段の分岐回路を備えて、１６個のＳＱＵＩＤが直列接続されたものとなる。
【００１９】
磁場印加用制御線２２、２３の先にはジョセフソン伝送線路１３、１４が接続されて、最終の終端抵抗１５、１６を介して接地される。１７は電源であり、ＳＱＵＩＤにバイアス電流を供給する。直列に接続されたＳＱＵＩＤおよび電源１７の直列回路は両端で接地される。
【００２０】
図２は、この等価回路を最上段と最下段の部分については全部を示し、途中は部分的に省略して示す。対応する構成要素に図１と同じ参照符号を付した。本等価回路での超電導磁束量子回路１は交流電源３０によって磁束量子を発生する回路を例とした。超電導磁束量子回路１では、インダクタ３１とジョセフソン接合３３、３４からなる超電導閉ループに交流電源３０からジョセフソン接合３５を介して交流電流が供給される。交流電源３０の入力線の一方はインダクタ３２を介してグラウンド３７に接続され、交流電源３０の他方もグラウンド３７に接続されている。超電導閉ループに電流を流し込むことによって、超電導閉ループに磁束量子が１個発生する。ここで３６は適当なバイアス電源でありジョセフソン接合３３、３４に適当な電流を流すために一端がジョセフソン接合３３、３４に、他端がグラウンド３７に接続される。各ジョセフソン接合３３、３４の他端はグラウンド３７に接続される。以下、本発明に係る超電導信号増幅回路の等価回路も回路素子は同じシンボルマークで表示したが、参照符号は適宜省略した。実施例１では、ジョセフソン接合はトンネル接合に抵抗を並列に接続したもの、あるいは電流−電圧特性に履歴を示さない接合のいずれを用いても良いが、本実施例では、電流−電圧特性に履歴を示さない接合を用いた。
【００２１】
図３は、最上段のＳＱＵＩＤ２０に着目した等価回路の詳細図である。磁場印加用制御線２２と磁気的に結合する入力用インダクタ３８および２つのジョセフソン接合３９により超電導閉ループ（ＳＱＵＩＤループインダクタ）が形成されている。
【００２２】
これらの超電導信号増幅回路および超電導磁束量子回路は酸化物超電導薄膜を用いて作製した。図４は図３に対応するＳＱＵＩＤ２０のレイアウトとＩＶ−ＩＶの位置で矢印方向に見た断面構造を示す模式図である。これを用いて回路の構造について説明する。Ｌａ―Ｓｒ―Ａｌ―Ｔｉ酸化物の単結晶基板４６上にＹ―Ｂａ―Ｃｕ酸化物超電導薄膜で磁気遮蔽膜４７を形成した。Ｌａ―Ｓｒ―Ａｌ−Ｔｉ酸化物あるいはＳｒ−Ｔｉ酸化物の層間絶縁膜４８を介して、Ｙ―Ｂａ―Ｃｕ酸化物超電導薄膜を形成、これをインダクタ４２および入力用インダクタ３８ならびにジョセフソン接合４１と結合部４５の下部超電導電極とする。この上に連続してＣｅ酸化物薄膜を形成、上下超電導電極の層間絶縁層４０とする。下部超電導電極の斜面（エッジ）表面層をイオンビーム照射により、非晶質化したのち加熱して絶縁特性を生じさせ、これをジョセフソン接合のバリア層とする。さらにＹ―Ｂａ―Ｃｕ酸化物超電導薄膜を形成、これを磁場印加用制御線２２およびインダクタ４３として使用する。入力用インダクタ３８の端部とインダクタ４３との結合部にジョセフソン接合４１を形成する。インダクタ４２と上部超電導電極で作られたインダクタ４３との結合部４５は、その幅をジョセフソン接合４１の幅に対して十分大きくすることにより超電導接続を実現する。
【００２３】
入力用インダクタ３８とジョセフソン接合４１および下部超電導電極で形成したインダクタ４２、上部超電導電極で形成したインダクタ４３により閉ループを形成する。各ジョセフソン接合４１の臨界電流値は０．１ｍＡから０．２ｍＡ、超電導閉ループのインダクタンスは１０ｐＨから２０ｐＨである。磁場印加用制御線２２と入力用インダクタ３８間の相互インダクタンスは５ｐＨから１５ｐＨとした。抵抗素子は金薄膜を上下の超電導電極間に形成して作製した。
【００２４】
分岐回路ＳＰは、実施例１では、各段のジョセフソン伝送線路間を接続するインダクタである。この分岐回路をジョセフソン伝送線路とほぼ同じ構成として１本の入力線に対して２本の出力線を設け、かつ１個のジョセフソン接合と直流電流バイアス線を設けたものとしても良い。この場合、ジョセフソン接合の臨界電流値およびインダクタの大きさ等はジョセフソン伝送線路と同様とする。
【００２５】
図５は実施例１に係る超電導信号増幅回路の動作を評価するために利用されたリング発振器を示すブロック図である。図２で説明した超電導磁束量子回路１では、本発明の狙いとするきわめて周波数の高い、パルス幅がピコ秒の磁束量子信号を発生することが実際上難しく、本発明の効果を確認できないので、図５に示すようなリング発振器で磁束量子信号を発生させ、この出力を実施例１に係る超電導信号増幅回路で増幅させて評価することとした。
【００２６】
リング発振器は、発振起動入力部９０、発振入力用ジョセフソン伝送線路９１、ジョセフソン伝送線路リング９２および出力用ジョセフソン伝送線路９３が配列されている。発振起動入力部９０は、図２で説明したＳＦＱ回路１と同じ構成である。入力用ジョセフソン伝送線路９１は、発振起動入力部９０で発生した磁束量子信号が入力されると、これを次々に伝搬させる。ジョセフソン伝送線路リング９２は、スプリッタとして機能する接続点９４、９５を２個、一方向性回路として機能するジョセフソン接合９６を１個含む。入力用ジョセフソン伝送線路５１からの磁束量子信号はインダクタ９７を介してジョセフソン接合リング９２の接続点９４に入力されると、リングの両方向に分割されて伝搬されるが、インダクタ９８の方向に伝搬された磁束量子信号のみがジョセフソン伝送線路リング９２を次々と伝搬し、巡回するものとなる。巡回する磁束量子信号が接続点９５に到達したときは、磁束量子信号は分割されて１つは出力用ジョセフソン伝送線路９３に入力され、高速信号として利用される。
【００２７】
図６は、図５に示すリング発振器の出力を実施例１に係る超電導信号増幅回路に導入して、超電導信号増幅回路からの出力の周波数特性をスペクトル・アナライザで計測した結果を示す。超電導回路の動作温度は３０Ｋであった。リング発振器からの発振出力周波数は、交流電源３０の周波数あるいはジョセフソン接合へのバイアス電流の大きさを変えることにより、周波数１０ＧＨｚから２０ＧＨｚの範囲で制御できる。リング発振器からの磁束量子信号の出力は実施例１の信号増幅回路を通しても、周波数１０ＧＨｚから２０ＧＨｚでピークが検出された。検出された周波数スペクトルはリング発振器へのバイアス電流の大きさから想定される発振周波数と一致した。超電導信号増幅回路チップからスペクトル・アナライザまでの配線による減衰を考慮すれば、超電導信号増幅回路の出力電圧は５ｍＶ以上であった。リング発振器から出力される磁束量子信号の推定されるピーク電圧は、たかだか、０．３ｍＶ程度であり、本超電導信号増幅回路でＳＱＵＩＤの数に対応して信号が増幅されていることがわかった。
【００２８】
とくに周波数２０ＧＨｚ近くまで増幅作用を維持できたのはＳＱＵＩＤの後ろにも磁場印加用制御線２２，２３の先にジョセフソン伝送線路を配置したことが寄与している。実施例２に述べるＮｂ系超電導回路を想定して、ジョセフソン伝送線路を配置した場合と用いない場合のシミュレーションによる出力波形を図７に示した。磁場印加用制御線２２，２３の先にもジョセフソン伝送線路を配置した場合、波形の終了時間が５ｐｓ以上短くなっていることがわかる。これは１周期に換算すれば１０ｐｓとなり、周波数特性の大幅な向上に資することがわかる。
【００２９】
なお、実施例１のようにジョセフソン伝送線路を配置した場合には、ＳＱＵＩＤの出力電圧が一度急速に立ち上がった後、一旦低下している。これは、ＳＱＵＩＤの急速な電圧上昇に伴い、浮遊容量へのチャージが遅れて起こるための現象と言うことができる。これに対して、ジョセフソン伝送線路を持たない場合には、伝送遅れにより実施例１ほどの高速な立ち上がりでないために、ＳＱＵＩＤの出力電圧の上昇と浮遊容量へのチャージとが平行して起こっているため、立ち上がりが緩やかになってしまうが、一方では、ＳＱＵＩＤの出力電圧が一度急速に立ち上がった後、一旦低下すると言う現象は観察されない。
【００３０】
（実施例２）
図８は、ＳＱＵＩＤの磁場検出感度を高めた本発明の実施例２の等価回路を図２と同じように示すものである。超電導信号増幅回路は超電導膜にＮｂを用いて作製した。デバイスはＳｉウェハ基板上に、Ｎｂ膜を超電導電極と磁気遮蔽膜に、Ｓｉ酸化物薄膜を層間絶縁層に、Ｍｏ薄膜をシャント抵抗にするプロセスで作製した。ジョセフソン接合としては、Ｎｂ／ＡｌＯｘ／Ｎｂトンネル接合を作製した。シャント抵抗はジョセフソン接合に並列に接続されており、ジョセフソン接合はヒステリシスを示さない特性のものとなる。しかし、図８では、図の表示を簡略化するために、シャント抵抗は示していない。また分岐回路は、本実施例でも図２と同様、ジョセフソン接合線路間を接続するインダクタである。
【００３１】
図８の回路構成は、図２に示す実施例１のそれと本質的に同じであるが、最終段の分岐回路１０で分割された磁束量子信号が導入される２つのＳＱＵＩＤを一対とし、超電導閉ループ（ＳＱＵＩＤループインダクタ）のインダクタの一部を共有するとともに、共有部分の配線幅を広くすることにより、この部分のインダクタンスを小さくしたこと、および磁場印加用制御線がインダクタの共有部分とは異なるインダクタの部分と磁気的に結合していることが特徴である。
【００３２】
図９は、最上段の一対のＳＱＵＩＤ２０、２１に着目した等価回路の詳細図である。図１０は図９に対応するＳＱＵＩＤ２０、２１のレイアウトを示す模式図である。また、図１１はＳＱＵＩＤ２０、２１のレイアウトの端部とＸ−Ｘの位置で矢印方向に見た断面構造を示す模式図である。図９ではジョセフソン接合５０、ジョセフソン接合５０に並列に配置したシャント抵抗５１を示した。ＳＱＵＩＤの回路パラメータは各ジョセフソン接合５０の臨界電流値が０．１ｍＡ、接合のシャント抵抗５１が４Ω、磁場印加用制御線２２、２３と結合する入力用インダクタ５２、５３は、長さが１００ミクロンメートルで、各インダクタンスが７ｐＨ、２つのＳＱＵＩＤが配線を共有するインダクタ５４のインダクタンスは１ｐＨである。電源電流は９５％バイアスに相当する０．１９ｍＡとした。
【００３３】
図９、図１０および図１１に示すＳＱＵＩＤを以下説明する。Ｓｉウェハからなる基板４６上にＮｂで作られたグランドを兼ねる磁気遮蔽膜４７、Ｓｉ酸化物薄膜による層間絶縁層４８、Ｍｏ薄膜を用いたシャント抵抗５１を作製したのち、層間絶縁膜５６を形成する。一対の磁場印加用制御線２２、２３を上部超電導電極により形成するが、これに対応する位置に予め入力用インダクタ５２、５３と、これらの入力用インダクタ５２、５３とループを作る共有インダクタ５４を両入力用インダクタ５２、５３に挟まれるように、下部超電導電極により形成する。入力用インダクタ５２、５３の端部と共有インダクタ５４の端部との間を、上記Ｍｏ薄膜で形成したシャント抵抗５１で接続する。層間絶縁膜を形成した後、ジョセフソン接合５０を作製する下部電極の表面にＡｌの極薄酸化物薄膜を接合バリアとして作製した。さらに、磁場印加用制御線とジョセフソン接合５０の上部電極を兼ねるＮｂ薄膜を形成、Ｎｂ／ＡｌＯｘ／Ｎｂトンネル接合を作製した。入力用インダクタ５２、５３とループを作る共有インダクタ５４は、ジョセフソン接合５０を介して、上部超電導電極で作ったインダクタ５５で接続され、インダクタ５５の他の端と共有インダクタ５４の接続は超電導接続とする。シャント抵抗５１はジョセフソン接合５０に並列に接続されており、ジョセフソン接合５０はヒステリシスを示さない特性のものとなる。この構造の製造プロセスは、特に説明するまでもなく、この分野の技術者によく知られている方法によればよい。
【００３４】
この一対のＳＱＵＩＤを８対、すなわち１６個のＳＱＵＩＤを図８に示したように直列に接続し、それぞれのＳＱＵＩＤの磁場印加用制御線に磁束量子信号を同時に入力した時、一対のＳＱＵＩＤ当たり０．２４ｍＶの出力電圧が得られた。この値は比較のために実施例１のように個々のＳＱＵＩＤを直列に接続し、それぞれのＳＱＵＩＤの制御線に磁束量子信号を同時に入力した場合の電圧、０．１８ｍＶに比べて３０％大きいものであった。実施例２の構成によれば、実施例１の構成よりもより大きな増幅度が得られた。
【００３５】
実施例２できわめて高い周波数でパルス幅がピコ秒の磁束量子信号の増幅を確認するために、実施例１と同様に、リング発振器で高速信号を発生させ、評価した結果、図６で説明した特性と同様の結果が得られた。しかしながら、リング発振器からの出力周波数を２０ＧＨｚとした場合に、増幅後の検出信号のスペトルが広がり、高速信号に十分対応できていないことが示された。これは上に述べたように磁場印加用制御線を通過する磁束量子信号のパルス幅が広がったためである。
【００３６】
（実施例３）
実施例２では、ＳＱＵＩＤの超電導閉ループのインダクタの一部を共有することで、磁場印加用制御線との相互インダクタンスを保ちながら、超電導閉ループのインダクタンスを低く抑えることができ、出力電圧を高めることができた。そこで、磁場印加用制御線２２、２３と入力用インダクタ５２、５３との磁気結合距離、すなわちＳＱＵＩＤの横幅を実施例２の場合の１００μｍから８０μｍに２０％短くした。これにより、実施例１と同じＳＱＵＩＤの配置を採用した場合と同程度の増幅度を得るとともに、通過する磁束量子信号のパルス幅を、より狭く保つことができる。
【００３７】
実施例３できわめて高い周波数の磁束量子信号の増幅を確認するために、実施例２と同様に、リング発振器で高速信号を発生させ、評価した結果、図６で説明した特性と同様に、リング発信器へのバイアス電流から想定される周波数と一致した。また、超電導回路チップからスペクトルアナライザまでの減衰を考慮して算出した出力電圧は１．５ｍＶ以上であった。周波数が２０ギガＨｚの場合に、スペクトルの幅が狭くなった。一方、増幅度を少し下げてよければ、回路配列上の大きな要素を占めるＳＱＵＩＤ部分の面積を少なくとも２０％低減できることになる。
【００３８】
（実施例４）
実施例１の等価回路をもつ超電導信号増幅回路の有効性を別の応用例で調べた。 図１２に作製した超電導回路のブロック図を示す。８ビットのシフトレジスタ６０と超電導信号増幅回路６１を直列に接続するとともに、シフトレジスタ６０を、クロックジェネレータとして用いた磁束量子信号列発生回路６２の出力する磁束量子信号により駆動するものである。シフトレジスタ６０にはデータ入力信号を別に加える。この超電導信号増幅回路６１を実施例１で述べたものとほぼ同じ構成とし８ビットのシフトレジスタ６０から得られる磁束量子信号を、図１または図２に示す分岐回路２に加えた。
【００３９】
これらの超電導回路は実施例２の場合と同様に、超電導膜にＮｂを用いて作製した。このようにして作製した磁束量子信号列発生回路６２、シフトレジスタ６０および超電導信号増幅回路６１から成る回路に１００ＭＨｚから１０ＧＨｚの周波数範囲で８ビットのデータ信号にクロック信号を同期させて入力した。磁束量子信号列発生回路６２では１０個の磁束量子列の間隔が２０ｐｓとなるようにバイアス電流レベルを設定した。超電導信号増幅回路６１からの出力をオシロスコープによって測定した結果、図１３に示されるように、入力データと同じ信号列で、５ｍＶ以上に増幅された出力信号列が観察された。磁束量子信号の推定されるピーク高さは０．５ｍＶ程度であり、本超電導信号増幅回路で確かに高周波信号が増幅されていることがわかった。さらに本超電導信号増幅回路を用いることにより、シフトレジスタからの出力を雑音に埋もれさせることなく、比較的容易に取出して観測できることがわかった。
【００４０】
超電導信号増幅回路６１が実施例２あるいは実施例３に示されるものである場合でも、同様な好結果が得られることは言うまでも無い。
【００４１】
（実施例５）
実施例５も、図１２に示すように、８ビットのシフトレジスタ６０と超電導信号増幅回路６１を接続して超電導回路を作製した例である。実施例５では、磁束量子信号列発生回路６２には、図１４に示す回路を採用した。この磁束量子信号列発生回路は、図５で説明したリング発振器と対比してわかるように、リング回路９２に代えて、入力信号を２個の出力線に交互に振分けるトグル・フリップ・フロップを基本とする回路６３としたものである。回路６３は、ジョセフソン接合６４および６５よりなる直列回路とジョセフソン接合６６および６７よりなる直列回路とが並列に接続されて、その一端に磁束量子信号が入力され、他端が接地される。並列接続された直列回路のそれぞれのジョセフソン接合の接続点間にはインダクタ６８および６９が接続されている。ジョセフソン接合６４および６６とインダクタ６８および６９が作る超電導ループ７０は入力された磁束量子信号を蓄える働きをする。インダクタ６８および６９の接続点に、この超電導ループ７０から信号を引出すために、インダクタ７１、ジョセフソン接合７２および７３よりなる信号引出し線７４が接続される。この信号引き出し線７４の接続点は別に抵抗７５を介して接地される。図に示すように、回路の必要な場所にはバイアス電流源が接続されている。信号引出し線７４の２個のジョセフソン接合７２、７３の間からインダクタ７６を介して磁束量子信号を引出す。回路６３は磁束量子信号が出力される毎に超電導ループ７０を周回する電流の向きが反転する。電流の反転にともなって連続的な信号の発生と停止が引き起こされる。１個の磁束量子信号入力によって磁束量子信号を発生し、つぎの１個の磁束量子信号によって磁束量子信号の発生を停止する。すなわち、入力の磁束量子信号を１／２の周波数に分周する。実施例５では、発振起動入力部９０は交流入力により、磁束量子信号列を発生するものである。
【００４２】
これらの超電導回路は超電導膜にＮｂを用いて作製した。１００ＭＨｚから１０ＧＨｚの周波数範囲で８ビットのデータ信号にクロック信号を同期させて入力した。超電導信号増幅回路からの出力をオシロスコープによって測定した結果、図１５に示されるように、入力データと同じ信号列で、入力の磁束量子信号を１／２の周波数に分周するとともに、５ｍＶ以上に増幅された出力信号列が観察された。
【００４３】
磁束量子信号の推定されるピーク高さは０．５ｍＶ以下であり、本超電導信号増幅回路で確かに高周波の磁束量子信号が増幅されていることがわかった。さらに本超電導信号増幅回路を用いることによって、シフトレジスタからの出力を雑音に埋もれさせることなく、比較的容易に取出して観測できることがわかった。
【００４４】
（実施例６）
実施例６は、実施例５における磁束量子信号列発生回路を図１６に示すように、より簡易化されたＳＦＱ／ｄｃ変換回路７７によるものとした他は実施例５と同じである。実施例１と同様に、周波数を１０ＧＨｚから２０ＧＨｚにして調べた結果、実施例６の増幅回路を通しても、周波数５ＧＨｚから１０ＧＨｚでピークが検出された。周波数が１／２になっているのは、ＳＦＱ／ｄｃ変換回路を通したためである。検出された周波数の２倍の値はリング発振器へのバイアス電流から想定される発振周波数と一致した。また、超電導回路チップからスペクトル・アナライザまでの減衰を考慮して算出した出力電圧は１．５ｍＶ以上であった。リング発振器からの磁束量子信号の推定されるピーク高さは、たかだか、０．２ｍＶ程度であり、直列接続したＳＱＵＩＤの数、１６個に対応して信号が増幅されていることが分かった。
【００４５】
これら実施例５および６は、ＳＦＱ回路のパルスが低速で、且つ急峻である場合に、見かけ上ＳＦＱ回路からのパルス間を連続する高速の急峻なパルスとして扱うのに有用なものである。
【００４６】
（実施例７）
実施例７では、超電導量子干渉素子ＳＱＵＩＤは直列に接続するだけでなく、並列にも接続した。図１７に、図１の分岐回路５より後段の部分のみを例示した。最終段の分岐回路から得られる２つの磁束量子信号の上側および下側のそれぞれの磁束量子信号を並列に配置したＳＱＵＩＤの入力として加えるものとした。勿論、並列に配置されたＳＱＵＩＤはすべて各列毎に直列接続される。実施例７では、図１と対比して明らかなように、ＳＱＵＩＤは合計１６個配置されるが、直列に８列、並列に２列となる。また、ＳＱＵＩＤの磁場印加用制御線が構造上２倍の長さとなってしまう。
【００４７】
このことは、本発明の特徴の一つであるＳＱＵＩＤの出力側にジョセフソン伝送線路の配置によって磁束量子信号の急峻さが鈍るのを防止する効果を持たせても不利に作用する。すなわち、並列に配置されたＳＱＵＩＤの出力のタイミングが異なるほか、磁場印加用制御線に加えられた先の磁束量子信号が抜けきらない内に次の磁束量子信号が磁場印加用制御線に加えられると言うような状況が起こる。その結果、図６で説明したような超高速特性を維持した増幅ができないことは明らかである。したがって、この実施例７は、前述の実施例より周波数の低い入力に対応して使用することで効果を発揮する。その場合には本増幅回路の入力側にＳＦＱ／ｄｃ変換回路を設ける必要がある。
【００４８】
これらの超電導回路は超電導薄膜にＮｂを用いて作製した。ＳＱＵＩＤに用いた超電導接合の臨界電流は０．２ｍＡとした。実施例７による超電導信号増幅回路に実施例５の超電導回路から５ＧＨｚまでの周波数範囲で交流信号を入力した。超電導信号増幅回路からの出力をオシロスコープによって測定した結果、図１８に示されるように、２ｍＶ以上に増幅され、周波数が入力交流信号の１／２となった出力波形が観察された。超電導量子干渉素子のバイアス電流は０．７ｍＡであった。バイアス電流の大きさに比例して外部に取出せる電流が増加するため、素子を並列接続しない場合の２倍の出力電流となる。
【００４９】
実施例７では、超電導回路からの出力信号周波数が低い場合、出力電流を増幅できることがわかった。超電導量子干渉素子の並列に配列する数は、最終段の分岐回路から伸びた１本の超電導線のインダクタが動作周波数を維持した状態で動作できる範囲内で増加できる。
【００５０】
（実施例８）
実施例８の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図１９に示す。図１９は、図１、図２に示した信号増幅回路の最上段から3段部分と最下段から3段部分を具体的に示し、中間部は省略して示したものである。図１９では、図１、図２に示したものと同じ物には同じ参照符号を付した。また、図は簡便のため、絶縁層については表示を省略し、必要な導電層と接続関係が分かるもののみを示している。
【００５１】
ＳＱＵＩＤ２０、２１、---は図４（ａ）で説明したように、超電導閉ループ（ＳＱＵＩＤループインダクタ）を下部超電導電極で作製した入力用インダクタ３８およびインダクタ４２、上部超電導電極で作製したインダクタ４３で構成し、入力用インダクタ３８とインダクタ４３とはジョセフソン接合を形成し、インダクタ４２とインダクタ４３とは超電導接続となるように構成されている。入力用インダクタ３８はＳＱＵＩＤ２０の磁場印加用制御線２２と磁気的に結合するインダクタである。インダクタ４２を形成する下部超電導電極はＳＱＵＩＤ２１のバイアス線を兼ねる。ＳＱＵＩＤ２１以下についても、これらの関係が繰り返しパターンの形となっている。最下段のＳＱＵＩＤの下部超電導電極で作られるインダクタ４２は磁気遮蔽膜４７と接続点７８で接続され、接地されている。最上段のＳＱＵＩＤ２０の入力用インダクタ３８は、バイアス電流供給線７９に直結しており、バイアス電流供給線７９は出力端子８０および電源接続端子８１に直結している。
【００５２】
ＳＱＵＩＤ２０の入力用インダクタ３８には磁場印加用制御線２２が絶縁膜を介して重ねて配列されている。図１、図２に示したように、磁場印加用制御線２２はその入出力端にジョセフソン伝送線路１１、１３が設けられている。これらのジョセフソン伝送線路１１、１３は、磁場印加用制御線２２と同じ上部超電導電極と下部超電導電極により形成される。ここで、下部超電導電極と上部超電導電極との間にはジョセフソン接合８２が形成される。また、ジョセフソン伝送線路の下部超電導電極と磁気遮蔽膜４７は超電導接続され、接地されている。さらに、磁場印加用制御線２２は、金の抵抗層を介したのち、下部超電導電極８３を介して磁気遮蔽膜４７に接続され、接地されている。
【００５３】
ここで注目すべき点は、実施例８では、最下段のＳＱＵＩＤ以外のＳＱＵＩＤは磁気遮蔽膜４７を切り欠いた部分に形成されており、最下段のＳＱＵＩＤの超電導閉ループのインダクタ４２が全体領域の磁気遮蔽膜４２に超電導接続されていることである。
【００５４】
超電導磁束量子回路の周波数を低下させる最も大きな要因は、寄生容量である。動作周波数を高くするにしたがって、寄生容量の影響が増大する。ＳＱＵＩＤで、グランド電位の磁気遮蔽膜を用いた場合、層間絶縁膜を介してＳＱＵＩＤのインダクタと磁気遮蔽膜間で容量が形成される。数十ミクロンの寸法の素子では容量は０．１ｐＦから１ｐＦの大きさになる。
【００５５】
ＳＱＵＩＤが１段の場合、この寄生容量に蓄積される電荷は速度がピコ秒の動作に対してもとくに影響する大きさではない。しかしながら、ＳＱＵＩＤを多数段直列接続した場合、寄生容量は素子の個数に比例して増大するとともに、発生電圧が高くなるため、蓄積される電荷量はほぼ素子数の２乗に比例して増大する。従って、単純に、ＳＱＵＩＤの段数を１６個とし、最大６ｍＶの電圧を発生させるものとした場合、蓄積電荷は５フェムトクーロンから５０フェムトクーロンとなる。一方蓄積電荷を供給するべきバイアス電流はＳＱＵＩＤのバイアス条件から０．１ｍＡから０．２ｍＡで変わらないから、電荷の蓄積時間は２５ｐｓから５００ｐｓとなる。したがって出力の立ち上り時間がこれだけ増大することになる。
【００５６】
一方、実施例８に係る超電導信号増幅回路によれば、大多数のＳＱＵＩＤは磁気遮蔽膜を持たないためにこのような立ち上り時間の遅延要因は存在しない。容量成分はＳＱＵＩＤのインダクタと制御線間に存在するが、交差する面積が相対的に小さいことと、層間絶縁膜が比較的厚いことから推定して、上記蓄積時間の１／２０以下である。したがって実施例８になる超電導信号増幅回路では１０ＧＨｚ以上の高い周波数の信号を増幅し、出力することが可能であった。
【００５７】
（実施例９）
実施例９の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図２０に示す。図１９と図２０とを対比して明らかなように、実施例９では、最下段の超電導量子干渉素子以外のＳＱＵＩＤの配置される全領域の磁気遮蔽膜４７を切り欠いて除去してしまうのではなく、それぞれのＳＱＵＩＤの部分のみに対応する磁気遮蔽膜８４、８５、---を形成するが、これらは周辺の磁気遮蔽膜４７とは、分離されている。図２３には図２０のＹ−Ｙで示した位置で矢印方向に見た断面構造を示す。Ｌａ−Ｓｒ−Al−Ｔｉ酸化物からなる基板４６の上にＹ−Ｂａ−Ｃｕ酸化物超電導体からなる磁気遮蔽膜４７を形成後、ＳＱＵＩＤ列の各ＳＱＵＩＤ位置の磁気遮蔽膜８５を周辺の磁気遮蔽膜４７から切り離した。磁気遮蔽膜４７および８３の上にＳｒ−Ｔｉ酸化物からなる絶縁膜４８を形成、インダクタ４２と磁気遮蔽膜８３の間の電気的接続をとるためのホールを作製したのち、インダクタ３８、４２のためのＹ−Ｂａ−Ｃｕ酸化物超電導電極を形成する。この後の接合作製は実施例１で示したものと同じである。
【００５８】
ここでの特徴はＳＱＵＩＤ２１の下の磁気遮蔽膜８４、８５、---は周囲の磁気遮蔽膜４７から分離されており、且つ、それぞれ接続点７８を介してＳＱＵＩＤのインダクタに電気的に接続されていることである。実施例９においても、超電導磁束量子回路の周波数を低下させることなく、また磁束量子パルスとほぼ同等の短く急峻な増幅信号を得られたが、実施例８においてのべたのと同じ理由によるものである。すなわちＳＱＵＩＤのグランドとの浮遊容量成分をＳＱＵＩＤのインダクタ３８と磁場印加用制御線２２間に限定できたからである。一方、実施例９のように、ＳＱＵＩＤにグランド電位から切離した磁気遮蔽膜を設けることにより、磁場印加用制御線２２とＳＱＵＩＤの入力用インダクタ間の磁気結合を高めることができた。したがって磁場印加用制御線２２制御線の長さを短くすることができた。
【００５９】
（実施例１０）
実施例１０の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図２１に示す。図２１は、図８に示した信号増幅回路の最上段と最下段の部分を具体的に示し、中間部は省略して示したものである。図２１では、図８および図９−図１１に示したものと同じ物には同じ参照符号を付した。また、図は簡便化のため、絶縁層については表示を省略し、必要な接続関係が分かるものを記載した。また、ＳＱＵＩＤについては、入力用インダクタ５２、５３および磁場印加用制御線２２、２３のみに参照符号を付した。超電導接合線路ＪＴＬに関しては、実施例８と同じ参照符号を付した。
【００６０】
図２１と図１９を対照して明らかなように、実施例１０と実施例８とは、実施例１と実施例２とが、一対の２つのＳＱＵＩＤのインダクタの一部を共有したかしないかの差異があるのみである。なお、ジョセフソン伝送線路１１、１２のジョセフソン接合の部分の図面の表示が図２１と図１９とでは異なっているが、これは、図２１では、ジョセフソン伝送線路１１、１２のジョセフソン接合を図１１で詳細に説明した構造によるものであることを簡略化して示すためである。
【００６１】
（実施例１１）
実施例１１の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図を図２２に示す。図２２と図２１との対比は図２０と図１９との対比に対応するものであり、実施例１０の磁気遮蔽膜を各ＳＱＵＩＤの対のそれぞれに分離して設けた点を除いては同じである。
【００６２】
（その他の実施例）
上述の各実施例ではＳＱＵＩＤの段数を１６段としたが、段数を３２段に増加し、増幅度を高めても追随できる周波数はほとんど低下しない。この理由は制御線が各々のＳＱＵＩＤに繋がっているのみであるので、素子の段数を増加することによって磁場印加用制御線のインダクタンスが増加しないからである。ただし、超電導信号増幅回路の占める面積が大きくなり、チップ内の論理回路の大きさが制限される他、各要素回路の配置が難しくなる問題がある。
【００６３】
【発明の効果】
発明によれば、数１０ギガヘルツの高周波信号を、周波数を低減することなく電圧あるいは電流増幅できるのは勿論、波形の立ち上がり及び立ち下がり幅を広げることなく、任意の周波数の出力信号を増幅できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す模式図。
【図２】図１に示す実施例１の等価回路を示す図。
【図３】実施例１に採用したＳＱＵＩＤの最上段に着目した等価回路の詳細図。
【図４】（ａ）は実施例１に採用したＳＱＵＩＤのレイアウトを示す模式図、（ｂ）は（ａ）のＩＶ−ＩＶの位置で矢印方向に見た断面構造を示す模式図。
【図５】実施例１に係る超電導信号増幅回路の動作を評価するために利用されたリング発振器を示すブロック図。
【図６】図５に示すリング発振器の出力を実施例１に係る超電導信号増幅回路に導入して、超電導回路の周波数特性をスペクトル・アナライザで計測した結果を示す図。
【図７】実施例２に述べるＮｂ系超電導回路を想定して、ジョセフソン伝送線路を配置した場合と、用いない場合のシミュレーションによる出力波形を比較して示す図。
【図８】本発明の実施例２の等価回路を示す図。
【図９】超電導信号増幅回路をＮｂ超電導膜等を用いて作製した実施例２のＳＱＵＩＤの回路構成例を示す図。
【図１０】図９のＳＱＵＩＤの回路構成に対応する回路パターンの模式図。
【図１１】（ａ）は実施例２に採用したＳＱＵＩＤの端部のレイアウトを示す模式図、（ｂ）は（ａ）のＸ−Ｘの位置で矢印方向に見た断面構造を示す模式図。
【図１２】本発明の実施例４として超電導信号増幅回路をシフトレジスタの出力段に応用した構成を示すブロック図。
【図１３】実施例４の超電導信号増幅回路からの出力をオシロスコープによって測定した結果の例を示す図。
【図１４】実施例５で採用した磁束量子信号列発生回路の構成を示す図。
【図１５】実施例５の超電導信号増幅回路からの出力をオシロスコープによって測定した結果の例を示す図。
【図１６】実施例６で採用した磁束量子信号列発生回路の構成を示す図。
【図１７】実施例７の超電導信号増幅回路の出力段の構成を示すブロック図。
【図１８】実施例７の超電導信号増幅回路からの出力をオシロスコープによって測定した結果の例を示す図。
【図１９】実施例８の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２０】実施例９の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２１】実施例１０の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２２】実施例１１の超電導信号増幅回路のＳＱＵＩＤ列の回路パターンの模式図。
【図２３】実施例９に採用したＳＱＵＩＤのＹ−Ｙの位置で矢印方向に見た断面構造を示す模式図。
【符号の説明】
１：超電導磁束量子回路、 ２，５，６，８，１０：分岐回路（ＳＰ）、 ３，４，７，９，１１，１２，１３，１４：ジョセフソン伝送線路、 ２０，２１：超電導量子干渉素子（ＳＱＵＩＤ）、 ２２，２３：磁場印加用制御線、 １５，１６：終端抵抗、 １７：電源、 ３０：交流電源、 ３１，３２，４２，４３，５７，５５，６８，６９，７１，７６，９８：インダクタ、 ３３，３４，３５，３９，４１，５０，６４，６５，６６，６７，７２，７３，８２，９６：ジョセフソン接合、 ３７：グラウンド、 ３６：バイアス電源、 ３８，５２，５３：入力用インダクタ、 ４０，４８，５６，５７：絶縁層、 ４５：結合部、 ４６：基板、 ４７，８４，８５：磁気遮蔽膜、 ５１：シャント抵抗、 ５４：共有インダクタ、 ６０：シフトレジスタ、 ６１：超電導信号増幅回路、 ６２：磁束量子信号列発生回路、 ６３：回路、 ７０：超電導ループ、 ７４：信号引出し線、 ７５：抵抗、 ７７：ＳＦＱ／ｄｃ変換回路、 ７８，９４，９５：接続点、 ７９：バイアス電流供給線、 ８０：出力端子、 ８１：電源接続端子、 ９０：発振起動入力部、 ９１：入力用ジョセフソン伝送線路、 ９２：ジョセフソン伝送線路リング、 ９３：出力用ジョセフソン伝送線路。
Claims (2)
- ２個のジョセフソン接合からなる第１のジョセフソン接合対と、前記第１のジョセフソン接合対と環状に接続され第１の超電導ループを形成する第１と第２の誘導性素子と、前記第２の誘導性素子の一部を共有し環状に接続され、第２の超電導ループを形成する２個のジョセフソン接合からなる第２のジョセフソン接合対と、前記第２のジョセフソン接合対と環状に接続された第２の超電導ループを形成する第３の誘導性素子と、前記第１と第３の誘導性素子と磁気結合された入力回路と、を具備し、
前記第１と第３の各々の誘導性素子が二つに分けられ、
前記二つに分かれている部分に直流電源かアースのいずれかが接続されていることを特徴する超電導量子干渉素子。 - 請求項１に記載の入力回路の信号を入力する入力端と信号を出力する出力端とのそれぞれに、第１のジョセフソン伝送線路と、前記第１のジョセフソン伝送線路と同一構造の第２のジョセフソン伝送線路とを具備したことを特徴する超電導回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001082755A JP4130065B2 (ja) | 2000-03-27 | 2001-03-22 | 超電導量子干渉素子及び超電導回路 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-90734 | 2000-03-27 | ||
| JP2000-90735 | 2000-03-27 | ||
| JP2000090734 | 2000-03-27 | ||
| JP2000090735 | 2000-03-27 | ||
| JP2001082755A JP4130065B2 (ja) | 2000-03-27 | 2001-03-22 | 超電導量子干渉素子及び超電導回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001345488A JP2001345488A (ja) | 2001-12-14 |
| JP2001345488A5 JP2001345488A5 (ja) | 2005-07-14 |
| JP4130065B2 true JP4130065B2 (ja) | 2008-08-06 |
Family
ID=27342854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001082755A Expired - Fee Related JP4130065B2 (ja) | 2000-03-27 | 2001-03-22 | 超電導量子干渉素子及び超電導回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4130065B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4113076B2 (ja) | 2003-08-28 | 2008-07-02 | 株式会社日立製作所 | 超電導半導体集積回路 |
| US7724083B2 (en) * | 2008-08-05 | 2010-05-25 | Northrop Grumman Systems Corporation | Method and apparatus for Josephson distributed output amplifier |
| US9948254B2 (en) | 2014-02-21 | 2018-04-17 | Yale University | Wireless Josephson bifurcation amplifier |
| EP3262697B1 (en) * | 2015-02-27 | 2021-10-13 | Yale University | Techniques for producing quantum amplifiers and related systems and methods |
| SG11201708202TA (en) | 2015-04-17 | 2017-11-29 | Univ Yale | Wireless josephson parametric converter |
| US10122350B2 (en) | 2015-11-17 | 2018-11-06 | Northrop Grumman Systems Corporation | Josephson transmission line (JTL) system |
| HK1258844A1 (zh) | 2016-01-15 | 2019-11-22 | Yale University | 用於操纵双量子位量子态的技术及相关系统和方法 |
| GB2570989B (en) | 2016-05-03 | 2020-12-02 | D Wave Systems Inc | Systems and methods for superconducting devices used in superconducting circuits and scalable computing |
| JP6789385B2 (ja) | 2016-09-13 | 2020-11-25 | グーグル エルエルシー | 積層量子デバイス内の損失の低減 |
| US10236869B2 (en) | 2016-11-18 | 2019-03-19 | Northrop Grumman Systems Corporation | Superconducting transmission driver system |
| US11211722B2 (en) | 2017-03-09 | 2021-12-28 | Microsoft Technology Licensing, Llc | Superconductor interconnect system |
| US10122351B1 (en) * | 2017-07-25 | 2018-11-06 | Northrop Grumman Systems Corporation | Superconducting bi-directional current driver |
| US10491178B2 (en) | 2017-10-31 | 2019-11-26 | Northrop Grumman Systems Corporation | Parametric amplifier system |
| WO2019118442A1 (en) | 2017-12-11 | 2019-06-20 | Yale University | Superconducting nonlinear asymmetric inductive element and related systems and methods |
| US10122352B1 (en) | 2018-05-07 | 2018-11-06 | Northrop Grumman Systems Corporation | Current driver system |
| JP7381495B2 (ja) | 2018-05-16 | 2023-11-15 | ディー－ウェイブ システムズ インコーポレイテッド | 超伝導回路内において装置をアドレス指定するシステム及び方法。 |
| US11105866B2 (en) | 2018-06-05 | 2021-08-31 | D-Wave Systems Inc. | Dynamical isolation of a cryogenic processor |
| US10367483B1 (en) * | 2018-12-20 | 2019-07-30 | Northrop Grumman Systems Corporation | Josephson current source system |
| US11791818B2 (en) | 2019-01-17 | 2023-10-17 | Yale University | Josephson nonlinear circuit |
| US11839164B2 (en) | 2019-08-19 | 2023-12-05 | D-Wave Systems Inc. | Systems and methods for addressing devices in a superconducting circuit |
| US11094873B2 (en) * | 2019-11-14 | 2021-08-17 | International Business Machines Corporation | Transmon qubits with self defined junctions |
| US11545974B2 (en) * | 2020-09-24 | 2023-01-03 | International Business Machines Corporation | Current biased tunable qubit |
| US12388452B2 (en) | 2021-11-03 | 2025-08-12 | 1372934 B.C. Ltd. | Systems and methods for duty cycle compensation of a digital to analog converter (DAC) |
| CN115271081B (zh) * | 2022-08-17 | 2024-06-18 | 本源量子计算科技（合肥）股份有限公司 | 一种控制线路、版图结构以及倒装芯片 |
| WO2025037381A1 (ja) * | 2023-08-15 | 2025-02-20 | 富士通株式会社 | 量子デバイス及び量子デバイスの製造方法 |
-
2001
- 2001-03-22 JP JP2001082755A patent/JP4130065B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001345488A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130065B2 (ja) | 超電導量子干渉素子及び超電導回路 | |
| US6486756B2 (en) | Superconductor signal amplifier | |
| US12095462B2 (en) | Superconducting logic circuits | |
| US7095227B2 (en) | Superconducting driver circuit | |
| US6518673B2 (en) | Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits | |
| US6580310B2 (en) | Double flux quantum superconductor driver | |
| US8330145B2 (en) | Superconducting junction element and superconducting junction circuit | |
| US20090267635A1 (en) | Method and apparatus for high density superconductor circuit | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| CN113257987B (zh) | 一种集成超导器件及其制备方法 | |
| JP2001345488A5 (ja) | ||
| EP4128373A1 (en) | Operating a superconducting channel by electron injection | |
| JP4066012B2 (ja) | 超電導ドライバ回路及び超電導機器 | |
| Tarutani et al. | Interface circuit using JTLs as control lines of SQUID array | |
| JP3737980B2 (ja) | 超電導接合線路 | |
| JP3669891B2 (ja) | 超電導単一磁束量子回路 | |
| US5146119A (en) | Switching circuit and its signal transmission method | |
| JP2879010B2 (ja) | 超電導素子 | |
| JP2004015151A (ja) | 集積単一磁束量子回路 | |
| JP2003031861A (ja) | 電源線回路 | |
| JP3082667B2 (ja) | 超電導信号出力装置 | |
| JPH08316536A (ja) | 超電導装置 | |
| Horibe et al. | High-speed operation of HTS SQUID-array interface circuits with a cryocooler | |
| Temmyo et al. | Characteristic Impedance Design Considerations for a High-Speed Superconducting Packaging System (Short Papers) | |
| Fickett et al. | Definitions of terms for practical superconductors: 4. Josephson phenomena |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |