JP6848961B2 - 送信装置、送信方法、および通信システム - Google Patents

Description

本開示は、信号を送信する送信装置、そのような送信装置において用いられる送信方法、および、そのような送信装置を備えた通信システムに関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

高速インタフェースにおける通信性能の向上を図るため、様々な技術が開示されている。例えば、特許文献１，２には、３本の伝送路を用いて３つの差動信号を伝送する通信システムが開示されている。

特開平０６−２６１０９２号公報 米国特許第８０６４５３５号明細書

このように、通信システムでは、通信性能の向上が望まれており、さらなる通信性能の向上が期待されている。

通信性能を高めることができる送信装置、送信方法、および通信システムを提供することが望ましい。

本開示の一実施の形態における送信装置は、複数のドライバ部と、制御部とを備えている。複数のドライバ部は、それぞれが、第１の電圧状態、第２の電圧状態、および第１の電圧状態と第２の電圧状態との間の第３の電圧状態を用いて信号を送信し、各電圧状態における電圧を設定可能に構成されたものである。制御部は、スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、複数のドライバ部にエンファシスを行わせるものである。

本開示の一実施の形態における送信方法は、複数のドライバ部に、第１の電圧状態、第２の電圧状態、および第１の電圧状態と第２の電圧状態との間の第３の電圧状態を用いて信号を送信させ、スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、複数のドライバ部にエンファシスを行わせるものである。

本開示の一実施の形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、複数のドライバ部と、制御部とを有している。複数のドライバ部は、それぞれが、第１の電圧状態、第２の電圧状態、および第１の電圧状態と第２の電圧状態との間の第３の電圧状態を用いて信号を送信し、各電圧状態における電圧を設定可能に構成されたものである。制御部は、スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、複数のドライバ部にエンファシスを行わせるものである。

本開示の一実施の形態における送信装置、送信方法、および通信システムでは、各ドライバ部により、第１の電圧状態、第２の電圧状態、および第３の電圧状態を用いて信号が送信される。その際、各ドライバ部におけるエンファシス電圧を設定することにより、複数のドライバ部によりエンファシスが行われる。このエンファシス電圧は、スキュー情報に基づいて設定される。

本開示の一実施の形態における送信装置、送信方法、および通信システムによれば、スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定するようにしたので、通信性能を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の一実施の形態に係る通信システムの一構成例を表すブロック図である。 第１の実施の形態に係る通信システムが送受信する信号の電圧状態を表す説明図である。 図１に示した通信システムが送受信する信号の電圧状態を表す説明図である。 図１に示した通信システムが送受信するシンボルの遷移を表す説明図である。 第１の実施の形態に係る送信部の一構成例を表すブロック図である。 図５に示した送信シンボル生成部の一動作例を表す表である。 図５に示した出力部の一構成例を表すブロック図である。 図７に示したタイミング制御部の一動作例を表すタイミング波形図である。 図７に示したドライバ部の一構成例を表すブロック図である。 図７に示したエンファシス制御部の一動作例を表す表である。 図９に示したドライバ部の一動作例を表す模式図である。 図９に示したドライバ部の他の動作例を表す模式図である。 図９に示したドライバ部の他の動作例を表す模式図である。 図１に示した受信部の一構成例を表すブロック図である。 図１２に示した受信部の受信動作の一例を表す説明図である。 図１に示した通信システムの一特性例を模式的に表すアイダイアグラムである。 第１の実施の形態に係る通信システムの一動作例を表すタイミング波形図である。 第１の実施の形態に係る通信システムの他の動作例を表すタイミング波形図である。 第１の実施の形態に係る通信システムの他の動作例を表すタイミング波形図である。 第１の実施の形態に係る通信システムの他の動作例を表すタイミング波形図である。 第１の実施の形態に係る通信システムの他の動作例を表す他のタイミング波形図である。 第１の実施の形態に係る通信システムの、スキューがある場合における一動作例を表すタイミング波形図である。 第１の実施の形態に係る通信システムの、スキューがある場合における他の動作例を表すタイミング波形図である。 スキュー情報に基づいてエンファシス電圧を設定した場合における通信システムの一特性例を表すアイダイアグラムである。 エンファシス電圧を固定した場合における通信システムの一特性例を表すアイダイアグラムである。 第２の実施の形態に係る通信システムが送受信する信号の電圧状態を表す説明図である。 第２の実施の形態に係る送信部の一構成例を表すブロック図である。 図１９に示した出力部の一構成例を表すブロック図である。 図２０に示したエンファシス制御部の一動作例を表す表である。 図２０に示したドライバ部の一動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示したドライバ部の他の動作例を表す模式図である。 図２０に示した出力部の一動作例を表すタイミング波形図である。 図２０に示した出力部の他の動作例を表すタイミング波形図である。 図２０に示した出力部の他の動作例を表すタイミング波形図である。 第２の実施の形態に係る通信システムの一動作例を表すタイミング波形図である。 第２の実施の形態に係る通信システムの他の動作例を表すタイミング波形図である。 第２の実施の形態に係る通信システムの他の動作例を表すタイミング波形図である。 第２の実施の形態に係る通信システムの他の動作例を表すタイミング波形図である。 第２の実施の形態に係る通信システムの他の動作例を表すタイミング波形図である。 変形例に係る送信部の一構成例を表すブロック図である。 図２７に示した出力部の一構成例を表すブロック図である。 他の変形例に係る通信システムが送受信する信号の電圧状態を表す説明図である。 一実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 一実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用された車両制御システムの一構成例を表すブロック図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る通信システム（通信システム１）の一構成例を表すものである。通信システム１は、３つの線路を用いて信号を伝送するものであり、プリエンファシスにより通信性能の向上を図るものである。

通信システム１は、送信装置１０と、伝送路１００と、受信装置３０とを備えている。送信装置１０は、３つの出力端子ＴoutＡ，ＴoutＢ，ＴoutＣを有し、伝送路１００は、線路１１０Ａ，１１０Ｂ，１１０Ｃを有し、受信装置３０は、３つの入力端子ＴinＡ，ＴinＢ，ＴinＣを有している。そして、送信装置１０の出力端子ＴoutＡおよび受信装置３０の入力端子ＴinＡは、線路１１０Ａを介して互いに接続され、送信装置１０の出力端子ＴoutＢおよび受信装置３０の入力端子ＴinＢは、線路１１０Ｂを介して互いに接続され、送信装置１０の出力端子ＴoutＣおよび受信装置３０の入力端子ＴinＣは、線路１１０Ｃを介して互いに接続されている。線路１１０Ａ〜１１０Ｃの特性インピーダンスは、この例では約５０［Ω］である。

送信装置１０は、出力端子ＴoutＡから信号ＳＩＧＡを出力し、出力端子ＴoutＢから信号ＳＩＧＢを出力し、出力端子ＴoutＣから信号ＳＩＧＣを出力する。そして、受信装置３０は、入力端子ＴinＡを介して信号ＳＩＧＡを受信し、入力端子ＴinＢを介して信号ＳＩＧＢを受信し、入力端子ＴinＣを介して信号ＳＩＧＣを受信する。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ、３つの電圧状態ＳＨ，ＳＭ，ＳＬをとり得るものである。

図２は、３つの電圧状態ＳＨ，ＳＭ，ＳＬを表すものである。電圧状態ＳＨは、２つの高レベル電圧ＶＨ（ＶＨ０，ＶＨminus）に対応する状態である。高レベル電圧ＶＨ０は、プリエンファシス動作を行わない場合における高レベル電圧であり、高レベル電圧ＶＨminusは、高レベル電圧ＶＨ０よりも所定の電圧（エンファシス電圧ΔＶＥ）の分だけ低い電圧である。電圧状態ＳＭは、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭplus，ＶＭminus）に対応する状態である。中レベル電圧ＶＭ０は、プリエンファシス動作を行わない場合における中レベル電圧であり、中レベル電圧ＶＭplusは、中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ高い電圧であり、中レベル電圧ＶＭminusは、中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ低い電圧である。電圧状態ＳＬは、２つの低レベル電圧ＶＬ（ＶＬ０，ＶＬplus）に対応する状態である。低レベル電圧ＶＬ０は、プリエンファシス動作を行わない場合における低レベル電圧であり、低レベル電圧ＶＬplusは、低レベル電圧ＶＬ０よりもエンファシス電圧ΔＶＥの分だけ高い電圧である。

図３は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態を表すものである。送信装置１０は、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＨにし、信号ＳＩＧＢを電圧状態ＳＬにし、信号ＳＩＧＣを電圧状態ＳＭにする。シンボル“−ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＬにし、信号ＳＩＧＢを電圧状態ＳＨにし、信号ＳＩＧＣを電圧状態ＳＭにする。シンボル“＋ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＭにし、信号ＳＩＧＢを電圧状態ＳＨにし、信号ＳＩＧＣを電圧状態ＳＬにする。シンボル“−ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＭにし、信号ＳＩＧＢを電圧状態ＳＬにし、信号ＳＩＧＣを電圧状態ＳＨにする。シンボル“＋ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＬにし、信号ＳＩＧＢを電圧状態ＳＭにし、信号ＳＩＧＣを電圧状態ＳＨにする。シンボル“−ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＨにし、信号ＳＩＧＢを電圧状態ＳＭにし、信号ＳＩＧＣを電圧状態ＳＬにするようになっている。

伝送路１００は、このような信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、シンボルのシーケンスを伝える。すなわち、３つの線路１１０Ａ，１１０Ｂ，１１０Ｃは、シンボルのシーケンスを伝える１つのレーンとして機能するようになっている。

通信システム１では、送信装置１０は、受信装置３０に対して、伝送路１００を介して信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを伝送する。その際、送信装置１０は、プリエンファシス動作を行うことにより、例えば伝送路１００の距離が長い場合において、波形品質を高めることができるようになっている。また、送信装置１０は、後述するように、スキュー情報ＩＮＦに基づいてエンファシス電圧ΔＶＥを設定する機能をも有している。すなわち、一般に複数の線路を用いて信号を伝送する場合には、各線路における線路長の違いや特性インピーダンスの違いなどに起因して、スキューが生じるおそれがある。通信システム１では、スキュー情報ＩＮＦに基づいてエンファシス電圧ΔＶＥを設定することにより、スキューが通信性能におよぼす影響を低減することができるようになっている。

（送信装置１０）
送信装置１０は、図１に示したように、クロック生成部１１と、処理部１２と、送信部２０とを有している。

クロック生成部１１は、クロック信号ＴｘＣＫを生成するものである。クロック信号ＴｘＣＫの周波数は、例えば２．５［ＧＨｚ］である。なお、これに限定されるものではなく、例えば、送信装置１０における回路を、いわゆるハーフレートアーキテクチャを用いて構成した場合には、クロック信号ＴｘＣＫの周波数を１．２５［ＧＨｚ］にすることができる。クロック生成部１１は、例えばＰＬＬ（Phase Locked Loop）を用いて構成され、例えば送信装置１０の外部から供給されるリファレンスクロック（図示せず）に基づいてクロック信号ＴｘＣＫを生成する。そして、クロック生成部１１は、このクロック信号ＴｘＣＫを、処理部１２および送信部２０に供給するようになっている。

処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成するものである。ここで、１組の遷移信号ＴｘＦ０，ＴｘＲ０，ＴｘＰ０は、送信装置１０が送信するシンボルのシーケンスにおけるシンボルの遷移を示すものである。同様に、１組の遷移信号ＴｘＦ１，ＴｘＲ１，ＴｘＰ１はシンボルの遷移を示し、１組の遷移信号ＴｘＦ２，ＴｘＲ２，ＴｘＰ２はシンボルの遷移を示し、１組の遷移信号ＴｘＦ３，ＴｘＲ３，ＴｘＰ３はシンボルの遷移を示し、１組の遷移信号ＴｘＦ４，ＴｘＲ４，ＴｘＰ４はシンボルの遷移を示し、１組の遷移信号ＴｘＦ５，ＴｘＲ５，ＴｘＰ５はシンボルの遷移を示し、１組の遷移信号ＴｘＦ６，ＴｘＲ６，ＴｘＰ６はシンボルの遷移を示すものである。すなわち、処理部１２は、７組の遷移信号を生成するものである。以下、７組の遷移信号のうちの任意の一組を表すものとして遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを適宜用いる。

図４は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰとシンボルの遷移との関係を表すものである。各遷移に付した３桁の数値は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰの値をこの順で示したものである。

遷移信号ＴｘＦ（Flip）は、“＋ｘ”と“−ｘ”との間でシンボルを遷移させ、“＋ｙ”と“−ｙ”との間でシンボルを遷移させ、“＋ｚ”と“−ｚ”との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＦが“１”である場合には、シンボルの極性を変更するように（例えば“＋ｘ”から“−ｘ”へ）遷移し、遷移信号ＴｘＦが“０”である場合には、このような遷移を行わないようになっている。

遷移信号ＴｘＲ（Rotation），ＴｘＰ（Polarity）は、遷移信号ＴｘＦが“０”である場合において、“＋ｘ”と“−ｘ”以外との間、“＋ｙ”と“−ｙ”以外との間、“＋ｚ”と“−ｚ”以外との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＲ，ＴｘＰが“１”，“０”である場合には、シンボルの極性を保ったまま、図３において右回りに（例えば“＋ｘ”から“＋ｙ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“１”，“１”である場合には、シンボルの極性を変更するとともに、図３において右回りに（例えば“＋ｘ”から“−ｙ”へ）遷移する。また、遷移信号ＴｘＲ，ＴｘＰが“０”，“０”である場合には、シンボルの極性を保ったまま、図３において左回りに（例えば“＋ｘ”から“＋ｚ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“０”，“１”である場合には、シンボルの極性を変更するとともに、図３において左回りに（例えば“＋ｘ”から“−ｚ”へ）遷移する。

処理部１２は、このような遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを７組生成する。そして、処理部１２は、この７組の遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰ（遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６）を送信部２０に供給するようになっている。

送信部２０は、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図５は、送信部２０の一構成例を表すものである。送信部２０は、シリアライザ２１Ｆ，２１Ｒ，２１Ｐと、送信シンボル生成部２２と、スキュー情報記憶部１３と、遷移検出部２５と、出力部２６とを有している。

シリアライザ２１Ｆは、遷移信号ＴｘＦ０〜ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＦ０〜ＴｘＦ６をこの順にシリアライズして、遷移信号ＴｘＦ９を生成するものである。シリアライザ２１Ｒは、遷移信号ＴｘＲ０〜ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＲ０〜ＴｘＲ６をこの順にシリアライズして、遷移信号ＴｘＲ９を生成するものである。シリアライザ２１Ｐは、遷移信号ＴｘＰ０〜ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＰ０〜ＴｘＰ６をこの順にシリアライズして、遷移信号ＴｘＰ９を生成するものである。

送信シンボル生成部２２は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。送信シンボル生成部２２は、信号生成部２３と、フリップフロップ２４とを有している。

信号生成部２３は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。具体的には、信号生成部２３は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボル（一つ前のシンボルＤＳ）と、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて、図４に示したように現在のシンボルＮＳを求め、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３として出力するようになっている。

フリップフロップ２４は、クロック信号ＴｘＣＫに基づいてシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３をサンプリングして、そのサンプリング結果をシンボル信号Ｄ１，Ｄ２，Ｄ３としてそれぞれ出力するものである。

図６は、送信シンボル生成部２２の一動作例を表すものである。この図６は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳと遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて生成されるシンボルＮＳを示している。シンボルＤＳが“＋ｘ”である場合を例に挙げて説明する。遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルＮＳは“＋ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“００１”である場合には、シンボルＮＳは“−ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルＮＳは“＋ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１１”である場合には、シンボルＮＳは“−ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“１ｘｘ”である場合には、シンボルＮＳは“−ｘ”である。ここで、“ｘ”は、“１”，“０”のどちらであってもよいことを示している。シンボルＤＳが“−ｘ”である場合、“＋ｙ”である場合、“−ｙ”である場合、“＋ｚ”である場合、“−ｚ”である場合についても同様である。

スキュー情報記憶部１３は、スキュー情報ＩＮＦを記憶するものである。スキュー情報ＩＮＦは、例えば、伝送路１００の線路１１０Ａ，１１０Ｂ，１１０Ｃのそれぞれにおける遅延時間の情報を含むものである。スキュー情報記憶部１３は、例えばレジスタなどを含んで構成されるものであり、例えば、送信装置１０の外部から事前にスキュー情報ＩＮＦが供給され、そのスキュー情報ＩＮＦを記憶する。そして、スキュー情報記憶部１３は、このスキュー情報ＩＮＦを、遷移検出部２５に供給するようになっている。

遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９、シンボル信号Ｄ１，Ｄ２，Ｄ３、およびスキュー情報ＩＮＦに基づいて、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬを生成するものである。

具体的には、遷移検出部２５は、図６において実線で囲んだＷＵＰで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｘ”，“＋ｙ”，または“＋ｚ”である場合、および、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“−ｘ”，“−ｙ”，または“−ｚ”である場合に、エンファシス制御信号ＭＵＰを“１”（アクティブ）にするとともに、エンファシス制御信号ＭＤＮを“０”（非アクティブ）にする。これにより、出力部２６は、後述するように、電圧状態ＳＭにおける電圧を中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ高い中レベル電圧ＶＭplusにし、電圧状態ＳＨにおける電圧を高レベル電圧ＶＨ０よりもエンファシス電圧ΔＶＥの分だけ低い高レベル電圧ＶＨminusにし、電圧状態ＳＬにおける電圧を低レベル電圧ＶＬ０にする。

また、遷移検出部２５は、図６において破線で囲んだＷＤＮで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“−ｘ”，“−ｙ”，または“−ｚ”である場合、および、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｘ”，“＋ｙ”，または“＋ｚ”である場合に、エンファシス制御信号ＭＤＮを“１”（アクティブ）にするとともに、エンファシス制御信号ＭＵＰを“０”（非アクティブ）にする。これにより、出力部２６は、後述するように、電圧状態ＳＭにおける電圧を中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ低い中レベル電圧ＶＭminusにし、電圧状態ＳＨにおける電圧を高レベル電圧ＶＨ０にし、電圧状態ＳＬにおける電圧を低レベル電圧ＶＬ０よりもエンファシス電圧ΔＶＥの分だけ高い低レベル電圧ＶＬplusにする。

また、遷移検出部２５は、それ以外の場合には、エンファシス制御信号ＭＵＰ，ＭＤＮをともに“０”（非アクティブ）にする。これにより、出力部２６は、後述するように、電圧状態ＳＭにおける電圧を中レベル電圧ＶＭ０にし、電圧状態ＳＨにおける電圧を高レベル電圧ＶＨ０にし、電圧状態ＳＬにおける電圧を低レベル電圧ＶＬ０にする。

すなわち、後述するように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”である場合には、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ、および信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡのいずれかの遷移時間が長くなるおそれがある。よって、遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、シンボル遷移が、差分ＡＢ，ＢＣ，ＣＡのいずれかの遷移時間が長くなるおそれがあるシンボル遷移であるか否かを確認し、その結果に基づいてエンファシス制御信号ＭＵＰ，ＭＤＮを生成する。そして、出力部２６は、このエンファシス制御信号ＭＵＰ，ＭＤＮに基づいてエンファシス動作を行うようになっている。

また、遷移検出部２５は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ａにおける遅延時間が短いことを示す情報である場合には、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”であり、かつシンボルＤＳが“＋ｙ”または“−ｙ”である場合に、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にし、それ以外の場合にエンファシス制御信号ＣＴＲＬを“０”（非アクティブ）にする。また、遷移検出部２５は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｂにおける遅延時間が短いことを示す情報である場合には、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”であり、かつシンボルＤＳが“＋ｚ”または“−ｚ”である場合に、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にし、それ以外の場合にエンファシス制御信号ＣＴＲＬを“０”（非アクティブ）にする。また、遷移検出部２５は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｃにおける遅延時間が短いことを示す情報である場合には、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”であり、かつシンボルＤＳが“＋ｘ”または“−ｘ”である場合に、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にし、それ以外の場合にエンファシス制御信号ＣＴＲＬを“０”（非アクティブ）にする。これにより、出力部２６は、後述するように、エンファシス制御信号ＣＴＲＬが“１”（アクティブ）である場合において、エンファシス制御信号ＣＴＲＬが“０”（非アクティブ）である場合に比べて、エンファシス電圧ΔＶＥを大きい電圧にする。これにより、通信システム１では、スキューが通信性能におよぼす影響を低減することができ、その結果、通信性能を高めることができるようになっている。

出力部２６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬ、およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図７は、出力部２６の一構成例を表すものである。出力部２６は、ドライバ制御部２７と、タイミング制御部２７Ｔと、エンファシス制御部２８Ａ，２８Ｂ，２８Ｃと、ドライバ部２９Ａ，２９Ｂ，２９Ｃとを有している。

ドライバ制御部２７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、およびクロック信号ＴｘＣＫに基づいて、信号ＵＰＡ，ＤＮＡ，ＵＰＢ，ＤＮＢ，ＵＰＣ，ＤＮＣを生成するものである。具体的には、ドライバ制御部２７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が示すシンボルＮＳに基づいて、図３に示したように、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態をそれぞれ求める。そして、ドライバ制御部２７は、例えば、信号ＳＩＧＡを電圧状態ＳＨにする場合には、信号ＵＰＡ，ＤＮＡをそれぞれ“１”，“０”にし、信号ＳＩＧＡを電圧状態ＳＬにする場合には、信号ＵＰＡ，ＤＮＡをそれぞれ“０”，“１”にし、信号ＳＩＧＡを電圧状態ＳＭにする場合には、信号ＵＰＡ，ＤＮＡをともに“１”にする。信号ＵＰＢ，ＤＮＢ、および信号ＵＰＣ，ＤＮＣについても同様である。そして、ドライバ制御部２７は、信号ＵＰＡ，ＤＮＡをエンファシス制御部２８Ａに供給し、信号ＵＰＢ，ＤＮＢをエンファシス制御部２８Ｂに供給し、信号ＵＰＣ，ＤＮＣをエンファシス制御部２８Ｃに供給するようになっている。

タイミング制御部２７Ｔは、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬおよびクロック信号ＴｘＣＫに基づいて、エンファシス制御信号ＭＵＰに対してタイミング調整を行うことによりエンファシス制御信号ＭＵＰ２を生成し、エンファシス制御信号ＭＤＮに対してタイミング調整を行うことによりエンファシス制御信号ＭＤＮ２を生成し、エンファシス制御信号ＣＴＲＬに対してタイミング調整を行うことによりエンファシス制御信号ＣＴＲＬ２を生成するものである。そして、タイミング制御部２７Ｔは、エンファシス制御信号ＭＵＰ２，ＭＤＮ２をエンファシス制御部２８Ａ，２８Ｂ，２８Ｃに供給するとともに、エンファシス制御信号ＣＴＲＬ２を、ドライバ部２９Ａ，２９Ｂ，２９Ｃに供給するようになっている。

図８は、エンファシス制御部２８Ａに供給される信号ＵＰＡ，ＤＮＡおよびエンファシス制御信号ＭＵＰ２，ＭＤＮ２の波形、およびドライバ部２９Ａに供給されるエンファシス制御信号ＣＴＲＬ２の一例を表すものである。信号ＵＰＡ，ＤＮＡは、１つのシンボルに対応する期間（ユニットインターバルＵＩ）ごとに変化し得る。この例では、信号ＵＰＡは、タイミングｔ１において低レベルから高レベルに変化し、そのタイミングｔ１からユニットインターバルＵＩの２つ分の時間が経過したタイミングｔ３において高レベルから低レベルに変化し、そのタイミングｔ３からユニットインターバルＵＩの１つ分の時間が経過したタイミングｔ４において低レベルから高レベルに変化し、そのタイミングｔ４からユニットインターバルＵＩの１つ分の時間が経過したタイミングｔ５において高レベルから低レベルに変化する（図８（Ａ））。また、信号ＤＮＡは、タイミングｔ１からユニットインターバルＵＩの１つ分の時間が経過したタイミングｔ２において高レベルから低レベルに変化し、タイミングｔ３において低レベルから高レベルに変化する（図８（Ｂ））。エンファシス制御信号ＭＵＰ２，ＭＤＮ２は、ユニットインターバルＵＩの開始タイミングにおいて低レベルから高レベルに変化し得るとともに、ユニットインターバルＵＩの開始タイミングから、ユニットインターバルＵＩの半分（０．５ＵＩ）の時間が経過したタイミングにおいて高レベルから低レベルに変化し得る。この例では、エンファシス制御信号ＭＵＰ２は、タイミングｔ１において低レベルから高レベルに変化し、そのタイミングｔ１から、ユニットインターバルＵＩの半分（０．５ＵＩ）の時間が経過したタイミングにおいて高レベルから低レベルに変化する（図８（Ｃ））。また、エンファシス制御信号ＭＤＮ２は、タイミングｔ４において低レベルから高レベルに変化し、そのタイミングｔ４から、ユニットインターバルＵＩの半分（０．５ＵＩ）の時間が経過したタイミングにおいて高レベルから低レベルに変化する（図８（Ｄ））。エンファシス制御信号ＣＴＲＬ２は、ユニットインターバルＵＩごとに変化し得る。この例では、エンファシス制御信号ＣＴＲＬ２は、タイミングｔ１において低レベルから高レベルに変化し、そのタイミングｔ２において高レベルから低レベルに変化する（図８（Ｅ））。タイミング制御部２７Ｔは、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬに対してタイミング調整を行うことにより、このようなエンファシス制御信号ＭＵＰ２，ＭＤＮ２，ＣＴＲＬ２を生成するようになっている。

エンファシス制御部２８Ａは、信号ＵＰＡ，ＤＮＡおよびエンファシス制御信号ＭＵＰ２，ＭＤＮ２に基づいて、８つの信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を生成するものである。ドライバ部２９Ａは、８つの信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１およびエンファシス制御信号ＣＴＲＬ２に基づいて、信号ＳＩＧＡを生成するものである。

エンファシス制御部２８Ｂは、信号ＵＰＢ，ＤＮＢおよびエンファシス制御信号ＭＵＰ２，ＭＤＮ２に基づいて、８つの信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１を生成するものである。ドライバ部２９Ｂは、８つの信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１およびエンファシス制御信号ＣＴＲＬ２に基づいて、信号ＳＩＧＢを生成するものである。

エンファシス制御部２８Ｃは、信号ＵＰＣ，ＤＮＣおよびエンファシス制御信号ＭＵＰ２，ＭＤＮ２に基づいて、８つの信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１を生成するものである。ドライバ部２９Ｃは、８つの信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１およびエンファシス制御信号ＣＴＲＬ２に基づいて、信号ＳＩＧＣを生成するものである。

図９は、ドライバ部２９Ａの一構成例を表すものである。なお、ドライバ部２９Ｂ，２９Ｃについても同様である。ドライバ部２９Ａは、Ｍ個の回路ＵＡ０（回路ＵＡ０₁〜ＵＡ０_M）と、Ｎ個の回路ＵＢ０（回路ＵＢ０₁〜ＵＢ０_N）と、Ｍ個の回路ＵＡ１（回路ＵＡ１₁〜ＵＡ１_M）と、Ｎ個の回路ＵＢ１（回路ＵＢ１₁〜ＵＢ１_N）と、Ｍ個の回路ＤＡ０（回路ＤＡ０₁〜ＤＡ０_M）と、Ｎ個の回路ＤＢ０（回路ＤＢ０₁〜ＤＢ０_N）と、Ｍ個の回路ＤＡ１（回路ＤＡ１₁〜ＤＡ１_M）と、Ｎ個の回路ＤＢ１（回路ＤＢ１₁〜ＤＢ１_N）と、エンファシス電圧設定部１４とを有している。ここで、“Ｍ”は“Ｎ”よりも大きい数である。なお、これに限定されるものではなく、これに代えて、例えば、“Ｍ”は“Ｎ”よりも小さい数にしてもよい。

回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのそれぞれは、トランジスタ９１と、抵抗素子９２とを有している。トランジスタ９１は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。回路ＵＡ０₁〜ＵＡ０_Mのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＡ０が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＢ０₁〜ＵＢ０_Nのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＢ０が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＡ１₁〜ＵＡ１_Mのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＡ１が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＢ１₁〜ＵＢ１_Nのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＢ１が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのそれぞれにおいて、抵抗素子９２の一端はトランジスタ９１のソースに接続され、他端は出力端子ＴoutＡに接続されている。トランジスタ９１のオン状態における抵抗値と、抵抗素子９２の抵抗値との和は、この例では“５０×（２×Ｍ＋２×Ｎ）”［Ω］である。

回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのそれぞれは、抵抗素子９３と、トランジスタ９４とを有している。回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのそれぞれにおいて、抵抗素子９３の一端は出力端子ＴoutＡに接続され、他端はトランジスタ９４のドレインに接続されている。トランジスタ９４は、この例では、ＮチャネルＭＯＳ型のＦＥＴである。回路ＤＡ０₁〜ＤＡ０_Mのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＡ０が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。回路ＤＢ０₁〜ＤＢ０_Nのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＢ０が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。回路ＤＡ１₁〜ＤＡ１_Mのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＡ１が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。回路ＤＢ１₁〜ＤＢ１_Nのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＢ１が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。抵抗素子９３の抵抗値と、トランジスタ９４のオン状態における抵抗値との和は、この例では“５０×（２×Ｍ＋２×Ｎ）”［Ω］である。

エンファシス電圧設定部１４は、エンファシス制御信号ＣＴＲＬ２に基づいてエンファシス電圧ΔＶＥを設定するものである。具体的には、エンファシス電圧設定部１４は、後述するように、“Ｍ”と“Ｎ”との和（Ｍ＋Ｎ）を維持しつつ、“Ｍ”および“Ｎ”を変化させることにより、エンファシス電圧ΔＶＥを設定するようになっている。

図１０は、エンファシス制御部２８Ａおよびドライバ部２９Ａの一動作例を表すものである。なお、エンファシス制御部２８Ｂおよびドライバ部２９Ｂについても同様であり、エンファシス制御部２８Ｃおよびドライバ部２９Ｃについても同様である。ここで、“Ｘ”は、“０”であってもよいし“１”であってもよいことを示す。

エンファシス制御部２８Ａは、例えば、信号ＵＰＡ，ＤＮＡが“１０”であり、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“０Ｘ”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１１１００００”にする。これにより、ドライバ部２９Ａでは、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧＡは、高レベル電圧ＶＨ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、信号ＵＰＡ，ＤＮＡが“１０”であり、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“１０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０１１０００１”にする。これにより、ドライバ部２９Ａでは、回路ＵＡ０₁〜ＵＡ０_M，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡは、高レベル電圧ＶＨ０よりもエンファシス電圧ΔＶＥの分だけ低い高レベル電圧ＶＨminusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、信号ＵＰＡ，ＤＮＡが“１１”であり、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“１０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１０１１０００”にする。これにより、ドライバ部２９Ａでは、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡは、中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ高い中レベル電圧ＶＭplusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、信号ＵＰＡ，ＤＮＡが“１１”であり、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“００”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１００１１００”にする。これにより、ドライバ部２９Ａでは、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡは、中レベル電圧ＶＭ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、信号ＵＰＡ，ＤＮＡが“１１”であり、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“０１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０００１１０１”にする。これにより、ドライバ部２９Ａでは、回路ＵＡ０₁〜ＵＡ０_Mにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡは、中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ低い中レベル電圧ＶＭminusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、信号ＵＰＡ，ＤＮＡが“０１”であり、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“０１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“０１００１１１０”にする。これにより、ドライバ部２９Ａでは、回路ＵＢ０₁〜ＵＢ０_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡは、低レベル電圧ＶＬ０よりもエンファシス電圧ΔＶＥの分だけ高い低レベル電圧ＶＬplusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、信号ＵＰＡ，ＤＮＡが“０１”であり、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“Ｘ０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“００００１１１１”にする。これにより、ドライバ部２９Ａでは、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡは、低レベル電圧ＶＬ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

図１１Ａ〜１１Ｃは、シンボル“−ｚ”を出力するときのドライバ部２９Ａの一動作例を表すものであり、図１１Ａは、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“００”である場合を示し、図１１Ｂは、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“１０”である場合を示し、図１１Ｃは、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“０１”である場合を示す。図１１Ａ〜１１Ｃにおいて、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのうち、実線で示した回路は、トランジスタ９１がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９１がオフ状態になっている回路を示す。同様に、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのうち、実線で示した回路は、トランジスタ９４がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９４がオフ状態になっている回路を示す。

エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“００”である場合には、図１１Ａに示したように、ドライバ部２９Ａでは、Ｍ個の回路ＵＡ０、Ｎ個の回路ＵＢ０、Ｍ個の回路ＵＡ１、およびＮ個の回路ＵＢ１におけるトランジスタ９１がオン状態になる。また、ドライバ部２９Ｂでは、Ｍ個の回路ＵＡ０およびＮ個の回路ＵＢ０におけるトランジスタ９１がオン状態になるとともに、Ｍ個の回路ＤＡ０およびＮ個の回路ＤＢ０におけるトランジスタ９４がオン状態になる。また、ドライバ部２９Ｃでは、Ｍ個の回路ＤＡ０、Ｎ個の回路ＤＢ０、Ｍ個の回路ＤＡ１、およびＮ個の回路ＤＢ１におけるトランジスタ９４がオン状態になる。これにより、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ０になり、信号ＳＩＧＢの電圧は中レベル電圧ＶＭ０になり、信号ＳＩＧＣの電圧は低レベル電圧ＶＬ０になる。

エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“１０”である場合には、図１１Ｂに示したように、ドライバ部２９Ａでは、Ｍ個の回路ＵＡ０、Ｍ個の回路ＵＡ１、およびＮ個のＵＢ１におけるトランジスタ９１がオン状態になるとともに、Ｎ個の回路ＤＢ１におけるトランジスタ９４がオン状態になる。また、ドライバ部２９Ｂでは、Ｍ個の回路ＵＡ０、Ｎ個の回路ＵＢ０、およびＮ個の回路ＵＢ１におけるトランジスタ９１がオン状態になるとともに、Ｍ個の回路ＤＡ０におけるトランジスタ９４がオン状態になる。また、ドライバ部２９Ｃでは、Ｍ個の回路ＤＡ０、Ｎ個の回路ＤＢ０、Ｍ個の回路ＤＡ１、およびＮ個の回路ＤＢ１におけるトランジスタ９４がオン状態になる。これにより、信号ＳＩＧＡの電圧は高レベル電圧ＶＨminusになり、信号ＳＩＧＢの電圧は中レベル電圧ＶＭplusになり、信号ＳＩＧＣの電圧は低レベル電圧ＶＬ０になる。すなわち、ドライバ部２９Ａは、図１１Ａの場合に比べて、Ｎ個の回路ＵＢ０におけるトランジスタ９１をオフ状態にするとともに、Ｎ個の回路ＤＢ１におけるトランジスタ９４をオン状態にすることにより、信号ＳＩＧＡの電圧を、高レベル電圧ＶＨ０から高レベル電圧ＶＨminusに下げている。また、ドライバ部２９Ｂは、図１１Ａの場合に比べて、Ｎ個の回路ＵＢ１におけるトランジスタ９１をオン状態にするとともに、Ｎ個の回路ＤＢ０におけるトランジスタ９４をオフ状態にすることにより、信号ＳＩＧＢの電圧を、中レベル電圧ＶＭ０から中レベル電圧ＶＭplusに上げている。

この場合において、エンファシス制御信号ＣＴＲＬが“１”である場合には、ドライバ部２９Ａ〜２９Ｃのエンファシス電圧設定部１４は、エンファシス制御信号ＣＴＲＬが“０”である場合に比べ、“Ｎ”を増やすとともに“Ｍ”を減らす。これにより、ドライバ部２９Ａでは、回路ＵＡ０，ＵＢ０，ＵＡ１，ＵＢ１のうちの、トランジスタ９１がオン状態になる回路の数が減少するとともに、回路ＤＡ０，ＤＢ０，ＤＡ１，ＤＢ１のうちの、トランジスタ９４がオン状態になる回路の数が増加するため、信号ＳＩＧＡの電圧（高レベル電圧ＶＨminus）は低くなる。また、ドライバ部２９Ｂでは、回路ＵＡ０，ＵＢ０，ＵＡ１，ＵＢ１のうちの、トランジスタ９１がオン状態になる回路の数が増加するとともに、回路ＤＡ０，ＤＢ０，ＤＡ１，ＤＢ１のうちの、トランジスタ９４がオン状態になる回路の数が減少するため、信号ＳＩＧＢの電圧（中レベル電圧ＶＭplus）は高くなる。すなわち、この場合には、エンファシス電圧ΔＶＥは大きくなる。

エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“０１”である場合には、図１１Ｃに示したように、ドライバ部２９Ａでは、Ｍ個の回路ＵＡ０、Ｎ個の回路ＵＢ０、Ｍ個の回路ＵＡ１、およびＮ個の回路ＵＢ１におけるトランジスタ９１がオン状態になる。また、ドライバ部２９Ｂでは、Ｍ個の回路ＵＡ０におけるトランジスタ９１がオン状態になるとともに、Ｍ個の回路ＤＡ０、Ｎ個の回路ＤＢ０、およびＮ個の回路ＤＢ１におけるトランジスタ９４がオン状態になる。また、ドライバ部２９Ｃでは、Ｎ個の回路ＵＢ０におけるトランジスタ９１がオン状態になるとともに、Ｍ個の回路ＤＡ０、Ｎ個の回路ＤＢ０、およびＭ個の回路ＤＡ１におけるトランジスタ９４がオン状態になる。これにより、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ０になり、信号ＳＩＧＢの電圧は中レベル電圧ＶＭminusになり、信号ＳＩＧＣの電圧は低レベル電圧ＶＬplusになる。すなわち、ドライバ部２９Ｂは、図１１Ａの場合に比べて、Ｎ個の回路ＵＢ０におけるトランジスタ９１をオフ状態にするとともに、Ｎ個の回路ＤＢ１におけるトランジスタ９４をオン状態にすることにより、信号ＳＩＧＢの電圧を、中レベル電圧ＶＭ０から中レベル電圧ＶＭminusに下げている。また、ドライバ部２９Ｃは、図１１Ａの場合に比べて、Ｎ個の回路ＵＢ０におけるトランジスタ９１をオン状態にするとともに、Ｎ個の回路ＤＢ１におけるトランジスタ９４をオフ状態にすることにより、信号ＳＩＧＣの電圧を、低レベル電圧ＶＬ０から低レベル電圧ＶＬplusに上げている。

この場合において、エンファシス制御信号ＣＴＲＬが“１”である場合には、ドライバ部２９Ａ〜２９Ｃのエンファシス電圧設定部１４は、エンファシス制御信号ＣＴＲＬが“０”である場合に比べ、“Ｎ”を増やすとともに“Ｍ”を減らす。これにより、ドライバ部２９Ｂでは、回路ＵＡ０，ＵＢ０，ＵＡ１，ＵＢ１のうちの、トランジスタ９１がオン状態になる回路の数が減少するとともに、回路ＤＡ０，ＤＢ０，ＤＡ１，ＤＢ１のうちの、トランジスタ９４がオン状態になる回路の数が増加するため、信号ＳＩＧＢの電圧（中レベル電圧ＶＭminus）は低くなる。また、ドライバ部２９Ｃでは、回路ＵＡ０，ＵＢ０，ＵＡ１，ＵＢ１のうちの、トランジスタ９１がオン状態になる回路の数が増加するとともに、回路ＤＡ０，ＤＢ０，ＤＡ１，ＤＢ１のうちの、トランジスタ９４がオン状態になる回路の数が減少するため、信号ＳＩＧＣの電圧（低レベル電圧ＶＬplus）は高くなる。すなわち、この場合には、エンファシス電圧ΔＶＥは大きくなる。

このようにして、出力部２６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬ、およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成する。その際、出力部２６は、後述するように、シンボル遷移が、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ、および信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡのいずれかの遷移時間が長くなるおそれがあるシンボル遷移である場合には、エンファシス制御信号ＭＵＰ２，ＭＤＮ２に基づいてプリエンファシス動作を行う。これにより、通信システム１では、波形品質を高めることができ、その結果、通信性能を高めることができるようになっている。

また、出力部２６は、後述するように、通信システム１においてスキューがある場合には、エンファシス制御信号ＣＴＲＬ２に基づいて、そのスキューに応じたエンファシス電圧ΔＶＥを設定する。これにより、通信システム１では、スキューが通信性能におよぼす影響を低減することができ、その結果、通信性能を高めることができるようになっている。

（受信装置３０）
図１に示したように、受信装置３０は、受信部４０と、処理部３２とを有している。

受信部４０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成するものである。

図１２は、受信部４０の一構成例を表すものである。受信部４０は、抵抗素子４１Ａ，４１Ｂ，４１Ｃと、スイッチ４２Ａ，４２Ｂ，４２Ｃと、アンプ４３Ａ，４３Ｂ，４３Ｃと、クロック生成部４４と、フリップフロップ４５，４６と、信号生成部４７とを有している。

抵抗素子４１Ａ，４１Ｂ，４１Ｃは、通信システム１の終端抵抗として機能するものであり、抵抗値は、この例では、５０［Ω］程度である。抵抗素子４１Ａの一端は入力端子ＴinＡに接続されるとともに信号ＳＩＧＡが供給され、他端はスイッチ４２Ａの一端に接続されている。抵抗素子４１Ｂの一端は入力端子ＴinＢに接続されるとともに信号ＳＩＧＢが供給され、他端はスイッチ４２Ｂの一端に接続されている。抵抗素子４１Ｃの一端は入力端子ＴinＣに接続されるとともに信号ＳＩＧＣが供給され、他端はスイッチ４２Ｃの一端に接続されている。

スイッチ４２Ａの一端は抵抗素子４１Ａの他端に接続され、他端はスイッチ４２Ｂ，４２Ｃの他端に接続されている。スイッチ４２Ｂの一端は抵抗素子４１Ｂの他端に接続され、他端はスイッチ４２Ａ，４２Ｃの他端に接続されている。スイッチ４２Ｃの一端は抵抗素子４１Ｃの他端に接続され、他端はスイッチ４２Ａ，４２Ｂの他端に接続されている。受信装置３０では、スイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態に設定され、抵抗素子４１Ａ〜４１Ｃが終端抵抗として機能するようになっている。

アンプ４３Ａの正入力端子は、アンプ４３Ｃの負入力端子および抵抗素子４１Ａの一端に接続されるとともに信号ＳＩＧＡが供給され、負入力端子は、アンプ４３Ｂの正入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給される。アンプ４３Ｂの正入力端子は、アンプ４３Ａの負入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給され、負入力端子は、アンプ４３Ｃの正入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給される。アンプ４３Ｃの正入力端子は、アンプ４３Ｂの負入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給され、負入力端子は、アンプ４３Ａの正入力端子および抵抗素子４１Ａに接続されるとともに信号ＳＩＧＡが供給される。

この構成により、アンプ４３Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）に応じた信号を出力し、アンプ４３Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）に応じた信号を出力し、アンプ４３Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）に応じた信号を出力するようになっている。

図１３は、受信部４０がシンボル“＋ｘ”を受信する場合における、アンプ４３Ａ，４３Ｂ，４３Ｃの一動作例を表すものである。なお、スイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態であるため、図示を省いている。この例では、信号ＳＩＧＡの電圧状態は電圧状態ＳＨであり、信号ＳＩＧＢの電圧状態は電圧状態ＳＬであり、信号ＳＩＧＣの電圧状態は電圧状態ＳＭである。この場合には、入力端子ＴinＡ、抵抗素子４１Ａ、抵抗素子４１Ｂ、入力端子ＴinＢの順に電流Ｉinが流れる。そして、アンプ４３Ａの正入力端子には電圧状態ＳＨに対応する電圧が供給されるとともに負入力端子には電圧状態ＳＬに対応する電圧が供給され、差分ＡＢは正（ＡＢ＞０）になるため、アンプ４３Ａは“１”を出力する。また、アンプ４３Ｂの正入力端子には電圧状態ＳＬに対応する電圧が供給されるとともに負入力端子には電圧状態ＳＭに対応する電圧が供給され、差分ＢＣは負（ＢＣ＜０）になるため、アンプ４３Ｂは“０”を出力する。また、アンプ４３Ｃの正入力端子には電圧状態ＳＭに対応する電圧が供給されるとともに負入力端子には電圧状態ＳＨに対応する電圧が供給され、差分ＣＡは負（ＣＡ＜０）になるため、アンプ４３Ｃは“０”を出力するようになっている。

クロック生成部４４は、アンプ４３Ａ，４３Ｂ，４３Ｃの出力信号に基づいて、クロック信号ＲｘＣＫを生成するものである。

フリップフロップ４５は、アンプ４３Ａ，４３Ｂ，４３Ｃの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。フリップフロップ４６は、フリップフロップ４５の３つの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。

信号生成部４７は、フリップフロップ４５，４６の出力信号、およびクロック信号ＲｘＣＫに基づいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するものである。この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信装置１０における遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９（図５）にそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部４７は、フリップフロップ４５の出力信号が示すシンボルと、フリップフロップ４６の出力信号が示すシンボルに基づいて、シンボルの遷移（図４）を特定し、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するようになっている。

処理部３２（図１）は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行うものである。

ここで、ドライバ部２９Ａ，２９Ｂ，２９Ｃは、本開示における「ドライバ部」の一具体例に対応する。スキュー情報記憶部１３、遷移検出部２５、タイミング制御部２７Ｔ、およびエンファシス制御部２８Ａ，２８Ｂ，２８Ｃは、本開示における「制御部」の一具体例に対応する。送信シンボル生成部２２は、本開示における「信号生成部」の一具体例に対応する。回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのそれぞれは、本開示における「第１のサブ回路」の一具体例に対応する。回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのそれぞれは、本開示における「第２のサブ回路」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。

（全体動作概要）
まず、図１，５，７を参照して、通信システム１の全体動作概要を説明する。送信装置１０のクロック生成部１１は、クロック信号ＴｘＣＫを生成する。処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成する。送信部２０（図５）において、シリアライザ２１Ｆは、遷移信号ＴｘＦ０〜ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＦ９を生成し、シリアライザ２１Ｒは、遷移信号ＴｘＲ０〜ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＲ９を生成し、シリアライザ２１Ｐは、遷移信号ＴｘＰ０〜ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＰ９を生成する。送信シンボル生成部２２は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成する。遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９、シンボル信号Ｄ１，Ｄ２，Ｄ３、およびスキュー情報ＩＮＦに基づいて、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬを生成する。

出力部２６（図７）において、ドライバ制御部２７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびクロック信号ＴｘＣＫに基づいて、信号ＵＰＡ，ＤＮＡ，ＵＰＢ，ＤＮＢ，ＵＰＣ，ＤＮＣを生成する。タイミング制御部２７Ｔは、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬおよびクロック信号ＴｘＣＫに基づいて、エンファシス制御信号ＭＵＰ，ＭＤＮ，ＣＴＲＬに対してタイミング調整を行うことによりエンファシス制御信号ＭＵＰ２，ＭＤＮ２，ＣＴＲＬ２をそれぞれ生成する。エンファシス制御部２８Ａは、信号ＵＰＡ，ＤＮＡおよびエンファシス制御信号ＭＵＰ２，ＭＤＮ２に基づいて、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を生成する。エンファシス制御部２８Ｂは、信号ＵＰＢ，ＤＮＢおよびエンファシス制御信号ＭＵＰ２，ＭＤＮ２に基づいて、信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１を生成する。エンファシス制御部２８Ｃは、信号ＵＰＣ，ＤＮＣおよびエンファシス制御信号ＭＵＰ２，ＭＤＮ２に基づいて、信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１を生成する。ドライバ部２９Ａは、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１およびエンファシス制御信号ＣＴＲＬ２に基づいて、信号ＳＩＧＡを生成する。ドライバ部２９Ｂは、信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１およびエンファシス制御信号ＣＴＲＬ２に基づいて、信号ＳＩＧＢを生成する。ドライバ部２９Ｃは、信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１およびエンファシス制御信号ＣＴＲＬ２に基づいて、信号ＳＩＧＣを生成する。

受信装置３０（図１）では、受信部４０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成する。処理部３２は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行う。

（プリエンファシス動作について）
次に、プリエンファシス動作について、詳細に説明する。送信装置１０において、遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、エンファシス制御信号ＭＵＰ，ＭＤＮを生成する。具体的には、遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、シンボル遷移が、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡのいずれかの遷移時間が長くなるおそれがあるシンボル遷移であるか否かを確認し、その結果に基づいてエンファシス制御信号ＭＵＰ，ＭＤＮを生成する。

図１４は、送信装置１０がプリエンファシス動作を行わない場合における、差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムを模式的に表すものである。図１４において、ΔＶは、高レベル電圧ＶＨ０と中レベル電圧ＶＭ０との差であり、同様に、中レベル電圧ＶＭ０と低レベル電圧ＶＬ０との差である。図１４に示したように、遷移Ｗ２１，Ｗ２２は、他の遷移に比べて、遷移時間が長い遷移である。遷移Ｗ２１は、−２ΔＶから＋ΔＶに変化する遷移であり、遷移Ｗ２２は、＋２ΔＶから−ΔＶに変化する遷移である。

遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、シンボル遷移が、遷移Ｗ２１，Ｗ２２のように、差分ＡＢ，ＢＣ，ＣＡのいずれかの遷移時間が長くなるおそれがあるシンボル遷移であるか否かを確認する。そして、遷移検出部２５は、図６に示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”である場合に、差分ＡＢ，ＢＣ，ＣＡのいずれかの遷移時間が長くなるおそれがあるシンボル遷移であると判断する。そして、遷移検出部２５は、図６において実線で囲んだＷＵＰで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｘ”，“＋ｙ”，“＋ｚ”である場合、および、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“−ｘ”，“−ｙ”，“−ｚ”である場合に、エンファシス制御信号ＭＵＰを“１”（アクティブ）にする。また、遷移検出部２５は、図６において破線で囲んだＷＤＮで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“−ｘ”，“−ｙ”，“−ｚ”である場合、および、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”であり、かつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｘ”，“＋ｙ”，“＋ｚ”である場合に、エンファシス制御信号ＭＤＮを“１”（アクティブ）にする。

そして、出力部２６は、エンファシス制御信号ＭＵＰ２，ＭＤＮ２がともに“０”である場合は、電圧状態ＳＨにおける電圧を高レベル電圧ＶＨ０にし、電圧状態ＳＭにおける電圧を中レベル電圧ＶＭ０にし、電圧状態ＳＬにおける電圧を低レベル電圧ＶＬ０にする。また、出力部２６は、例えば、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“１０”である場合は、電圧状態ＳＨにおける電圧を高レベル電圧ＶＨminusにし、電圧状態ＳＭにおける電圧を中レベル電圧ＶＭplusにし、電圧状態ＳＬにおける電圧を低レベル電圧ＶＬ０にする。また、出力部２６は、例えば、エンファシス制御信号ＭＵＰ２，ＭＤＮ２が“０１”である場合は、電圧状態ＳＨにおける電圧を高レベル電圧ＶＨ０にし、電圧状態ＳＭにおける電圧を中レベル電圧ＶＭminusにし、電圧状態ＳＬにおける電圧を低レベル電圧ＶＬplusにする。

図１５Ａ〜１５Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外のシンボルに遷移する場合における通信システム１の一動作例を表すものであり、図１５Ａは、シンボルが“＋ｘ”から“−ｘ”に遷移する場合を示し、図１５Ｂは、シンボルが“＋ｘ”から“＋ｙ”に遷移する場合を示し、図１５Ｃは、シンボルが“＋ｘ”から“−ｙ”に遷移する場合を示し、図１５Ｄは、シンボルが“＋ｘ”から“＋ｚ”に遷移する場合を示し、図１５Ｅは、シンボルが“＋ｘ”から“−ｚ”に遷移する場合を示す。図１５Ａ〜１５Ｅのそれぞれにおいて、（Ａ）は、送信装置１０の出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形を示し、（Ｂ）は、受信装置３０における差分ＡＢ，ＢＣ，ＣＡの波形を示す。また、実線は、プリエンファシス動作を行ったときの波形を示し、破線は、プリエンファシス動作を行わないときの波形を示す。

図６に示したように、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“１ｘｘ”である場合には、シンボルが“＋ｘ”から“−ｘ”に遷移する（図１５Ａ）。このとき、遷移検出部２５は、図６に示したように、エンファシス制御信号ＭＵＰ，ＭＤＮをともに“０”（非アクティブ）にする。これにより、図１５Ａに示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から低レベル電圧ＶＬ０に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から高レベル電圧ＶＨ０に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０を維持する。すなわち、シンボルが“＋ｘ”から“−ｘ”に遷移する場合には、差分ＡＢ，ＢＣ，ＣＡの遷移は、いずれも遷移Ｗ２１，Ｗ２２に該当しないので、エンファシス制御部２８Ａ，２８Ｂ，２８Ｃは、ドライバ部２９Ａ，２９Ｂ，２９Ｃがプリエンファシス動作を行わないように制御する。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルが“＋ｘ”から“＋ｙ”に遷移する（図１５Ｂ）。このとき、遷移検出部２５は、図６に示したように、エンファシス制御信号ＭＤＮを“１”（アクティブ）にするとともに、エンファシス制御信号ＭＵＰを“０”（非アクティブ）にする。これにより、図１５Ｂに示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から中レベル電圧ＶＭminusを経て中レベル電圧ＶＭ０に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から高レベル電圧ＶＨ０に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から低レベル電圧ＶＬplusを経て低レベル電圧ＶＬ０に変化する。このとき、エンファシス制御部２８Ａは、送信装置１０がシンボル“＋ｙ”を出力する期間における前半の期間（０．５ＵＩ）において、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ低い中レベル電圧ＶＭminusにするように、ドライバ部２９Ａを制御する。同様に、エンファシス制御部２８Ｃは、送信装置１０がシンボル“＋ｙ”を出力する期間における前半の期間（０．５ＵＩ）において、信号ＳＩＧＣの電圧を低レベル電圧ＶＬ０よりもエンファシス電圧ΔＶＥの分だけ高い低レベル電圧ＶＬplusにするように、ドライバ部２９Ｃを制御する。すなわち、差分ＡＢの遷移は遷移Ｗ２２に対応し、差分ＡＢの遷移時間が長くなるおそれがあるので、エンファシス制御部２８Ａ，２８Ｃは、ドライバ部２９Ａ，２９Ｃがプリエンファシス動作を行うように制御する。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１１”である場合には、シンボルが“＋ｘ”から“−ｙ”に遷移する（図１５Ｃ）。このとき、遷移検出部２５は、図６に示したように、エンファシス制御信号ＭＵＰ，ＭＤＮをともに“０”（非アクティブ）にする。これにより、図１５Ｃに示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から中レベル電圧ＶＭ０に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０を維持し、信号ＳＩＧＣは中レベル電圧ＶＭ０から高レベル電圧ＶＨ０に変化する。すなわち、シンボルが“＋ｘ”から“−ｙ”に遷移する場合には、差分ＡＢ，ＢＣ，ＣＡの遷移は、いずれも遷移Ｗ２１，Ｗ２２に該当しないので、エンファシス制御部２８Ａ，２８Ｂ，２８Ｃは、ドライバ部２９Ａ，２９Ｂ，２９Ｃがプリエンファシス動作を行わないように制御する。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルが“＋ｘ”から“＋ｚ”に遷移する（図１５Ｄ）。このとき、遷移検出部２５は、図６に示したように、エンファシス制御信号ＭＵＰを“１”（アクティブ）にするとともに、エンファシス制御信号ＭＤＮを“０”（非アクティブ）にする。これにより、図１５Ｄに示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から低レベル電圧ＶＬ０に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から中レベル電圧ＶＭplusを経て中レベル電圧ＶＭ０に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から高レベル電圧ＶＨminusを経て高レベル電圧ＶＨ０に変化する。このとき、エンファシス制御部２８Ｂは、送信装置１０がシンボル“＋ｚ”を出力する期間における前半の期間（０．５ＵＩ）において、信号ＳＩＧＢの電圧を中レベル電圧ＶＭ０よりもエンファシス電圧ΔＶＥの分だけ高い中レベル電圧ＶＭplusにするように、ドライバ部２９Ｂを制御する。同様に、エンファシス制御部２８Ｃは、送信装置１０がシンボル“＋ｚ”を出力する期間における前半の期間（０．５ＵＩ）において、信号ＳＩＧＣの電圧を高レベル電圧ＶＨ０よりもエンファシス電圧ΔＶＥの分だけ低い高レベル電圧ＶＨminusにするように、ドライバ部２９Ｃを制御する。すなわち、差分ＡＢの遷移は遷移Ｗ２２に対応し、差分ＡＢの遷移時間が長くなるおそれがあるので、エンファシス制御部２８Ｂ，２８Ｃは、ドライバ部２９Ｂ，２９Ｃがプリエンファシス動作を行うように制御する。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“００１”である場合には、シンボルが“＋ｘ”から“−ｚ”に遷移する（図１５Ｅ）。このとき、遷移検出部２５は、図６に示したように、エンファシス制御信号ＭＵＰ，ＭＤＮをともに“０”（非アクティブ）にする。これにより、図１５Ｅに示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０を維持し、信号ＳＩＧＢは低レベル電圧ＶＬ０から中レベル電圧ＶＭ０に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から低レベル電圧ＶＬ０に変化する。すなわち、シンボルが“＋ｘ”から“−ｚ”に遷移する場合には、差分ＡＢ，ＢＣ，ＣＡの遷移は、いずれも遷移Ｗ２１，Ｗ２２に該当しないので、エンファシス制御部２８Ａ，２８Ｂ，２８Ｃは、ドライバ部２９Ａ，２９Ｂ，２９Ｃがプリエンファシス動作を行わないように制御する。

このように、通信システム１では、シンボル遷移が、差分ＡＢ，ＢＣ，ＣＡのいずれかの遷移時間が長くなるおそれがあるシンボル遷移である場合において、プリエンファシス動作を行うようにした。これにより、通信システム１では、例えば伝送路１００の距離が長い場合において、波形品質を高めることができる。特に、送信装置１０では、出力電圧によらず、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスが約５０［Ω］になるようにした。これにより、通信システム１では、出力電圧によらず、出力インピーダンスが伝送路１００の特性インピーダンスと整合させることができるので、波形品質を高めることができ、その結果、通信性能を高めることができる。

また、通信システム１では、図１５Ｂに示したように、電圧状態ＳＭにおける電圧が中レベル電圧ＶＭ０よりも低い中レベル電圧ＶＭminusである場合には、電圧状態ＳＬにおける電圧を低レベル電圧ＶＬ０よりも高い低レベル電圧ＶＬplusにした。また、図１５Ｄに示したように、電圧状態ＳＭにおける電圧が中レベル電圧ＶＭ０よりも高い中レベル電圧ＶＭplusである場合には、電圧状態ＳＨにおける電圧を高レベル電圧ＶＨ０よりも低い高レベル電圧ＶＨminusにした。これにより、通信システム１では、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧の平均電圧であるコモンモード電圧の変動を抑えることができる。その結果、通信システム１では、電磁妨害（ＥＭＩ；Electro-Magnetic Interference）が生じるおそれを低減することができるので、通信性能を高めることができる。

また、通信システム１では、遷移検出部２５が、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９に基づいて特定のシンボル遷移を検出し、エンファシス制御部２８Ａ，２８Ｂ，２８Ｃが、その検出結果に基づいてドライバ部２９Ａ，２９Ｂ，２９Ｃに対してプリエンファシス動作を行わせるようにした。これにより、通信システム１では、例えば、波形品質が低下するおそれがあるシンボル遷移のみに対して、動的にプリエンファシス動作を行うことができるため、効果的に波形品質を高めることができる。

（エンファシス電圧ΔＶＥの設定について）
次に、スキュー情報ＩＮＦに基づいてエンファシス電圧ΔＶＥを設定する動作について、詳細に説明する。遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９、シンボル信号Ｄ１，Ｄ２，Ｄ３、およびスキュー情報ＩＮＦに基づいて、エンファシス制御信号ＣＴＲＬを生成する。具体的には、遷移検出部２５は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ａにおける遅延時間が短いことを示す情報である場合には、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”であり、かつシンボルＤＳが“＋ｙ”または“−ｙ”である場合に、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にし、それ以外の場合にエンファシス制御信号ＣＴＲＬを“０”（非アクティブ）にする。また、遷移検出部２５は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｂにおける遅延時間が短いことを示す情報である場合には、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”であり、かつシンボルＤＳが“＋ｚ”または“−ｚ”である場合に、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にし、それ以外の場合にエンファシス制御信号ＣＴＲＬを“０”（非アクティブ）にする。また、遷移検出部２５は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｃにおける遅延時間が短いことを示す情報である場合には、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”または“０１０”であり、かつシンボルＤＳが“＋ｘ”または“−ｘ”である場合に、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にし、それ以外の場合にエンファシス制御信号ＣＴＲＬを“０”（非アクティブ）にする。

出力部２６は、エンファシス制御信号ＣＴＲＬに基づいて、エンファシス電圧ΔＶＥを設定する。具体的には、出力部２６は、エンファシス制御信号ＣＴＲＬが“１”（アクティブ）である場合において、エンファシス制御信号ＣＴＲＬが“０”（非アクティブ）である場合に比べて、エンファシス電圧ΔＶＥを大きい電圧にする。

図１６Ａ，１６Ｂは、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｃにおける遅延時間が短いことを示す情報である場合における通信システム１の一動作例を表すものであり、図１６Ａは、シンボルが“＋ｘ”から“＋ｙ”に遷移する場合を示し、図１６Ｂは、シンボルが“＋ｘ”から“＋ｚ”に遷移する場合を示す。図１６Ａ，１６Ｂのそれぞれにおいて、（Ａ）は、送信装置１０の出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形を示し、（Ｂ）は、受信装置３０における差分ＡＢ，ＢＣ，ＣＡの波形を示す。

シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルが“＋ｘ”から“＋ｙ”に遷移する（図１６Ａ）。このとき、遷移検出部２５は、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にする。すなわち、この例では、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｃにおける遅延時間が短いことを示す情報であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”であり、シンボルＤＳが“＋ｘ”であるので、遷移検出部２５は、エンファシス制御信号ＣＴＲＬを“１”にする。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、シンボルが“＋ｘ”から“＋ｙ”に遷移するのに伴い、図１５Ｂに示した場合と同様に変化する。その際、出力部２６は、エンファシス制御信号ＣＴＲＬが“１”であるので、エンファシス制御信号ＣＴＲＬが“０”である場合に比べて、エンファシス電圧ΔＶＥを大きい電圧に設定する。

このとき、図１６Ａ（Ｂ）に示したように、受信装置３０における差分ＡＢは、差分ＢＣ，ＣＡに比べて、遅いタイミングで遷移し始める。すなわち、この例では、伝送路１００の線路１１０Ｃにおける遅延時間が、線路１１０Ａ，１１０Ｂに比べて短いため、差分ＡＢは最も遅く遷移し始める。また、差分ＡＢの遷移は遷移Ｗ２２に対応し、差分ＡＢの遷移時間が長くなるおそれがある。この場合でも、出力部２６は、エンファシス電圧ΔＶＥを大きい電圧に設定するので、差分ＡＢの遷移時間をより短くすることができる。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルが“＋ｘ”から“＋ｚ”に遷移する（図１６Ｂ）。このとき、遷移検出部２５は、エンファシス制御信号ＣＴＲＬを“１”（アクティブ）にする。すなわち、この例では、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｃにおける遅延時間が短いことを示す情報であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”であり、シンボルＤＳが“＋ｘ”であるので、遷移検出部２５は、エンファシス制御信号ＣＴＲＬを“１”にする。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、シンボルが“＋ｘ”から“＋ｚ”に遷移するのに伴い、図１５Ｄに示した場合と同様に変化する。その際、出力部２６は、エンファシス制御信号ＣＴＲＬが“１”であるので、エンファシス制御信号ＣＴＲＬが“０”である場合に比べて、エンファシス電圧ΔＶＥを大きい電圧に設定する。

このとき、図１６Ｂ（Ｂ）に示したように、受信装置３０における差分ＡＢは、差分ＢＣ，ＣＡに比べて、遅いタイミングで遷移し始める。また、差分ＡＢの遷移は遷移Ｗ２２に対応し、差分ＡＢの遷移時間が長くなるおそれがある。この場合でも、出力部２６は、エンファシス電圧ΔＶＥを大きい電圧に設定するので、差分ＡＢの遷移時間をより短くすることができる。

図１７Ａは、スキュー情報ＩＮＦに基づいてエンファシス電圧ΔＶＥを設定した場合における差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムを表すものである。図１７Ｂは、エンファシス電圧ΔＶＥを固定にした場合における差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムを表すものである。通信システム１では、図１７Ａに示したように、スキュー情報ＩＮＦに基づいてエンファシス電圧ΔＶＥを設定することにより、アイ開口を広くすることができ、その結果、通信性能を高めることができる。

このように、通信システム１では、スキュー情報ＩＮＦに基づいて、エンファシス電圧ΔＶＥを設定するようにした。これにより、通信システム１では、スキューに応じて、差分ＡＢ，ＢＣ，ＣＡの遷移時間を変化させることができるため、スキューが通信性能におよぼす影響を低減することができる。特に、通信システム１では、遷移Ｗ２１，Ｗ２２（図１４）のような遷移時間が長い遷移が、最も遅く遷移し始める場合に、エンファシス電圧ΔＶＥを大きい電圧に設定したので、スキューが通信性能におよぼす影響を効果的に低減することができる。

また、通信システム１では、エンファシス電圧ΔＶＥを設定することにより、スキューが通信性能におよぼす影響を低減するようにしたので、通信性能を高めることができる。すなわち、例えば、送信装置に、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対する遅延量を調整するバッファ回路を設け、バッファ回路の遅延量を調整することによりデスキューを行う場合には、遅延量がプロセスばらつき、電源電圧変動および温度変動の影響を受けるため、調整精度が低下するおそれがある。また、この構成では、調整分解能が低いため微調整ができないおそれがある。一方、通信システム１では、エンファシス電圧ΔＶＥを設定するようにしたので、調整分解能を高くすることができるとともに、調整精度を高めることができる。

［効果］
以上のように本実施の形態では、シンボル遷移が、差分ＡＢ，ＢＣ，ＣＡのいずれかの遷移時間が長くなるおそれがあるシンボル遷移である場合においてプリエンファシス動作を行うようにしたので、通信性能を高めることができる。特に、出力電圧によらず、出力インピーダンスが約５０［Ω］になるようにしたので、波形品質を高めることができ、通信性能を高めることができる。

本実施の形態では、電圧状態ＳＭの電圧を中レベル電圧ＶＭminusにする場合には、電圧状態ＳＬの電圧を低レベル電圧ＶＬplusにし、電圧状態ＳＭの電圧を中レベル電圧ＶＭplusにする場合には、電圧状態ＳＨの電圧を高レベル電圧ＶＨminusにしたので、電磁妨害が生じるおそれを低減することができるので、通信性能を高めることができる。

本実施の形態では、遷移信号に基づいて特定のシンボル遷移を検出し、その検出結果に基づいてプリエンファシス動作を行うようにしたので、効果的に通信性能を高めることができる。

本実施の形態では、スキュー情報に基づいて、エンファシス電圧を設定するようにしたので、スキューが通信性能におよぼす影響を低減することができる。

［変形例１−１］
上記実施の形態では、エンファシス制御信号ＭＵＰ２，ＭＤＮ２は、図８に示したように、ユニットインターバルＵＩの開始タイミングにおいて低レベルから高レベルに変化し得るとともに、ユニットインターバルＵＩの開始タイミングからユニットインターバルＵＩの半分（０．５ＵＩ）の時間が経過したタイミングにおいて高レベルから低レベルに変化し得るようにしたが、これに限定されるものではない。これに代えて、例えば、エンファシス制御信号ＭＵＰ２，ＭＤＮ２は、ユニットインターバルＵＩの開始タイミングにおいて低レベルから高レベルに変化し得るとともに、ユニットインターバルＵＩの開始タイミングからユニットインターバルＵＩの半分よりも短い時間が経過したタイミングにおいて高レベルから低レベルに変化し得るようにしてもよい。また、例えば、エンファシス制御信号ＭＵＰ２，ＭＤＮ２は、ユニットインターバルＵＩの開始タイミングにおいて低レベルから高レベルに変化し得るとともに、ユニットインターバルＵＩの開始タイミングからユニットインターバルＵＩの半分よりも長い時間が経過したタイミングにおいて高レベルから低レベルに変化し得るようにしてもよい。

［変形例１−２］
上記実施の形態では、遷移信号ＴｘＦ９，ＴｘＲ９，ＲｘＰ９が“０００”または“０１０”の場合にプリエンファシス動作を行うようにしたが、これに限定されるものではなく、それ以外の場合にもプリエンファシス動作を行うようにしてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る通信システム２について説明する。本実施の形態は、エンファシス動作の方法が上記第１の実施の形態とは異なるものである。なお、上記第１の実施の形態に係る通信システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１に示したように、通信システム２は、送信装置５０を備えている。送信装置５０は、送信部６０を有している。通信システム２は、デエンファシスにより通信性能の向上を図るものである。

図１８は、通信システム２における３つの電圧状態ＳＨ，ＳＭ，ＳＬを表すものである。電圧状態ＳＨは、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）に対応する状態である。高レベル電圧ＶＨ０，ＶＨ１，ＶＨ２のうち、高レベル電圧ＶＨ０は一番低い電圧であり、高レベル電圧ＶＨ２は一番高い電圧である。電圧状態ＳＭは、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）に対応する状態である。中レベル電圧ＶＭ０，ＶＭ１plus，ＶＭ１minusのうち、中レベル電圧ＶＭ１minusは一番低い電圧であり、中レベル電圧ＶＭ１plusは一番高い電圧である。電圧状態ＳＬは、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）に対応する状態である。低レベル電圧ＶＬ０，ＶＬ１，ＶＬ２のうち、低レベル電圧ＶＬ０は一番高い電圧であり、低レベル電圧ＶＬ２は一番低い電圧である。高レベル電圧ＶＨ２は、デエンファシス動作を行わない場合における高レベル電圧であり、中レベル電圧ＶＭ０は、デエンファシス動作を行わない場合における中レベル電圧であり、低レベル電圧ＶＬ２は、デエンファシス動作を行わない場合における低レベル電圧である。

図１９は、送信部６０の一構成例を表すものである。送信部６０は、シリアライザ２１Ｆ，２１Ｒ，２１Ｐと、送信シンボル生成部６２と、スキュー情報記憶部５３と、出力部６６とを有している。

送信シンボル生成部６２は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびシンボル信号Ｄ１，Ｄ２，Ｄ３を生成するものである。

スキュー情報記憶部５３は、スキュー情報ＩＮＦを記憶するものである。また、スキュー情報記憶部５３は、スキュー情報ＩＮＦに基づいて、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢ，ＣＴＲＬＣを生成する機能をも有している。

具体的には、スキュー情報記憶部５３は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ａにおける遅延時間が短いことを示す情報である場合には、エンファシス制御信号ＣＴＲＬＢ，ＣＴＲＬＣをともに“１”（アクティブ）にするとともに、エンファシス制御信号ＣＴＲＬＡを“０”（非アクティブ）にする。これにより、出力部６６は、後述するように、信号ＳＩＧＢ，ＳＩＧＣにおけるエンファシス電圧ΔＶＥを、信号ＳＩＧＡにおけるエンファシス電圧ΔＶＥよりも大きくする。

また、スキュー情報記憶部５３は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｂにおける遅延時間が短いことを示す情報である場合には、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＣをともに“１”（アクティブ）にするとともに、エンファシス制御信号ＣＴＲＬＢを“０”（非アクティブ）にする。これにより、出力部６６は、後述するように、信号ＳＩＧＡ，ＳＩＧＣにおけるエンファシス電圧ΔＶＥを、信号ＳＩＧＢにおけるエンファシス電圧ΔＶＥよりも大きくする。

また、スキュー情報記憶部５３は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｃにおける遅延時間が短いことを示す情報である場合には、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢをともに“１”（アクティブ）にするとともに、エンファシス制御信号ＣＴＲＬＣを“０”（非アクティブ）にする。これにより、出力部６６は、後述するように、信号ＳＩＧＡ，ＳＩＧＢにおけるエンファシス電圧ΔＶＥを、信号ＳＩＧＣにおけるエンファシス電圧ΔＶＥよりも大きくする。

このようにして、スキュー情報記憶部５３は、スキュー情報ＩＮＦに基づいてエンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢ，ＣＴＲＬＣを生成する。そして、スキュー情報記憶部５３は、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢ，ＣＴＲＬＣを、出力部６６に供給するようになっている。

出力部６６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、シンボル信号Ｄ１，Ｄ２，Ｄ３、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢ，ＣＴＲＬＣ、およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図２０は、出力部６６の一構成例を表すものである。出力部６６は、ドライバ制御部６７Ｎと、ドライバ制御部６７Ｄと、エンファシス制御部６８Ａ，６８Ｂ，６８Ｃとを有している。

ドライバ制御部６７Ｎは、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＮ，ＳＵＢＡＮ，ＭＡＩＮＢＮ，ＳＵＢＢＮ，ＭＡＩＮＣＮ，ＳＵＢＣＮを生成するものである。具体的には、ドライバ制御部６７Ｎは、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が示す現在のシンボルＮＳに基づいて、図３に示したように、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態をそれぞれ求める。そして、ドライバ制御部６７Ｎは、例えば、信号ＳＩＧＡを電圧状態ＳＨにする場合には、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをそれぞれ“１”，“０”にし、信号ＳＩＧＡを電圧状態ＳＬにする場合には、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをそれぞれ“０”，“１”にし、信号ＳＩＧＡを電圧状態ＳＭにする場合には、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをともに“１”または“０”にする。信号ＭＡＩＮＢＮ，ＳＵＢＢＮについても同様であり、信号ＭＡＩＮＣＮ，ＳＵＢＣＮについても同様である。そして、ドライバ制御部６７Ｎは、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをエンファシス制御部６８Ａに供給し、信号ＭＡＩＮＢＮ，ＳＵＢＢＮをエンファシス制御部６８Ｂに供給し、信号ＭＡＩＮＣＮ，ＳＵＢＣＮをエンファシス制御部６８Ｃに供給するようになっている。

ドライバ制御部６７Ｄは、１つ前のシンボルＤＳに係るシンボル信号Ｄ１，Ｄ２，Ｄ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＤ，ＳＵＢＡＤ，ＭＡＩＮＢＤ，ＳＵＢＢＤ，ＭＡＩＮＣＤ，ＳＵＢＣＤを生成するものである。ドライバ制御部６７Ｄは、ドライバ制御部６７Ｎと同じ回路構成を有するものである。そして、ドライバ制御部６７Ｄは、信号ＭＡＩＮＡＤ，ＳＵＢＡＤをエンファシス制御部６８Ａに供給し、信号ＭＡＩＮＢＤ，ＳＵＢＢＤをエンファシス制御部６８Ｂに供給し、信号ＭＡＩＮＣＤ，ＳＵＢＣＤをエンファシス制御部６８Ｃに供給するようになっている。

エンファシス制御部６８Ａは、信号ＭＡＩＮＡＮ，ＳＵＢＡＮおよび信号ＭＡＩＮＡＤ，ＳＵＢＡＤに基づいて、８つの信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を生成するものである。ドライバ部２９Ａは、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１、およびスキュー情報記憶部５３から供給されたエンファシス制御信号ＣＴＲＬＡに基づいて、信号ＳＩＧＡを生成するようになっている。

エンファシス制御部６８Ｂは、信号ＭＡＩＮＢＮ，ＳＵＢＢＮおよび信号ＭＡＩＮＢＤ，ＳＵＢＢＤに基づいて、８つの信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１を生成するものである。ドライバ部２９Ｂは、信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１、およびスキュー情報記憶部５３から供給されたエンファシス制御信号ＣＴＲＬＢに基づいて、信号ＳＩＧＢを生成するようになっている。

エンファシス制御部６８Ｃは、信号ＭＡＩＮＣＮ，ＳＵＢＣＮおよび信号ＭＡＩＮＣＤ，ＳＵＢＣＤに基づいて、８つの信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１を生成するものである。ドライバ部２９Ｃは、信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１、およびスキュー情報記憶部５３から供給されたエンファシス制御信号ＣＴＲＬＣに基づいて、信号ＳＩＧＣを生成するようになっている。

図２１は、エンファシス制御部６８Ａの一動作例を表すものである。図２２Ａ〜２２Ｃは、信号ＳＩＧＡを電圧状態ＳＨにするときのドライバ部２９Ａの一動作例を表すものであり、図２３Ａ〜２３Ｃは、信号ＳＩＧＡを電圧状態ＳＭにするときのドライバ部２９Ａの一動作例を表すものであり、図２４Ａ〜２４Ｃは、信号ＳＩＧＡを電圧状態ＳＬにするときのドライバ部２９Ａの一動作例を表すものである。なお、ここでは、エンファシス制御部６８Ａおよびドライバ部２９Ａを例に挙げて説明するが、エンファシス制御部６８Ｂおよびドライバ部２９Ｂについても同様であり、エンファシス制御部６８Ｃおよびドライバ部２９Ｃについても同様である。

エンファシス制御部６８Ａは、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮがともに“０”または“１”である場合には、図２３Ａ〜２３Ｃに示したように、信号ＳＩＧＡの電圧を３つの中レベル電圧ＶＭ０，ＶＭ１plus，ＶＭ１minusのいずれかに設定する。

具体的には、エンファシス制御部６８Ａは、例えば、図２１に示したように、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１００１１００”にする。これにより、ドライバ部２９Ａでは、図２３Ｂに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は中レベル電圧ＶＭ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合も同様である。また、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。また、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。

また、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１０１１０００”にする。これにより、ドライバ部２９Ａでは、図２３Ａに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は中レベル電圧ＶＭ１plusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。

また、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０００１１０１”にする。これにより、ドライバ部２９Ａでは、図２３Ｃに示したように、回路ＵＡ０₁〜ＵＡ０_Mにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＢ１₁〜ＤＢ１_Nおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は中レベル電圧ＶＭ１minusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。

また、エンファシス制御部６８Ａは、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、図２４Ａ〜２４Ｃに示したように、信号ＳＩＧＡの電圧を３つの低レベル電圧ＶＬ０，ＶＬ１，ＶＬ２のいずれかに設定する。

具体的には、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“００００１１１１”にする。これにより、ドライバ部２９Ａでは、図２４Ｃに示したように、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は低レベル電圧ＶＬ２になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“０１００１１１０”にする。これにより、ドライバ部２９Ａでは、図２４Ｂに示したように、回路ＵＢ０₁〜ＵＢ０_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は低レベル電圧ＶＬ１になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合も同様である。

また、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“０１０１１０１０”にする。これにより、ドライバ部２９Ａでは、図２４Ａに示したように、回路ＵＢ０₁〜ＵＢ０_N，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＡ１₁〜ＤＡ１_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は低レベル電圧ＶＬ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部６８Ａは、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、図２２Ａ〜２２Ｃに示したように、信号ＳＩＧＡの電圧を３つの高レベル電圧ＶＨ０，ＶＨ１，ＶＨ２のいずれかに設定する。

具体的には、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１１１００００”にする。これにより、ドライバ部２９Ａでは、図２２Ａに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ２になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０１１０００１”にする。これにより、ドライバ部２９Ａでは、図２２Ｂに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ１になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合も同様である。

また、エンファシス制御部６８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０１００１０１”にする。これにより、ドライバ部２９Ａでは、図２２Ｃに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＡ１₁〜ＵＡ１_Mにおけるトランジスタ９１がオン状態になるとともに、回路ＤＢ０₁〜ＤＢ０_N，ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

上記第１の実施の形態の場合と同様に、エンファシス制御信号ＣＴＲＬＡが“１”である場合には、ドライバ部２９Ａのエンファシス電圧設定部１４は、エンファシス制御信号ＣＴＲＬが“０”である場合に比べ、“Ｎ”を増やすとともに“Ｍ”を減らす。これにより、ドライバ部２９Ａでは、回路ＵＡ０，ＵＢ０，ＵＡ１，ＵＢ１のうちの、トランジスタ９１がオン状態になる回路の数が減少するとともに、回路ＤＡ０，ＤＢ０，ＤＡ１，ＤＢ１のうちの、トランジスタ９４がオン状態になる回路の数が増加する。その結果、エンファシス電圧ΔＶＥは大きくなる。ドライバ部２９Ｂ，２９Ｃについても同様である。

このようにして、出力部６６は、現在のシンボルＮＳに基づいて、出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける電圧状態を設定するとともに、現在のシンボルＮＳおよび一つ前のシンボルＤＳに基づいて、各電圧状態における電圧レベルを設定する。その際、送信装置５０は、いわゆる２タップのＦＩＲ（Finite Impulse Response）フィルタのように動作し、デエンファシス動作を行う。これにより、通信システム２では、通信性能を高めることができるようになっている。

また、出力部６６は、通信システム２においてスキューがある場合には、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢ，ＣＴＲＬＣに基づいて、そのスキューに応じたエンファシス電圧ΔＶＥを設定する。これにより、通信システム２では、スキューが通信性能におよぼす影響を低減することができ、その結果、通信性能を高めることができるようになっている。

（デエンファシス動作について）
次に、デエンファシス動作について、詳細に説明する。送信装置５０において、出力部６６は、現在のシンボルＮＳに基づいて、出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける電圧状態を設定するとともに、現在のシンボルＮＳおよび一つ前のシンボルＤＳに基づいて、各電圧状態における電圧レベルを設定する。

図２５Ａは、信号ＳＩＧＡの電圧状態が電圧状態ＳＨから他の電圧状態へ遷移する場合における、信号ＳＩＧＡの電圧変化を表すものである。なお、信号ＳＩＧＢ，ＳＩＧＣについても同様である。この図２５Ａにおいて、ΔＶは、高レベル電圧ＶＨ０と中レベル電圧ＶＭ０との差であり、同様に、中レベル電圧ＶＭ０と低レベル電圧ＶＬ０との差である。これらの高レベル電圧ＶＨ０、中レベル電圧ＶＭ０、および低レベル電圧ＶＬ０は、デエンファシス動作の基準となる電圧である。

信号ＳＩＧＡの電圧状態が、電圧状態ＳＨから電圧状態ＳＭに遷移する場合には、信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）のいずれかから中レベル電圧ＶＭ１minusに変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“１”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは例えば“０”，“０”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ１minusにする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、エンファシス制御部６８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる中レベル電圧ＶＭ０よりも１段階低い中レベル電圧ＶＭ１minusに設定する。

また、信号ＳＩＧＡの電圧状態が、電圧状態ＳＨから電圧状態ＳＬに遷移する場合には、信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）のいずれかから低レベル電圧ＶＬ２に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“１”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“０”，“１”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ２にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（−２ΔＶ）であるので、エンファシス制御部６８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる低レベル電圧ＶＬ０よりも２段階低い低レベル電圧ＶＬ２に設定する。

なお、信号ＳＩＧＡの電圧状態が、電圧状態ＳＨに維持される場合には、信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）のいずれかから高レベル電圧ＶＨ０に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“１”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“１”，“０”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ０にする。このように、送信装置５０では、複数のユニットインターバルにわたり信号ＳＩＧＡの電圧状態が電圧状態ＳＨに維持される場合には、２番目以降のユニットインターバルにおいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ０にする。すなわち、この高レベル電圧ＶＨ０は、デエンファシスされた電圧である。

図２５Ｂは、信号ＳＩＧＡの電圧状態が電圧状態ＳＭから他の電圧状態へ遷移する場合における、信号ＳＩＧＡの電圧変化を表すものである。

信号ＳＩＧＡの電圧状態が、電圧状態ＳＭから電圧状態ＳＨに遷移する場合には、信号ＳＩＧＡの電圧は、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）のいずれかから高レベル電圧ＶＨ１に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは例えば“０”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“１”，“０”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ１にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（＋ΔＶ）であるので、エンファシス制御部６８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる高レベル電圧ＶＨ０よりも１段階高い高レベル電圧ＶＨ１に設定する。

また、信号ＳＩＧＡの電圧状態が、電圧状態ＳＭから電圧状態ＳＬに遷移する場合には、信号ＳＩＧＡの電圧は、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）のいずれかから低レベル電圧ＶＬ１に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは例えば“０”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“０”，“１”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ１にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、エンファシス制御部６８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる低レベル電圧ＶＬ０よりも１段階低い低レベル電圧ＶＬ１に設定する。

なお、信号ＳＩＧＡの電圧状態が、電圧状態ＳＭに維持される場合には、信号ＳＩＧＡの電圧は、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）のいずれかから中レベル電圧ＶＭ０に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは例えば“０”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは例えば“０”，“０”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ０にする。このように、送信装置５０では、複数のユニットインターバルにわたり信号ＳＩＧＡの電圧状態が電圧状態ＳＭに維持される場合には、２番目以降のユニットインターバルにおいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ０にする。

図２５Ｃは、信号ＳＩＧＡの電圧状態が電圧状態ＳＬから他の電圧状態へ遷移する場合における、信号ＳＩＧＡの電圧変化を表すものである。

信号ＳＩＧＡの電圧状態が、電圧状態ＳＬから電圧状態ＳＭに遷移する場合には、信号ＳＩＧＡの電圧は、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）のいずれかから中レベル電圧ＶＭ１plusに変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“０”，“１”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは例えば“０”，“０”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ１plusにする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（＋ΔＶ）であるので、エンファシス制御部６８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる中レベル電圧ＶＭ０よりも１段階高い中レベル電圧ＶＭ１plusに設定する。

また、信号ＳＩＧＡの電圧状態が、電圧状態ＳＬから電圧状態ＳＨに遷移する場合には、信号ＳＩＧＡの電圧は、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）のいずれかから高レベル電圧ＶＨ２に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“０”，“１”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“１”，“０”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ２にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（＋２ΔＶ）であるので、エンファシス制御部６８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる高レベル電圧ＶＨ０よりも２段階高い高レベル電圧ＶＨ２に設定する。

なお、信号ＳＩＧＡの電圧状態が、電圧状態ＳＬに維持される場合には、信号ＳＩＧＡの電圧は、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）のいずれかから低レベル電圧ＶＬ０に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“０”，“１”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“０”，“１”である。よって、図２１に示したように、ドライバ部２９Ａは、エンファシス制御部６８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ０にする。このように、送信装置５０では、複数のユニットインターバルにわたり信号ＳＩＧＡの電圧状態が電圧状態ＳＬに維持される場合には、２番目以降のユニットインターバルにおいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ０にする。すなわち、この低レベル電圧ＶＬ０は、デエンファシスされた電圧である。

このように、送信装置５０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧状態の遷移に伴う電圧の遷移量に応じて、遷移後の電圧を設定する。具体的には、送信装置５０は、電圧状態が１つ高い状態に遷移する場合には、遷移後の電圧を、基準となる電圧（例えば中レベル電圧ＶＭ０や高レベル電圧ＶＨ０）よりも１段階高い電圧に設定する。すなわち、この場合には、送信装置５０は、１段階分の正のエンファシス電圧ΔＶＥを設定する。また、送信装置５０は、電圧状態が２つ高い状態に遷移する場合には、遷移後の電圧を、基準となる電圧（例えば高レベル電圧ＶＨ０）よりも２段階高い電圧に設定する。すなわち、この場合には、送信装置５０は、２段階分の正のエンファシス電圧ΔＶＥを設定する。また、送信装置５０は、電圧状態が１つ低い状態に遷移する場合には、遷移後の電圧を、基準となる電圧（例えば中レベル電圧ＶＭ０や低レベル電圧ＶＬ０）よりも１段階低い電圧に設定する。すなわち、この場合には、送信装置５０は、１段階分の負のエンファシス電圧ΔＶＥを設定する。また、送信装置５０は、電圧状態が２つ低い状態に遷移する場合には、基準となる電圧（例えば低レベル電圧ＶＬ０）よりも２段階低い電圧に設定する。すなわち、この場合には、送信装置５０は、２段階分の負のエンファシス電圧ΔＶＥを設定する。このように、送信装置５０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧の遷移量に応じて、その遷移量に比例するように、エンファシス電圧ΔＶＥを設定する。

図２６Ａ〜２６Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外のシンボルに遷移する場合における通信システム１の一動作例を表すものであり、図２６Ａは、シンボルが“＋ｘ”から“−ｘ”に遷移する場合を示し、図２６Ｂは、シンボルが“＋ｘ”から“＋ｙ”に遷移する場合を示し、図２６Ｃは、シンボルが“＋ｘ”から“−ｙ”に遷移する場合を示し、図２６Ｄは、シンボルが“＋ｘ”から“＋ｚ”に遷移する場合を示し、図２６Ｅは、シンボルが“＋ｘ”から“−ｚ”に遷移する場合を示す。図２６Ａ〜２６Ｅのそれぞれにおいて、実線は、デエンファシス動作を行ったときの波形を示し、破線は、デエンファシス動作を行わないときの波形を示す。また、遷移前における信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨのいずれかであるが、この図では、説明の便宜上、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ０にしている。同様に、遷移前における信号ＳＩＧＢの電圧を低レベル電圧ＶＬ０とし、遷移前における信号ＳＩＧＣの電圧を中レベル電圧ＶＭ０としている。

シンボルが“＋ｘ”から“−ｘ”に遷移する場合には、図２６Ａ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から低レベル電圧ＶＬ２に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から高レベル電圧ＶＨ２に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０に維持される。すなわち、信号ＳＩＧＡの遷移量は、約（−２ΔＶ）であるので、送信装置５０は、信号ＳＩＧＡの電圧を、基準となる低レベル電圧ＶＬ０よりも２段階低い低レベル電圧ＶＬ２に設定する。また、信号ＳＩＧＢの遷移量は、約（＋２ΔＶ）であるので、送信装置５０は、信号ＳＩＧＢの電圧を、基準となる高レベル電圧ＶＨ０よりも２段階高い高レベル電圧ＶＨ２に設定する。このとき、図２６Ａ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−４ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて４段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて２段階高くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて２段階高くなる。

シンボルが“＋ｘ”から“＋ｙ”に遷移する場合には、図２６Ｂ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から中レベル電圧ＶＭ１minusに変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から高レベル電圧ＶＨ２に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から低レベル電圧ＶＬ１に変化する。すなわち、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、送信装置５０は、信号ＳＩＧＡの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階低い中レベル電圧ＶＭ１minusに設定する。また、信号ＳＩＧＢの遷移量は、約（＋２ΔＶ）であるので、送信装置５０は、信号ＳＩＧＢの電圧を、基準となる高レベル電圧ＶＨ０よりも２段階高い高レベル電圧ＶＨ２に設定する。また、信号ＳＩＧＣの遷移量は、約（−ΔＶ）であるので、送信装置５０は、信号ＳＩＧＣの電圧を、基準となる低レベル電圧ＶＬ０よりも１段階低い低レベル電圧ＶＬ１に設定する。このとき、図２６Ｂ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−３ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて３段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（＋３ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて３段階高くなる。

シンボルが“＋ｘ”から“−ｙ”に遷移する場合には、図２６Ｃ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から中レベル電圧ＶＭ１minusに変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０に維持され、信号ＳＩＧＣは中レベル電圧ＶＭ０から高レベル電圧ＶＨ１に変化する。すなわち、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、送信装置５０は、信号ＳＩＧＡの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階低い中レベル電圧ＶＭ１minusに設定する。また、信号ＳＩＧＣの遷移量は、約（＋ΔＶ）であるので、送信装置５０は、信号ＳＩＧＣの電圧を、基準となる高レベル電圧ＶＨ０よりも１段階高い高レベル電圧ＶＨ１に設定する。このとき、図２６Ｃ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて１段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて１段階低くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて２段階高くなる。

シンボルが“＋ｘ”から“＋ｚ”に遷移する場合には、図２６Ｄ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から低レベル電圧ＶＬ２に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から中レベル電圧ＶＭ１plusに変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から高レベル電圧ＶＨ１に変化する。すなわち、信号ＳＩＧＡの遷移量は、約（−２ΔＶ）であるので、送信装置５０は、信号ＳＩＧＡの電圧を、基準となる低レベル電圧ＶＬ０よりも２段階低い低レベル電圧ＶＬ２に設定する。また、信号ＳＩＧＢの遷移量は、約（＋ΔＶ）であるので、送信装置５０は、信号ＳＩＧＢの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階高い中レベル電圧ＶＭ１plusに設定する。また、信号ＳＩＧＣの遷移量は、約（＋ΔＶ）であるので、送信装置５０は、信号ＳＩＧＣの電圧を、基準となる高レベル電圧ＶＨ０よりも１段階高い高レベル電圧ＶＨ１に設定する。このとき、図２６Ｄ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−３ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて３段階低くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（＋３ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて３段階高くなる。

シンボルが“＋ｘ”から“−ｚ”に遷移する場合には、図２６Ｅ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０に維持され、信号ＳＩＧＢは低レベル電圧ＶＬ０から中レベル電圧ＶＭ１plusに変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から低レベル電圧ＶＬ１に変化する。すなわち、信号ＳＩＧＢの遷移量は、約（＋ΔＶ）であるので、送信装置５０は、信号ＳＩＧＢの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階高い中レベル電圧ＶＭ１plusに設定する。また、信号ＳＩＧＣの遷移量は、約（−ΔＶ）であるので、送信装置５０は、信号ＳＩＧＣの電圧を、基準となる低レベル電圧ＶＬ０よりも１段階低い低レベル電圧ＶＬ１に設定する。このとき、図２６Ｅ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて１段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて２段階高くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて１段階低くなる。

このように、通信システム２では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧の遷移量に応じて、エンファシス電圧ΔＶＥを設定する。すなわち、送信装置５０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれ（シングルエンド信号）に対して、デエンファシス動作を行う。その結果、通信システム２では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれについて、波形品質を高めることができるため、通信性能を高めることができる。

また、通信システム２では、このように信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれに対してエンファシス電圧を設定することにより、差動信号である差分ＡＢ，ＢＣ，ＣＡのそれぞれにおいても、電圧の遷移量に応じて、エンファシス電圧が設定される。その結果、通信システム２では、差分ＡＢ，ＢＣ，ＣＡのそれぞれについても、波形品質を高めることができるため、通信性能を高めることができる。

（エンファシス電圧ΔＶＥの設定について）
次に、スキュー情報ＩＮＦに基づいてエンファシス電圧ΔＶＥを設定する動作について、詳細に説明する。スキュー情報記憶部５３は、スキュー情報ＩＮＦに基づいて、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢ，ＣＴＲＬＣを生成する。

具体的には、スキュー情報記憶部５３は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ａにおける遅延時間が短いことを示す情報である場合には、エンファシス制御信号ＣＴＲＬＢ，ＣＴＲＬＣをともに“１”（アクティブ）にするとともに、エンファシス制御信号ＣＴＲＬＡを“０”（非アクティブ）にする。これにより、出力部６６は、信号ＳＩＧＢ，ＳＩＧＣにおけるエンファシス電圧ΔＶＥを、信号ＳＩＧＡにおけるエンファシス電圧ΔＶＥよりも大きくする。その結果、信号ＳＩＧＢ，ＳＩＧＣの遷移時間を短くすることができるため、上記第１の実施の形態の場合と同様に、差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムにおけるアイ開口を広くすることができ、その結果、通信性能を高めることができる。

同様に、スキュー情報記憶部５３は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｂにおける遅延時間が短いことを示す情報である場合には、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＣをともに“１”（アクティブ）にするとともに、エンファシス制御信号ＣＴＲＬＢを“０”（非アクティブ）にする。これにより、出力部６６は、信号ＳＩＧＡ，ＳＩＧＣにおけるエンファシス電圧ΔＶＥを、信号ＳＩＧＢにおけるエンファシス電圧ΔＶＥよりも大きくする。その結果、信号ＳＩＧＡ，ＳＩＧＣの遷移時間を短くすることができるため、上記第１の実施の形態の場合と同様に、差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムにおけるアイ開口を広くすることができ、その結果、通信性能を高めることができる。

同様に、スキュー情報記憶部５３は、例えば、スキュー情報ＩＮＦが、伝送路１００の線路１１０Ｃにおける遅延時間が短いことを示す情報である場合には、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢをともに“１”（アクティブ）にするとともに、エンファシス制御信号ＣＴＲＬＣを“０”（非アクティブ）にする。これにより、出力部６６は、信号ＳＩＧＡ，ＳＩＧＢにおけるエンファシス電圧ΔＶＥを、信号ＳＩＧＣにおけるエンファシス電圧ΔＶＥよりも大きくする。その結果、信号ＳＩＧＡ，ＳＩＧＢの遷移時間を短くすることができるため、上記第１の実施の形態の場合と同様に、差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムにおけるアイ開口を広くすることができ、その結果、通信性能を高めることができる。

このように、通信システム２では、スキュー情報ＩＮＦに基づいて、エンファシス電圧ΔＶＥを設定するようにした。これにより、通信システム２では、スキューに応じて、差分ＡＢ，ＢＣ，ＣＡの遷移時間を変化させることができるため、スキューが通信性能におよぼす影響を低減することができる。

以上のように本実施の形態では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧の遷移量に応じて、エンファシス電圧を設定したので、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれについて、波形品質を高めることができるため、通信性能を高めることができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、出力部６６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成したが、これに限定されるものではない。以下に、本変形例に係る送信装置５０Ａについて詳細に説明する。

図２７は、送信装置５０Ａの送信部６０Ａの一構成例を表すものである。送信部６０Ａは、送信シンボル生成部２２と、スキュー情報記憶部５３と、出力部６６Ａとを有している。出力部６６Ａは、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、エンファシス制御信号ＣＴＲＬＡ，ＣＴＲＬＢ，ＣＴＲＬＣ、およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図２８は、出力部６６Ａの一構成例を表すものである。出力部６６Ａは、ドライバ制御部６７Ｎと、フリップフロップ１７Ａ，１７Ｂ，１７Ｃとを有している。ドライバ制御部６７Ｎは、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＮ，ＳＵＢＡＮ，ＭＡＩＮＢＮ，ＳＵＢＢＮ，ＭＡＩＮＣＮ，ＳＵＢＣＮを生成するものである。フリップフロップ１７Ａは、信号ＭＡＩＮＡＮ，ＳＵＢＡＮを、クロック信号ＴｘＣＫの１クロック分遅延させ、信号ＭＡＩＮＡＤ，ＳＵＢＡＤとしてそれぞれ出力するものである。フリップフロップ１７Ｂは、信号ＭＡＩＮＢＮ，ＳＵＢＢＮを、クロック信号ＴｘＣＫの１クロック分遅延させ、信号ＭＡＩＮＢＤ，ＳＵＢＢＤとしてそれぞれ出力するものである。フリップフロップ１７Ｃは、信号ＭＡＩＮＣＮ，ＳＵＢＣＮを、クロック信号ＴｘＣＫの１クロック分遅延させ、信号ＭＡＩＮＣＤ，ＳＵＢＣＤとしてそれぞれ出力するものである。

このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。

［変形例２−２］
上記実施の形態では、送信装置５０はデエンファシス動作を行うようにしたが、これに限定されるものではなく、プリエンファシス動作を行うようにしてもよい。図２９は、３つの電圧状態ＳＨ，ＳＭ，ＳＬを表すものである。電圧状態ＳＨは、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）に対応する状態であり、電圧状態ＳＭは、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）に対応する状態であり、電圧状態ＳＬは、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）に対応する状態である。高レベル電圧ＶＨ０は、プリエンファシス動作を行わない場合における高レベル電圧であり、中レベル電圧ＶＭ０は、プリエンファシス動作を行わない場合における中レベル電圧であり、低レベル電圧ＶＬ０は、プリエンファシス動作を行わない場合における低レベル電圧である。このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。

＜３．適用例＞
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。

（適用例１）
図３０は、上記実施の形態等の通信システムが適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。

図３１は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。

ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。

外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ４１０と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ４１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。

ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。ＭＩＰＩインタフェース３１８は、画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース３１８は、例えば水晶振動子を含む発振回路３３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース３１８とディスプレイ５０４との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

図３２は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ²Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。

センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムやキャリブレーションにより得られた設定値などを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ²Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース４１９は、例えば水晶振動子を含む発振回路４３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース４１９とアプリケーションプロセッサ３１０との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

（適用例２）
図３３は、上記実施の形態等の通信システムが適用される車両制御システム６００の一構成例を表すものである。車両制御システム６００は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車などの動作を制御するものである。この車両制御システム６００は、駆動系制御ユニット６１０と、ボディ系制御ユニット６２０と、バッテリ制御ユニット６３０と、車外情報検出ユニット６４０と、車内情報検出ユニット６５０と、統合制御ユニット６６０とを有している。これらのユニットは、通信ネットワーク６９０を介して互いに接続されている。通信ネットワーク６９０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）、ＦｌｅｘＲａｙ（登録商標）などの任意の規格に準拠したネットワークを用いることができる。各ユニットは、例えば、マイクロコンピュータ、記憶部、制御対象の装置を駆動する駆動回路、通信Ｉ／Ｆなどを含んで構成される。

駆動系制御ユニット６１０は、車両の駆動系に関連する装置の動作を制御するものである。駆動系制御ユニット６１０には、車両状態検出部６１１が接続されている。車両状態検出部６１１は、車両の状態を検出するものであり、例えば、ジャイロセンサ、加速度センサ、アクセルペダルやブレーキペダルの操作量や操舵角などを検出するセンサなどを含んで構成されるものである。駆動系制御ユニット６１０は、車両状態検出部６１１により検出された情報に基づいて、車両の駆動系に関連する装置の動作を制御するようになっている。この駆動系制御ユニット６１０と車両状態検出部６１１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

ボディ系制御ユニット６２０は、キーレスエントリシステム、パワーウィンドウ装置、各種ランプなど、車両に装備された各種装置の動作を制御するものである。

バッテリ制御ユニット６３０は、バッテリ６３１を制御するものである。バッテリ制御ユニット６３０には、バッテリ６３１が接続されている。バッテリ６３１は、駆動用モータへ電力を供給するものであり、例えば２次電池、冷却装置などを含んで構成されるものである。バッテリ制御ユニット６３０は、バッテリ６３１から、温度、出力電圧、バッテリ残量などの情報を取得し、これらの情報に基づいて、バッテリ６３１の冷却装置などを制御するようになっている。このバッテリ制御ユニット６３０とバッテリ６３１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

車外情報検出ユニット６４０は、車両の外部の情報を検出するものである。車外情報検出ユニット６４０には、撮像部６４１および車外情報検出部６４２が接続されている。撮像部６４１は、車外の画像を撮像するものであり、例えば、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラなどを含んで構成されるものである。車外情報検出部６４２は、車外の情報を検出するものであり、例えば、天候や気象を検出するセンサや、車両の周囲の他の車両、障害物、歩行者などを検出するセンサなどを含んで構成されるものである。車外情報検出ユニット６４０は、撮像部６４１により得られた画像や、車外情報検出部６４２により検出された情報に基づいて、例えば、天候や気象、路面状況などを認識し、車両の周囲の他の車両、障害物、歩行者、標識や路面上の文字などの物体検出を行い、あるいはそれらと車両との間の距離を検出するようになっている。この車外情報検出ユニット６４０と、撮像部６４１および車外情報検出部６４２との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

車内情報検出ユニット６５０は、車両の内部の情報を検出するものである。車内情報検出ユニット６５０には、運転者状態検出部６５１が接続されている。運転者状態検出部６５１は、運転者の状態を検出するものであり、例えば、カメラ、生体センサ、マイクなどを含んで構成されるものである。車内情報検出ユニット６５０は、運転者状態検出部６５１により検出された情報に基づいて、例えば、運転者の疲労度合、運転者の集中度合い、運転者が居眠りをしていないかどうかなどを監視するようになっている。この車内情報検出ユニット６５０と運転者状態検出部６５１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

統合制御ユニット６６０は、車両制御システム６００の動作を制御するものである。統合制御ユニット６６０には、操作部６６１、表示部６６２、およびインストルメントパネル６６３が接続されている。操作部６６１は、搭乗者が操作するものであり、例えば、タッチパネル、各種ボタンやスイッチなどを含んで構成されるものである。表示部６６２は、画像を表示するものであり、例えば液晶表示パネルなどを用いて構成されるものである。インストルメントパネル６６３は、車両の状態を表示するものであり、スピードメータなどのメータ類や各種警告ランプなどを含んで構成されるものである。この統合制御ユニット６６０と、操作部６６１、表示部６６２、およびインストルメントパネル６６３との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、出力部２６，６６は、ドライバ部２９Ａ，２９Ｂ，２９Ｃにおける“Ｍ”および“Ｎ”を変化させることにより、エンファシス電圧ΔＶＥを設定したが、これに限定されるものではない。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）それぞれが、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を用いて信号を送信し、各電圧状態における電圧を設定可能に構成された複数のドライバ部と、
スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、前記複数のドライバ部にエンファシスを行わせる制御部と
を備えた送信装置。
（２）前記複数のドライバ部は、
第１の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第１のドライバ部と、
第２の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第２のドライバ部と、
第３の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第３のドライバ部と
を含み、
前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧状態は、互いに異なる
前記（１）に記載の送信装置。
（３）前記複数のドライバ部が送信するデータ信号は、シンボルのシーケンスを示し、
前記制御部は、前記シーケンスにおいて所定のシンボル遷移が生じるときに、前記複数のドライバ部に前記エンファシスを行わせる
前記（２）に記載の送信装置。
（４）前記所定のシンボル遷移は、第１のシンボル遷移および第２のシンボル遷移を含み、
前記制御部は、前記スキュー情報に基づいて、前記第１のシンボル遷移での各ドライバ部における前記エンファシス電圧を、前記第２のシンボル遷移での各ドライバ部における前記エンファシス電圧よりも大きい電圧に設定する
前記（３）に記載の送信装置。
（５）前記所定のシンボル遷移は、前記第１の出力端子における電圧状態、前記第２の出力端子における電圧状態、および前記第３の出力端子における電圧状態がともに変化するシンボル遷移である
前記（３）または（４）に記載の送信装置。
（６）前記制御部は、前記第３の電圧状態における電圧に対して前記エンファシス電圧を設定する
前記（３）から（５）のいずれかに記載の送信装置。
（７）前記制御部は、さらに、前記第１の電圧状態における電圧または前記第２の電圧状態における電圧に対して選択的に前記エンファシス電圧を設定する
前記（６）に記載の送信装置。
（８）シンボルの遷移を示す遷移信号に基づいて、シンボルを示すシンボル信号を生成する信号生成部をさらに備え、
前記制御部は、前記遷移信号に基づいて、前記所定のシンボル遷移を検出することにより、前記複数のドライバ部に前記エンファシスを行わせるか否かを判断する
前記（３）から（７）のいずれかに記載の送信装置。
（９）前記複数のドライバ部が送信するデータ信号は、シンボルのシーケンスを示し、
前記制御部は、前記スキュー情報に基づいて、前記複数のドライバ部のうちの一のドライバ部における前記エンファシス電圧を、他の一のドライバ部における前記エンファシス電圧よりも大きい電圧に設定する
前記（２）に記載の送信装置。
（１０）前記制御部は、前記第１の出力端子における電圧状態が前記第１の電圧状態から前記第２の電圧状態に遷移する場合の前記第１のドライバ部における前記エンファシス電圧を、前記第１の電圧状態から前記第３の電圧状態に遷移する場合の前記第１のドライバ部における前記エンファシス電圧よりも大きい電圧に設定する
前記（９）に記載の送信装置。
（１１）シンボルの遷移を示す遷移信号に基づいて、第１のシンボル信号と、前記第１のシンボル信号が示すシンボルの１つ前のシンボルを示す第２のシンボル信号とを生成する信号生成部をさらに備え、
前記制御部は、前記第１のシンボル信号および前記第２のシンボル信号に基づいて、前記第１のドライバ部における前記エンファシス電圧を設定する
前記（１０）に記載の送信装置。
（１２）シンボルの遷移を示す遷移信号に基づいて、シンボル信号を生成する信号生成部をさらに備え、
前記制御部は、前記シンボル信号が示すシンボルのシーケンスに基づいて、前記第１のドライバ部における前記エンファシス電圧を設定する
前記（１０）に記載の送信装置。
（１３）前記第１のドライバ部は、
第１の電源から前記第１の出力端子への経路上に設けられた第１の回路と、
第２の電源から前記第１の出力端子への経路上に設けられた第２の回路と
を有し、
前記制御部は、前記第１の回路におけるインピーダンスと、前記第２の回路におけるインピーダンスとのインピーダンス比を設定することにより、前記第１のドライバ部における前記エンファシス電圧を設定する
前記（２）から（１３）のいずれかに記載の送信装置。
（１４）前記制御部は、前記第１の回路におけるインピーダンスおよび前記第２の回路におけるインピーダンスの並列インピーダンスが一定になるように、前記インピーダンス比を設定する
前記（１３）に記載の送信装置。
（１５）前記第１の回路は、それぞれが、前記第１の電源から前記第１の出力端子への経路上に設けられた第１の抵抗素子および第１のトランジスタを含む複数の第１のサブ回路を有し、
前記第２の回路は、それぞれが、前記第２の電源から前記第１の出力端子への経路上に設けられた第２の抵抗素子および第２のトランジスタを含む複数の第２のサブ回路を有し、
前記制御部は、前記第１の回路における複数の前記第１のトランジスタのうちのオン状態にする第１のトランジスタの数を設定するとともに、前記第２の回路における複数の前記第２のトランジスタのうちのオン状態にする第２のトランジスタの数を設定することにより、前記第１のドライバ部における前記エンファシス電圧を設定する
前記（１３）または（１４）に記載の送信装置。
（１６）前記複数の第１のサブ回路は、複数の第１のグループにグループ分けされ、
前記複数の第２のサブ回路は、複数の第２のグループにグループ分けされ、
前記制御部は、前記第１の回路における複数の前記第１のトランジスタを、前記第１のグループ単位でオンオフするとともに、前記第２の回路における複数の前記第２のトランジスタを、前記第２のグループ単位でオンオフすることにより、前記第１のドライバ部における前記エンファシス電圧を設定する
前記（１５）に記載の送信装置。
（１７）前記複数の第１のグループは、第１のサブグループと、第２のサブグループを含み、
前記第１のサブグループに属する前記第１のサブ回路の数は、前記第２のサブグループに属する前記第１のサブ回路の数と異なる
前記（１６）に記載の送信装置。
（１８）複数のドライバ部に、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を用いて信号を送信させ、
スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、前記複数のドライバ部にエンファシスを行わせる
送信方法。
（１９）送信装置と
受信装置と
を備え、
前記送信装置は、
それぞれが、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を用いて信号を送信し、各電圧状態における電圧を設定可能に構成された複数のドライバ部と、
スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、前記複数のドライバ部にエンファシスを行わせる制御部と
を有する
通信システム。

本出願は、日本国特許庁において２０１６年３月１日に出願された日本特許出願番号２０１６−０３８８５４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (19)

1. それぞれが、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を用いて信号を送信し、各電圧状態における電圧を設定可能に構成された複数のドライバ部と、
   スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、前記複数のドライバ部にエンファシスを行わせる制御部と
   を備えた送信装置。
2. 前記複数のドライバ部は、
   第１の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第１のドライバ部と、
   第２の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第２のドライバ部と、
   第３の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第３のドライバ部と
   を含み、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧状態は、互いに異なる
   請求項１に記載の送信装置。
3. 前記複数のドライバ部が送信するデータ信号は、シンボルのシーケンスを示し、
   前記制御部は、前記シーケンスにおいて所定のシンボル遷移が生じるときに、前記複数のドライバ部に前記エンファシスを行わせる
   請求項２に記載の送信装置。
4. 前記所定のシンボル遷移は、第１のシンボル遷移および第２のシンボル遷移を含み、
   前記制御部は、前記スキュー情報に基づいて、前記第１のシンボル遷移での各ドライバ部における前記エンファシス電圧を、前記第２のシンボル遷移での各ドライバ部における前記エンファシス電圧よりも大きい電圧に設定する
   請求項３に記載の送信装置。
5. 前記所定のシンボル遷移は、前記第１の出力端子における電圧状態、前記第２の出力端子における電圧状態、および前記第３の出力端子における電圧状態がともに変化するシンボル遷移である
   請求項３に記載の送信装置。
6. 前記制御部は、前記第３の電圧状態における電圧に対して前記エンファシス電圧を設定する
   請求項３に記載の送信装置。
7. 前記制御部は、さらに、前記第１の電圧状態における電圧または前記第２の電圧状態における電圧に対して選択的に前記エンファシス電圧を設定する
   請求項６に記載の送信装置。
8. シンボルの遷移を示す遷移信号に基づいて、シンボルを示すシンボル信号を生成する信号生成部をさらに備え、
   前記制御部は、前記遷移信号に基づいて、前記所定のシンボル遷移を検出することにより、前記複数のドライバ部に前記エンファシスを行わせるか否かを判断する
   請求項３に記載の送信装置。
9. 前記複数のドライバ部が送信するデータ信号は、シンボルのシーケンスを示し、
   前記制御部は、前記スキュー情報に基づいて、前記複数のドライバ部のうちの一のドライバ部における前記エンファシス電圧を、他の一のドライバ部における前記エンファシス電圧よりも大きい電圧に設定する
   請求項２に記載の送信装置。
10. 前記制御部は、前記第１の出力端子における電圧状態が前記第１の電圧状態から前記第２の電圧状態に遷移する場合の前記第１のドライバ部における前記エンファシス電圧を、前記第１の電圧状態から前記第３の電圧状態に遷移する場合の前記第１のドライバ部における前記エンファシス電圧よりも大きい電圧に設定する
    請求項９に記載の送信装置。
11. シンボルの遷移を示す遷移信号に基づいて、第１のシンボル信号と、前記第１のシンボル信号が示すシンボルの１つ前のシンボルを示す第２のシンボル信号とを生成する信号生成部をさらに備え、
    前記制御部は、前記第１のシンボル信号および前記第２のシンボル信号に基づいて、前記第１のドライバ部における前記エンファシス電圧を設定する
    請求項１０に記載の送信装置。
12. シンボルの遷移を示す遷移信号に基づいて、シンボル信号を生成する信号生成部をさらに備え、
    前記制御部は、前記シンボル信号が示すシンボルのシーケンスに基づいて、前記第１のドライバ部における前記エンファシス電圧を設定する
    請求項１０に記載の送信装置。
13. 前記第１のドライバ部は、
    第１の電源から前記第１の出力端子への経路上に設けられた第１の回路と、
    第２の電源から前記第１の出力端子への経路上に設けられた第２の回路と
    を有し、
    前記制御部は、前記第１の回路におけるインピーダンスと、前記第２の回路におけるインピーダンスとのインピーダンス比を設定することにより、前記第１のドライバ部における前記エンファシス電圧を設定する
    請求項２に記載の送信装置。
14. 前記制御部は、前記第１の回路におけるインピーダンスおよび前記第２の回路におけるインピーダンスの並列インピーダンスが一定になるように、前記インピーダンス比を設定する
    請求項１３に記載の送信装置。
15. 前記第１の回路は、それぞれが、前記第１の電源から前記第１の出力端子への経路上に設けられた第１の抵抗素子および第１のトランジスタを含む複数の第１のサブ回路を有し、
    前記第２の回路は、それぞれが、前記第２の電源から前記第１の出力端子への経路上に設けられた第２の抵抗素子および第２のトランジスタを含む複数の第２のサブ回路を有し、
    前記制御部は、前記第１の回路における複数の前記第１のトランジスタのうちのオン状態にする第１のトランジスタの数を設定するとともに、前記第２の回路における複数の前記第２のトランジスタのうちのオン状態にする第２のトランジスタの数を設定することにより、前記第１のドライバ部における前記エンファシス電圧を設定する
    請求項１３に記載の送信装置。
16. 前記複数の第１のサブ回路は、複数の第１のグループにグループ分けされ、
    前記複数の第２のサブ回路は、複数の第２のグループにグループ分けされ、
    前記制御部は、前記第１の回路における複数の前記第１のトランジスタを、前記第１のグループ単位でオンオフするとともに、前記第２の回路における複数の前記第２のトランジスタを、前記第２のグループ単位でオンオフすることにより、前記第１のドライバ部における前記エンファシス電圧を設定する
    請求項１５に記載の送信装置。
17. 前記複数の第１のグループは、第１のサブグループと、第２のサブグループを含み、
    前記第１のサブグループに属する前記第１のサブ回路の数は、前記第２のサブグループに属する前記第１のサブ回路の数と異なる
    請求項１６に記載の送信装置。
18. 複数のドライバ部に、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を用いて信号を送信させ、
    スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、前記複数のドライバ部にエンファシスを行わせる
    送信方法。
19. 送信装置と
    受信装置と
    を備え、
    前記送信装置は、
    それぞれが、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を用いて信号を送信し、各電圧状態における電圧を設定可能に構成された複数のドライバ部と、
    スキュー情報に基づいて、各ドライバ部におけるエンファシス電圧を設定することにより、前記複数のドライバ部にエンファシスを行わせる制御部と
    を有する
    通信システム。

Images