JP6848885B2 - 送信装置および通信システム - Google Patents

送信装置および通信システム Download PDF

Info

Publication number
JP6848885B2
JP6848885B2 JP2017566557A JP2017566557A JP6848885B2 JP 6848885 B2 JP6848885 B2 JP 6848885B2 JP 2017566557 A JP2017566557 A JP 2017566557A JP 2017566557 A JP2017566557 A JP 2017566557A JP 6848885 B2 JP6848885 B2 JP 6848885B2
Authority
JP
Japan
Prior art keywords
signal
unit
operation mode
transmitter
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017566557A
Other languages
English (en)
Other versions
JPWO2017138303A1 (ja
Inventor
智博 浪瀬
智博 浪瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2017138303A1 publication Critical patent/JPWO2017138303A1/ja
Application granted granted Critical
Publication of JP6848885B2 publication Critical patent/JP6848885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Description

本開示は、信号を送信する送信装置、そのような送信装置を備えた通信システムに関する。
近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Gbpsでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。
より伝送容量を高める方法について、様々な技術が開示されている。例えば、特許文献1,2には、3本の伝送路を用いて3つの差動信号を伝送する通信システムが開示されている。
特開平06−261092号公報 米国特許第8064535号明細書
ところで、電子機器には、しばしば、様々なベンダーから供給されたデバイスが搭載される。そのようなデバイスは、互いに異なるインタフェースを有することがある。よって、このようなデバイスとデータのやりとりを行うデバイスは、様々なインタフェースを実現することができることが望まれる。
様々なインタフェースを実現することができる送信装置および通信システムを提供することが望ましい。
本開示の一実施の形態における第1の送信装置は、制御部と、第1の送信部とを備えている。制御部は、複数の動作モードのうちの1つを選択するものである。第1の送信部は、制御部により選択された動作モードに応じて負荷容量を設定する第1の容量設定部を有し、複数の信号フォーマットのうちの、選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成されたものである。
本開示の一実施の形態における第2の送信装置は、制御部と、第1の送信部とを備えている。制御部は、複数の動作モードのうちの1つを選択するものである。第1の送信部は、複数の信号フォーマットのうちの、制御部により選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成されたものである。上記第1の送信部は、互いに並列接続され、それぞれが、第1の電源から第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタと、第1のトランジスタのゲートに接続された第2の抵抗素子とを含む、複数の第1の回路を有するものである。
本開示の一実施の形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、制御部と、第1の送信部とを有している。制御部は、複数の動作モードのうちの1つを選択するものである。第1の送信部は、制御部により選択された動作モードに応じて負荷容量を設定する第1の容量設定部を有し、複数の信号フォーマットのうちの、選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成されたものである。
本開示の一実施の形態における第1の送信装置および通信システムでは、複数の動作モードのうちの1つが選択され、その選択された動作モードに応じた信号フォーマットを有する第1の信号が、第1の出力端子に出力される。その際、選択された動作モードに応じて負荷容量が設定される。
本開示の一実施の形態における第2の送信装置では、複数の動作モードのうちの1つが選択され、第1の送信部により、その選択された動作モードに応じた信号フォーマットを有する第1の信号が、第1の出力端子に出力される。この第1の送信部には、複数の第1の回路が設けられている。各第1の回路には、第1の電源から第1の出力端子への経路上に第1の抵抗素子および第1のトランジスタが設けられるとともに、その第1のトランジスタのゲートには、第2の抵抗素子が接続されている。
本開示の一実施の形態における第1の送信装置および通信システムによれば、選択された動作モードに応じた信号フォーマットを有する第1の信号を出力するとともに、選択された動作モードに応じて負荷容量を設定するようにしたので、様々なインタフェースを実現することができる。
本開示の一実施の形態における第2の送信装置によれば、選択された動作モードに応じた信号フォーマットを有する第1の信号を出力するとともに、第1のトランジスタのゲートに接続された第2の抵抗素子を設けるようにしたので、様々なインタフェースを実現することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の一実施の形態に係る通信システムの一構成例を表すブロック図である。 本開示の一実施の形態に係る他の通信システムの一構成例を表すブロック図である。 図1Aに示した通信システムが送受信する信号の電圧を表す説明図である。 図1A,1Bに示した送信装置が送信する信号の一例を表す説明図である。 第1の実施の形態に係る送信部の一構成例を表すブロック図である。 図1Aに示した受信部の一構成例を表す回路図である。 図5に示した受信部における受信動作の一例を表す説明図である。 図1Bに示した受信部の一構成例を表す回路図である。 図4に示した容量設定部の一動作例を表すタイミング図である。 比較例に係る送信部の一構成例を表すブロック図である。 第2の実施の形態に係る送信部の一構成例を表すブロック図である。 第2の実施の形態に係る送信部の一動作例を表すアイダイアグラムである。 比較例に係る送信部の一動作例を表すアイダイアグラムである。 図10に示したドライバ部の一動作例を表す説明図である。 第2の実施の形態に係る送信部の一動作例を表す特性図である。 変形例に係る送信部の一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 一実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用された車両制御システムの一構成例を表すブロック図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.適用例
<1.第1の実施の形態>
[構成例]
図1A,1Bは、第1の実施の形態に係る送信装置(送信装置10)が適用された通信システムの一構成例を表すものであり、図1Aは通信システム1Aを示し、図1Bは通信システム1Bを示す。
通信システム1Aは、送信装置10と、受信装置30とを備えている。通信システム1Aは、3本の線路110A〜110Cを用いて、送信装置10から受信装置30に対して信号を送信するものである。通信システム1Bは、送信装置10と、受信装置40とを備えている。通信システム1Bは、2本の線路120A,120Bを用いて、送信装置10から受信装置40に対して信号を送信するものである。送信装置10は、4つの動作モードMA1,MA2,MB1,MB2を有している。送信装置10は、通信システム1Aに適用される場合には、動作モードMA1または動作モードMA2で動作し、通信システム1Bに適用される場合には、動作モードMB1または動作モードMB2で動作するようになっている。
(通信システム1A)
図1Aに示したように、送信装置10は、3つの出力端子ToutA,ToutB,ToutCを有し、受信装置30は、3つの入力端子TinA,TinB,TinCを有している。そして、送信装置10の出力端子ToutAおよび受信装置30の入力端子TinAは、線路110Aを介して互いに接続され、送信装置10の出力端子ToutBおよび受信装置30の入力端子TinBは、線路110Bを介して互いに接続され、送信装置10の出力端子ToutCおよび受信装置30の入力端子TinCは、線路110Cを介して互いに接続されている。線路110A〜110Cの特性インピーダンスは、この例では約50[Ω]である。送信装置10は、このような通信システム1Aに適用される場合には、動作モードMA1または動作モードMA2で動作する。
動作モードMA1では、送信装置10は、2つの電圧レベルを有する信号を用いて、例えば10[Mbps]のビットレートで、制御データ等を含むデータ信号を送信する。具体的には、送信装置10は、動作モードMA1では、出力端子ToutA,ToutB,ToutCからシングルエンド信号をそれぞれ出力する。そして、受信装置30は、入力端子TinA,TinB,TinCを介して、これらのシングルエンド信号を受信する。
また、動作モードMA2では、送信装置10は、3つの電圧レベルを有する信号を用いて、例えば2.5[Gsps]のシンボルレートで、例えば撮像データ等を含むデータ信号を送信する。具体的には、送信装置10は、動作モードMA2では、出力端子ToutAから信号SIGAを出力し、出力端子ToutBから信号SIGBを出力し、出力端子ToutCから信号SIGCを出力する。そして、受信装置30は、入力端子TinAを介して信号SIGAを受信し、入力端子TinBを介して信号SIGBを受信し、入力端子TinCを介して信号SIGCを受信する。信号SIGA,SIGB,SIGCは、それぞれ3つの電圧レベル(高レベル電圧VH、中レベル電圧VM、および低レベル電圧VL)の間で遷移するものである。
図2は、信号SIGA,SIGB,SIGCの電圧を表すものである。送信装置10は、3つの信号SIGA,SIGB,SIGCを用いて、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”を送信する。例えば、シンボル“+x”を送信する場合には、送信装置10は、信号SIGAを高レベル電圧VHにし、信号SIGBを低レベル電圧VLにし、信号SIGCを中レベル電圧VMにする。シンボル“−x”を送信する場合には、送信装置10は、信号SIGAを低レベル電圧VLにし、信号SIGBを高レベル電圧VHにし、信号SIGCを中レベル電圧VMにする。シンボル“+y”を送信する場合には、送信装置10は、信号SIGAを中レベル電圧VMにし、信号SIGBを高レベル電圧VHにし、信号SIGCを低レベル電圧VLにする。シンボル“−y”を送信する場合には、送信装置10は、信号SIGAを中レベル電圧VMにし、信号SIGBを低レベル電圧VLにし、信号SIGCを高レベル電圧VHにする。シンボル“+z”を送信する場合には、送信装置10は、信号SIGAを低レベル電圧VLにし、信号SIGBを中レベル電圧VMにし、信号SIGCを高レベル電圧VHにする。シンボル“−z”を送信する場合には、送信装置10は、信号SIGAを高レベル電圧VHにし、信号SIGBを中レベル電圧VMにし、信号SIGCを低レベル電圧VLにするようになっている。
送信装置10は、動作モードMA2で動作する場合には、このような3相信号(信号SIGA,SIGB,SIGC)を用いてデータ信号を送信するようになっている。
図3は、送信装置10から送信される信号の一例を表すものである。この例では、送信装置10は、タイミングt1までの期間において、動作モードMA1で動作する。これにより、送信装置10は、シングルエンド信号を送信する。そして、送信装置10は、タイミングt1〜t2までの期間において、動作モードMA2で動作する。これにより、送信装置10は、信号SIGA,SIGB,SIGCを送信する。そして、送信装置10は、タイミングt2以降の期間において、動作モードMA1で動作する。これにより、送信装置10は、シングルエンド信号を送信する。このように、送信装置10は、動作モードMA1または動作モードMA2で選択的に動作するようになっている。
(通信システム1B)
図1Bに示したように、送信装置10は、2つの出力端子ToutA,ToutBを有し、受信装置40は、2つの入力端子TinA,TinBを有している。そして、送信装置10の出力端子ToutAおよび受信装置40の入力端子TinAは、線路120Aを介して互いに接続され、送信装置10の出力端子ToutBおよび受信装置40の入力端子TinBは、線路120Bを介して互いに接続されている。線路120A,120Bの特性インピーダンスは、この例では約50[Ω]である。送信装置10は、このような通信システム1Bに適用される場合には、動作モードMB1または動作モードMB2で動作する。
動作モードMB1では、送信装置10は、動作モードMA1と同様に、2つの電圧レベルを有する信号を用いて、例えば10[Mbps]のビットレートで、制御データ等を含むデータ信号を送信する。具体的には、送信装置10は、動作モードMB1では、出力端子ToutA,ToutBからシングルエンド信号をそれぞれ出力する。そして、受信装置40は、入力端子TinA,TinBを介して、これらのシングルエンド信号を受信する。
また、動作モードMB2では、送信装置10は、2つの電圧レベルを有する信号を用いて、例えば2.5[Gbps]のビットレートで、例えば撮像データ等を含むデータ信号を送信する。具体的には、送信装置10は、動作モードMB2では、出力端子ToutAから信号SIGPを出力し、出力端子ToutBから信号SIGNを出力する。信号SIGP,SIGNは、差動信号を構成するものである。そして、受信装置40は、入力端子TinAを介して信号SIGPを受信し、入力端子TinBを介して信号SIGNを受信する。
送信装置10は、通信システム1Bでは、通信システム1Aの場合(図3)と同様に、動作モードMB1または動作モードMB2で選択的に動作するようになっている。
(送信装置10)
送信装置10は、制御部11と、処理部12と、レギュレータ13と、送信部14A,14B,14Cと、送信部15A,15B,15Cとを有している。
制御部11は、送信装置10における動作を制御するものである。また、制御部11は、4つの動作モードMA1,MA2,MB1,MB2のうちの1つを選択し、送信装置10が選択された動作モードで動作するように制御する。具体的には、制御部11は、送信装置10が通信システム1A(図1A)に適用される場合には、動作モードMA1および動作モードMA2のうちの一方を選択し、送信装置10が通信システム1B(図1B)に適用される場合には、動作モードMB1および動作モードMB2のうちの一方を選択するようになっている。
処理部12は、制御部11から供給された制御信号に基づいて、動作モードに応じた処理を行い、送信部14A,14B,14C,15A,15B,15Cに対して信号を供給するものである。
例えば、送信装置10が通信システム1Aに適用された場合には、処理部12は、動作モードMA1,MA2のうちの選択された動作モードに応じて、所定の処理を行い、送信部14A,14B,14C,15A,15B,15Cに対して信号を供給する。具体的には、処理部12は、送信装置10が動作モードMA1(シングルエンド信号伝送モード)で動作する場合には、送信部14A,14B,14Cに対して信号をそれぞれ供給する。また、処理部12は、送信装置10が動作モードMA2(3相信号伝送モード)で動作する場合には、送信部15Aに対して信号PUA,PDAを供給し、送信部15Bに対して信号PUB,PDBを供給し、送信部15Cに対して信号PUC,PDCを供給するようになっている。
また、例えば、送信装置10が通信システム1Bに適用された場合には、処理部12は、動作モードMB1,MB2のうちの選択された動作モードに応じて、所定の処理を行い、送信部14A,14B、15A,15Bに対して信号を供給する。具体的には、処理部12は、送信装置10が動作モードMB1(シングルエンド信号伝送モード)で動作する場合には、送信部14A,14Bに対して信号をそれぞれ供給する。また、処理部12は、送信装置10が動作モードMB2(差動信号伝送モード)で動作する場合には、送信部15Aに対して信号PUA,PDAを供給し、送信部15Bに対して信号PUB,PDBを供給するようになっている。
レギュレータ13は、制御部11から供給された制御信号に基づいて、電圧Vregを生成するものである。具体的には、レギュレータ13は、送信装置10が動作モードMA1または動作モードMA2で動作する場合には電圧VregAを生成し、送信装置10が動作モードMB1または動作モードMB2で動作する場合には電圧VregBを生成する。例えば、電圧VregAは、電圧VregBよりも高い電圧にすることができる。そして、レギュレータ13は、生成した電圧Vreg(電圧VregAまたは電圧VregB)を送信部15A,15B,15Cに供給するようになっている。
送信部14Aは、動作モードMA1,MB1において、処理部12から供給された信号に基づいてシングルエンド信号を生成し、出力端子ToutAを介して送信するものである。また、送信部14Aは、動作モードMA2,MB2において、出力インピーダンスをハイインピーダンスにする機能をも有している。
送信部14Bは、動作モードMA1,MB1において、処理部12から供給された信号に基づいてシングルエンド信号を生成し、出力端子ToutBを介して送信するものである。また、送信部14Bは、動作モードMA2,MB2において、出力インピーダンスをハイインピーダンスにする機能をも有している。
送信部14Cは、動作モードMA1において、処理部12から供給された信号に基づいてシングルエンド信号を生成し、出力端子ToutCを介して送信するものである。また、送信部14Cは、動作モードMA2において、出力インピーダンスをハイインピーダンスにするとともに、動作モードMB1,MB2において、動作を停止する機能をも有している。
送信部15Aは、動作モードMA2において、処理部12から供給された信号PUA,PDAに基づいて信号SIGAを生成し、出力端子ToutAを介して送信するとともに、動作モードMB2において、処理部12から供給された信号PUA,PDAに基づいて信号SIGPを生成し、出力端子ToutAを介して送信するものである。
送信部15Bは、動作モードMA2において、処理部12から供給された信号PUB,PDBに基づいて信号SIGBを生成し、出力端子ToutBを介して送信するとともに、動作モードMB2において、処理部12から供給された信号PUA,PDAに基づいて信号SIGNを生成し、出力端子ToutBを介して送信するものである。
送信部15Cは、動作モードMA2において、処理部12から供給された信号PUB,PDBに基づいて信号SIGBを生成し、出力端子ToutBを介して送信するものである。また、送信部15Cは、動作モードMB1,MB2において、動作を停止する機能をも有している。
図4は、送信部15Aの一構成例を表すものである。なお、送信部15B,15Cについても同様である。この図4には、送信部15Aに加え、制御部11および処理部12を描いている。送信部15Aは、インピーダンス制御部21と、プリドライバ部22U,22Dと、ドライバ部23と、容量設定部24とを有している。
インピーダンス制御部21は、信号PUA,PDAおよび制御部11から供給された制御信号に基づいて、信号PUU1〜PUU24、PDD1〜PDD24を生成するものである。
プリドライバ部22Uは、信号PUU1〜PUU24に基づいて信号PU1〜PU24を生成し、この信号PU1〜PU24を用いてドライバ部23のトランジスタ92(後述)を駆動するものである。プリドライバ部22Dは、信号PDD1〜PDD24に基づいて信号PD1〜PD24を生成し、この信号PD1〜PD24を用いてドライバ部23のトランジスタ94(後述)を駆動するものである。
ドライバ部23は、信号PU1〜PU24、PD1〜PD24に基づいて、信号SIGAを生成するものである。ドライバ部23は、この例では24個のドライバDVA1〜DVA24を有している。ドライバDVA1は、信号PU1,PD1に基づいて動作するものであり、ドライバDVA2は、信号PU2,PD2に基づいて動作するものである。ドライバDVA3〜DVA23についても同様である。ドライバDVA24は、信号PU24,PD24に基づいて動作するものである。ドライバDVA1〜DVA24の出力端子は、互いに接続されるとともに、出力端子ToutAに接続されている。なお、この例では、24個のドライバDVA1〜DVA24を設けたが、これに限定されるものではなく、これに代えて、23個以下または25個以上のドライバを設けてもよい。
次に、ドライバDVA1〜DVA24の構成について、ドライバDVA1を例に説明する。ドライバDVA1は、トランジスタ92,94と、抵抗素子91,93とを有している。トランジスタ92,94は、この例では、NチャネルMOS(Metal Oxide Semiconductor)型のFET(Field Effect Transistor)である。トランジスタ92のゲートには信号PU1が供給され、ドレインは抵抗素子91の他端に接続され、ソースは抵抗素子93の一端に接続されるとともに、抵抗素子25を介して出力端子ToutAに接続されている。トランジスタ94のゲートには信号PD1が供給され、ドレインは抵抗素子93の他端に接続され、ソースは接地されている。抵抗素子91の一端には、電圧Vregが供給され、他端はトランジスタ92のドレインに接続されている。抵抗素子93の一端は、トランジスタ92のソースに接続されるとともに、抵抗素子25を介して出力端子ToutAに接続され、他端はトランジスタ94のドレインに接続されている。この例では、抵抗素子91の抵抗値とトランジスタ92のオン状態における抵抗値との和は、1000[Ω]程度であり、同様に、抵抗素子93の抵抗値とトランジスタ94のオン状態における抵抗値との和は、1000[Ω]程度である。
この構成により、例えば、送信装置10が通信システム1Aに適用された場合には、送信部15Aは、動作モードMA2(3相信号伝送モード)において、例えば、信号PUA,PDAに基づいて、信号SIGAの電圧を、3つの電圧(高レベル電圧VH、中レベル電圧VM、低レベル電圧VL)のうちの1つに設定する。具体的には、例えば、信号SIGAの電圧を高レベル電圧VHに設定する場合には、処理部12は、信号PUAを“1”にするとともに信号PDAを“0”にする。これにより、送信部15Aのインピーダンス制御部21は、信号PUU1〜PUU24のうちの20個を“1”にし、信号PUU1〜PUU24のうちの残りの4つおよび信号PDD1〜PDD24を“0”にする。このとき、ドライバ部23では、24個のトランジスタ92のうちの20個がオン状態になる。その結果、信号SIGAが高レベル電圧VHになるとともに、ドライバ部23の出力終端抵抗(出力インピーダンス)が約50[Ω](=1000/20)になる。また、信号SIGAの電圧を低レベル電圧VLに設定する場合には、処理部12は、信号PDAを“1”にするとともに信号PUAを“0”にする。これにより、インピーダンス制御部21は、信号PDD1〜PDD24のうちの20個を“1”にし、信号PDD1〜PDD24のうちの残りの4つおよび信号PUU1〜PUU24を“0”にする。このとき、ドライバ部23では、24個のトランジスタ94のうちの20個がオン状態になる。その結果、信号SIGAが低レベル電圧VLになるとともに、ドライバ部23の出力終端抵抗(出力インピーダンス)が約50[Ω]になる。また、信号SIGAの電圧を中レベル電圧VMに設定する場合には、処理部12は、信号PUA,PDAをともに“1”にする。これにより、インピーダンス制御部21は、信号PUU1〜PUU24のうちの10個、および信号PDD1〜PDD24のうちの10個を“1”にし、信号PUU1〜PUU24のうちの残りの14個、および信号PDD1〜PDD24のうちの残りの14個を“0”にする。このとき、ドライバ部23では、24個のトランジスタ92のうちの10個がオン状態になるとともに、24個のトランジスタ94のうちの10個がオン状態になる。その結果、信号SIGAは中レベル電圧VMになるとともに、ドライバ部23の出力終端抵抗(出力インピーダンス)が約50[Ω]になる。
なお、動作モードMA1(シングルエンド信号伝送モード)では、処理部12は、信号PUA,PDAをともに“0”にする。その結果、ドライバ部23では、出力インピーダンスをハイインピーダンスにすることができるようになっている。
また、例えば、送信装置10が通信システム1Bに適用された場合には、送信部15Aは、動作モードMB2(差動信号伝送モード)において、例えば、信号PUA,PDAに基づいて、信号SIGPの電圧を、高レベル電圧または低レベル電圧に設定する。具体的には、例えば、信号SIGPの電圧を高レベル電圧に設定する場合には、処理部12は、信号PUAを“1”にするとともに信号PDAを“0”にする。これにより、送信部15Aのインピーダンス制御部21は、信号PUU1〜PUU24のうちの20個を“1”にし、信号PUU1〜PUU24のうちの残りの4つおよび信号PDD1〜PDD24を“0”にする。その結果、信号SIGPが高レベル電圧になるとともに、ドライバ部23の出力終端抵抗(出力インピーダンス)が約50[Ω](=1000/20)になる。また、信号SIGPの電圧を低レベル電圧に設定する場合には、処理部12は、信号PDAを“1”にするとともに信号PUAを“0”にする。これにより、インピーダンス制御部21は、信号PDD1〜PDD24のうちの20個を“1”にし、信号PDD1〜PDD24のうちの残りの4つおよび信号PUU1〜PUU24を“0”にする。その結果、信号SIGPが低レベル電圧になるとともに、ドライバ部23の出力終端抵抗(出力インピーダンス)が約50[Ω]になる。
なお、動作モードMB1(シングルエンド信号伝送モード)では、処理部12は、信号PUA,PDAをともに“0”にする。その結果、ドライバ部23では、出力インピーダンスをハイインピーダンスにすることができるようになっている。
容量設定部24は、制御部11から供給された制御信号に基づいて、ドライバ部23の負荷容量を設定するものである。容量設定部24は、容量素子81〜83と、トランジスタ84〜86と、スルーレート制御部89とを有している。容量素子81〜83は、例えばMOM(Metal-Oxide-Metal)容量を用いて構成されるものである。なお、これに限定されるものではなく、他の種類の容量素子を用いてもよい。容量素子81の一端は、ドライバDVA1〜DVA24におけるトランジスタ92のソースおよび抵抗素子93の一端、および抵抗素子25の一端に接続され、他端はトランジスタ84のドレインに接続されている。容量素子82の一端は、ドライバDVA1〜DVA24におけるトランジスタ92のソースおよび抵抗素子93の一端、および抵抗素子25の一端に接続され、他端はトランジスタ85のドレインに接続されている。容量素子83の一端は、ドライバDVA1〜DVA24におけるトランジスタ92のソースおよび抵抗素子93の一端、および抵抗素子25の一端に接続され、他端はトランジスタ86のドレインに接続されている。トランジスタ84〜86は、この例では、NチャネルMOS型のFETである。トランジスタ84のゲートには信号SRC2が供給され、ドレインは容量素子81の他端に接続され、ソースは接地されている。トランジスタ85のゲートには信号SRC1が供給され、ドレインは容量素子82の他端に接続され、ソースは接地されている。トランジスタ86のゲートには信号SRC0が供給され、ドレインは容量素子83の他端に接続され、ソースは接地されている。スルーレート制御部89は、制御部11から供給された制御信号に基づいて、3つのトランジスタ84〜86のうちのオン状態にするトランジスタの数を設定するものである。なお、この例では、容量素子81〜83およびトランジスタ84〜86を、それぞれ3つずつ設けたが、これに限定されるものではなく、それぞれ2つずつ設けてもよいし、それぞれ4つ以上ずつ設けてもよい。これにより、送信部15Aでは、動作モードに応じて、ドライバ部23の負荷容量の容量値を設定することができる。その結果、送信部15Aでは、動作モードに応じて、出力信号のスルーレートを制御することができるようになっている。
抵抗素子25は、静電気放電(ESD;Electro Static Discharge)に対する耐性を高めるために設けられたものであり、一端はドライバ部23の出力端子および容量素子81〜83の一端に接続され、他端は出力端子ToutAに接続されている。抵抗素子25の抵抗値は、例えば数[Ω]程度である。
(受信装置30)
受信装置30は、図1Aに示したように、通信システム1Aにおいて用いられるものである。受信装置30は、制御部31と、受信部32A〜32Cと、受信部33と、処理部34とを有している。
制御部31は、受信装置30における動作を制御するものである。また、制御部31は、後述するように、受信部33に対して制御信号を供給することにより、終端抵抗のオンオフを制御する機能をも有している。
受信部32Aは、送信装置10が動作モードMA1(シングルエンド信号伝送モード)で動作する場合において、送信装置10が送信したシングルエンド信号を、入力端子TinAを介して受信するものである。同様に、受信部32Bは、送信装置10が動作モードMA1で動作する場合において、送信装置10が送信したシングルエンド信号を、入力端子TinBを介して受信するものである。受信部32Cは、送信装置10が動作モードMA1で動作する場合において、送信装置10が送信したシングルエンド信号を、入力端子TinCを介して受信するものである。
受信部33は、送信装置10が動作モードMA2(3相信号伝送モード)で動作する場合において、送信装置10が送信した信号SIGA,SIGB,SIGCを、入力端子TinA,TinB,TinCを介してそれぞれ受信するものである。
図5は、受信部33の一構成例を表すものである。受信部33は、抵抗素子35A,35B,35Cと、スイッチ36A,36B,36Cと、アンプ37A,37B,37Cとを有している。
抵抗素子35A,35B,35Cは、通信システム1Aの終端抵抗として機能するものであり、抵抗値は、この例では、50[Ω]程度である。抵抗素子35Aの一端は入力端子TinAに接続されるとともに信号SIGAが供給され、他端はスイッチ36Aの一端に接続されている。抵抗素子35Bの一端は入力端子TinBに接続されるとともに信号SIGBが供給され、他端はスイッチ36Bの一端に接続されている。抵抗素子35Cの一端は入力端子TinCに接続されるとともに信号SIGCが供給され、他端はスイッチ36Cの一端に接続されている。
スイッチ36Aの一端は抵抗素子35Aの他端に接続され、他端はスイッチ36B,36Cの他端に接続されている。スイッチ36Bの一端は抵抗素子35Bの他端に接続され、他端はスイッチ36A,36Cの他端に接続されている。スイッチ36Cの一端は抵抗素子35Cの他端に接続され、他端はスイッチ36A,36Bの他端に接続されている。スイッチ36A,36B,36Cは、制御部31から供給された制御信号に基づいてオンオフする。具体的には、スイッチ36A,36B,36Cは、送信装置10が動作モードMA1で動作し、受信装置30がシングルエンド信号を受信するときにオフ状態になる。また、スイッチ36A,36B,36Cは、送信装置10が動作モードMA2で動作し、受信装置30が信号SIGA,SIGB,SIGCを受信するときにオン状態になるようになっている。
アンプ37Aの正入力端子は、アンプ37Cの負入力端子および抵抗素子35Aの一端に接続されるとともに信号SIGAが供給され、負入力端子は、アンプ37Bの正入力端子および抵抗素子35Bの一端に接続されるとともに信号SIGBが供給される。アンプ37Bの正入力端子は、アンプ37Aの負入力端子および抵抗素子35Bの一端に接続されるとともに信号SIGBが供給され、負入力端子は、アンプ37Cの正入力端子および抵抗素子35Cの一端に接続されるとともに信号SIGCが供給される。アンプ37Cの正入力端子は、アンプ37Bの負入力端子および抵抗素子35Cの一端に接続されるとともに信号SIGCが供給され、負入力端子は、アンプ37Aの正入力端子および抵抗素子35Aの一端に接続されるとともに信号SIGAが供給される。
この構成により、アンプ37Aは、信号SIGAと信号SIGBとの差分AB(SIGA−SIGB)に応じた信号を出力し、アンプ37Bは、信号SIGBと信号SIGCとの差分BC(SIGB−SIGC)に応じた信号を出力し、アンプ37Cは、信号SIGCと信号SIGAとの差分CA(SIGC−SIGA)に応じた信号を出力するようになっている。
図6は、受信装置30がシンボル“+x”を受信する場合における、受信部33の一動作例を表すものである。なお、スイッチ36A,36B,36Cは、オン状態であるため、図示を省いている。この例では、信号SIGAは高レベル電圧VHであり、信号SIGBは低レベル電圧VLであり、信号SIGCは中レベル電圧VMである。この場合には、入力端子TinA、抵抗素子35A、抵抗素子35B、入力端子TinBの順に電流Iinが流れる。そして、アンプ37Aの正入力端子には高レベル電圧VHが供給されるとともに負入力端子には低レベル電圧VLが供給され、差分ABは正(AB>0)になるため、アンプ37Aは“1”を出力する。また、アンプ37Bの正入力端子には低レベル電圧VLが供給されるとともに負入力端子には中レベル電圧VMが供給され、差分BCは負(BC<0)になるため、アンプ37Bは“0”を出力する。また、アンプ37Cの正入力端子には中レベル電圧VMが供給されるとともに負入力端子には高レベル電圧VHが供給され、差分CAは負(CA<0)になるため、アンプ37Cは“0”を出力するようになっている。
処理部34は、受信部32A,32B,32Cおよび受信部33により受信された信号、および制御部31から供給された制御信号に基づいて、所定の処理を行うものである。
(受信装置40)
受信装置40は、図1Bに示したように、通信システム1Bにおいて用いられるものである。受信装置40は、制御部41と、受信部42A〜42Cと、受信部43と、処理部44とを有している。
制御部41は、受信装置40における動作を制御するものである。また、制御部41は、後述するように、受信部43に対して制御信号を供給することにより、終端抵抗のオンオフを制御する機能をも有している。
受信部42Aは、送信装置10が動作モードMB1(シングルエンド信号伝送モード)で動作する場合において、送信装置10が送信したシングルエンド信号を、入力端子TinAを介して受信するものである。同様に、受信部42Bは、送信装置10が動作モードMB1で動作する場合において、送信装置10が送信したシングルエンド信号を、入力端子TinBを介して受信するものである。
受信部43は、送信装置10が動作モードMB2(差動信号伝送モード)で動作する場合において、送信装置10が送信した信号SIGP,SIGNを、入力端子TinA,TinBを介してそれぞれ受信するものである。
図7は、受信部43の一構成例を表すものである。受信部43は、抵抗素子45と、スイッチ46A,46Bと、アンプ47とを有している。抵抗素子45は、通信システム1Bの終端抵抗として機能するものであり、抵抗値は、この例では、100[Ω]程度である。抵抗素子45の一端はスイッチ46Aの他端に接続され、他端はスイッチ46Bの他端に接続されている。スイッチ46Aの一端は入力端子TinAに接続されるとともに信号SIGPが供給され、他端は抵抗素子45の一端に接続されている。スイッチ46Bの一端は入力端子TinBに接続されるとともに信号SIGNが供給され、他端は抵抗素子45の他端に接続されている。スイッチ46A,46Bは、制御部41から供給された制御信号に基づいてオンオフする。具体的には、スイッチ46A,46Bは、送信装置10が動作モードMB1で動作し、受信装置40がシングルエンド信号を受信するときにオフ状態になる。また、スイッチ46A,46Bは、送信装置10が動作モードMB2で動作し、受信装置40が信号SIGP,SIGNを受信するときにオン状態になるようになっている。アンプ47の正入力端子は、スイッチ46Aの一端に接続されるとともに信号SIGPが供給され、負入力端子は、スイッチ46Bの一端が接続されるとともに信号SIGNが供給される。
処理部44は、受信部42A,42Bおよび受信部43により受信された信号、および制御部41から供給された制御信号に基づいて、所定の処理を行うものである。
ここで、制御部11は、本開示における「制御部」の一具体例に対応する。送信部15A,15B,15Cは、本開示における「第1の送信部」,「第2の送信部」,「第3の送信部」の一具体例に対応する。例えば、送信部14Aは、本開示における「第4の送信部」の一具体例に対応する。抵抗素子91は、本開示における「第1の抵抗素子」の一具体例に対応する。トランジスタ92は、本開示における「第1のトランジスタ」の一具体例に対応する。動作モードMA2は、本開示における「第1の動作モード」の一具体例に対応し、信号SIGA,SIGB,SIGCは、本開示における「第1の信号フォーマット」の一具体例に対応する。動作モードMB2は、本開示における「第2の動作モード」の一具体例に対応し、信号SIGP,SIGNは、本開示における「第2の信号フォーマット」の一具体例に対応する。
[動作および作用]
続いて、本実施の形態の通信システム1A,1Bの動作および作用について説明する。
(全体動作概要)
まず、図1A,4を参照して、通信システム1Aの全体動作概要を説明する。通信システム1Aの送信装置10において、制御部11は、送信装置10における動作を制御する。また、制御部11は、動作モードMA1および動作モードMA2のうちの一方を選択し、送信装置10が選択された動作モードで動作するように制御する。処理部12は、制御部11から供給された制御信号に基づいて、動作モードに応じた動作を行い、送信部14A,14B,14C、15A,15B,15Cに対して信号を供給する。レギュレータ13は、制御部11から供給された制御信号に基づいて、電圧Vreg(電圧VregA)を生成する。送信部14A,14B,14Cは、動作モードMA1(シングルエンド信号伝送モード)において、処理部12から供給された信号に基づいてシングルエンド信号をそれぞれ生成し、出力端子ToutA,ToutB,ToutCを介してそれぞれ送信する。送信部15A,15B,15Cは、動作モードMA2(3相信号伝送モード)において、処理部12から供給された信号に基づいて信号SIGA,SIGB,SIGCをそれぞれ生成し、出力端子ToutA,ToutB,ToutCを介して送信する。
例えば送信部15Aにおいて、インピーダンス制御部21は、信号PUA,PDAおよび制御部11から供給された制御信号に基づいて、信号PUU1〜PUU24、PDD1〜PDD24を生成する。プリドライバ部22Uは、信号PUU1〜PUU24に基づいて信号PU1〜PU24を生成し、この信号PU1〜PU24を用いてドライバ部23のトランジスタ92を駆動する。プリドライバ部22Dは、信号PDD1〜PDD24に基づいて信号PD1〜PD24を生成し、この信号PD1〜PD24を用いてドライバ部23のトランジスタ94を駆動する。ドライバ部23は、信号PU1〜PU24、PD1〜PD24に基づいて、信号SIGAを生成する。容量設定部24は、制御部11から供給された制御信号に基づいて、動作モードに応じて、ドライバ部23の負荷容量を設定する。
通信システム1Aの受信装置30において、制御部31は、受信装置30における動作を制御する。また、制御部31は、受信部33に対して制御信号を供給することにより、終端抵抗のオンオフを制御する。受信部32A,32B,32Cは、送信装置10が動作モードMA1(シングルエンド信号伝送モード)で動作する場合において、送信装置10が送信したシングルエンド信号を、入力端子TinA,TinB,TinCを介してそれぞれ受信する。受信部33は、送信装置10が動作モードMA2(3相信号伝送モード)で動作する場合において、送信装置10が送信した信号SIGA,SIGB,SIGCを、入力端子TinA,TinB,TinCを介してそれぞれ受信する。処理部34は、受信部32A,32B,32Cおよび受信部33により受信された信号、および制御部31から供給された制御信号に基づいて、所定の処理を行う。
次に、図1B,4を参照して、通信システム1Bの全体動作概要を説明する。通信システム1Bでは、制御部11は、動作モードMB1および動作モードMB2のうちの一方を選択し、送信装置10が選択された動作モードで動作するように制御する。レギュレータ13は、制御部11から供給された制御信号に基づいて、電圧Vreg(電圧VregB)を生成する。処理部12は、制御部11から供給された制御信号に基づいて、動作モードに応じた動作を行い、送信部14A,14B,15A,15Bに対して信号を供給する。送信部14A,14Bは、動作モードMB1(シングルエンド信号伝送モード)において、処理部12から供給された信号に基づいてシングルエンド信号をそれぞれ生成し、出力端子ToutA,ToutBを介してそれぞれ送信する。送信部15A,15Bは、動作モードMB2(差動信号伝送モード)において、処理部12から供給された信号に基づいて信号SIGP,SIGNをそれぞれ生成し、出力端子ToutA,ToutBを介して送信する。例えば送信部15Aにおいて、容量設定部24は、制御部11から供給された制御信号に基づいて、動作モードに応じて、ドライバ部23の負荷容量を設定する。
通信システム1Bの受信装置40において、制御部41は、受信装置40における動作を制御する。また、制御部41は、受信部43に対して制御信号を供給することにより、終端抵抗のオンオフを制御する。受信部42A,42Bは、送信装置10が動作モードMB1(シングルエンド信号伝送モード)で動作する場合において、送信装置10が送信したシングルエンド信号を、入力端子TinA,TinBを介してそれぞれ受信する。受信部43は、送信装置10が動作モードMB2(差動信号伝送モード)で動作する場合において、送信装置10が送信した信号SIGP,SIGNを、入力端子TinA,TinBを介してそれぞれ受信する。処理部44は、受信部42A,42Bおよび受信部43により受信された信号、および制御部41から供給された制御信号に基づいて、所定の処理を行う。
(容量設定部24の詳細動作)
容量設定部24は、制御部11から供給された制御信号に基づいて、動作モードに応じて、ドライバ部23の負荷容量を設定する。具体的には、容量設定部24のスルーレート制御部89は、動作モードに応じて、信号SRC2を用いてトランジスタ84のオンオフを制御し、信号SRC1を用いてトランジスタ85のオンオフを制御し、信号SRC0を用いてトランジスタ86のオンオフを制御する。この例では、例えば、信号SRC2が“1”である場合にはトランジスタ84がオン状態になり、信号SRC2が“0”である場合にはトランジスタ84がオフ状態になる。信号SRC1,SRC0についても同様である。容量素子81〜83の容量値を、例えば、250[fF]程度にした場合には、容量設定部24は、0[fF]から750[fF]の範囲で、250[fF]単位で、容量値を設定することができる。これにより、送信部15A,15B,15Cでは、動作モードに応じて、出力信号のスルーレートを制御することができる。
図8は、容量設定部24の一動作例を表すものであり、(A)は、送信装置10から送信される信号の波形を示し、(B)は、送信装置10を通信システム1Aに適用した場合における信号SRC2,SRC1,SRC0の一例を示し、(C)は、送信装置10を通信システム1Bに適用した場合における信号SRC2,SRC1,SRC0の一例を示す。図8(B),(C)において、3桁の数字は、信号SRC2,SRC1,SRC0の値をこの順に示している。“XXX”は、任意の設定である。
送信装置10を通信システム1Aに適用した場合には、送信装置10は、タイミングt1〜t2の期間において、動作モードMA2(3相信号伝送モード)で動作し、3相信号(信号SIGA,SIGB,SIGC)を送信している。このとき、この例では、信号SRC2,SRC1,SRC0を“000”にしている(図8(B))。これにより、通信システム1Aでは、この例では、容量設定部24における容量値を小さくすることができるため、信号SIGA,SIGB,SIGCのスルーレートを高くすることができる。
また、送信装置10を通信システム1Bに適用した場合には、送信装置10は、タイミングt1〜t2の期間において、動作モードMB2(差動信号伝送モード)で動作し、差動信号(信号SIGP,SIGN)を送信している。このとき、この例では、信号SRC2,SRC1,SRC0を“XXX”(任意の設定)にしている(図8(C))。これにより、通信システム1Bでは、この例では、信号SIGA,SIGB,SIGCのスルーレートを、所望の値にすることができる。
このように、送信装置10では、動作モードに応じて、スルーレートを変更できるようにしたので、様々なインタフェースを実現することができる。すなわち、例えば、3相信号(信号SIGA,SIGB,SIGC)を用いた信号フォーマットにより通信可能な通信システム1Aと、差動信号(信号SIGP,SIGN)を用いた信号フォーマットにより通信可能な通信システム1Bとでは、例えば、スルーレートについての要求仕様が異なる場合がある。送信装置10では、動作モードに応じて、出力信号のスルーレートを制御できるようにしたので、このように要求仕様が異なる場合でも、その要求仕様を満たすように、出力信号のスルーレートを設定することができる。その結果、送信装置10では、様々なインタフェースを実現することができる。
また、送信装置10は、タイミングt1以前の期間、およびタイミングt2以降の期間において、シングルエンド信号を送信している。このとき、この例では、信号SRC2,SRC1,SRC0を“111”にしている(図8(B),8(C))。これにより、例えば、容量設定部24におけるトランジスタ84〜86を絶縁破壊されにくくすることができる。すなわち、例えば、タイミングt1以前の期間、およびタイミングt2以降の期間において、信号SRC2,SRC1,SRC0を“000”にした場合には、トランジスタ84〜86はオフ状態になるため、トランジスタ84〜86のドレインは電気的にフローティング状態になる。よって、容量素子81〜83の一端におけるシングルエンド信号が現れると、トランジスタ84〜86のドレインの電圧が、そのシングルエンド信号に応じて変化する。その際、容量素子81〜83に蓄えられた電荷によっては、トランジスタ84〜86のドレインの電圧が高くなり、トランジスタ84〜86を絶縁破壊するおそれがある。送信装置10では、タイミングt1以前の期間、およびタイミングt2以降の期間において、信号SRC2,SRC1,SRC0を“111”にしたので、トランジスタ84〜86はオフ状態になるため、トランジスタ84〜86が絶縁破壊されるおそれを低減することができる。
このように、送信装置10では、複数の動作モードMA1,MA2,MB1,MB2を設け、動作モードに応じて、出力信号のフォーマットを変更できるように構成するとともに、動作モードに応じて、出力信号のスルーレートを制御できるようにしたので、様々なインタフェースを実現することができる。
これにより、例えば、電子機器のシステム設計の自由度を高めることができる。すなわち、この送信装置10をプロセッサに搭載した場合には、3相信号(信号SIGA,SIGB,SIGC)を用いた信号フォーマットでデータ通信を行う周辺デバイスを用いて電子機器を構成することもできるし、差動信号(信号SIGP,SIGN)を用いた信号フォーマットでデータ通信を行う周辺デバイスを用いて電子機器を構成することもできる。また、例えば、1つのプロセッサで様々なインタフェースを実現することができるため、インタフェースごとにプロセッサを準備する必要がないため、プロセッサの品種数を絞ることができ、コストを削減することができる。
(比較例)
次に、比較例と対比して、本実施の形態の作用を説明する。本比較例は、プリドライバにおける遅延時間を変化させることにより、出力信号のスルーレートを制御するものである。
図9は、比較例に係る送信部9Rにおける要部の一構成例を表すものである。送信部9Rは、プリドライバ部22Rと、ドライバ部23Rとを有している。
プリドライバ部22Rは、信号SINに基づいて信号S1,S2,S3を生成するものである。プリドライバ部22Rは、プリドライバ221〜223を有している。プリドライバ221は、所定の遅延量だけ信号SINを遅延させることにより信号S1を生成するものである。プリドライバ222は、制御信号SELに応じた遅延量だけ信号SINを遅延させることにより信号S2を生成するものである。プリドライバ223は、制御信号SELに応じた遅延量だけ信号SINを遅延させることにより信号S3を生成するものである。

具体的には、制御信号SELが“0”を示す信号である場合には、プリドライバ221はバッファ2つ分の遅延量だけ信号SINを遅延させることにより信号S1を生成し、プリドライバ222はバッファ2つ分の遅延量だけ信号SINを遅延させることにより信号S2を生成し、プリドライバ223はバッファ2つ分の遅延量だけ信号SINを遅延させることにより信号S3を生成する。
また、制御信号SELが“1”を示す信号である場合には、プリドライバ221はバッファ2つ分の遅延量だけ信号SINを遅延させることにより信号S1を生成し、プリドライバ222はバッファ3つ分の遅延量だけ信号SINを遅延させることにより信号S2を生成し、プリドライバ223はバッファ4つ分の遅延量だけ信号SINを遅延させることにより信号S3を生成する。
また、制御信号SELが“2”を示す信号である場合には、プリドライバ221はバッファ2つ分の遅延量だけ信号SINを遅延させることにより信号S1を生成し、プリドライバ222はバッファ4つ分の遅延量だけ信号SINを遅延させることにより信号S2を生成し、プリドライバ223はバッファ6つ分の遅延量だけ信号SINを遅延させることにより信号S3を生成する。
ドライバ部23Rは、信号S1,S2,S3に基づいて信号SOUTを生成するものである。ドライバ部23Rは、ドライバ231,232,233を有している。ドライバ231は、信号S1に基づいて動作するものであり、ドライバ232は、信号S2に基づいて動作するものであり、ドライバ233は、信号S3に基づいて動作するものである。ドライバ211〜213の出力端子は、互いに接続されている。
この構成により、送信部9Rは、制御信号SELに基づいて、信号SOUTのスルーレートを制御する。具体的には、例えば、制御信号SELが“0”を示す信号である場合には、送信部9Rでは、プリドライバ221〜223における遅延量がほぼ等しくなる。よって、送信部9Rは、信号SOUTのスルーレートを高くすることができる。また、例えば、制御信号SELが“1”を示す信号である場合には、送信部9Rでは、プリドライバ222における遅延量がプリドライバ221における遅延量よりもバッファ1つ分だけ長くなり、プリドライバ223における遅延量がプリドライバ222における遅延量よりもバッファ1つ分だけ長くなる。よって、送信部9Rでは、信号SOUTのスルーレートを低くすることができる。また、例えば、制御信号SELが“2”を示す信号である場合には、送信部9Rでは、プリドライバ222における遅延量がプリドライバ221における遅延量よりもバッファ2つ分だけ長くなり、プリドライバ223における遅延量がプリドライバ222における遅延量よりもバッファ2つ分だけ長くなる。よって、送信部9Rでは、信号SOUTのスルーレートをさらに低くすることができる。
しかしながら、送信部9Rでは、プリドライバ221〜223におけるバッファの遅延量が、プロセスばらつき、電源電圧変動、温度変動などにより大きく変化するおそれがあるため、スルーレートが大きく変化してしまうおそれがある。また、バッファ1段当たりの遅延量は、例えば数十[psec.]程度であり、調整ステップが大きいため、調整が粗くなってしまう。さらに、例えば、スルーレートを低くする場合には、多くのバッファを使用するため、その分消費電力が増大してしまう。
一方、本実施の形態に係る送信装置10では、容量設定部24における容量値を変化させることによりスルーレートを制御するようにした。これにより、調整ステップを、例えば数[psec.]程度にすることができるため、調整を細かくすることができる。また、上記比較例とは異なり、バッファを使用しないため、消費電力を抑えることができる。また、送信装置10では、MOM容量を用いて容量素子81〜83を構成したので、上記比較例の場合に比べて、容量素子81〜83のプロセスばらつきによるスルーレートのばらつき量を抑えることができる。
[効果]
以上のように本実施の形態では、複数の動作モードを設け、動作モードに応じて、出力信号のフォーマットを変更できるように構成するとともに、動作モードに応じて、出力信号のスルーレートを制御できるようにしたので、様々なインタフェースを実現することができる。
本実施の形態では、容量設定部における容量値を変化させることによりスルーレートを制御するようにしたので、調整を細かくすることができ、また、消費電力を抑えることができる。
本実施の形態では、MOM容量を用いて容量素子81〜83を構成したので、スルーレートのばらつき量を抑えることができる。
[変形例1−1]
上記実施の形態では、20個のトランジスタ92をオン状態にすることにより高レベル電圧VHを生成したが、これに限定されるものではない。例えば、製造時の素子ばらつきにより、抵抗素子91の抵抗値とトランジスタ92のオン状態における抵抗値との和が1000[Ω]よりも小さい場合には、オン状態にするトランジスタ92の数を減らしてもよい。また、抵抗素子91の抵抗値とトランジスタ92のオン状態における抵抗値との和が1000[Ω]よりも大きい場合には、オン状態にするトランジスタ92の数を増やしてもよい。低レベル電圧VLを生成する場合についても同様である。
[変形例1−2]
上記実施の形態では、10個のトランジスタ92および10個のトランジスタ94をオン状態にすることにより中レベル電圧VMを生成したが、これに限定されるものではない。例えば、製造時の素子ばらつきにより、抵抗素子91の抵抗値とトランジスタ92のオン状態における抵抗値との和が、抵抗素子93の抵抗値とトランジスタ94のオン状態における抵抗値との和よりも小さい場合には、オン状態にするトランジスタ92の数を、オン状態にするトランジスタ94の数よりも少なくしてもよい。また、抵抗素子91の抵抗値とトランジスタ92のオン状態における抵抗値との和が、抵抗素子93の抵抗値とトランジスタ94のオン状態における抵抗値との和よりも大きい場合には、オン状態にするトランジスタ92の数を、オン状態にするトランジスタ94の数よりも多くしてもよい。これにより、中レベル電圧VMを、高レベル電圧VHと低レベル電圧VLの中間電圧に近付けることができる。
[変形例1−3]
上記実施の形態では、図8に示したように、タイミングt1以前の期間、およびタイミングt2以降の期間において、トランジスタ84〜86をオン状態にしたが、これに限定されるものではない。これに代えて、例えば、タイミングt1以前の期間、およびタイミングt2以降の期間のうちの少なくとも一部の期間において、トランジスタ84〜86をオン状態にしてもよい。
<2.第2の実施の形態>
次に、第2の実施の形態に係る通信システム5A,5Bについて説明する。本実施の形態は、ドライバ部の入力信号のエッジに着目して、信号SIGA,SIGB,SIGCおよび信号SIGP,SIGNのスルーレートが高くなり過ぎないようにしたものである。なお、上記第1の実施の形態に係る通信システム1A,1Bと実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
図1A,1Bに示したように、通信システム5A,5Bは、送信装置50を備えている。送信装置50は、送信部55A,55B,55Cを有している。
図10は、送信部55Aの一構成例を表すものである。送信部55B,55Cについても同様である。送信部55Aは、ドライバ部53を有している。ドライバ部53は、信号PU1〜PU24、PD1〜PD24に基づいて、信号SIGAを生成するものである。ドライバ部53は、この例では24個のドライバDVB1〜DVB24を有している。
ドライバDVB1は、トランジスタ92,94と、抵抗素子91,93,99とを有している。すなわち、ドライバDVB1は、上記実施の形態に係るドライバDVA1(図4)に、抵抗素子99を追加したものである。抵抗素子99は、抵抗素子91,93と同じ種類(例えばいわゆるポリシリコン)の抵抗素子を用いて構成されたものである。なお、これに限定されるものではなく、抵抗素子91,93と異なる種類の抵抗素子を用いて構成してもよい。抵抗素子99の一端には、信号PU1が供給され、他端はトランジスタ92のゲートに接続されている。ドライバDVB2〜DVB24についても同様である。
このように、送信装置50では、ドライバDVB1〜DVB24において、トランジスタ92のゲートに抵抗素子99を挿入したので、以下に説明するように、送信装置50の出力信号のスルーレートが高くなり過ぎないようにすることができる。
図11は、送信装置50を動作モードMB2(差動信号伝送モード)で動作させたときの、信号SIGP,SIGNの差分の波形の一例を表すものである。図12は、送信装置50において、抵抗素子99を省いた場合における、信号SIGP,SIGNの差分の波形の一例を表すものである。抵抗素子99を省いた場合には、図12に示したように、スルーレートが高くなっている。さらに、この例では、スルーレートが高いことに起因して、いわゆるオーバーシュートやアンダーシュートが生じている。このように、スルーレートが高い場合には、例えば、電磁妨害(EMI;Electro-Magnetic Interference)が生じるおそれがある。一方、送信装置50では、抵抗素子99を挿入したので、図11に示したように、スルーレートを適切な値に設定することができる。その結果、送信装置50では、オーバーシュートやアンダーシュートを抑えるとともに、電磁妨害が生じるおそれを低減することができる。なお、この例では、送信装置50を動作モードMB2で動作させた場合を例に説明したが、これに限定されるものではなく、送信装置50を動作モードMA2(3相信号伝送モード)で動作させた場合についても同様である。
次に、抵抗素子99の作用について詳細に説明する。
図13は、送信部55Aの一動作例を模式的に表すものである。なお、この図では、説明の便宜上、ドライバDVB1〜DVB24のうちのドライバDVB1と、プリドライバ部22U,22Dのうちの、そのドライバDVB1に信号を供給する回路のみを描いている。この図13では、トランジスタ92のゲートとソースとの間の寄生容量を、容量素子C92を用いて示している。
この例では、プリドライバ部22Uは、信号PUU1に基づいて信号PU1を生成し、その信号PU1をドライバDVB1の抵抗素子99の一端に供給する。また、プリドライバ部22Dは、信号PDD1に基づいて信号PD1を生成し、その信号PD1をドライバDVB1のトランジスタ94のゲートに供給する。例えば、抵抗素子99が無い場合には、信号PU1の遷移が、この寄生容量を介してトランジスタ92のソースに伝わってしまい(フィードスルー効果)、送信部55Aの出力信号のスルーレートが高くなってしまうおそれがある。
このようなフィードスルー効果は、トランジスタ92のゲートとソースとの間の寄生容量が大きいほど生じやすくなる。しかしながら、以下に説明するように、様々な理由により、トランジスタ92のゲート幅Wは広いことが望ましく、その結果、トランジスタ92のゲートとソースとの間の寄生容量が大きくなってしまうため、フィードスルー効果が生じやすくなる。すなわち、例えば、一般に、抵抗素子91における抵抗値のばらつき量は、トランジスタ92におけるオン状態における抵抗値のばらつき量に比べて小さいので、トランジスタ92のオン抵抗の寄与を少なくすることが望まれる。特に、トランジスタ92の抵抗値は、バックバイアス効果により大きくなる傾向がある。これらの理由から、トランジスタ92のゲート幅Wは広いことが望まれる。また、送信装置50を、動作モードMA2(3相信号伝送モード)で動作させる場合には、動作モードMB2(差動信号伝送モード)で動作させる場合に比べて、電圧Vregを高い電圧(電圧VregA)に設定する。よって、送信装置50では、高レベル電圧VHの電圧を所望の電圧にするため、トランジスタ92のゲート幅Wが広いことが望まれる。その結果、フィードスルー効果が生じやすくなってしまう。
また、このようなフィードスルー効果は、特に、トランジスタの92,94のオン抵抗が小さくなりかつ抵抗素子91,93の抵抗値が大きくなるようなプロセスばらつきが生じた場合に顕著になる。なぜならば、まず第1に、このような条件では、プリドライバ部22U,22Dの駆動能力が向上し、プリドライバ部22Uの出力信号PU1の遷移が急峻になるからである。そして、第2に、このような条件では、ドライバ部53の出力インピーダンスを約50[Ω]にするために、使用するトランジスタ92,94の数を多くするからである。
そこで、送信装置50では、ドライバDVB1〜DVB24において、トランジスタ92のゲートに抵抗素子99を挿入するようにした。これにより、抵抗素子99が高い周波数成分を除去するフィルタとして機能するため、フィードスルー効果を抑制することができる。
図14は、抵抗素子99の抵抗値を変化させたときの、信号SIGP,SIGNにおける立上り時間trおよび立下り時間tfの一例を表すものである。特性W1は、立上り時間trおよび立下り時間tfが一番長くなるプロセス条件での特性である。このプロセス条件は、トランジスタの92,94のオン抵抗が大きくなりかつ抵抗素子91,93,99の抵抗値が小さくなる条件である。特性W2は、立上り時間trおよび立下り時間tfが一番短くなるプロセス条件での特性である。このプロセス条件は、トランジスタの92,94のオン抵抗が小さくなりかつ抵抗素子91,93,99の抵抗値が大きくなる条件である。
特性W2で示したプロセス条件では、抵抗素子91,93,99の抵抗値が大きくなるので、上述したように、ドライバ部53の出力インピーダンスを約50[Ω]にするために、使用するトランジスタ92,94の数が多くなる。また、トランジスタの92,94のオン抵抗が小さくなるので、上述したように、プリドライバ部22U,22Dの駆動能力が向上し、その結果、プリドライバ部22Uの出力信号PU1の遷移が急峻になる。すなわち、このプロセス条件は、フィードスルー効果が顕著になりやすい条件である。このような条件では、信号PU1の遷移に係る高い周波数成分が抵抗素子99により除去されるため、抵抗素子99の抵抗値を大きくするほど、フィードスルー効果を抑制することができる。その結果、信号SIGP,SIGNのスルーレートが高くなり過ぎないようにすることができる。
また、例えば、特性W1で示したプロセス条件では、抵抗素子91,93,99の抵抗値が小さくなるので、ドライバ部53の出力インピーダンスを約50[Ω]にするために、使用するトランジスタ92,94の数が少なくなる。また、トランジスタの92,94のオン抵抗が大きくなるので、プリドライバ部22U,22Dの駆動能力が低下し、その結果、プリドライバ部22Uの出力信号PU1の遷移が緩やかになる。すなわち、このプロセス条件は、フィードスルー効果が弱くなる条件である。このような条件では、信号PU1の遷移に係る周波数成分の帯域が低いため、この周波数成分は抵抗素子99によりさほど除去されない。よって、抵抗素子99の抵抗値が変化しても、立上り時間trおよび立下り時間tfがさほど変化しない。その結果、送信装置50では、抵抗素子99の抵抗値を大きくするほど、立上り時間trおよび立下り時間tfのばらつき範囲(特性W1〜W2)を狭めることができる。
また、例えば、送信装置50では、抵抗素子91,93と同じ種類の抵抗素子を用いて抵抗素子99を構成したので、効果的にスルーレートを制御することができる。具体的には、例えば、プロセスばらつきにより、抵抗素子91,93の抵抗値が大きくなった場合には、ドライバ部53の出力インピーダンスを約50[Ω]にするために、オン状態にするトランジスタ92の数を多くするので、上述したように、フィードスルー効果が顕著になるおそれがある。しかしながら、このようなプロセス条件では、抵抗素子99の抵抗値も大きくなるので、高い周波数成分を除去する効果が高まるため、効果的にスルーレートを制御することができる。また、例えば、プロセスばらつきにより、抵抗素子91,93の抵抗値が小さくなった場合には、ドライバ部53の出力インピーダンスを約50[Ω]にするために、オン状態にするトランジスタ92の数を少なくするので、上述したように、フィードスルー効果が弱くなる。しかしながら、このようなプロセス条件では、抵抗素子99の抵抗値も小さくなるので、高い周波数成分を除去する効果が弱まるため、効果的にスルーレートを制御することができる。
以上のように本実施の形態では、ドライバにおいて、トランジスタ92のゲートに抵抗素子を挿入したので、フィードスルー効果を抑制することができ、その結果、出力信号のスルーレートが高くなり過ぎないようにすることができる。
本実施の形態では、抵抗素子91,93と同じ種類の抵抗素子を用いて抵抗素子99を構成したので、効果的にスルーレートを制御することができる。
[変形例2−1]
上記実施の形態では、例えば送信部55Aにおいて、容量設定部24を設けるとともに、抵抗素子99を含むドライバ部53を設けたが、これに限定されるものではなく、これに代えて、例えば、図15に示す送信部65Aのように、容量設定部24を設けずに、抵抗素子99を含むドライバ部53を設けてもよい。
<3.適用例>
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。
(適用例1)
図16は、上記実施の形態等の通信システムが適用されるスマートフォン300(多機能携帯電話)の外観を表すものである。このスマートフォン300には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。
図17は、スマートフォン300に用いられるアプリケーションプロセッサ310の一構成例を表すものである。アプリケーションプロセッサ310は、CPU(Central Processing Unit)311と、メモリ制御部312と、電源制御部313と、外部インタフェース314と、GPU(Graphics Processing Unit)315と、メディア処理部316と、ディスプレイ制御部317と、MIPI(Mobile Industry Processor Interface)インタフェース318とを有している。CPU311、メモリ制御部312、電源制御部313、外部インタフェース314、GPU315、メディア処理部316、ディスプレイ制御部317は、この例では、システムバス319に接続され、このシステムバス319を介して、互いにデータのやり取りをすることができるようになっている。
CPU311は、プログラムに従って、スマートフォン300で扱われる様々な情報を処理するものである。メモリ制御部312は、CPU311が情報処理を行う際に使用するメモリ501を制御するものである。電源制御部313は、スマートフォン300の電源を制御するものである。
外部インタフェース314は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部502およびイメージセンサ410と接続されている。無線通信部502は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、RF(Radio Frequency)フロントエンド部などを含んで構成される。イメージセンサ410は、画像を取得するものであり、例えばCMOSセンサを含んで構成される。
GPU315は、画像処理を行うものである。メディア処理部316は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部317は、MIPIインタフェース318を介して、ディスプレイ504を制御するものである。MIPIインタフェース318は、画像信号をディスプレイ504に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。MIPIインタフェース318は、例えば水晶振動子を含む発振回路330から供給される基準クロックに基づいて動作するようになっている。このMIPIインタフェース318とディスプレイ504との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
図18は、イメージセンサ410の一構成例を表すものである。イメージセンサ410は、センサ部411と、ISP(Image Signal Processor)412と、JPEG(Joint Photographic Experts Group)エンコーダ413と、CPU414と、RAM(Random Access Memory)415と、ROM(Read Only Memory)416と、電源制御部417と、I2C(Inter-Integrated Circuit)インタフェース418と、MIPIインタフェース419とを有している。これらの各ブロックは、この例では、システムバス420に接続され、このシステムバス420を介して、互いにデータのやり取りをすることができるようになっている。
センサ部411は、画像を取得するものであり、例えばCMOSセンサにより構成されるものである。ISP412は、センサ部411が取得した画像に対して所定の処理を行うものである。JPEGエンコーダ413は、ISP412が処理した画像をエンコードしてJPEG形式の画像を生成するものである。CPU414は、プログラムに従ってイメージセンサ410の各ブロックを制御するものである。RAM415は、CPU414が情報処理を行う際に使用するメモリである。ROM416は、CPU414において実行されるプログラムやキャリブレーションにより得られた設定値などを記憶するものである。電源制御部417は、イメージセンサ410の電源を制御するものである。I2Cインタフェース418は、アプリケーションプロセッサ310から制御信号を受け取るものである。また、図示していないが、イメージセンサ410は、アプリケーションプロセッサ310から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ410は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。MIPIインタフェース419は、画像信号をアプリケーションプロセッサ310に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。MIPIインタフェース419は、例えば水晶振動子を含む発振回路430から供給される基準クロックに基づいて動作するようになっている。このMIPIインタフェース419とアプリケーションプロセッサ310との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
(適用例2)
図19は、上記実施の形態等の通信システムが適用される車両制御システム600の一構成例を表すものである。車両制御システム600は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車などの動作を制御するものである。この車両制御システム600は、駆動系制御ユニット610と、ボディ系制御ユニット620と、バッテリ制御ユニット630と、車外情報検出ユニット640と、車内情報検出ユニット650と、統合制御ユニット660とを有している。これらのユニットは、通信ネットワーク690を介して互いに接続されている。通信ネットワーク690は、例えば、CAN(Controller Area Network)、LIN(Local Interconnect Network)、LAN(Local Area Network)、FlexRay(登録商標)などの任意の規格に準拠したネットワークを用いることができる。各ユニットは、例えば、マイクロコンピュータ、記憶部、制御対象の装置を駆動する駆動回路、通信I/Fなどを含んで構成される。
駆動系制御ユニット610は、車両の駆動系に関連する装置の動作を制御するものである。駆動系制御ユニット610には、車両状態検出部611が接続されている。車両状態検出部611は、車両の状態を検出するものであり、例えば、ジャイロセンサ、加速度センサ、アクセルペダルやブレーキペダルの操作量や操舵角などを検出するセンサなどを含んで構成されるものである。駆動系制御ユニット610は、車両状態検出部611により検出された情報に基づいて、車両の駆動系に関連する装置の動作を制御するようになっている。この駆動系制御ユニット610と車両状態検出部611との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
ボディ系制御ユニット620は、キーレスエントリシステム、パワーウィンドウ装置、各種ランプなど、車両に装備された各種装置の動作を制御するものである。
バッテリ制御ユニット630は、バッテリ631を制御するものである。バッテリ制御ユニット630には、バッテリ631が接続されている。バッテリ631は、駆動用モータへ電力を供給するものであり、例えば2次電池、冷却装置などを含んで構成されるものである。バッテリ制御ユニット630は、バッテリ631から、温度、出力電圧、バッテリ残量などの情報を取得し、これらの情報に基づいて、バッテリ631の冷却装置などを制御するようになっている。このバッテリ制御ユニット630とバッテリ631との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
車外情報検出ユニット640は、車両の外部の情報を検出するものである。車外情報検出ユニット640には、撮像部641および車外情報検出部642が接続されている。撮像部641は、車外の画像を撮像するものであり、例えば、ToF(Time Of Flight)カメラ、ステレオカメラ、単眼カメラ、赤外線カメラなどを含んで構成されるものである。車外情報検出部642は、車外の情報を検出するものであり、例えば、天候や気象を検出するセンサや、車両の周囲の他の車両、障害物、歩行者などを検出するセンサなどを含んで構成されるものである。車外情報検出ユニット640は、撮像部641により得られた画像や、車外情報検出部642により検出された情報に基づいて、例えば、天候や気象、路面状況などを認識し、車両の周囲の他の車両、障害物、歩行者、標識や路面上の文字などの物体検出を行い、あるいはそれらと車両との間の距離を検出するようになっている。この車外情報検出ユニット640と、撮像部641および車外情報検出部642との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
車内情報検出ユニット650は、車両の内部の情報を検出するものである。車内情報検出ユニット650には、運転者状態検出部651が接続されている。運転者状態検出部651は、運転者の状態を検出するものであり、例えば、カメラ、生体センサ、マイクなどを含んで構成されるものである。車内情報検出ユニット650は、運転者状態検出部651により検出された情報に基づいて、例えば、運転者の疲労度合、運転者の集中度合い、運転者が居眠りをしていないかどうかなどを監視するようになっている。この車内情報検出ユニット650と運転者状態検出部651との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
統合制御ユニット660は、車両制御システム600の動作を制御するものである。統合制御ユニット660には、操作部661、表示部662、およびインストルメントパネル663が接続されている。操作部661は、搭乗者が操作するものであり、例えば、タッチパネル、各種ボタンやスイッチなどを含んで構成されるものである。表示部662は、画像を表示するものであり、例えば液晶表示パネルなどを用いて構成されるものである。インストルメントパネル663は、車両の状態を表示するものであり、スピードメータなどのメータ類や各種警告ランプなどを含んで構成されるものである。この統合制御ユニット660と、操作部661、表示部662、およびインストルメントパネル663との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の各実施の形態等では、例えば、送信装置10,50が動作モードMA2で動作する場合において、24個のトランジスタ92のうちの10個、および24個のトランジスタ94のうちの10個をオン状態にすることにより中レベル電圧VMを生成したが、これに限定されるものではない。これに代えて、例えば、24個のトランジスタ92および24個のトランジスタ94をオフ状態にしてもよい。この場合には、受信部33において、抵抗素子35A〜35Bにより、高レベル電圧VHと低レベル電圧VLに基づいて中レベル電圧VMが生成される。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。
(1)複数の動作モードのうちの1つを選択する制御部と、
前記制御部により選択された動作モードに応じて負荷容量を設定する第1の容量設定部を有し、複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成された第1の送信部と
を備えた送信装置。
(2)前記複数の信号フォーマットは、第1の信号フォーマットおよび第2の信号フォーマットを含み、
前記第1の信号フォーマットは、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧の間で遷移するものであり、
前記第2の信号フォーマットは、第4の電圧および第5の電圧の間で遷移するものである
前記(1)に記載の送信装置。
(3)前記第1の容量設定部は、前記第1の信号が前記第2の信号フォーマットを有する場合における容量値を、前記第1の信号が前記第1の信号フォーマットを有する場合における容量値よりも大きい値に設定する
前記(2)に記載の送信装置。
(4)前記選択された動作モードに応じて負荷容量を設定する第2の容量設定部を有し、前記複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第2の信号を第2の出力端子に出力可能に構成された第2の送信部と、
前記選択された動作モードに応じて負荷容量を設定する第3の容量設定部を有し、前記複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第3の信号を第3の出力端子に出力可能に構成された第3の送信部と
をさらに備えた
前記(2)または(3)に記載の送信装置。
(5)前記複数の動作モードは、第1の動作モードおよび第2の動作モードを含み、
前記選択された動作モードが前記第1の動作モードである場合には、前記第1の信号、前記第2の信号、および前記第3の信号は、前記第1の信号フォーマットを有し、
前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子の電圧は、互いに異なる電圧である
前記(4)に記載の送信装置。
(6)前記選択された動作モードが前記第2の動作モードである場合には、前記第1の信号および前記第2の信号は、前記第2の信号フォーマットを有し、
前記第1の出力端子および前記第2の出力端子の電圧は、互いに異なる電圧である
前記(5)に記載の送信装置。
(7)前記第1の送信部は、互いに並列接続され、それぞれが、第1の電源から前記第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタとを含む、複数の第1の回路とを有する
前記(1)から(6)のいずれかに記載の送信装置。
(8)前記複数の第1の回路のそれぞれは、前記第1のトランジスタのゲートに接続された第2の抵抗素子をさらに含む
前記(7)に記載の送信装置。
(9)前記第1の送信部は、互いに並列接続され、それぞれが、第2の電源から前記第1の出力端子への経路上に設けられた第3の抵抗素子および第2のトランジスタとを含む、複数の第2の回路をさらに有する
前記(7)または(8)に記載の送信装置。
(10)第4の信号を前記第1の出力端子に出力する第4の送信部をさらに備え、
前記制御部は、さらに、前記第1の送信部が前記第1の信号を出力している期間以外の期間のうちの少なくとも一部の期間において、前記第4の送信部が前記第4の信号を出力するように制御する
前記(1)から(9)のいずれかに記載の送信装置。
(11)前記第1の容量設定部は、前記第1の出力端子から第3の電源への経路上に配置された容量素子およびスイッチを有する
前記(10)に記載の送信装置。
(12)前記第1の容量設定部は、前記第4の送信部が前記第4の信号を出力している期間のうちの少なくとも一部の期間において、前記スイッチをオン状態にする
前記(11)に記載の送信装置。
(13)複数の動作モードのうちの1つを選択する制御部と、
複数の信号フォーマットのうちの、前記制御部により選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成された第1の送信部と
を備え、
前記第1の送信部は、互いに並列接続され、それぞれが、第1の電源から前記第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタと、前記第1のトランジスタのゲートに接続された第2の抵抗素子とを含む、複数の第1の回路を有する
送信装置。
(14)送信装置と、
受信装置と
を備え、
前記送信装置は、
複数の動作モードのうちの1つを選択する制御部と、
前記制御部により選択された動作モードに応じて負荷容量を設定する第1の容量設定部を有し、複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成された第1の送信部と
を有する
通信システム。
本出願は、日本国特許庁において2016年2月8日に出願された日本特許出願番号2016−022012号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (14)

  1. 複数の動作モードのうちの1つを選択する制御部と、
    前記制御部により選択された動作モードに応じて負荷容量を設定する第1の容量設定部を有し、複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成された第1の送信部と
    を備えた送信装置。
  2. 前記複数の信号フォーマットは、第1の信号フォーマットおよび第2の信号フォーマットを含み、
    前記第1の信号フォーマットは、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧の間で遷移するものであり、
    前記第2の信号フォーマットは、第4の電圧および第5の電圧の間で遷移するものである
    請求項1に記載の送信装置。
  3. 前記第1の容量設定部は、前記第1の信号が前記第2の信号フォーマットを有する場合における容量値を、前記第1の信号が前記第1の信号フォーマットを有する場合における容量値よりも大きい値に設定する
    請求項2に記載の送信装置。
  4. 前記選択された動作モードに応じて負荷容量を設定する第2の容量設定部を有し、前記複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第2の信号を第2の出力端子に出力可能に構成された第2の送信部と、
    前記選択された動作モードに応じて負荷容量を設定する第3の容量設定部を有し、前記複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第3の信号を第3の出力端子に出力可能に構成された第3の送信部と
    をさらに備えた
    請求項2に記載の送信装置。
  5. 前記複数の動作モードは、第1の動作モードおよび第2の動作モードを含み、
    前記選択された動作モードが前記第1の動作モードである場合には、前記第1の信号、前記第2の信号、および前記第3の信号は、前記第1の信号フォーマットを有し、
    前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子の電圧は、互いに異なる電圧である
    請求項4に記載の送信装置。
  6. 前記選択された動作モードが前記第2の動作モードである場合には、前記第1の信号および前記第2の信号は、前記第2の信号フォーマットを有し、
    前記第1の出力端子および前記第2の出力端子の電圧は、互いに異なる電圧である
    請求項5に記載の送信装置。
  7. 前記第1の送信部は、互いに並列接続され、それぞれが、第1の電源から前記第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタとを含む、複数の第1の回路とを有する
    請求項1に記載の送信装置。
  8. 前記複数の第1の回路のそれぞれは、前記第1のトランジスタのゲートに接続された第2の抵抗素子をさらに含む
    請求項7に記載の送信装置。
  9. 前記第1の送信部は、互いに並列接続され、それぞれが、第2の電源から前記第1の出力端子への経路上に設けられた第3の抵抗素子および第2のトランジスタとを含む、複数の第2の回路をさらに有する
    請求項7に記載の送信装置。
  10. 第4の信号を前記第1の出力端子に出力する第4の送信部をさらに備え、
    前記制御部は、さらに、前記第1の送信部が前記第1の信号を出力している期間以外の期間のうちの少なくとも一部の期間において、前記第4の送信部が前記第4の信号を出力するように制御する
    請求項1に記載の送信装置。
  11. 前記第1の容量設定部は、前記第1の出力端子から第3の電源への経路上に配置された容量素子およびスイッチを有する
    請求項10に記載の送信装置。
  12. 前記第1の容量設定部は、前記第4の送信部が前記第4の信号を出力している期間のうちの少なくとも一部の期間において、前記スイッチをオン状態にする
    請求項11に記載の送信装置。
  13. 複数の動作モードのうちの1つを選択する制御部と、
    複数の信号フォーマットのうちの、前記制御部により選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成された第1の送信部と
    を備え、
    前記第1の送信部は、互いに並列接続され、それぞれが、第1の電源から前記第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタと、前記第1のトランジスタのゲートに接続された第2の抵抗素子とを含む、複数の第1の回路を有する
    送信装置。
  14. 送信装置と、
    受信装置と
    を備え、
    前記送信装置は、
    複数の動作モードのうちの1つを選択する制御部と、
    前記制御部により選択された動作モードに応じて負荷容量を設定する第1の容量設定部を有し、複数の信号フォーマットのうちの、前記選択された動作モードに応じた信号フォーマットを有する第1の信号を第1の出力端子に出力可能に構成された第1の送信部と
    を有する
    通信システム。
JP2017566557A 2016-02-08 2017-01-16 送信装置および通信システム Active JP6848885B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016022012 2016-02-08
JP2016022012 2016-02-08
PCT/JP2017/001238 WO2017138303A1 (ja) 2016-02-08 2017-01-16 送信装置および通信システム

Publications (2)

Publication Number Publication Date
JPWO2017138303A1 JPWO2017138303A1 (ja) 2018-11-29
JP6848885B2 true JP6848885B2 (ja) 2021-03-24

Family

ID=59563752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017566557A Active JP6848885B2 (ja) 2016-02-08 2017-01-16 送信装置および通信システム

Country Status (5)

Country Link
US (1) US10616007B2 (ja)
JP (1) JP6848885B2 (ja)
CN (1) CN108605019B (ja)
DE (1) DE112017000698B4 (ja)
WO (1) WO2017138303A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020128430A1 (de) * 2019-11-28 2021-06-02 Infineon Technologies Ag Feldbussystem mit umschaltbarer slew-rate
US11170471B2 (en) * 2020-01-20 2021-11-09 Nvidia Corporation Resolution upscaling for event detection

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360861B2 (ja) 1993-03-02 2003-01-07 株式会社ソニー木原研究所 シリアルディジタルデータの伝送方法及び伝送装置
US6438360B1 (en) * 1999-07-22 2002-08-20 Motorola, Inc. Amplifier system with load control to produce an amplitude envelope
US6349216B1 (en) * 1999-07-22 2002-02-19 Motorola, Inc. Load envelope following amplifier system
JP3996540B2 (ja) * 2003-04-04 2007-10-24 エルピーダメモリ株式会社 信号伝送システム
US20080123792A1 (en) * 2006-11-27 2008-05-29 Edoardo Prete Apparatus and method for transmitting signals over a signal line
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
CN101436821B (zh) * 2008-12-25 2012-07-04 西安电子科技大学 Pwm/pdm双模调制选择电路及双模调制方法
DE102009045530A1 (de) 2009-10-09 2011-04-14 Endress + Hauser Flowtec Ag Schirmtreiber
JP5644570B2 (ja) * 2011-02-16 2014-12-24 ミツミ電機株式会社 通信方法、通信システム及びそのデバイス
JP5756424B2 (ja) * 2012-03-14 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
CN104272589B (zh) * 2012-04-30 2017-10-24 梅鲁斯音频有限公司 具有可调环路滤波器特性的d类音频放大器
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
JP5747213B1 (ja) 2014-07-16 2015-07-08 株式会社オリンピア 遊技機
US9543900B1 (en) * 2015-06-19 2017-01-10 Qualcomm Incorporated Switchable supply and tunable load impedance power amplifier
US9762237B1 (en) * 2016-06-24 2017-09-12 Qualcomm Incorporated Constant impedance transmitter with variable output voltage limits

Also Published As

Publication number Publication date
DE112017000698B4 (de) 2024-03-21
JPWO2017138303A1 (ja) 2018-11-29
WO2017138303A1 (ja) 2017-08-17
DE112017000698T5 (de) 2018-10-25
US10616007B2 (en) 2020-04-07
US20190028306A1 (en) 2019-01-24
CN108605019B (zh) 2021-06-08
CN108605019A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
JP7364002B2 (ja) 送信装置および通信システム
JP7259904B2 (ja) 送信装置、送信方法、および通信システム
JP6848961B2 (ja) 送信装置、送信方法、および通信システム
JP6848885B2 (ja) 送信装置および通信システム
US10554234B2 (en) Transmission device, transmission method, and communication system
KR102528611B1 (ko) 송신 장치, 송신 방법 및 통신 시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210215

R151 Written notification of patent or utility model registration

Ref document number: 6848885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151