CN101714871A - 基于电容耦合模式的差分电流型片上时钟树 - Google Patents
基于电容耦合模式的差分电流型片上时钟树 Download PDFInfo
- Publication number
- CN101714871A CN101714871A CN200910227077A CN200910227077A CN101714871A CN 101714871 A CN101714871 A CN 101714871A CN 200910227077 A CN200910227077 A CN 200910227077A CN 200910227077 A CN200910227077 A CN 200910227077A CN 101714871 A CN101714871 A CN 101714871A
- Authority
- CN
- China
- Prior art keywords
- clock
- difference
- signal
- current
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
时钟树作为基础的电路结构被广泛应用于各种同步电路尤其是集成电路中。传统的时钟树大多采用大电压摆幅的电压信号作为时钟的物理信号载体,随着集成电路工作频率的不断攀升,这种时钟树技术存在频率提升困难、功耗较高的问题,已经成为了高速集成电路中的重要瓶颈。本发明公开了一种利用差分电流方式传播高速时钟信号,并构成片上时钟树的技术,利用电流模式信号传播速度快、电压摆幅低的特点,通过专门的差分电流驱动器与接收器,实现片上高速时钟的有效传播,显著的降低时钟传播路径上产生的功耗。本发明中的时钟树结构由差分电流驱动器、差分电流接收器、差分转单端电路和片上差分传输线构成。
Description
技术领域
本发明属于集成电路设计领域,用于高速超大规模集成电路的时钟树设计。具体涉及一种利用电容耦合方式传递差分电流信号,进而实现高速时钟信号传播的时钟树结构。
背景技术
在大规模同步集成电路中,时钟作为所有电路工作的统一时标而显得异常重要。为了保证在电路的每个角落都能获得同步的时钟信号,在传统的芯片设计中,通常专门将时钟的分布与传播组成树形结构,通过路径上缓冲器的插入来保证时钟树的每个叶节点到根节点具有接近的传播延迟,使得任何一块逻辑电路的时钟输入得以同步。
图2表示的是一种传统的电压型时钟树结构,由于时钟传播路径的不同,从时钟树的根节点到叶节点之间可能插入不同数目的缓冲器,用以保证叶节点时钟的同步特性。
图3表示的是传统的电压型缓冲器结构,其中A为符号表示,B为电路结构,C表示了单级电压型缓冲器的负载情况。由于时钟信号以单端大电压摆幅信号的形式在这条驱动链上传播,因此对于一个给定的频率为f的时钟信号而言,如果其信号摆幅为V,负载为Cload,则单级电压型缓冲器的动态功耗开销如表达式[1]所示:
P=Clood×f×V2 [1]
而如果一条时钟传播路径上需要插入n个电压型缓冲器,则该时钟传播路径上的动态功耗开销如表达式[2]所示:
∑P=n×Cload×f×V2+Cleaf-load×f×V2 [2]
其中Cleaf-load为次级叶节点驱动终端叶节点的容性负载。整个时钟树的功耗开销则与时钟树的拓扑结构有关。而且,一般情况下高速的时钟源均是以差分的方式工作的,因此在这种时钟树结构下,就必须在时钟源的输出端使用专门的差分转单端电路来产生大摆幅的单端时钟信号。
从表达式[2]中不难看出,∑P表达式中的几个构成因素都对时钟树的工作频率和功耗起到很大的影响。随着集成电路制造工艺水平的不断进步,减小特征尺寸能够在一定程度上减小单个缓冲器的负载电容,使得时钟树的最高工作频率有所增加,但是工作电压的降低却不能与特征尺寸的缩减同步,加之应用对芯片工作频率需求的不断提升,以及芯片尺寸的不断加大,这些因素都使得时钟树的功耗急剧增加,已经成为芯片功耗的主要组成部分。有统计显示,在大多数超大规模集成电路中,时钟树的功耗开销已经占到了全芯片功耗的三分之一以上。由此可见,降低时钟树的功耗开销对于优化全芯片的功耗性能和提升工作频率有着重要的作用。
发明内容
为了降低时钟树的功耗开销,需要在时钟信号的传播方式和时钟树的结构组成上进行革新,利用新的技术手段来实现新型的低功耗时钟树。
在前文给出的时钟树的动态功耗∑P的表达式[2]中,功耗与信号摆幅V的平方成正比,因此降低信号摆幅是最直接的设计考虑。基于这个思想,本发明利用下面几项技术提出一种新型时钟树的结构:
1.直接使用时钟源产生的差分电压时钟信号作为时钟树的输入,省去了在时钟树输入端的差分转单端的环节;
2.将时钟源产生的时钟差分电压信号转换为差分电流信号,利用差分电流代替单端电压作为时钟信号的载体,显著的降低传输线上信号的电压摆幅,从而降低驱动器的动态功耗;
3.采用微小的差分电流信号传播时钟,传输线上信号的差模电压摆幅很低,可以实现传输过程中较低的动态功耗开销;
4.差分电流接收端使用电容耦合,使得整个流经片上传输线的电流回路上不存在直流电流,可以实现信号传输过程中较低的静态功耗开销;
5.接收端将差分电流信号转换为差分电压信号,使用专门的差分转单端电路实现大电压摆幅单端时钟信号的恢复,从而能够有效兼容电压型逻辑电路;
6.差分电流信号的抗干扰能力强,并且信号的驱动能力仅与驱动电流的大小相关,从时钟树的根节点到叶节点不再需要信号复制,不需要在路径中插入缓冲器,可以实现“根节点-叶节点”的直接通路,实现更为简单的时钟树结构;
7.作为一种片上的互连结构,其传输尺度仅于数十个毫米以内,差分电流信号传输所需要的驱动能力很小,传输路径上的功耗开销进一步降低,同时有利于实现高频时钟的传播。
电流型信号取代电压型信号是本发明的一个重要革新之处,虽然传输线上传播的信号的根本物理量都是电流,但电流型信号与电压型信号的本质区别在于传输线上电流信号的驱动源,电流型信号传播的驱动力来自于电流源,而电压型信号的驱动力来自于电压源。由于理想电流源具有无限大的输出阻抗,可以有效的隔离电源和地噪声对信号传输质量的影响,因此可以实现高质量的低摆幅信号输出。
与传统概念不同,本发明公开的基于电容耦合模式的差分电流型时钟树突破了电压型缓冲器对时钟信号频率的制约,减少了大摆幅信号的使用,能够有效的降低功耗开销,提高时钟树的工作频率。其优势主要体现为:
1.电流型信号的频率响应快于电压型信号,时钟信号以差分电流为载体,可传播的时钟信号的频率可以大幅度高,同时消除了时钟传播路径上的缓冲器,降低了功耗开销,可以作为超高频时钟树的基础;
2.使用差分电流信号,有效的解决了使用电压信号时信噪比较低的问题;
3.使用差分电流接收器输入端晶体管的栅电容作为耦合器件,而不使用专门的电容作为耦合器件,有效的降低了电路复杂度;
4.使用差分电流信号作为时钟信号的物理存在形式,由于信号的电压摆幅仅是差分电流接收器的输入端电容(耦合电容)上的电压摆幅,其差模电压幅值很小,因此有利于大幅度的降低时钟树的动态功耗;
5.使用电容耦合的方式,使得差分电流回路上不存在直流通路,因此可以避免形成直流回路,有效的降低时钟树的静态功耗;
6.差分电流信号经差分电流接收器接收以后,由差分转单端电路转成大信号摆幅的单端时钟信号,因此对于时钟树外挂的逻辑电路没有任何影响,可以完全兼容现有的设计。
附图说明
图1本发明公开的基于电容耦合模式的差分电流型片上时钟树的框架结构;
图2已有的单端电压型时钟树结构;
图3已有的时钟树中电压型缓冲器的基本结构及其负载等效;
图4本发明公开的基于电容耦合模式的差分电流型片上时钟树的电路原理结构;
图5本发明公开的基于电容耦合模式的差分电流型时钟树中的一条时钟传播路径的电路原理结构。
具体实施方式
以下结合附图,详细说明本发明公开的基于电容耦合模式的差分电流型片上时钟树的结构和工作过程。详细说明从两个方面展开,首先说明基于电容耦合模式的差分电流型时钟传播路径的工作原理,然后在这个基础之上说明基于电容耦合模式的差分电流型时钟树的结构和工作过程。
图5是本发明公开的基于电容耦合模式的差分电流型时钟树中的一条时钟传播路径的电路原理结构。时钟的传播电路由差分电流驱动器、差分电流接收器、片上差分传输线和差分转单端电路组成。差分电流驱动器的输入端连接到时钟源,接收差分时钟信号作为输入,差分时钟信号可以是来自任何类型的时钟源的低摆幅差分电压信号,差分电流驱动器的输出连接到片上差分传输线的源端,片上差分传输线的终端输出的差分电流信号直接耦合到差分电流接收器的输入端,差分电流接收器的输出连接到差分转单端电路,恢复出大电压摆幅的单端时钟信号。这种电容耦合式的差分电流信号传播方式与片间互连的差分电流型接口(Current Mode Logic,CML)相似,但后者仅用于片间互连,且主要用于高速数据接口。需要指出的是,图5中给出的差分电流驱动器和接收器的电路结构仅为一种最基本的电路原理结构,任何具有类似功能的变形结构均可以适用在本发明公开的时钟传播路径的电路中。
如图5所示,当差分电流驱动器接收到差分时钟输入之后,将时钟的差分电压信号转换成差分电流信号,电流信号通过片上差分传输线进行传播,由于差分电流信号的电压摆幅很小,并且差分的方式使得传输线对内紧密耦合,因此该通道上可以承载高频的电流信号。差分电流接收器接收来自传输线的差分电流,并恢复出具有一定差模电压摆幅的差分电压信号,该差分电压信号经过差分转单端电路转换,形成一个大电压摆幅的单端时钟输出。
将差分电流的方式用于片内传播时钟信号的优势非常明显,由于电流信号的电压摆幅非常小,因此明显地具有较低的动态功耗,可以实现很高的传输频率;由于采用差分电流传输和电容耦合,传输路径上不存在直流通路,可以进一步降低静态功耗开销;由于电流信号在全路径上具有相同的驱动能力,因此从差分电流驱动器到差分电流接收器之间不需要使用缓冲器来弥补信号损耗;由于传输的是时钟信号,该信号具有始终固定的频谱组成,易于驱动器和接收器针对该频谱进行设计优化,不需要考虑信号传输中频谱变化的情况,因此也不需要为电流驱动器和每个电流接收器设计专门的加重和均衡电路,降低了电路开销。
图4是本发明公开的基于电容耦合模式的差分电流型片上时钟树的电路原理结构。整个时钟树的功耗开销以基本的时钟传播路径的功耗开销为基础,根据前文的分析可以得知,使用差分电流型的时钟传播方式,传播路径上的功耗开销小,这就形成了构建低功耗时钟树的先决条件。由动态功耗开销∑P的表达式[2]可以推论,在本发明给出的时钟传播路径中,级数n=1,信号摆幅V很小(为百毫伏量级),因此一条路径上的动态功耗开销大大降低,从而使得整个时钟树的功耗开销大幅度降低。
在图4所示的本发明公开的时钟树中,多条差分电流型时钟传播路径并联起来形成一个完整的树形结构,由于电流具有累加性,在保证各个时钟传播路径对称等效的前提下,差分电流驱动器端可以实现电流累加,从而实现驱动器--接收器的“一对多”的星形拓扑连接。
如图4所示,差分电流驱动器接收到差分时钟输入以后,将时钟的差分电压信号转换为差分电流信号,并通过片上差分传输线传播到各个差分电流接收器,由于各条传播路径具有对称等效的负载,因此在差分电流驱动器的输出节点上,电流以均等的方式向各个路径上传播,在差分电流接收器一端,信号的接受过程则与图5中单一路径上的信号接收端的工作过程完全一致。
本发明公开的时钟树的拓扑结构非常简单,可以实现“根节点-叶节点”两级的时钟树结构。与单一传输路径上的特点相同,由于时钟从根节点到叶节点的传播路径上不需要额外的电流缓冲器,因此两级的时钟树结构是可行的。
在时钟树的设计中,时钟偏斜是最为重要的一个问题。由于本发明公开的时钟树结构具有“根节点-叶节点”两级树形结构的特征,因此等长布线技术是最容易实现的解决时钟偏斜问题的技术手段。采用等长布线,由于接收端的差分电流接收器的输入阻抗是一致的,加之差分传输线是组内紧密耦合的,因此传输延迟与线长关系密切,因此采用等长布线技术,就可以实现零偏斜的时钟传播。
同样的,基于前文的功耗分析表达式[2]可以推算本发明公开的基于电容耦合模式的差分电流型片上时钟树的动态功耗情况,如表达式[3]所示。在式[3]中,Cline-load是从传输线输入端看到的负载,Cend-load是差分电流接收器的驱动端负载,Cleaf-load是最终驱动的逻辑电路的输入电容,ΔV1和ΔV2分别是差分传输线上的差模电压摆幅和电流接收器输出的差模电压摆幅,V为单端时钟信号的电压摆幅。
由于差分电流方式的信号的电压摆幅很低(通常在百毫伏量级),而Cline-load和Cend-load都是差分对之间的耦合电容,且∑Pdynamic的前两项没有线性系数,因此相对于单端的时钟信号功耗∑Pdynamic的值会降低很多,相应的工作频率会有大幅度的提高。
从动态功耗的角度来分析,本发明公开的差分电流型时钟树具有很低的∑Pdynamic值,而相应的,在静态功耗方面该时钟树的功耗开销主要来自于差分电流驱动器和接收器的静态电流,以及差分转单端电路的静态电流。一般的说,为了实现高速时钟信号翻转,图5中差分电流驱动器和接收器的对管M0和M1,以及M1-0和M1-1均不会进入截止状态,因此驱动器工作电流IS0和接收器工作电流IS1中的一部分将不会成为时钟信号通路上的电流,从而会产生一部分静态功耗。与图2所示的单端电压型时钟树相比,由于在高频电流电路中,电容的动态充放电是电路功耗的主要来源,在电流驱动器和接收器的设计上通过降低差分对共模电压范围,能够有效的降低静态电流,从而降低静态功耗。
综上所述,本发明公开了一种利用电流模式电路传播高频时钟的方法,并基于这种技术构建了一种高速的、结构简单的时钟树结构,具有较低的动态功耗开销。
Claims (2)
1.一种高速时钟传播方法,包括:
使用差分电流信号为载体,利用差分电流传播时钟信号,改变了常规时钟树结构中使用电压信号传播时钟的方法,能够实现更高的工作频率,并能降低信号摆幅和动态功耗;其特征在于,由差分电流驱动器、片上差分传输线、差分电流接收器和差分转单端电路组成一条时钟传播路径,差分电流驱动器的输入连接差分时钟源,接收时钟源提供的差分时钟信号,差分电流驱动器的输出连接到片上差分传输线的源端,片上差分传输线的另一端连接到差分电流接收器,差分电流接收器的输出连接差分转单端电路,最终由差分转单端电路产生大信号摆幅的单端时钟信号,形成时钟输出;
2.一种电容耦合模式的电流型时钟树构成方法,包括:
时钟树中一个基于电流驱动器的时钟驱动端和多个基于电流接收器的时钟接收端构成星形拓扑形式,实现一对多的时钟信号传输;其特征在于:在权利要求1的基础上,以电容耦合差分电流的方式,构成一对多的树形结构,实现电流型时钟树;差分电流驱动器的差动输出作为星形结构的中心点,多组片上差分传输线的源端并联后连接差分电流驱动器的差动输出端,各组片上差分传输线的终端连接各个差分电流接收器,各差分电流接收器分别将差分电流信号拾取,并经过差分转单端电路转换成大电压摆幅单端时钟,形成时钟树的输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910227077A CN101714871A (zh) | 2009-12-02 | 2009-12-02 | 基于电容耦合模式的差分电流型片上时钟树 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910227077A CN101714871A (zh) | 2009-12-02 | 2009-12-02 | 基于电容耦合模式的差分电流型片上时钟树 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101714871A true CN101714871A (zh) | 2010-05-26 |
Family
ID=42418181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910227077A Pending CN101714871A (zh) | 2009-12-02 | 2009-12-02 | 基于电容耦合模式的差分电流型片上时钟树 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101714871A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104052488A (zh) * | 2013-03-15 | 2014-09-17 | 美国亚德诺半导体公司 | 数据转换器的有效时钟树 |
CN106411136A (zh) * | 2016-08-25 | 2017-02-15 | 浙江大学 | 一种隔离型功率变换器基于高压电容耦合的控制芯片 |
CN108702342A (zh) * | 2016-03-01 | 2018-10-23 | 索尼公司 | 发送装置、发送方法和通信系统 |
CN109800495A (zh) * | 2019-01-14 | 2019-05-24 | 深圳忆联信息系统有限公司 | 基于ddr phy物理实现的时钟树优化方法和装置 |
-
2009
- 2009-12-02 CN CN200910227077A patent/CN101714871A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104052488A (zh) * | 2013-03-15 | 2014-09-17 | 美国亚德诺半导体公司 | 数据转换器的有效时钟树 |
CN108702342A (zh) * | 2016-03-01 | 2018-10-23 | 索尼公司 | 发送装置、发送方法和通信系统 |
CN108702342B (zh) * | 2016-03-01 | 2022-03-04 | 索尼公司 | 发送装置、发送方法和通信系统 |
CN106411136A (zh) * | 2016-08-25 | 2017-02-15 | 浙江大学 | 一种隔离型功率变换器基于高压电容耦合的控制芯片 |
CN109800495A (zh) * | 2019-01-14 | 2019-05-24 | 深圳忆联信息系统有限公司 | 基于ddr phy物理实现的时钟树优化方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101888245A (zh) | GaAs HBT超高速2分频器 | |
JP2010028751A (ja) | コンプリメンタリー光配線装置 | |
CN101714871A (zh) | 基于电容耦合模式的差分电流型片上时钟树 | |
CN104617924A (zh) | 高速低功耗多阈值异步置位复位保持型d型触发器 | |
CN101304251B (zh) | 用于片上长线互连的差分接口电路 | |
CN109302147A (zh) | 一种判决反馈均衡器、判决反馈系统及其判决反馈方法 | |
CN112994798B (zh) | 一种用于高速光互连的pam4发射机驱动电路 | |
CN112910565B (zh) | 一种应用于高速光互连的pam4信号的接收解调电路 | |
CN102339637B (zh) | 条件预充的基于灵敏放大器的触发器 | |
CN104796092A (zh) | 均衡电路 | |
CN104184456B (zh) | 用于io接口的低频多相位差分时钟树型高速低功耗串行器 | |
US7804431B1 (en) | Method and apparatus for generating differential signal | |
CN107565934A (zh) | 环形压控振荡器及锁相环 | |
CN104617922A (zh) | 高速低功耗多阈值异步置位复位d型触发器 | |
CN101888227A (zh) | 一种温度不敏感时钟缓冲器及h型时钟树电路 | |
Zhang et al. | A 32-Gb/s on-chip bus with driver pre-emphasis signaling | |
CN101534117B (zh) | 一种信号转换电路 | |
CN202652186U (zh) | 带有高效能预加重均衡的电压型数据发送器 | |
CN101453200B (zh) | 共振隧穿二极管d触发器 | |
CN101515800A (zh) | 一种cmos到cml的低抖动转换电路 | |
CN102769458A (zh) | 一种低功耗驱动电路 | |
Liu et al. | A novel low-swing transceiver for interconnection between NoC routers | |
CN106209068B (zh) | 一种基于NoC互连的差分电荷重分布容性发送器 | |
CN204948030U (zh) | 低功耗超宽带低噪声放大器 | |
CN103516635A (zh) | 预驱动器及其差动信号传输器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20100526 |