JP6838566B2 - 送信装置、送信方法、および通信システム - Google Patents
送信装置、送信方法、および通信システム Download PDFInfo
- Publication number
- JP6838566B2 JP6838566B2 JP2017562478A JP2017562478A JP6838566B2 JP 6838566 B2 JP6838566 B2 JP 6838566B2 JP 2017562478 A JP2017562478 A JP 2017562478A JP 2017562478 A JP2017562478 A JP 2017562478A JP 6838566 B2 JP6838566 B2 JP 6838566B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driver unit
- output terminal
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 110
- 230000005540 biological transmission Effects 0.000 title claims description 80
- 238000000034 method Methods 0.000 title claims description 15
- 230000007704 transition Effects 0.000 claims description 254
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 11
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 66
- 241001591005 Siga Species 0.000 description 66
- 101150117326 sigA gene Proteins 0.000 description 66
- 238000001514 detection method Methods 0.000 description 58
- 101100421503 Arabidopsis thaliana SIGA gene Proteins 0.000 description 51
- 238000010586 diagram Methods 0.000 description 36
- 239000008186 active pharmaceutical agent Substances 0.000 description 19
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 18
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 18
- 238000012545 processing Methods 0.000 description 18
- 101100243945 Fusarium vanettenii PDAT9 gene Proteins 0.000 description 13
- 208000012204 PDA1 Diseases 0.000 description 13
- 101150102492 pda1 gene Proteins 0.000 description 13
- 102100039497 Choline transporter-like protein 3 Human genes 0.000 description 9
- 101000889279 Homo sapiens Choline transporter-like protein 3 Proteins 0.000 description 9
- 108091008193 PUBs Proteins 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 101100351264 Candida albicans (strain SC5314 / ATCC MYA-2876) PDC11 gene Proteins 0.000 description 4
- 101150050255 PDC1 gene Proteins 0.000 description 4
- 108700011071 PUB1 Proteins 0.000 description 4
- 101150022658 PUB24 gene Proteins 0.000 description 4
- 101100138712 Schizosaccharomyces pombe (strain 972 / ATCC 24843) puc1 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101150008465 pdb1 gene Proteins 0.000 description 4
- 101150065670 pub1 gene Proteins 0.000 description 4
- 101000825182 Homo sapiens Transcription factor Spi-B Proteins 0.000 description 3
- 102100022281 Transcription factor Spi-B Human genes 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101001072191 Homo sapiens Protein disulfide-isomerase A2 Proteins 0.000 description 1
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 208000030825 patent ductus arteriosus 2 Diseases 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/40—Support for services or applications
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
Description
本開示は、信号を送信する送信装置、そのような送信装置において用いられる送信方法、および、そのような送信装置を備えた通信システムに関する。
近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Gbpsでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。
より伝送容量を高める方法について、様々な技術が開示されている。例えば、特許文献1,2には、3本の伝送路を用いて3つの差動信号を伝送する通信システムが開示されている。
ところで、電子機器では、一般に消費電力の低減が望まれており、通信システムにおいても、消費電力の低減が期待されている。
消費電力を低減することができる送信装置、送信方法、および通信システムを提供することが望ましい。
本開示の一実施の形態における送信装置は、第1のドライバ部と、設定部とを備えている。第1のドライバ部は、第1の出力端子における電圧を、第1の電圧、第2の電圧、および第1の電圧と第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定するものである。設定部は、第1のドライバ部が第1の出力端子における電圧を第3の電圧に設定するときの、第1のドライバ部の出力インピーダンスを動的に設定するものである。ここで、「第1の出力端子における電圧」とは、第1の出力端子に、この送信装置の通信相手を接続した場合での、第1の出力端子における電圧である。
本開示の一実施の形態における送信方法は、第1のドライバ部に、第1の出力端子における電圧を、第1の電圧、第2の電圧、および第1の電圧と第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定させ、第1のドライバ部が第1の出力端子における電圧を第3の電圧に設定するときの、第1のドライバ部の出力インピーダンスを動的に設定するものである。
本開示の一実施の形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、第1のドライバ部と、設定部とを有している。第1のドライバ部は、第1の出力端子における電圧を、第1の電圧、第2の電圧、および第1の電圧と第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定するものである。設定部は、第1のドライバ部が第1の出力端子における電圧を第3の電圧に設定するときの、第1のドライバ部の出力インピーダンスを動的に設定するものである。
本開示の一実施の形態における送信装置、送信方法、および通信システムでは、第1のドライバにより、第1の出力端子における電圧が、第1の電圧、第2の電圧、および第3の電圧のうちのいずれかに選択的に設定される。その際、第1のドライバ部が第1の出力端子における電圧を第3の電圧に設定するときの、第1のドライバ部の出力インピーダンスは、動的に設定される。
本開示の一実施の形態における送信装置、送信方法、および通信システムによれば、第1のドライバ部が第1の出力端子における電圧を第3の電圧に設定するときの、第1のドライバ部の出力インピーダンスを動的に設定したので、消費電力を低減することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
4.適用例
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
4.適用例
<1.第1の実施の形態>
[構成例]
図1は、第1の実施の形態に係る通信システムの一構成例を表すものである。通信システム1は、3つの電圧レベルを有する信号を用いて通信を行うものである。
[構成例]
図1は、第1の実施の形態に係る通信システムの一構成例を表すものである。通信システム1は、3つの電圧レベルを有する信号を用いて通信を行うものである。
通信システム1は、送信装置10と、伝送路100と、受信装置30とを備えている。送信装置10は、3つの出力端子ToutA,ToutB,ToutCを有し、伝送路100は、線路110A,110B,110Cを有し、受信装置30は、3つの入力端子TinA,TinB,TinCを有している。そして、送信装置10の出力端子ToutAおよび受信装置30の入力端子TinAは、線路110Aを介して互いに接続され、送信装置10の出力端子ToutBおよび受信装置30の入力端子TinBは、線路110Bを介して互いに接続され、送信装置10の出力端子ToutCおよび受信装置30の入力端子TinCは、線路110Cを介して互いに接続されている。線路110A〜110Cの特性インピーダンスは、この例では約50[Ω]である。
送信装置10は、出力端子ToutAから信号SIGAを出力し、出力端子ToutBから信号SIGBを出力し、出力端子ToutCから信号SIGCを出力する。そして、受信装置30は、入力端子TinAを介して信号SIGAを受信し、入力端子TinBを介して信号SIGBを受信し、入力端子TinCを介して信号SIGCを受信する。後述するように、通信システム1では、受信装置30における終端抵抗を省くことにより、消費電力を低減することができるようになっている。信号SIGA,SIGB,SIGCは、それぞれ3つの電圧レベル(高レベル電圧VH、中レベル電圧VM、および低レベル電圧VL)の間で遷移するものである。
図2は、信号SIGA,SIGB,SIGCの電圧状態を表すものである。送信装置10は、3つの信号SIGA,SIGB,SIGCを用いて、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”を送信する。例えば、シンボル“+x”を送信する場合には、送信装置10は、信号SIGAを高レベル電圧VHにし、信号SIGBを低レベル電圧VLにし、信号SIGCを中レベル電圧VMにする。シンボル“−x”を送信する場合には、送信装置10は、信号SIGAを低レベル電圧VLにし、信号SIGBを高レベル電圧VHにし、信号SIGCを中レベル電圧VMにする。シンボル“+y”を送信する場合には、送信装置10は、信号SIGAを中レベル電圧VMにし、信号SIGBを高レベル電圧VHにし、信号SIGCを低レベル電圧VLにする。シンボル“−y”を送信する場合には、送信装置10は、信号SIGAを中レベル電圧VMにし、信号SIGBを低レベル電圧VLにし、信号SIGCを高レベル電圧VHにする。シンボル“+z”を送信する場合には、送信装置10は、信号SIGAを低レベル電圧VLにし、信号SIGBを中レベル電圧VMにし、信号SIGCを高レベル電圧VHにする。シンボル“−z”を送信する場合には、送信装置10は、信号SIGAを高レベル電圧VHにし、信号SIGBを中レベル電圧VMにし、信号SIGCを低レベル電圧VLにするようになっている。
伝送路100は、このような信号SIGA,SIGB,SIGCを用いて、シンボルのシーケンスを伝える。すなわち、3つの線路110A,110B,110Cは、シンボルのシーケンスを伝える1つのレーンとして機能するようになっている。
(送信装置10)
送信装置10は、図1に示したように、クロック生成部11と、処理部12と、送信部20とを有している。
送信装置10は、図1に示したように、クロック生成部11と、処理部12と、送信部20とを有している。
クロック生成部11は、クロック信号TxCKを生成するものである。クロック信号TxCKの周波数は、例えば1[GHz]である。なお、これに限定されるものではなく、例えば、送信装置10における回路を、いわゆるハーフレートアーキテクチャを用いて構成した場合には、クロック信号TxCKの周波数を0.5[GHz]にすることができる。クロック生成部11は、例えばPLL(Phase Locked Loop)を用いて構成され、例えば送信装置10の外部から供給されるリファレンスクロック(図示せず)に基づいてクロック信号TxCKを生成する。そして、クロック生成部11は、このクロック信号TxCKを、処理部12および送信部20に供給するようになっている。
処理部12は、所定の処理を行うことにより、遷移信号TxF0〜TxF6,TxR0〜TxR6,TxP0〜TxP6を生成するものである。ここで、1組の遷移信号TxF0,TxR0,TxP0は、送信装置10が送信するシンボルのシーケンスにおけるシンボルの遷移を示すものである。同様に、1組の遷移信号TxF1,TxR1,TxP1はシンボルの遷移を示し、1組の遷移信号TxF2,TxR2,TxP2はシンボルの遷移を示し、1組の遷移信号TxF3,TxR3,TxP3はシンボルの遷移を示し、1組の遷移信号TxF4,TxR4,TxP4はシンボルの遷移を示し、1組の遷移信号TxF5,TxR5,TxP5はシンボルの遷移を示し、1組の遷移信号TxF6,TxR6,TxP6はシンボルの遷移を示すものである。すなわち、処理部12は、7組の遷移信号を生成するものである。以下、7組の遷移信号のうちの任意の一組を表すものとして遷移信号TxF,TxR,TxPを適宜用いる。
図3は、遷移信号TxF,TxR,TxPとシンボルの遷移との関係を表すものである。各遷移に付した3桁の数値は、遷移信号TxF,TxR,TxPの値をこの順で示したものである。
遷移信号TxF(Flip)は、“+x”と“−x”との間でシンボルを遷移させ、“+y”と“−y”との間でシンボルを遷移させ、“+z”と“−z”との間でシンボルを遷移させるものである。具体的には、遷移信号TxFが“1”である場合には、シンボルの極性を変更するように(例えば“+x”から“−x”へ)遷移し、遷移信号TxFが“0”である場合には、このような遷移を行わないようになっている。
遷移信号TxR(Rotation),TxP(Polarity)は、遷移信号TxFが“0”である場合において、“+x”と“−x”以外との間、“+y”と“−y”以外との間、“+z”と“−z”以外との間でシンボルを遷移させるものである。具体的には、遷移信号TxR,TxPが“1”,“0”である場合には、シンボルの極性を保ったまま、図3において右回りに(例えば“+x”から“+y”へ)遷移し、遷移信号TxR,TxPが“1”,“1”である場合には、シンボルの極性を変更するとともに、図3において右回りに(例えば“+x”から“−y”へ)遷移する。また、遷移信号TxR,TxPが“0”,“0”である場合には、シンボルの極性を保ったまま、図3において左回りに(例えば“+x”から“+z”へ)遷移し、遷移信号TxR,TxPが“0”,“1”である場合には、シンボルの極性を変更するとともに、図3において左回りに(例えば“+x”から“−z”へ)遷移する。
処理部12は、このような遷移信号TxF,TxR,TxPを7組生成する。そして、処理部12は、この7組の遷移信号TxF,TxR,TxP(遷移信号TxF0〜TxF6,TxR0〜TxR6,TxP0〜TxP6)を送信部20に供給するようになっている。
送信部20は、遷移信号TxF0〜TxF6,TxR0〜TxR6,TxP0〜TxP6に基づいて、信号SIGA,SIGB,SIGCを生成するものである。
図4は、送信部20の一構成例を表すものである。送信部20は、シリアライザ21F,21R,21Pと、送信シンボル生成部22と、遷移検出部25と、出力部26とを有している。
シリアライザ21Fは、遷移信号TxF0〜TxF6およびクロック信号TxCKに基づいて、遷移信号TxF0〜TxF6をこの順にシリアライズして、遷移信号TxF9を生成するものである。シリアライザ21Rは、遷移信号TxR0〜TxR6およびクロック信号TxCKに基づいて、遷移信号TxR0〜TxR6をこの順にシリアライズして、遷移信号TxR9を生成するものである。シリアライザ21Pは、遷移信号TxP0〜TxP6およびクロック信号TxCKに基づいて、遷移信号TxP0〜TxP6をこの順にシリアライズして、遷移信号TxP9を生成するものである。
送信シンボル生成部22は、遷移信号TxF9,TxR9,TxP9およびクロック信号TxCKに基づいて、シンボル信号Tx1,Tx2,Tx3を生成するものである。送信シンボル生成部22は、信号生成部23と、フリップフロップ24とを有している。
信号生成部23は、遷移信号TxF9,TxR9,TxP9およびシンボル信号D1,D2,D3に基づいて、シンボル信号Tx1,Tx2,Tx3を生成するものである。具体的には、信号生成部23は、シンボル信号D1,D2,D3が示すシンボル(遷移前のシンボルDS)と、遷移信号TxF9,TxR9,TxP9とに基づいて、図3に示したように遷移後のシンボルNSを求め、シンボル信号Tx1,Tx2,Tx3として出力するようになっている。
フリップフロップ24は、クロック信号TxCKに基づいてシンボル信号Tx1,Tx2,Tx3をサンプリングして、そのサンプリング結果をシンボル信号D1,D2,D3としてそれぞれ出力するものである。
図5は、送信シンボル生成部22の一動作例を表すものである。この図5は、シンボル信号D1,D2,D3が示すシンボルDSと遷移信号TxF9,TxR9,TxP9とに基づいて生成されるシンボルNSを示している。シンボルDSが“+x”である場合を例に挙げて説明する。遷移信号TxF9,TxR9,TxP9が“000”である場合には、シンボルNSは“+z”であり、遷移信号TxF9,TxR9,TxP9が“001”である場合には、シンボルNSは“−z”であり、遷移信号TxF9,TxR9,TxP9が“010”である場合には、シンボルNSは“+y”であり、遷移信号TxF9,TxR9,TxP9が“011”である場合には、シンボルNSは“−y”であり、遷移信号TxF9,TxR9,TxP9が“1xx”である場合には、シンボルNSは“−x”である。ここで、“x”は、“1”,“0”のどちらであってもよいことを示している。シンボルDSが“−x”である場合、“+y”である場合、“−y”である場合、“+z”である場合、“−z”である場合についても同様である。
遷移検出部25は、遷移信号TxF9,TxR9,TxP9に基づいて、インピーダンス制御信号CTLを生成するものである。具体的には、遷移検出部25は、図5においてW1で示したように、遷移信号TxF9,TxR9,TxP9が“1xx”である場合に、インピーダンス制御信号CTLを“1”(アクティブ)にし、それ以外である場合に、インピーダンス制御信号CTLを“0”(非アクティブ)にする。すなわち、遷移検出部25は、まず、遷移信号TxF9,TxR9,TxP9が“1xx”であるか否かに基づいて、シンボルが遷移するときに、信号SIGA,SIGB,SIGCのいずれかにおいて中レベル電圧VMが維持されるか否かを確認する。具体的には、まず、遷移信号TxF9,TxR9,TxP9が“1xx”である場合には、シンボルは、図5に示したように、“+x”と“−x”との間、“+y”と“−y”との間、または“+z”と“−z”との間で遷移する。例えば、シンボルが“+x”と“−x”との間で遷移する場合には、図2に示したように、信号SIGCは中レベル電圧VMを維持する。また、例えば、シンボルが“+y”と“−y”との間で遷移する場合には、信号SIGAは中レベル電圧VMを維持する。また、例えば、シンボルが“+z”と“−z”との間で遷移する場合には、信号SIGBは中レベル電圧VMを維持する。このように、遷移検出部25は、遷移信号TxF9,TxR9,TxP9が“1xx”であるか否かに基づいて、シンボルが遷移するときに、信号SIGA,SIGB,SIGCのいずれかにおいて中レベル電圧VMが維持されるか否かを確認する。そして、遷移検出部25は、信号SIGA,SIGB,SIGCのいずれかにおいて中レベル電圧VMが維持される場合には、インピーダンス制御信号CTLを“1”(アクティブ)にするようになっている。
出力部26は、シンボル信号Tx1,Tx2,Tx3およびクロック信号TxCKに基づいて、信号SIGA,SIGB,SIGCを生成するものである。
図6は、出力部26の一動作例を表すものである。出力部26は、例えば、シンボル信号Tx1,Tx2,Tx3が、“100”である場合には、信号SIGAを高レベル電圧VHにし、信号SIGBを低レベル電圧VLにし、信号SIGCを中レベル電圧VMにする。すなわち、出力部26は、シンボル“+x”を生成する。また、例えば、シンボル信号Tx1,Tx2,Tx3が、“011”である場合には、信号SIGAを低レベル電圧VLにし、信号SIGBを高レベル電圧VHにし、信号SIGCを中レベル電圧VMにする。すなわち、出力部26は、シンボル“−x”を生成する。また、例えば、シンボル信号Tx1,Tx2,Tx3が、“010”である場合には、信号SIGAを中レベル電圧VMにし、信号SIGBを高レベル電圧VHにし、信号SIGCを低レベル電圧VLにする。すなわち、出力部26は、シンボル“+y”を生成する。また、例えば、シンボル信号Tx1,Tx2,Tx3が、“101”である場合には、信号SIGAを中レベル電圧VMにし、信号SIGBを低レベル電圧VLにし、信号SIGCを高レベル電圧VHにする。すなわち、出力部26は、シンボル“−y”を生成する。また、例えば、シンボル信号Tx1,Tx2,Tx3が、“001”である場合には、信号SIGAを低レベル電圧VLにし、信号SIGBを中レベル電圧VMにし、信号SIGCを高レベル電圧VHにする。すなわち、出力部26は、シンボル“+z”を生成する。また、例えば、シンボル信号Tx1,Tx2,Tx3が、“110”である場合には、信号SIGAを高レベル電圧VHにし、信号SIGBを中レベル電圧VMにし、信号SIGCを低レベル電圧VLにする。すなわち、出力部26は、シンボル“−z”を生成するようになっている。
図7は、出力部26の一構成例を表すものである。出力部26は、ドライバ制御部27と、タイミング制御部27Tと、インピーダンス制御部28A,28B,28Cと、ドライバ部29A,29B,29Cとを有している。
ドライバ制御部27は、シンボル信号Tx1,Tx2,Tx3およびクロック信号TxCKに基づいて、信号PUA,PDA,PUB,PDB,PUC,PDCを生成するものである。具体的には、ドライバ制御部27は、図6に示したように、例えば、信号SIGAを高レベル電圧VHにする場合には、信号PUAを“1”にするとともに信号PDAを“0”にし、信号SIGAを低レベル電圧VLにする場合には、信号PDAを“1”にするとともに信号PUAを“0”にし、信号SIGAを中レベル電圧VMにする場合には、信号PUA,PDAをともに“1”にする。信号PUB,PDBおよび信号PUC,PDCについても同様である。そして、ドライバ制御部27は、信号PUA,PDAをインピーダンス制御部28Aに供給し、信号PUB,PDBをインピーダンス制御部28Bに供給し、信号PUC,PDCをインピーダンス制御部28Cに供給するようになっている。
タイミング制御部27Tは、インピーダンス制御信号CTLおよびクロック信号TxCKに基づいて、インピーダンス制御信号CTLに対してタイミング調整を行うことにより、インピーダンス制御信号CTL2を生成するものである。そして、タイミング制御部27Tは、このインピーダンス制御信号CTL2を、インピーダンス制御部28A〜28Cに供給するようになっている。
図8は、インピーダンス制御部28Aに供給される信号PUA,PDAおよびインピーダンス制御信号CTL2の波形の一例を表すものである。信号PUA,PDAは、1つのシンボルに対応する期間(ユニットインターバルUI)ごとに変化し得る。この例では、タイミングt1において信号PUAが低レベルから高レベルに変化し(図8(A))、そのタイミングt1からユニットインターバルUIの2つ分の時間が経過したタイミングt3において信号PDAが高レベルから低レベルに変化する(図8(B))。そして、インピーダンス制御信号CTL2は、ユニットインターバルUIの開始タイミングにおいて変化し得る。この例では、インピーダンス制御信号CTL2は、タイミングt1からユニットインターバルUIの1つ分の時間が経過したタイミングt2において低レベルから高レベルに変化し、タイミングt3において高レベルから低レベルに変化する(図8(C))。この例では、インピーダンス制御部28Aに供給される信号について説明したが、インピーダンス制御部28B,28Cに供給される信号についても同様である。このように、タイミング制御部27Tは、インピーダンス制御信号CTL2がユニットインターバルUIの開始タイミングにおいて変化するように、インピーダンス制御信号CTLに対してタイミング調整を行うようになっている。
インピーダンス制御部28Aは、信号PUA,PDAおよびインピーダンス制御信号CTL2に基づいて、信号PUA1〜PUA24、PDA1〜PDA24を生成するものである。ドライバ部29Aは、信号PUA1〜PUA24、PDA1〜PDA24に基づいて、信号SIGAを生成するものである。この例では24個のドライバ29A1〜29A24を有している。ドライバ29A1は、PUA1,PDA1に基づいて動作するものであり、ドライバ29A2は、PUA2,PDA2に基づいて動作するものである。ドライバ29A3〜29A23についても同様である。ドライバ29A24は、PUA24,PDA24に基づいて動作するものである。ドライバ29A1〜29A24の出力端子は、互いに接続されるとともに、出力端子ToutAに接続されている。なお、この例では、24個のドライバ29A1〜29A24を設けたが、これに限定されるものではなく、これに代えて、19個以下または21個以上のドライバを設けてもよい。
インピーダンス制御部28Bは、インピーダンス制御部28Aと同様に、信号PUB,PDBおよびインピーダンス制御信号CTL2に基づいて、信号PUB1〜PUB24、PDB1〜PDB24を生成するものである。ドライバ部29Bは、ドライバ部29Aと同様に、信号PUB1〜PUB24、PDB1〜PDB24に基づいて、信号SIGBを生成するものである。ドライバ部29Bは、この例では24個のドライバ29B1〜29B24を有している。ドライバ29B1〜29B24の出力端子は、互いに接続されるとともに、出力端子ToutBに接続されている。
インピーダンス制御部28Cは、インピーダンス制御部28Aと同様に、信号PUC,PDCおよびインピーダンス制御信号CTL2に基づいて、信号PUC1〜PUC24、PDC1〜PDC24を生成するものである。ドライバ部29Cは、ドライバ部29Aと同様に、信号PUC1〜PUC24、PDC1〜PDC24に基づいて、信号SIGCを生成するものである。ドライバ部29Cは、この例では24個のドライバ29C1〜29C24を有している。ドライバ29C1〜29C24の出力端子は、互いに接続されるとともに、出力端子ToutCに接続されている。
次に、ドライバ29A1〜29A24,29B1〜29B24,29C1〜29C24の構成について、ドライバ29A1を例に説明する。ドライバ29A1は、トランジスタ91,94と、抵抗素子92,93とを有している。トランジスタ91,94は、この例では、NチャネルMOS(Metal Oxide Semiconductor)型のFET(Field Effect Transistor)である。トランジスタ91のゲートには信号PUA1が供給され、ドレインには電圧V1が供給され、ソースは抵抗素子92の一端に接続されている。トランジスタ94のゲートには信号PDA1が供給され、ドレインは抵抗素子93の一端に接続され、ソースは接地されている。抵抗素子92の一端は、トランジスタ91のソースに接続され、他端は、抵抗素子93の他端および送信装置10の出力端子ToutAに接続されている。抵抗素子93の一端は、トランジスタ94のドレインに接続され、他端は、抵抗素子92の他端および送信装置10の出力端子ToutAに接続されている。この例では、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和は、1000[Ω]程度であり、同様に、トランジスタ94のオン抵抗と、抵抗素子93の抵抗値との和は、1000[Ω]程度である。
この構成により、ドライバ制御部27は、例えば、信号PUA,PDAを用いて、出力端子ToutAの電圧を、3つの電圧(高レベル電圧VH、低レベル電圧VL、および中レベル電圧VM)のうちの1つに設定する。具体的には、例えば、出力端子ToutAの電圧を高レベル電圧VHに設定する場合には、ドライバ制御部27は、信号PUAを“1”にするとともに信号PDAを“0”にする。これにより、インピーダンス制御部28Aは、信号PUA1〜PUA24のうちの20個を“1”にし、信号PUA1〜PUA24のうちの残りの4つおよび信号PDA1〜PDA24を“0”にする。このとき、ドライバ部29Aでは、24個のトランジスタ91のうちの20個がオン状態になる。その結果、信号SIGAが高レベル電圧VHになるとともに、ドライバ部29Aの出力終端抵抗(出力インピーダンス)が約50[Ω](=1000/20)になる。また、出力端子ToutAの電圧を低レベル電圧VLに設定する場合には、ドライバ制御部27は、信号PDAを“1”にするとともに信号PUAを“0”にする。これにより、インピーダンス制御部28Aは、信号PDA1〜PDA24のうちの20個を“1”にし、信号PDA1〜PDA20のうちの残りの4つおよび信号PUA1〜PUA24を“0”にする。このとき、ドライバ部29Aでは、24個のトランジスタ94のうちの20個がオン状態になる。その結果、信号SIGAが低レベル電圧VLになるとともに、ドライバ部29Aの出力終端抵抗(出力インピーダンス)が約50[Ω]になる。
また、出力端子ToutAの電圧を中レベル電圧VMに設定する場合には、ドライバ制御部27は、信号PUA,PDAをともに“1”にする。このとき、インピーダンス制御信号CTL2が“0”である場合には、インピーダンス制御部28Aは、信号PUA1〜PUA24のうちの10個、および信号PDA1〜PDA24のうちの10個を“1”にし、信号PUA1〜PUA24のうちの残りの14個、および信号PDA1〜PDA24のうちの残りの14個を“0”にする。このとき、ドライバ部29Aでは、24個のトランジスタ91のうちの10個がオン状態になるとともに、24個のトランジスタ94のうちの10個がオン状態になる。その結果、信号SIGAは中レベル電圧VMになるとともに、ドライバ部29Aの出力終端抵抗(出力インピーダンス)が約50[Ω]になる。また、インピーダンス制御信号CTL2が“1”である場合には、インピーダンス制御部28Aは、信号PUA1〜PUA24のうちの1つ、および信号PDA1〜PDA24のうちの1つを“1”にし、信号PUA1〜PUA24のうちの残りの23個、および信号PDA1〜PDA24のうちの残りの23個を“0”にする。このとき、ドライバ部29Aでは、24個のトランジスタ91のうちの1つがオン状態になるとともに、24個のトランジスタ94のうちの1つがオン状態になる。その結果、信号SIGAは中レベル電圧VMになるとともに、ドライバ部29Aの出力終端抵抗(出力インピーダンス)が約500[Ω](=1000/2)になる。
このようにして、ドライバ制御部27は、信号PUA,PDA,PUB,PDB,PUC,PDCを用いて、出力端子ToutA,ToutB,ToutCの電圧を設定する。また、インピーダンス制御部28Aは、信号PUA,PDAおよびインピーダンス制御信号CTL2に基づいて、オン状態にするトランジスタ91,94の数を変更することにより、ドライバ部29Aが中レベル電圧VMを出力する場合におけるドライバ部29Aの出力インピーダンスを設定する。同様に、インピーダンス制御部28Bは、信号PUB,PDBおよびインピーダンス制御信号CTL2に基づいて、オン状態にするトランジスタ91,94の数を変更することにより、ドライバ部29Bが中レベル電圧VMを出力する場合におけるドライバ部29Bの出力インピーダンスを設定する。インピーダンス制御部28Cは、信号PUC,PDCおよびインピーダンス制御信号CTL2に基づいて、オン状態にするトランジスタ91,94の数を変更することにより、ドライバ部29Cが中レベル電圧VMを出力する場合におけるドライバ部29Cの出力インピーダンスを設定する。
その際、インピーダンス制御部28Aは、後述するように、シンボルが遷移するときに、信号SIGAにおいて中レベル電圧VMが維持される場合には、ドライバ部29Aの出力インピーダンスを高くする。同様に、インピーダンス制御部28Bは、信号SIGBにおいて中レベル電圧VMが維持される場合に、ドライバ部29Bの出力インピーダンスを高くし、インピーダンス制御部28Cは、信号SIGCにおいて中レベル電圧VMが維持される場合に、ドライバ部29Cの出力インピーダンスを高くする。これにより、通信システム1では、消費電力を低減することができるようになっている。
(受信装置30)
図1に示したように、受信装置30は、受信部40と、処理部32とを有している。
図1に示したように、受信装置30は、受信部40と、処理部32とを有している。
受信部40は、信号SIGA,SIGB,SIGCを受信するとともに、この信号SIGA,SIGB,SIGCに基づいて、遷移信号RxF,RxR、RxPおよびクロック信号RxCKを生成するものである。
図9は、受信部40の一構成例を表すものである。受信部40は、抵抗素子41A,41B,41Cと、スイッチ42A,42B,42Cと、アンプ43A,43B,43Cと、クロック生成部44と、フリップフロップ45,46と、信号生成部47とを有している。
抵抗素子41Aの一端は入力端子TinAに接続されるとともに信号SIGAが供給され、他端はスイッチ42Aの一端に接続されている。抵抗素子41Bの一端は入力端子TinBに接続されるとともに信号SIGBが供給され、他端はスイッチ42Bの一端に接続されている。抵抗素子41Cの一端は入力端子TinCに接続されるとともに信号SIGCが供給され、他端はスイッチ42Cの一端に接続されている。
スイッチ42Aの一端は抵抗素子41Aの他端に接続され、他端はスイッチ42B,42Cの他端に接続されている。スイッチ42Bの一端は抵抗素子41Bの他端に接続され、他端はスイッチ42A,42Cの他端に接続されている。スイッチ42Cの一端は抵抗素子41Cの他端に接続され、他端はスイッチ42A,42Bの他端に接続されている。受信装置30では、スイッチ42A,42B,42Cは、オフ状態に設定され、抵抗素子41A〜41Cが終端抵抗として機能しないようになっている。その結果、通信システム1では、消費電力を低減することができるようになっている。
アンプ43Aの正入力端子は、アンプ43Cの負入力端子および抵抗素子41Aの一端に接続されるとともに信号SIGAが供給され、負入力端子は、アンプ43Bの正入力端子および抵抗素子41Bの一端に接続されるとともに信号SIGBが供給される。アンプ43Bの正入力端子は、アンプ43Aの負入力端子および抵抗素子41Bの一端に接続されるとともに信号SIGBが供給され、負入力端子は、アンプ43Cの正入力端子および抵抗素子41Cの一端に接続されるとともに信号SIGCが供給される。アンプ43Cの正入力端子は、アンプ43Bの負入力端子および抵抗素子41Cの一端に接続されるとともに信号SIGCが供給され、負入力端子は、アンプ43Aの正入力端子および抵抗素子41Aに接続されるとともに信号SIGAが供給される。
この構成により、アンプ43Aは、信号SIGAと信号SIGBとの差分AB(SIGA−SIGB)に応じた信号を出力し、アンプ43Bは、信号SIGBと信号SIGCとの差分BC(SIGB−SIGC)に応じた信号を出力し、アンプ43Cは、信号SIGCと信号SIGAとの差分CA(SIGC−SIGA)に応じた信号を出力するようになっている。
図10は、受信部40が受信する信号SIGA〜SIGCの一例を表すものである。この例では、受信部40は、6つのシンボル“+x”,“−y”,“−z”,“+z”,“+y”,“−x”をこの順に受信している。このとき、信号SIGAの電圧は、VH,VM,VH,VL,VM,VLのように変化し、信号SIGBの電圧は、VL,VL,VM,VM,VH,VHのように変化し、信号SIGCの電圧は、VM,VH,VL,VH,VL,VMのように変化する。これに応じて、差分AB,BC,CAもまた変化する。例えば、差分ABは、+2ΔV,+ΔV,+ΔV,−ΔV,−ΔV,−2ΔVのように変化し、差分BCは、−ΔV,−2ΔV,+ΔV,−ΔV,+2ΔV,+ΔVのように変化し、差分CAは、−ΔV,+ΔV,−2ΔV,+2ΔV,−ΔV,+ΔVのように変化する。ここで、ΔVは、3つの電圧(高レベル電圧VH、中レベル電圧VM、および低レベル電圧VL)のうちの隣り合う2つの電圧の差である。アンプ43A,43B,43Cは、このような差分AB,BC,CAに応じて動作を行うようになっている。
クロック生成部44は、アンプ43A,43B,43Cの出力信号に基づいて、クロック信号RxCKを生成するものである。
フリップフロップ45は、アンプ43A,43B,43Cの出力信号を、クロック信号RxCKの1クロック分遅延させ、それぞれ出力するものである。フリップフロップ46は、フリップフロップ45の3つの出力信号を、クロック信号RxCKの1クロック分遅延させ、それぞれ出力するものである。
信号生成部47は、フリップフロップ45,46の出力信号、およびクロック信号RxCKに基づいて、遷移信号RxF,RxR,RxPを生成するものである。この遷移信号RxF,RxR,RxPは、送信装置10における遷移信号TxF9,TxR9,TxP9(図4)にそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部47は、フリップフロップ45の出力信号が示すシンボルと、フリップフロップ46の出力信号が示すシンボルに基づいて、シンボルの遷移(図3)を特定し、遷移信号RxF,RxR,RxPを生成するようになっている。
処理部32(図1)は、遷移信号RxF,RxR,RxPおよびクロック信号RxCKに基づいて、所定の処理を行うものである。
ここで、ドライバ部29Aは、本開示における「第1のドライバ部」の一具体例に対応する。ドライバ部29Bは、本開示における「第2のドライバ部」の一具体例に対応する。ドライバ部29Cは、本開示における「第3のドライバ部」の一具体例に対応する。遷移検出部25、タイミング制御部27T、およびインピーダンス制御部28A〜28Cは、本開示における「設定部」の一具体例に対応する。
[動作および作用]
続いて、本実施の形態の通信システム1の動作および作用について説明する。
続いて、本実施の形態の通信システム1の動作および作用について説明する。
(全体動作概要)
まず、図1,4,7を参照して、通信システム1の全体動作概要を説明する。送信装置10のクロック生成部11は、クロック信号TxCKを生成する。処理部12は、所定の処理を行うことにより、遷移信号TxF0〜TxF6,TxR0〜TxR6,TxP0〜TxP6を生成する。送信部20(図4)において、シリアライザ21Fは、遷移信号TxF0〜TxF6およびクロック信号TxCKに基づいて遷移信号TxF9を生成し、シリアライザ21Rは、遷移信号TxR0〜TxR6およびクロック信号TxCKに基づいて遷移信号TxR9を生成し、シリアライザ21Pは、遷移信号TxP0〜TxP6およびクロック信号TxCKに基づいて遷移信号TxP9を生成する。送信シンボル生成部22は、遷移信号TxF9,TxR9,TxP9およびクロック信号TxCKに基づいて、シンボル信号Tx1,Tx2,Tx3を生成する。遷移検出部25は、遷移信号TxF9,TxR9,TxP9に基づいて、インピーダンス制御信号CTLを生成する。
まず、図1,4,7を参照して、通信システム1の全体動作概要を説明する。送信装置10のクロック生成部11は、クロック信号TxCKを生成する。処理部12は、所定の処理を行うことにより、遷移信号TxF0〜TxF6,TxR0〜TxR6,TxP0〜TxP6を生成する。送信部20(図4)において、シリアライザ21Fは、遷移信号TxF0〜TxF6およびクロック信号TxCKに基づいて遷移信号TxF9を生成し、シリアライザ21Rは、遷移信号TxR0〜TxR6およびクロック信号TxCKに基づいて遷移信号TxR9を生成し、シリアライザ21Pは、遷移信号TxP0〜TxP6およびクロック信号TxCKに基づいて遷移信号TxP9を生成する。送信シンボル生成部22は、遷移信号TxF9,TxR9,TxP9およびクロック信号TxCKに基づいて、シンボル信号Tx1,Tx2,Tx3を生成する。遷移検出部25は、遷移信号TxF9,TxR9,TxP9に基づいて、インピーダンス制御信号CTLを生成する。
出力部26(図7)において、ドライバ制御部27は、シンボル信号Tx1,Tx2,Tx3およびクロック信号TxCKに基づいて、信号PUA,PDA,PUB,PDB,PUC,PDCを生成する。タイミング制御部27Tは、インピーダンス制御信号CTLおよびクロック信号TxCKに基づいて、インピーダンス制御信号CTLに対してタイミング調整を行うことにより、インピーダンス制御信号CTL2を生成する。インピーダンス制御部28Aは、信号PUA,PDAおよびインピーダンス制御信号CTL2に基づいて、信号PUA1〜PUA24、PDA1〜PDA24を生成する。インピーダンス制御部28Bは、信号PUB,PDBおよびインピーダンス制御信号CTL2に基づいて、信号PUB1〜PUB24、PDB1〜PDB24を生成する。インピーダンス制御部28Cは、信号PUC,PDCおよびインピーダンス制御信号CTL2に基づいて、信号PUC1〜PUC24、PDC1〜PDC24を生成する。ドライバ部29Aは、信号PUA1〜PUA24、PDA1〜PDA24に基づいて信号SIGAを生成する。ドライバ部29Bは、信号PUB1〜PUB24、PDB1〜PDB24に基づいて信号SIGBを生成する。ドライバ部29Cは、信号PUC1〜PUC24、PDC1〜PDC24に基づいて信号SIGCを生成する。
受信装置30(図1)では、受信部40は、信号SIGA,SIGB,SIGCを受信するとともに、この信号SIGA,SIGB,SIGCに基づいて、遷移信号RxF,RxR、RxPおよびクロック信号RxCKを生成する。処理部32は、遷移信号RxF,RxR,RxPおよびクロック信号RxCKに基づいて、所定の処理を行う。
(詳細動作)
次に、送信装置10の動作について、詳細に説明する。送信装置10において、遷移検出部25は、遷移信号TxF9,TxR9,TxP9に基づいて、インピーダンス制御信号CTLを生成する。具体的には、遷移検出部25は、遷移信号TxF9,TxR9,TxP9が“1xx”であるか否かに基づいて、シンボルが遷移するときに、信号SIGA,SIGB,SIGCのいずれかにおいて中レベル電圧VMが維持されるか否かを確認する。そして、インピーダンス制御部28Aは、シンボルが遷移するときに、信号SIGAにおいて中レベル電圧VMが維持される場合には、ドライバ部29Aの出力インピーダンスを高くし、インピーダンス制御部28Bは、信号SIGBにおいて中レベル電圧VMが維持される場合には、ドライバ部29Bの出力インピーダンスを高くし、インピーダンス制御部28Cは、信号SIGCにおいて中レベル電圧VMが維持される場合には、ドライバ部29Cの出力インピーダンスを高くする。
次に、送信装置10の動作について、詳細に説明する。送信装置10において、遷移検出部25は、遷移信号TxF9,TxR9,TxP9に基づいて、インピーダンス制御信号CTLを生成する。具体的には、遷移検出部25は、遷移信号TxF9,TxR9,TxP9が“1xx”であるか否かに基づいて、シンボルが遷移するときに、信号SIGA,SIGB,SIGCのいずれかにおいて中レベル電圧VMが維持されるか否かを確認する。そして、インピーダンス制御部28Aは、シンボルが遷移するときに、信号SIGAにおいて中レベル電圧VMが維持される場合には、ドライバ部29Aの出力インピーダンスを高くし、インピーダンス制御部28Bは、信号SIGBにおいて中レベル電圧VMが維持される場合には、ドライバ部29Bの出力インピーダンスを高くし、インピーダンス制御部28Cは、信号SIGCにおいて中レベル電圧VMが維持される場合には、ドライバ部29Cの出力インピーダンスを高くする。
図11A〜11Eは、シンボルが“+x”から“+x”以外のシンボルに遷移する場合における送信装置10の一動作例を表すものであり、図11Aは、シンボルが“+x”から“−x”に遷移する場合を示し、図11Bは、シンボルが“+x”から“+y”に遷移する場合を示し、図11Cは、シンボルが“+x”から“−y”に遷移する場合を示し、図11Dは、シンボルが“+x”から“+z”に遷移する場合を示し、図11Eは、シンボルが“+x”から“−z”に遷移する場合を示す。
図5に示したように、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“1xx”である場合には、シンボルが“+x”から“−x”に遷移する。これにより、図11Aに示したように、信号SIGAは高レベル電圧VHから低レベル電圧VLに変化し、信号SIGBは低レベル電圧VLから高レベル電圧VHに変化し、信号SIGCは中レベル電圧VMを維持する。このとき、遷移検出部25は、図5に示したように、インピーダンス制御信号CTLを“1”(アクティブ)にする。よって、インピーダンス制御部28Cは、送信装置10がシンボル“−x”を出力する期間(ユニットインターバルUI)において、ドライバ部29Cの出力インピーダンスを約500[Ω]にする(図11AのW2)。すなわち、シンボルが“+x”から“−x”に遷移する際、信号SIGCは中レベル電圧VMを維持するため、インピーダンス制御部28Cは、ドライバ部29Cの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
図12は、送信装置10がシンボル“+x”の後のシンボル“−x”を送信している場合における通信システム1の一動作例を模式的に表すものである。この図12では、等価回路を用いてドライバ部29A,29B,29Cを示している。この例では、ドライバ部29Aは低レベル電圧VLを出力し、ドライバ部29Bは高レベル電圧VHを出力し、ドライバ部29Cは中レベル電圧VMを出力する。このとき、ドライバ部29Cの出力インピーダンスは大きい値に設定されているため、出力端子ToutAは、ドライバ部29Cにより、1000[Ω]の抵抗素子によりプルアップされるとともに、1000[Ω]の抵抗素子によりプルダウンされる。よって、ドライバ部29Cでは、これらの2つの抵抗素子を介して直流電流IMが流れる。送信装置10では、このように、ドライバ部29A,29B,29Cのうち、中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くしたので、直流電流IMの電流値を抑えることができるため、消費電力を低減することができる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“010”である場合には、シンボルが“+x”から“+y”に遷移する。これにより、図11Bに示したように、信号SIGAは高レベル電圧VHから中レベル電圧VMに変化し、信号SIGBは低レベル電圧VLから高レベル電圧VHに変化し、信号SIGCは中レベル電圧VMから低レベル電圧VLに変化する。このとき、遷移検出部25は、図5に示したように、インピーダンス制御信号CTLを“0”(非アクティブ)にする。よって、インピーダンス制御部28Aは、送信装置10がシンボル“+y”を出力する期間において、ドライバ部29Aの出力インピーダンスを約50[Ω]にする。すなわち、信号SIGAは高レベル電圧VHから中レベル電圧VMに変化するため、インピーダンス制御部28Aは、ドライバ部29Aの出力インピーダンスを、線路110Aの特性インピーダンスに整合させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“011”である場合には、シンボルが“+x”から“−y”に遷移する。これにより、図11Cに示したように、信号SIGAは高レベル電圧VHから中レベル電圧VMに変化し、信号SIGBは低レベル電圧VLを維持し、信号SIGCは中レベル電圧VMから高レベル電圧VHに変化する。このとき、遷移検出部25は、図5に示したように、インピーダンス制御信号CTLを“0”(非アクティブ)にする。よって、インピーダンス制御部28Aは、送信装置10がシンボル“−y”を出力する期間において、ドライバ部29Aの出力インピーダンスを約50[Ω]にする。すなわち、信号SIGAは高レベル電圧VHから中レベル電圧VMに変化するため、インピーダンス制御部28Aは、ドライバ部29Aの出力インピーダンスを、線路110Aの特性インピーダンスに整合させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“000”である場合には、シンボルが“+x”から“+z”に遷移する。これにより、図11Dに示したように、信号SIGAは高レベル電圧VHから低レベル電圧VLに変化し、信号SIGBは低レベル電圧VLから中レベル電圧VMに変化し、信号SIGCは中レベル電圧VMから高レベル電圧VHに変化する。このとき、遷移検出部25は、図5に示したように、インピーダンス制御信号CTLを“0”(非アクティブ)にする。よって、インピーダンス制御部28Bは、送信装置10がシンボル“+z”を出力する期間において、ドライバ部29Bの出力インピーダンスを約50[Ω]にする。すなわち、信号SIGBは低レベル電圧VLから中レベル電圧VMに変化するため、インピーダンス制御部28Bは、ドライバ部29Bの出力インピーダンスを、線路110Bの特性インピーダンスに整合させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“001”である場合には、シンボルが“+x”から“−z”に遷移する。これにより、図11Eに示したように、信号SIGAは高レベル電圧VHを維持し、信号SIGBは低レベル電圧VLから中レベル電圧VMに変化し、信号SIGCは中レベル電圧VMから低レベル電圧VLに変化する。このとき、遷移検出部25は、図5に示したように、インピーダンス制御信号CTLを“0”(非アクティブ)にする。よって、インピーダンス制御部28Bは、送信装置10がシンボル“−z”を出力する期間において、ドライバ部29Bの出力インピーダンスを約50[Ω]にする。すなわち、信号SIGBは低レベル電圧VLから中レベル電圧VMに変化するため、インピーダンス制御部28Bは、ドライバ部29Bの出力インピーダンスを、線路110Bの特性インピーダンスに整合させる。
なお、この例では、シンボルが“+x”から“+x”以外のシンボルに遷移する場合について説明したが、シンボルが“−x”から“−x”以外のシンボルに遷移する場合、シンボルが“+y”から“+y”以外のシンボルに遷移する場合、シンボルが“−y”から“−y”以外のシンボルに遷移する場合、シンボルが“+z”から“+z”以外のシンボルに遷移する場合、シンボルが“−z”から“−z”以外のシンボルに遷移する場合についても同様である。
このように、通信システム1では、受信装置30における終端抵抗を省くようにしたので、消費電力を低減することができる。すなわち、例えば、受信部40(図9)においてスイッチ42A〜42Cをオン状態にすることにより、抵抗素子41A〜41Cを終端抵抗として機能させた場合には、ドライバ部29A〜29Cのうちの高レベル電圧VHを生成するドライバから、受信部40の抵抗素子41A〜41Cを介して低レベル電圧VLを生成するドライバへ電流が流れるため、消費電流が増加してしまう。一方、通信システム1では、スイッチ42A〜42Cをオフ状態にしたので、このような電流パスが生じないため、消費電流を低減することができる。
また、通信システム1では、例えば、インピーダンス制御部28Aは、シンボルが遷移するときに、信号SIGAにおいて中レベル電圧VMが維持される場合には、ドライバ部29Aの出力インピーダンスを高くした。これにより、通信システム1では、波形品質の低下を抑えつつ、消費電力を低減することができる。すなわち、例えば、シンボルが遷移するときに、信号SIGAが中レベル電圧VMを維持する場合には、信号SIGAが変化していないため、ドライバ部29Aの出力インピーダンスが線路110Aの特性インピーダンスに整合していなくても、波形品質が低下するおそれが低い。よって、このような場合には、ドライバ部29Aの出力インピーダンスを高くすることにより、波形品質の低下を抑えつつ、消費電力を低減することができる。
また、通信システム1では、遷移検出部25が、遷移信号TxF9,TxR9,TxP9に基づいて特定のシンボル遷移を検出し、インピーダンス制御部28A,28B,28Cが、その検出結果に基づいてドライバ部29A,29B,29Cの出力インピーダンスをそれぞれ設定するようにした。これにより、通信システム1では、例えば、出力インピーダンスを高くしても波形品質の低下を抑えることができるシンボル遷移のみに対して、動的に出力インピーダンスを高くすることができるため、波形品質の低下を抑えつつ、消費電力を低減することができる。
図13Aは、通信システム1における、信号SIGAと信号SIGBとの差分AB、信号SIGBと信号SIGCとの差分BC、信号SIGCと信号SIGAとの差分CAのアイダイアグラム(シミュレーション結果)を表すものである。図13Bは、比較例に係る通信システム1Rにおける差分AB、差分BC、差分CAのアイダイアグラムを表すものである。この通信システム1Rでは、ドライバ部29A,29B,29Cの出力インピーダンスを高くしないように構成している。
本実施の形態に係る通信システム1(図13A)では、比較例に係る通信システム1R(図13B)の場合に比べてアイ開口が若干狭まるものの、十分なアイ開口を確保できる。また、通信システム1では、比較例に係る通信システム1Rに比べて、直流電流IMに係る消費電力を例えば約20%削減することができる。このように、通信システム1では、波形品質の低下を抑えつつ、消費電力を低減することができる。
[効果]
以上のように本実施の形態では、シンボルが遷移するときに、ドライバ部の出力信号において中レベル電圧が維持される場合には、そのドライバ部の出力インピーダンスを高くしたので、波形品質の低下を抑えつつ、消費電力を低減することができる。
以上のように本実施の形態では、シンボルが遷移するときに、ドライバ部の出力信号において中レベル電圧が維持される場合には、そのドライバ部の出力インピーダンスを高くしたので、波形品質の低下を抑えつつ、消費電力を低減することができる。
本実施の形態では、遷移検出部が、遷移信号に基づいて特定のシンボル遷移を検出し、インピーダンス制御部が、その検出結果に基づいてドライバ部の出力インピーダンスを設定するようにしたので、波形品質の低下を抑えつつ、消費電力を低減することができる。
[変形例1−1]
上記実施の形態では、20個のトランジスタ91をオン状態にすることにより高レベル電圧VHを生成したが、これに限定されるものではない。例えば、製造時の素子ばらつきにより、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が1000[Ω]よりも小さい場合には、オン状態にするトランジスタ91の数を減らしてもよい。また、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が1000[Ω]よりも大きい場合には、オン状態にするトランジスタ91の数を増やしてもよい。低レベル電圧VLを生成する場合についても同様である。
上記実施の形態では、20個のトランジスタ91をオン状態にすることにより高レベル電圧VHを生成したが、これに限定されるものではない。例えば、製造時の素子ばらつきにより、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が1000[Ω]よりも小さい場合には、オン状態にするトランジスタ91の数を減らしてもよい。また、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が1000[Ω]よりも大きい場合には、オン状態にするトランジスタ91の数を増やしてもよい。低レベル電圧VLを生成する場合についても同様である。
[変形例1−2]
上記実施の形態では、10個のトランジスタ91および10個のトランジスタ94をオン状態にすることにより中レベル電圧VMを生成したが、これに限定されるものではない。例えば、製造時の素子ばらつきにより、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が、トランジスタ94のオン抵抗と、抵抗素子93の抵抗値との和よりも小さい場合には、オン状態にするトランジスタ91の数を、オン状態にするトランジスタ94の数よりも少なくしてもよい。また、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が、トランジスタ94のオン抵抗と、抵抗素子93の抵抗値との和よりも大きい場合には、オン状態にするトランジスタ91の数を、オン状態にするトランジスタ94の数よりも多くしてもよい。これにより、中レベル電圧VMを、高レベル電圧VHと低レベル電圧VLの中間電圧に近付けることができる。
上記実施の形態では、10個のトランジスタ91および10個のトランジスタ94をオン状態にすることにより中レベル電圧VMを生成したが、これに限定されるものではない。例えば、製造時の素子ばらつきにより、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が、トランジスタ94のオン抵抗と、抵抗素子93の抵抗値との和よりも小さい場合には、オン状態にするトランジスタ91の数を、オン状態にするトランジスタ94の数よりも少なくしてもよい。また、トランジスタ91のオン抵抗と、抵抗素子92の抵抗値との和が、トランジスタ94のオン抵抗と、抵抗素子93の抵抗値との和よりも大きい場合には、オン状態にするトランジスタ91の数を、オン状態にするトランジスタ94の数よりも多くしてもよい。これにより、中レベル電圧VMを、高レベル電圧VHと低レベル電圧VLの中間電圧に近付けることができる。
<2.第2の実施の形態>
次に、第2の実施の形態に係る通信システム2について説明する。本実施の形態は、全てのシンボル遷移について、中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くするものである。なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第2の実施の形態に係る通信システム2について説明する。本実施の形態は、全てのシンボル遷移について、中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くするものである。なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
図1に示したように、通信システム2は、送信装置50を備えている。送信装置50は、送信部60を有している。
図14は、送信部60の一構成例を表すものである。送信部60は、シリアライザ21F,21R,21Pと、送信シンボル生成部22と、出力部66を有している。すなわち、本実施の形態に係る送信部60は、第1の実施の形態に係る送信部20(図4)において、遷移検出部25を省くとともに、出力部26を出力部66に置き換えたものである。
図15は、出力部66の一構成例を表すものである。出力部66は、ドライバ制御部27と、制御信号生成部67Cと、インピーダンス制御部28A,28B,28Cと、ドライバ部29A,29B,29Cとを有している。
制御信号生成部67Cは、クロック信号TxCKに基づいて、インピーダンス制御信号CTL3を生成するものである。そして、制御信号生成部67Cは、生成したインピーダンス制御信号CTL3を、インピーダンス制御部28A〜28Cに供給するようになっている。
図16は、インピーダンス制御部28Aに供給される信号PUA,PDAおよびインピーダンス制御信号CTL3の波形の一例を表すものである。この例では、タイミングt11において信号PUAが低レベルから高レベルに変化し(図16(A))、そのタイミングt11からユニットインターバルUIの2つ分の時間が経過したタイミングt13において信号PDAが高レベルから低レベルに変化する(図16(B))。そして、インピーダンス制御信号CTL3は、タイミングt11からユニットインターバルUIの半分(0.5UI)の時間が経過したタイミングにおいて低レベルから高レベルに変化し、そのタイミングからユニットインターバルUIの半分の時間が経過したタイミングt12において高レベルから低レベルに変化する(図16(C))。同様に、インピーダンス制御信号CTL3は、タイミングt12からユニットインターバルUIの半分(0.5UI)の時間が経過したタイミングにおいて低レベルから高レベルに変化し、そのタイミングからユニットインターバルUIの半分の時間が経過したタイミングt13において高レベルから低レベルに変化する。この例では、インピーダンス制御部28Aに供給される信号について説明したが、インピーダンス制御部28B,28Cに供給される信号についても同様である。このように、制御信号生成部67Cは、ユニットインターバルUIの後半において“1”(アクティブ)になるインピーダンス制御信号CTL3を生成するようになっている。
ここで、制御信号生成部67Cおよびインピーダンス制御部28A〜28Cは、本開示における「設定部」の一具体例に対応する。
図17A〜17Eは、シンボルが“+x”から“+x”以外のシンボルに遷移する場合における送信装置50の一動作例を表すものである。
図5に示したように、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“1xx”である場合には、シンボルが“+x”から“−x”に遷移する。このとき、インピーダンス制御部28Cは、図17Aに示したように、送信装置50がシンボル“−x”を出力する期間(ユニットインターバルUI)における後半の期間(0.5UI)において、ドライバ部29Cの出力インピーダンスを約500[Ω]にする(図17AのW31)。すなわち、信号SIGCの電圧は中レベル電圧VMであるため、インピーダンス制御部28Cは、ドライバ部29Cの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“010”である場合には、シンボルが“+x”から“+y”に遷移する。このとき、インピーダンス制御部28Aは、図17Bに示したように、送信装置50がシンボル“+y”を出力する期間における後半の期間(0.5UI)において、ドライバ部29Aの出力インピーダンスを約500[Ω]にする(図17BのW32)。すなわち、信号SIGAの電圧は中レベル電圧VMであるため、インピーダンス制御部28Aは、ドライバ部29Aの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“011”である場合には、シンボルが“+x”から“−y”に遷移する。このとき、インピーダンス制御部28Aは、図17Cに示したように、送信装置50がシンボル“−y”を出力する期間における後半の期間(0.5UI)において、ドライバ部29Aの出力インピーダンスを約500[Ω]にする(図17CのW33)。すなわち、信号SIGAの電圧は中レベル電圧VMであるため、インピーダンス制御部28Aは、ドライバ部29Aの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“000”である場合には、シンボルが“+x”から“+z”に遷移する。このとき、インピーダンス制御部28Bは、図17Dに示したように、送信装置50がシンボル“+z”を出力する期間における後半の期間(0.5UI)において、ドライバ部29Bの出力インピーダンスを約500[Ω]にする(図17DのW34)。すなわち、信号SIGBの電圧は中レベル電圧VMであるため、インピーダンス制御部28Bは、ドライバ部29Bの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“001”である場合には、シンボルが“+x”から“−z”に遷移する。このとき、インピーダンス制御部28Bは、図17Eに示したように、送信装置50がシンボル“−z”を出力する期間における後半の期間(0.5UI)において、ドライバ部29Bの出力インピーダンスを約500[Ω]にする(図17EのW35)。すなわち、信号SIGBの電圧は中レベル電圧VMであるため、インピーダンス制御部28Bは、ドライバ部29Bの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
図18は、通信システム2における、信号SIGAと信号SIGBとの差分AB、信号SIGBと信号SIGCとの差分BC、信号SIGCと信号SIGAとの差分CAのアイダイアグラムを表すものである。本実施の形態に係る通信システム2(図18)では、第1の実施の形態に係る通信システム1(図13A)の場合に比べてアイ開口を広くすることができる。また、通信システム2では、比較例に係る通信システム1Rに比べて、直流電流IMに係る消費電力を例えば約50%削減することができる。このように、通信システム2では、全てのシンボル遷移について、ドライバ部29A,29B,29Cのうちの中レベル電圧VMを出力するドライバ部の出力インピーダンスを所定の期間(この例では0.5UI)だけ高くするようにしたので、波形品質の低下を抑えつつ、消費電力を低減することができる。
また、通信システム2では、全てのシンボル遷移について、ドライバ部29A,29B,29Cのうちの中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くするようにした。これにより、上記第1の実施の形態における遷移検出部25を省くことができるため、構成をシンプルにすることができる。
以上のように本実施の形態では、全てのシンボル遷移について、中レベル電圧を出力するドライバ部の出力インピーダンスを所定の期間だけ高くするようにしたので、波形品質の低下を抑えつつ、消費電力を低減することができる。
本実施の形態では、全てのシンボル遷移について、中レベル電圧を出力するドライバ部の出力インピーダンスを高くするようにしたので、構成をシンプルにすることができる。
その他の効果は、上記第1の実施の形態の場合と同様である。
[変形例2−1]
上記実施の形態では、インピーダンス制御信号CTL3は、図16に示したように、例えばタイミングt11からユニットインターバルUIの半分(0.5UI)の時間が経過したタイミングにおいて低レベルから高レベルに変化し、そのタイミングからユニットインターバルUIの半分の時間が経過したタイミングt12において高レベルから低レベルに変化するようにしたが、これに限定されるものではない。これに代えて、例えば、インピーダンス制御信号CTL3は、タイミングt11からユニットインターバルUIの半分よりも短い時間が経過したタイミングにおいて低レベルから高レベルに変化し、タイミングt12において高レベルから低レベルに変化するようにしてもよい。この場合には、ドライバ部29A,29B,29Cのうちの中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くする期間の長さを長くすることができ、その結果、消費電力をさらに低減することができる。また、例えば、インピーダンス制御信号CTL3は、タイミングt11からユニットインターバルUIの半分よりも長い時間が経過したタイミングにおいて低レベルから高レベルに変化し、タイミングt12において高レベルから低レベルに変化するようにしてもよい。
上記実施の形態では、インピーダンス制御信号CTL3は、図16に示したように、例えばタイミングt11からユニットインターバルUIの半分(0.5UI)の時間が経過したタイミングにおいて低レベルから高レベルに変化し、そのタイミングからユニットインターバルUIの半分の時間が経過したタイミングt12において高レベルから低レベルに変化するようにしたが、これに限定されるものではない。これに代えて、例えば、インピーダンス制御信号CTL3は、タイミングt11からユニットインターバルUIの半分よりも短い時間が経過したタイミングにおいて低レベルから高レベルに変化し、タイミングt12において高レベルから低レベルに変化するようにしてもよい。この場合には、ドライバ部29A,29B,29Cのうちの中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くする期間の長さを長くすることができ、その結果、消費電力をさらに低減することができる。また、例えば、インピーダンス制御信号CTL3は、タイミングt11からユニットインターバルUIの半分よりも長い時間が経過したタイミングにおいて低レベルから高レベルに変化し、タイミングt12において高レベルから低レベルに変化するようにしてもよい。
<3.第3の実施の形態>
次に、第3の実施の形態に係る通信システム3について説明する。本実施の形態は、シンボルが遷移するときの差分AB,BC,CAの遷移時間に着目して、出力インピーダンスを高くする特定のシンボル遷移を定めたものである。なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第3の実施の形態に係る通信システム3について説明する。本実施の形態は、シンボルが遷移するときの差分AB,BC,CAの遷移時間に着目して、出力インピーダンスを高くする特定のシンボル遷移を定めたものである。なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
図1に示したように、通信システム3は、送信装置70を備えている。送信装置70は、送信部80を有している。図4に示したように、送信部80は、遷移検出部85を有している。
図19は、遷移検出部85の一動作例を表すものである。遷移検出部85は、図19においてW4で示したように、遷移信号TxF9,TxR9,TxP9が“001”、“011”、および“1xx”である場合に、インピーダンス制御信号CTLを“1”(アクティブ)にし、それ以外である場合に、インピーダンス制御信号CTLを“0”(非アクティブ)にするものである。遷移検出部85は、遷移信号TxF9,TxR9,TxP9に基づいて、以下に説明するように、シンボル遷移が、差分AB,BC,CAのいずれかの遷移時間が長くなるおそれがあるシンボル遷移であるか否かを確認し、その結果に基づいてインピーダンス制御信号CTLを生成するようになっている。
図20は、差分AB,BC,CAのアイダイアグラムを模式的に表すものである。図20に示したように、遷移W61,W62は、他の遷移に比べて、遷移時間が長い遷移である。遷移W61は、−2ΔVから+ΔVに変化する遷移であり、遷移W62は、+2ΔVから−ΔVに変化する遷移である。
遷移検出部85は、遷移信号TxF9,TxR9,TxP9に基づいて、シンボル遷移が、遷移W61,W62のように、差分AB,BC,CAのいずれかの遷移時間が長くなるおそれがあるシンボル遷移であるか否かを確認する。そして、遷移検出部85は、遷移信号TxF9,TxR9,TxP9が“000”または“010”である場合に、差分AB,BC,CAのいずれかの遷移時間が長くなるおそれがあるシンボル遷移であると判断し、インピーダンス制御信号CTLを“0”(非アクティブ)にする。また、遷移検出部85は、遷移信号TxF9,TxR9,TxP9が“001”、“011”、または“1xx”である場合に、差分AB,BC,CAのいずれかの遷移時間が長くなるおそれがあるシンボル遷移ではないと判断し、インピーダンス制御信号CTLを“1”(アクティブ)にするようになっている。
ここで、遷移検出部85、タイミング制御部27T、およびインピーダンス制御部28A〜28Cは、本開示における「設定部」の一具体例に対応する。
図21A〜21Eは、シンボルが“+x”から“+x”以外のシンボルに遷移する場合における送信装置70の一動作例を表すものである。
図19に示したように、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“1xx”である場合には、シンボルが“+x”から“−x”に遷移する。このとき、遷移検出部85は、図19に示したように、インピーダンス制御信号CTLを“1”(アクティブ)にする。よって、インピーダンス制御部28Cは、図21Aに示したように、送信装置70がシンボル“−x”を出力する期間(ユニットインターバルUI)において、ドライバ部29Cの出力インピーダンスを約500[Ω]にする(図21AのW51)。すなわち、シンボルが“+x”から“−x”に遷移する場合には、差分AB,BC,CAの遷移は、いずれも遷移W61,W62に該当しないので、インピーダンス制御部28Cは、ドライバ部29Cの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“010”である場合には、シンボルが“+x”から“+y”に遷移する。このとき、遷移検出部85は、図19に示したように、インピーダンス制御信号CTLを“0”(非アクティブ)にする。よって、インピーダンス制御部28Aは、図21Bに示したように、送信装置70がシンボル“+y”を出力する期間において、ドライバ部29Aの出力インピーダンスを約50[Ω]にする。すなわち、差分ABの遷移は遷移W62に対応し、差分ABの遷移時間が長くなるおそれがあるので、インピーダンス制御部28Aは、ドライバ部29Aの出力インピーダンスを大きい値にせず、線路110Aの特性インピーダンスに整合させる。これにより、ドライバ部29Aの出力インピーダンスを大きい値にする場合に比べ、信号SIGAの遷移時間を短くすることができるため、差分ABの遷移時間が長くなるおそれを低減することができる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“011”である場合には、シンボルが“+x”から“−y”に遷移する。このとき、遷移検出部85は、図19に示したように、インピーダンス制御信号CTLを“1”(アクティブ)にする。よって、インピーダンス制御部28Aは、図21Cに示したように、送信装置70がシンボル“−y”を出力する期間において、ドライバ部29Aの出力インピーダンスを約500[Ω]にする(図21CのW52)。すなわち、シンボルが“+x”から“−y”に遷移する場合には、差分AB,BC,CAの遷移は、いずれも遷移W61,W62に該当しないので、インピーダンス制御部28Aは、ドライバ部29Aの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“000”である場合には、シンボルが“+x”から“+z”に遷移する。このとき、遷移検出部85は、図19に示したように、インピーダンス制御信号CTLを“0”(非アクティブ)にする。よって、インピーダンス制御部28Bは、図21Dに示したように、送信装置70がシンボル“+z”を出力する期間において、ドライバ部29Bの出力インピーダンスを約50[Ω]にする。すなわち、差分ABの遷移は遷移W62に対応し、差分ABの遷移時間が長くなるおそれがあるので、インピーダンス制御部28Bは、ドライバ部29Bの出力インピーダンスを大きい値にせず、線路110Bの特性インピーダンスに整合させる。これにより、ドライバ部29Bの出力インピーダンスを大きい値にする場合に比べ、信号SIGBの遷移時間を短くすることができるため、差分ABの遷移時間が長くなるおそれを低減することができる。
また、シンボルDSが“+x”であり、遷移信号TxF9,TxR9,TxP9が“001”である場合には、シンボルが“+x”から“−z”に遷移する。このとき、遷移検出部85は、図19に示したように、インピーダンス制御信号CTLを“1”(アクティブ)にする。よって、インピーダンス制御部28Bは、図21Eに示したように、送信装置70がシンボル“−z”を出力する期間において、ドライバ部29Bの出力インピーダンスを約500[Ω]にする(図21EのW53)。すなわち、シンボルが“+x”から“−z”に遷移する場合には、差分AB,BC,CAの遷移は、いずれも遷移W61,W62に該当しないので、インピーダンス制御部28Bは、ドライバ部29Bの出力インピーダンスを大きい値(この例では約500[Ω])に変化させる。
図22は、通信システム3における、信号SIGAと信号SIGBとの差分AB、信号SIGBと信号SIGCとの差分BC、信号SIGCと信号SIGAとの差分CAのアイダイアグラムを表すものである。本実施の形態に係る通信システム3(図22)では、第1の実施の形態に係る通信システム1(図13A)と同等のアイ開口を得ることができる。また、通信システム3では、比較例に係る通信システム1Rに比べて、直流電流IMに係る消費電力を例えば約60%削減することができる。このように、通信システム3では、シンボル遷移が、差分AB,BC,CAのいずれかの遷移時間が長くなるおそれがあるシンボル遷移ではない場合に、ドライバ部29A,29B,29Cのうちの中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くするようにしたので、波形品質の低下を抑えつつ、消費電力を低減することができる。
以上のように本実施の形態では、シンボル遷移が、差分AB,BC,CAのいずれかの遷移時間が長くなるおそれがあるシンボル遷移ではない場合に、中レベル電圧を出力するドライバ部の出力インピーダンスを高くするようにしたので、波形品質の低下を抑えつつ、消費電力を低減することができる。
<4.適用例>
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。
(適用例1)
図23は、上記実施の形態等の通信システムが適用されるスマートフォン300(多機能携帯電話)の外観を表すものである。このスマートフォン300には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。
図23は、上記実施の形態等の通信システムが適用されるスマートフォン300(多機能携帯電話)の外観を表すものである。このスマートフォン300には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。
図24は、スマートフォン300に用いられるアプリケーションプロセッサ310の一構成例を表すものである。アプリケーションプロセッサ310は、CPU(Central Processing Unit)311と、メモリ制御部312と、電源制御部313と、外部インタフェース314と、GPU(Graphics Processing Unit)315と、メディア処理部316と、ディスプレイ制御部317と、MIPI(Mobile Industry Processor Interface)インタフェース318とを有している。CPU311、メモリ制御部312、電源制御部313、外部インタフェース314、GPU315、メディア処理部316、ディスプレイ制御部317は、この例では、システムバス319に接続され、このシステムバス319を介して、互いにデータのやり取りをすることができるようになっている。
CPU311は、プログラムに従って、スマートフォン300で扱われる様々な情報を処理するものである。メモリ制御部312は、CPU311が情報処理を行う際に使用するメモリ501を制御するものである。電源制御部313は、スマートフォン300の電源を制御するものである。
外部インタフェース314は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部502およびイメージセンサ410と接続されている。無線通信部502は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、RF(Radio Frequency)フロントエンド部などを含んで構成される。イメージセンサ410は、画像を取得するものであり、例えばCMOSセンサを含んで構成される。
GPU315は、画像処理を行うものである。メディア処理部316は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部317は、MIPIインタフェース318を介して、ディスプレイ504を制御するものである。MIPIインタフェース318は、画像信号をディスプレイ504に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。MIPIインタフェース318は、例えば水晶振動子を含む発振回路330から供給される基準クロックに基づいて動作するようになっている。このMIPIインタフェース318とディスプレイ504との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
図25は、イメージセンサ410の一構成例を表すものである。イメージセンサ410は、センサ部411と、ISP(Image Signal Processor)412と、JPEG(Joint Photographic Experts Group)エンコーダ413と、CPU414と、RAM(Random Access Memory)415と、ROM(Read Only Memory)416と、電源制御部417と、I2C(Inter-Integrated Circuit)インタフェース418と、MIPIインタフェース419とを有している。これらの各ブロックは、この例では、システムバス420に接続され、このシステムバス420を介して、互いにデータのやり取りをすることができるようになっている。
センサ部411は、画像を取得するものであり、例えばCMOSセンサにより構成されるものである。ISP412は、センサ部411が取得した画像に対して所定の処理を行うものである。JPEGエンコーダ413は、ISP412が処理した画像をエンコードしてJPEG形式の画像を生成するものである。CPU414は、プログラムに従ってイメージセンサ410の各ブロックを制御するものである。RAM415は、CPU414が情報処理を行う際に使用するメモリである。ROM416は、CPU414において実行されるプログラムやキャリブレーションにより得られた設定値などを記憶するものである。電源制御部417は、イメージセンサ410の電源を制御するものである。I2Cインタフェース418は、アプリケーションプロセッサ310から制御信号を受け取るものである。また、図示していないが、イメージセンサ410は、アプリケーションプロセッサ310から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ410は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。MIPIインタフェース419は、画像信号をアプリケーションプロセッサ310に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。MIPIインタフェース419は、例えば水晶振動子を含む発振回路430から供給される基準クロックに基づいて動作するようになっている。このMIPIインタフェース419とアプリケーションプロセッサ310との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
(適用例2)
図26は、上記実施の形態等の通信システムが適用される車両制御システム600の一構成例を表すものである。車両制御システム600は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車などの動作を制御するものである。この車両制御システム600は、駆動系制御ユニット610と、ボディ系制御ユニット620と、バッテリ制御ユニット630と、車外情報検出ユニット640と、車内情報検出ユニット650と、統合制御ユニット660とを有している。これらのユニットは、通信ネットワーク690を介して互いに接続されている。通信ネットワーク690は、例えば、CAN(Controller Area Network)、LIN(Local Interconnect Network)、LAN(Local Area Network)、FlexRay(登録商標)などの任意の規格に準拠したネットワークを用いることができる。各ユニットは、例えば、マイクロコンピュータ、記憶部、制御対象の装置を駆動する駆動回路、通信I/Fなどを含んで構成される。
図26は、上記実施の形態等の通信システムが適用される車両制御システム600の一構成例を表すものである。車両制御システム600は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車などの動作を制御するものである。この車両制御システム600は、駆動系制御ユニット610と、ボディ系制御ユニット620と、バッテリ制御ユニット630と、車外情報検出ユニット640と、車内情報検出ユニット650と、統合制御ユニット660とを有している。これらのユニットは、通信ネットワーク690を介して互いに接続されている。通信ネットワーク690は、例えば、CAN(Controller Area Network)、LIN(Local Interconnect Network)、LAN(Local Area Network)、FlexRay(登録商標)などの任意の規格に準拠したネットワークを用いることができる。各ユニットは、例えば、マイクロコンピュータ、記憶部、制御対象の装置を駆動する駆動回路、通信I/Fなどを含んで構成される。
駆動系制御ユニット610は、車両の駆動系に関連する装置の動作を制御するものである。駆動系制御ユニット610には、車両状態検出部611が接続されている。車両状態検出部611は、車両の状態を検出するものであり、例えば、ジャイロセンサ、加速度センサ、アクセルペダルやブレーキペダルの操作量や操舵角などを検出するセンサなどを含んで構成されるものである。駆動系制御ユニット610は、車両状態検出部611により検出された情報に基づいて、車両の駆動系に関連する装置の動作を制御するようになっている。この駆動系制御ユニット610と車両状態検出部611との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
ボディ系制御ユニット620は、キーレスエントリシステム、パワーウィンドウ装置、各種ランプなど、車両に装備された各種装置の動作を制御するものである。
バッテリ制御ユニット630は、バッテリ631を制御するものである。バッテリ制御ユニット630には、バッテリ631が接続されている。バッテリ631は、駆動用モータへ電力を供給するものであり、例えば2次電池、冷却装置などを含んで構成されるものである。バッテリ制御ユニット630は、バッテリ631から、温度、出力電圧、バッテリ残量などの情報を取得し、これらの情報に基づいて、バッテリ631の冷却装置などを制御するようになっている。このバッテリ制御ユニット630とバッテリ631との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
車外情報検出ユニット640は、車両の外部の情報を検出するものである。車外情報検出ユニット640には、撮像部641および車外情報検出部642が接続されている。撮像部641は、車外の画像を撮像するものであり、例えば、ToF(Time Of Flight)カメラ、ステレオカメラ、単眼カメラ、赤外線カメラなどを含んで構成されるものである。車外情報検出部642は、車外の情報を検出するものであり、例えば、天候や気象を検出するセンサや、車両の周囲の他の車両、障害物、歩行者などを検出するセンサなどを含んで構成されるものである。車外情報検出ユニット640は、撮像部641により得られた画像や、車外情報検出部642により検出された情報に基づいて、例えば、天候や気象、路面状況などを認識し、車両の周囲の他の車両、障害物、歩行者、標識や路面上の文字などの物体検出を行い、あるいはそれらと車両との間の距離を検出するようになっている。この車外情報検出ユニット640と、撮像部641および車外情報検出部642との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
車内情報検出ユニット650は、車両の内部の情報を検出するものである。車内情報検出ユニット650には、運転者状態検出部651が接続されている。運転者状態検出部651は、運転者の状態を検出するものであり、例えば、カメラ、生体センサ、マイクなどを含んで構成されるものである。車内情報検出ユニット650は、運転者状態検出部651により検出された情報に基づいて、例えば、運転者の疲労度合、運転者の集中度合い、運転者が居眠りをしていないかどうかなどを監視するようになっている。この車内情報検出ユニット650と運転者状態検出部651との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
統合制御ユニット660は、車両制御システム600の動作を制御するものである。統合制御ユニット660には、操作部661、表示部662、およびインストルメントパネル663が接続されている。操作部661は、搭乗者が操作するものであり、例えば、タッチパネル、各種ボタンやスイッチなどを含んで構成されるものである。表示部662は、画像を表示するものであり、例えば液晶表示パネルなどを用いて構成されるものである。インストルメントパネル663は、車両の状態を表示するものであり、スピードメータなどのメータ類や各種警告ランプなどを含んで構成されるものである。この統合制御ユニット660と、操作部661、表示部662、およびインストルメントパネル663との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の各実施の形態では、受信装置30においてスイッチ42A〜42Cをオフ状態にすることにより終端抵抗を用いないようにしたが、これに限定されるものではなく、これに代えて、例えば、スイッチ42A〜42Cをオン状態にしてもよい。この場合でも、中レベル電圧VMを出力するドライバ部の出力インピーダンスを高くすることにより、消費電力を低減することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。
(1)第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定する第1のドライバ部と、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する設定部と
を備えた送信装置。
(2)前記第1のドライバ部は、第1の期間において、前記第1の出力端子における電圧を、前記第1の電圧または前記第2の電圧から前記第3の電圧に変化させ、前記第1の期間の後の第2の期間において、前記第1の出力端子における電圧を、前記第3の電圧に維持させ、
前記設定部は、前記第2の期間における前記第1のドライバ部の出力インピーダンスを、前記第1の期間における前記第1のドライバ部の出力インピーダンスよりも高いインピーダンスに設定する
前記(1)に記載の送信装置。
(3)前記第1のドライバ部は、所定の周期で、前記第1の出力端子における電圧を設定し、
前記所定の周期に対応する期間は、前記第1の期間と、前記第2の期間とを含む
前記(2)に記載の送信装置。
(4)前記第1のドライバ部は、所定の周期で、複数回連続して、前記第1の出力端子における電圧を前記第3の電圧に設定し、
前記第2の期間は、前記第1のドライバ部が、2回目に前記第1の出力端子における電圧を前記第3の電圧に設定するタイミングよりも後ろの期間である
前記(2)に記載の送信装置。
(5)前記第1の期間における前記第1のドライバ部の出力インピーダンスは、前記第1のドライバ部が前記第1の出力端子における電圧を前記第1の電圧または前記第2の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスに対応している
前記(2)から(4)のいずれかに記載の送信装置。
(6)第2の出力端子における電圧を、前記第1の電圧、前記第2の電圧、および前記第3の電圧のうちのいずれかに選択的に設定する第2のドライバ部と、
第3の出力端子における電圧を、前記第1の電圧、前記第2の電圧、および前記第3の電圧のうちのいずれかに選択的に設定する第3のドライバ部と
をさらに備え、
前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧は、互いに異なり、
前記設定部は、さらに、前記第2のドライバ部が前記第2の出力端子における電圧を前記第3の電圧に設定するときの、前記第2のドライバ部の出力インピーダンスを動的に設定するとともに、前記第3のドライバ部が前記第3の出力端子における電圧を前記第3の電圧に設定するときの、前記第3のドライバ部の出力インピーダンスを動的に設定する
前記(1)に記載の送信装置。
(7)前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部は、前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧を設定することにより、シンボルのシーケンスを送信し、
前記設定部は、前記シーケンスにおける、所定のシンボル遷移に基づいて、前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部の出力インピーダンスを設定する
前記(6)に記載の送信装置。
(8)前記シンボルの遷移を示す遷移信号に基づいてシンボル信号を生成する信号生成部をさらに備え、
前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部は、前記シンボル信号に基づいて、前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧をそれぞれ設定し、
前記設定部は、前記遷移信号に基づいて、前記所定のシンボル遷移を検出することにより、前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部の出力インピーダンスを設定する
前記(7)に記載の送信装置。
(9)前記設定部は、前記第1の出力端子における電圧、前記第2の出力端子における電圧、および前記第3の出力端子における電圧のうちの2つが変化し、1つが前記第3の電圧に維持されるようなシンボル遷移において、前記第1のドライバ部、前記第2のドライバ部、前記第3のドライバ部のうち、対応する出力端子を前記第3の電圧に設定するドライバ部の出力インピーダンスを、その他のドライバ部の出力インピーダンスよりも高くする
前記(7)または(8)に記載の送信装置。
(10)前記設定部は、前記第1の出力端子における電圧、前記第2の出力端子における電圧、および前記第3の出力端子における電圧のうちの2つが変化し、1つが変化しないようなシンボル遷移において、前記第1のドライバ部、前記第2のドライバ部、前記第3のドライバ部のうち、対応する出力端子を前記第3の電圧に設定するドライバ部の出力インピーダンスを、その他のドライバ部の出力インピーダンスよりも高くする
前記(7)または(8)に記載の送信装置。
(11)前記第1のドライバ部は、
第1の電源から前記第1の出力端子への経路上に設けられた第1の回路と、
第2の電源から前記第1の出力端子への経路上に設けられた第2の回路と
を有し、
前記第1の電源から前記第1の回路および前記第2の回路を介して前記第2の電源に電流を流すことにより、前記第1の出力端子における電圧を前記第3の電圧に設定する
前記(1)から(10)のいずれかに記載の送信装置。
(12)前記第1の回路は、互いに並列接続され、それぞれが、前記第1の電源から前記第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタとを含む、複数の第1のサブ回路を有し、
前記第2の回路は、互いに並列接続され、それぞれが、前記第2の電源から前記第1の出力端子への経路上に設けられた第2の抵抗素子および第2のトランジスタとを含む、複数の第2のサブ回路を有し、
前記複数の第1のサブ回路のうちの1以上における前記第1のトランジスタをオン状態にするとともに、前記複数の第2のサブ回路のうちの1以上における前記第2のトランジスタをオン状態にすることにより、前記第1の出力端子における電圧を前記第3の電圧に設定する
前記(11)に記載の送信装置。
(13)前記設定部は、
前記第1の回路における複数の第1のトランジスタのうちのオン状態にする第1のトランジスタの数を設定するとともに、前記第2の回路における複数の第2のトランジスタのうちのオン状態にする第2のトランジスタの数を設定することにより、前記第1のドライバ部の出力インピーダンスを設定する
前記(12)に記載の送信装置。
(14)第1のドライバ部に、第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定させ、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する
送信方法。
(15)送信装置と
受信装置と
を備え、
前記送信装置は、
第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定する第1のドライバ部と、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する設定部と
を有する
通信システム。
(16)前記受信装置は、入力端子に接続され、有効または無効に設定可能な終端抵抗を有する
前記(15)に記載の通信システム。
(17)前記終端抵抗は無効に設定されている
前記(16)に記載の通信システム。
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する設定部と
を備えた送信装置。
(2)前記第1のドライバ部は、第1の期間において、前記第1の出力端子における電圧を、前記第1の電圧または前記第2の電圧から前記第3の電圧に変化させ、前記第1の期間の後の第2の期間において、前記第1の出力端子における電圧を、前記第3の電圧に維持させ、
前記設定部は、前記第2の期間における前記第1のドライバ部の出力インピーダンスを、前記第1の期間における前記第1のドライバ部の出力インピーダンスよりも高いインピーダンスに設定する
前記(1)に記載の送信装置。
(3)前記第1のドライバ部は、所定の周期で、前記第1の出力端子における電圧を設定し、
前記所定の周期に対応する期間は、前記第1の期間と、前記第2の期間とを含む
前記(2)に記載の送信装置。
(4)前記第1のドライバ部は、所定の周期で、複数回連続して、前記第1の出力端子における電圧を前記第3の電圧に設定し、
前記第2の期間は、前記第1のドライバ部が、2回目に前記第1の出力端子における電圧を前記第3の電圧に設定するタイミングよりも後ろの期間である
前記(2)に記載の送信装置。
(5)前記第1の期間における前記第1のドライバ部の出力インピーダンスは、前記第1のドライバ部が前記第1の出力端子における電圧を前記第1の電圧または前記第2の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスに対応している
前記(2)から(4)のいずれかに記載の送信装置。
(6)第2の出力端子における電圧を、前記第1の電圧、前記第2の電圧、および前記第3の電圧のうちのいずれかに選択的に設定する第2のドライバ部と、
第3の出力端子における電圧を、前記第1の電圧、前記第2の電圧、および前記第3の電圧のうちのいずれかに選択的に設定する第3のドライバ部と
をさらに備え、
前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧は、互いに異なり、
前記設定部は、さらに、前記第2のドライバ部が前記第2の出力端子における電圧を前記第3の電圧に設定するときの、前記第2のドライバ部の出力インピーダンスを動的に設定するとともに、前記第3のドライバ部が前記第3の出力端子における電圧を前記第3の電圧に設定するときの、前記第3のドライバ部の出力インピーダンスを動的に設定する
前記(1)に記載の送信装置。
(7)前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部は、前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧を設定することにより、シンボルのシーケンスを送信し、
前記設定部は、前記シーケンスにおける、所定のシンボル遷移に基づいて、前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部の出力インピーダンスを設定する
前記(6)に記載の送信装置。
(8)前記シンボルの遷移を示す遷移信号に基づいてシンボル信号を生成する信号生成部をさらに備え、
前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部は、前記シンボル信号に基づいて、前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧をそれぞれ設定し、
前記設定部は、前記遷移信号に基づいて、前記所定のシンボル遷移を検出することにより、前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部の出力インピーダンスを設定する
前記(7)に記載の送信装置。
(9)前記設定部は、前記第1の出力端子における電圧、前記第2の出力端子における電圧、および前記第3の出力端子における電圧のうちの2つが変化し、1つが前記第3の電圧に維持されるようなシンボル遷移において、前記第1のドライバ部、前記第2のドライバ部、前記第3のドライバ部のうち、対応する出力端子を前記第3の電圧に設定するドライバ部の出力インピーダンスを、その他のドライバ部の出力インピーダンスよりも高くする
前記(7)または(8)に記載の送信装置。
(10)前記設定部は、前記第1の出力端子における電圧、前記第2の出力端子における電圧、および前記第3の出力端子における電圧のうちの2つが変化し、1つが変化しないようなシンボル遷移において、前記第1のドライバ部、前記第2のドライバ部、前記第3のドライバ部のうち、対応する出力端子を前記第3の電圧に設定するドライバ部の出力インピーダンスを、その他のドライバ部の出力インピーダンスよりも高くする
前記(7)または(8)に記載の送信装置。
(11)前記第1のドライバ部は、
第1の電源から前記第1の出力端子への経路上に設けられた第1の回路と、
第2の電源から前記第1の出力端子への経路上に設けられた第2の回路と
を有し、
前記第1の電源から前記第1の回路および前記第2の回路を介して前記第2の電源に電流を流すことにより、前記第1の出力端子における電圧を前記第3の電圧に設定する
前記(1)から(10)のいずれかに記載の送信装置。
(12)前記第1の回路は、互いに並列接続され、それぞれが、前記第1の電源から前記第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタとを含む、複数の第1のサブ回路を有し、
前記第2の回路は、互いに並列接続され、それぞれが、前記第2の電源から前記第1の出力端子への経路上に設けられた第2の抵抗素子および第2のトランジスタとを含む、複数の第2のサブ回路を有し、
前記複数の第1のサブ回路のうちの1以上における前記第1のトランジスタをオン状態にするとともに、前記複数の第2のサブ回路のうちの1以上における前記第2のトランジスタをオン状態にすることにより、前記第1の出力端子における電圧を前記第3の電圧に設定する
前記(11)に記載の送信装置。
(13)前記設定部は、
前記第1の回路における複数の第1のトランジスタのうちのオン状態にする第1のトランジスタの数を設定するとともに、前記第2の回路における複数の第2のトランジスタのうちのオン状態にする第2のトランジスタの数を設定することにより、前記第1のドライバ部の出力インピーダンスを設定する
前記(12)に記載の送信装置。
(14)第1のドライバ部に、第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定させ、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する
送信方法。
(15)送信装置と
受信装置と
を備え、
前記送信装置は、
第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定する第1のドライバ部と、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する設定部と
を有する
通信システム。
(16)前記受信装置は、入力端子に接続され、有効または無効に設定可能な終端抵抗を有する
前記(15)に記載の通信システム。
(17)前記終端抵抗は無効に設定されている
前記(16)に記載の通信システム。
本出願は、日本国特許庁において2016年1月22日に出願された日本特許出願番号2016−010286号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
Claims (17)
- 第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定する第1のドライバ部と、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する設定部と
を備えた送信装置。 - 前記第1のドライバ部は、第1の期間において、前記第1の出力端子における電圧を、前記第1の電圧または前記第2の電圧から前記第3の電圧に変化させ、前記第1の期間の後の第2の期間において、前記第1の出力端子における電圧を、前記第3の電圧に維持させ、
前記設定部は、前記第2の期間における前記第1のドライバ部の出力インピーダンスを、前記第1の期間における前記第1のドライバ部の出力インピーダンスよりも高いインピーダンスに設定する
請求項1に記載の送信装置。 - 前記第1のドライバ部は、所定の周期で、前記第1の出力端子における電圧を設定し、
前記所定の周期に対応する期間は、前記第1の期間と、前記第2の期間とを含む
請求項2に記載の送信装置。 - 前記第1のドライバ部は、所定の周期で、複数回連続して、前記第1の出力端子における電圧を前記第3の電圧に設定し、
前記第2の期間は、前記第1のドライバ部が、2回目に前記第1の出力端子における電圧を前記第3の電圧に設定するタイミングよりも後ろの期間である
請求項2に記載の送信装置。 - 前記第1の期間における前記第1のドライバ部の出力インピーダンスは、前記第1のドライバ部が前記第1の出力端子における電圧を前記第1の電圧または前記第2の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスに対応している
請求項2に記載の送信装置。 - 第2の出力端子における電圧を、前記第1の電圧、前記第2の電圧、および前記第3の電圧のうちのいずれかに選択的に設定する第2のドライバ部と、
第3の出力端子における電圧を、前記第1の電圧、前記第2の電圧、および前記第3の電圧のうちのいずれかに選択的に設定する第3のドライバ部と
をさらに備え、
前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧は、互いに異なり、
前記設定部は、さらに、前記第2のドライバ部が前記第2の出力端子における電圧を前記第3の電圧に設定するときの、前記第2のドライバ部の出力インピーダンスを動的に設定するとともに、前記第3のドライバ部が前記第3の出力端子における電圧を前記第3の電圧に設定するときの、前記第3のドライバ部の出力インピーダンスを動的に設定する
請求項1に記載の送信装置。 - 前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部は、前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧を設定することにより、シンボルのシーケンスを送信し、
前記設定部は、前記シーケンスにおける、所定のシンボル遷移に基づいて、前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部の出力インピーダンスを設定する
請求項6に記載の送信装置。 - 前記シンボルの遷移を示す遷移信号に基づいてシンボル信号を生成する信号生成部をさらに備え、
前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部は、前記シンボル信号に基づいて、前記第1の出力端子、前記第2の出力端子、および前記第3の出力端子における電圧をそれぞれ設定し、
前記設定部は、前記遷移信号に基づいて、前記所定のシンボル遷移を検出することにより、前記第1のドライバ部、前記第2のドライバ部、および前記第3のドライバ部の出力インピーダンスを設定する
請求項7に記載の送信装置。 - 前記設定部は、前記第1の出力端子における電圧、前記第2の出力端子における電圧、および前記第3の出力端子における電圧のうちの2つが変化し、1つが前記第3の電圧に維持されるようなシンボル遷移において、前記第1のドライバ部、前記第2のドライバ部、前記第3のドライバ部のうち、対応する出力端子を前記第3の電圧に設定するドライバ部の出力インピーダンスを、その他のドライバ部の出力インピーダンスよりも高くする
請求項7に記載の送信装置。 - 前記設定部は、前記第1の出力端子における電圧、前記第2の出力端子における電圧、および前記第3の出力端子における電圧のうちの2つが変化し、1つが変化しないようなシンボル遷移において、前記第1のドライバ部、前記第2のドライバ部、前記第3のドライバ部のうち、対応する出力端子を前記第3の電圧に設定するドライバ部の出力インピーダンスを、その他のドライバ部の出力インピーダンスよりも高くする
請求項7に記載の送信装置。 - 前記第1のドライバ部は、
第1の電源から前記第1の出力端子への経路上に設けられた第1の回路と、
第2の電源から前記第1の出力端子への経路上に設けられた第2の回路と
を有し、
前記第1の電源から前記第1の回路および前記第2の回路を介して前記第2の電源に電流を流すことにより、前記第1の出力端子における電圧を前記第3の電圧に設定する
請求項1に記載の送信装置。 - 前記第1の回路は、互いに並列接続され、それぞれが、前記第1の電源から前記第1の出力端子への経路上に設けられた第1の抵抗素子および第1のトランジスタとを含む、複数の第1のサブ回路を有し、
前記第2の回路は、互いに並列接続され、それぞれが、前記第2の電源から前記第1の出力端子への経路上に設けられた第2の抵抗素子および第2のトランジスタとを含む、複数の第2のサブ回路を有し、
前記複数の第1のサブ回路のうちの1以上における前記第1のトランジスタをオン状態にするとともに、前記複数の第2のサブ回路のうちの1以上における前記第2のトランジスタをオン状態にすることにより、前記第1の出力端子における電圧を前記第3の電圧に設定する
請求項11に記載の送信装置。 - 前記設定部は、
前記第1の回路における複数の第1のトランジスタのうちのオン状態にする第1のトランジスタの数を設定するとともに、前記第2の回路における複数の第2のトランジスタのうちのオン状態にする第2のトランジスタの数を設定することにより、前記第1のドライバ部の出力インピーダンスを設定する
請求項12に記載の送信装置。 - 第1のドライバ部に、第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定させ、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する
送信方法。 - 送信装置と
受信装置と
を備え、
前記送信装置は、
第1の出力端子における電圧を、第1の電圧、第2の電圧、および前記第1の電圧と前記第2の電圧との間の第3の電圧のうちのいずれかに選択的に設定する第1のドライバ部と、
前記第1のドライバ部が前記第1の出力端子における電圧を前記第3の電圧に設定するときの、前記第1のドライバ部の出力インピーダンスを動的に設定する設定部と
を有する
通信システム。 - 前記受信装置は、入力端子に接続され、有効または無効に設定可能な終端抵抗を有する
請求項15に記載の通信システム。 - 前記終端抵抗は無効に設定されている
請求項16に記載の通信システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016010286 | 2016-01-22 | ||
JP2016010286 | 2016-01-22 | ||
PCT/JP2016/087588 WO2017126267A1 (ja) | 2016-01-22 | 2016-12-16 | 送信装置、送信方法、および通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017126267A1 JPWO2017126267A1 (ja) | 2018-11-15 |
JP6838566B2 true JP6838566B2 (ja) | 2021-03-03 |
Family
ID=59362657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017562478A Active JP6838566B2 (ja) | 2016-01-22 | 2016-12-16 | 送信装置、送信方法、および通信システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US10225110B2 (ja) |
JP (1) | JP6838566B2 (ja) |
KR (1) | KR102528611B1 (ja) |
CN (1) | CN108476182B (ja) |
DE (1) | DE112016006281B4 (ja) |
WO (1) | WO2017126267A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6790435B2 (ja) * | 2016-04-20 | 2020-11-25 | ソニー株式会社 | 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法 |
CN111200463B (zh) * | 2020-01-08 | 2021-09-24 | 广东省半导体产业技术研究院 | 一种阻抗调节装置及信号发射装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697107A (en) * | 1986-07-24 | 1987-09-29 | National Semiconductor Corporation | Four-state I/O control circuit |
JP3360861B2 (ja) | 1993-03-02 | 2003-01-07 | 株式会社ソニー木原研究所 | シリアルディジタルデータの伝送方法及び伝送装置 |
JP3889954B2 (ja) * | 2001-10-29 | 2007-03-07 | 株式会社ルネサステクノロジ | 半導体装置 |
WO2006019094A1 (ja) * | 2004-08-19 | 2006-02-23 | Sony Corporation | レンズ位置検出装置、レンズ鏡筒および撮像装置 |
JP2007166059A (ja) * | 2005-12-12 | 2007-06-28 | Ricoh Co Ltd | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 |
US8064535B2 (en) | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
JP4356781B2 (ja) * | 2007-05-17 | 2009-11-04 | ソニー株式会社 | 駆動装置 |
JP4537487B2 (ja) * | 2008-05-08 | 2010-09-01 | 株式会社日本自動車部品総合研究所 | 信号伝送回路 |
JP2009284427A (ja) * | 2008-05-26 | 2009-12-03 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の制御方法 |
JP2010171793A (ja) | 2009-01-23 | 2010-08-05 | Elpida Memory Inc | 半導体装置 |
US9153296B2 (en) * | 2010-06-28 | 2015-10-06 | Intel Corporation | Methods and apparatuses for dynamic memory termination |
JP2016010286A (ja) | 2014-06-26 | 2016-01-18 | 株式会社東芝 | ガス絶縁機器用支持絶縁物およびガス絶縁機器 |
TWI705666B (zh) * | 2015-06-15 | 2020-09-21 | 日商新力股份有限公司 | 傳送裝置、接收裝置、通信系統 |
JP6665441B2 (ja) * | 2015-08-10 | 2020-03-13 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
-
2016
- 2016-12-16 US US16/063,439 patent/US10225110B2/en active Active
- 2016-12-16 JP JP2017562478A patent/JP6838566B2/ja active Active
- 2016-12-16 KR KR1020187017817A patent/KR102528611B1/ko active IP Right Grant
- 2016-12-16 DE DE112016006281.8T patent/DE112016006281B4/de active Active
- 2016-12-16 WO PCT/JP2016/087588 patent/WO2017126267A1/ja active Application Filing
- 2016-12-16 CN CN201680078966.4A patent/CN108476182B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR102528611B1 (ko) | 2023-05-04 |
KR20180105126A (ko) | 2018-09-27 |
CN108476182A (zh) | 2018-08-31 |
DE112016006281B4 (de) | 2024-02-22 |
DE112016006281T5 (de) | 2018-10-04 |
US20190007239A1 (en) | 2019-01-03 |
CN108476182B (zh) | 2021-03-05 |
US10225110B2 (en) | 2019-03-05 |
WO2017126267A1 (ja) | 2017-07-27 |
JPWO2017126267A1 (ja) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6848961B2 (ja) | 送信装置、送信方法、および通信システム | |
JP7147949B2 (ja) | 送信装置および通信システム | |
JP7259904B2 (ja) | 送信装置、送信方法、および通信システム | |
JP6838566B2 (ja) | 送信装置、送信方法、および通信システム | |
WO2017159074A1 (ja) | 送信装置、送信方法、および通信システム | |
JP6848885B2 (ja) | 送信装置および通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210125 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6838566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |