CN111200463B - 一种阻抗调节装置及信号发射装置 - Google Patents

Abstract

本发明提供的一种阻抗调节装置及信号发射装置，涉及阻抗调节技术领域，通过在驱动单元中并联用于调节阻抗的MOS管及电阻，通过向驱动单元中用于调节阻抗的MOS管输出调节电压，改变该MOS管的阻抗，进而调节整个驱动单元的阻抗；通过调节该调节电压使得驱动单元的阻抗与预设的阻抗匹配；调节过程完全不涉及高速数据采集，对高速输出信号完全没有损伤，调节电压的方式也比传统的高速信号相位检测更加容易并且提高了调节的精确度。

Description

一种阻抗调节装置及信号发射装置

技术领域

本申请涉及阻抗调节技术领域，具体而言，涉及一种阻抗调节装置及信号发射装置。

背景技术

高速电信号收发芯片是光纤通信网络物理层电信号处理的关键部分。该芯片位于光模块中，负责光模块主机(如路由器、交换机)和光电器件之间电信号的转换，因此该类芯片需要进行高速信号收发。当前此类芯片发射端的符号传输速率超过了25GBaud/s，针对如此高速速率的传输，要求芯片发射端输出阻抗为50欧姆，并与传输线和外围电路或者光器件实现阻抗匹配，由于半导体工艺、电压、温度(Process,voltage,temperature)等PVT因素会导致上述芯片发射端的输出阻抗发生改变，从而引发信号完整性的问题，使得发射端出现反射，输出信号眼图质量急剧恶化。

发明内容

有鉴于此，本发明实施例的目的在于提供一种阻抗调节装置及信号发射装置，以改善现有的芯片发射端的输出阻抗问题。

本发明采用的技术方案如下：

本发明提供了一种阻抗调节装置，所述阻抗调节装置包括：第一驱动单元、第二驱动单元及阻抗调节单元；

所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；

所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；

所述阻抗调节单元与所述第一驱动单元及所述第二驱动单元均电连接；

所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；

所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配。

进一步地，所述阻抗调节装置还包括第一基准电阻及第二基准电阻；

所述第一驱动单元的第一端与电源连接，所述第一驱动单元的第二端通过所述第二基准电阻接地；

所述第二驱动单元的第一端通过所述第一基准电阻与所述电源连接，所述第二驱动单元的第二端接地。

进一步地，所述第一基准电阻及所述第二基准电阻阻值相同；

所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；

所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述第二基准电阻匹配。

进一步地，所述阻抗调节单元包括第一放大器及第二放大器；

所述第一放大器的反相端接VDD/2，所述第一放大器的同相端与所述第一驱动单元的第二端电连接，所述第一放大器的输出端与所述第二PMOS管的栅极电连接；

所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以使所述第一放大器的反相端电压与同相端电压匹配，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；

所述第二放大器的反相端接VDD/2，所述第二放大器的同相端与所述第二驱动单元的第一端电连接，所述第二放大器的输出端与所述第二NMOS管的栅极电连接；

所述第二放大器用于自动调节所述第二PMOS管的栅极电压，以使所述第二放大器的反相端电压与同相端电压匹配，以使所述第二驱动单元的阻抗与所述第一基准电阻匹配。

进一步地，所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以调节所述第二PMOS管的导通电阻，从而调节所述第一驱动单元的阻抗；

当所述第一驱动单元的阻抗与所述第二基准电阻的阻抗匹配时，所述第一驱动单元的第二端的电压为电源在所述第二基准电阻上的分压。

进一步地，所述第二放大器用于自动调节所述第二NMOS管的栅极电压，以调节所述第二NMOS管的导通电阻，从而调节所述第二驱动单元的阻抗；

当所述第二驱动单元的阻抗与所述第一基准电阻的阻抗匹配时，所述第二驱动单元的第一端的电压为电源在所述第二驱动单元上的分压。

进一步地，所述阻抗调节单元包括调节控制器；所述调节控制器包括第一采样端、第二采样端、第一调节电压输出端及第二调节电压输出端；

所述第一采样端与所述第一驱动单元的第二端电连接，所述第一调节电压输出端与所述第二PMOS管的栅极电连接；

所述调节控制器用于自动调节所述第二PMOS管的栅极电压，以使所述第一驱动单元的第二端的电压为VDD/2，从而使所述第一驱动单元的阻抗与所述第二基准电阻匹配；

所述第二采样端与所述第二驱动单元的第一端电连接，所述第二调节电压输出端与所述第二NMOS管的栅极电连接；

所述调节控制器用于自动调节所述第二NMOS管的栅极电压，以使所述第二驱动单元的第一端的电压为VDD/2，从而使所述第二驱动单元的阻抗与所述第一基准电阻匹配。

进一步地，所述第二PMOS管的栅极电压为所述第一调节电压；

所述第二NMOS管的栅极电压为所述第二调节电压。

本发明还提供了一种信号发射装置，所述信号发射装置包括阻抗调节单元及多个驱动模块；每个所述驱动模块均包括第一驱动单元及第二驱动单元；

所述阻抗调节单元与每一个所述驱动模块的所述第一驱动单元及所述第二驱动单元均电连接；

所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配。

所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配；

所述第一驱动单元包括输入端及输出端，所述第一驱动单元的输入端用于连接待发射信号，通过所述第一驱动单元的输出端进行发射；

所述第二驱动单元包括输入端及输出端，所述第二驱动单元的输入端用于连接待发射信号，通过所述第二驱动单元的输出端进行发射；

所述第一驱动单元的输出端与所述第二驱动单元的输出端连接形成所述驱动模块的输出端；多个所述驱动模块的输出端短接用于向外部设备发射信号。

进一步地，所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；

所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；

所述阻抗调节单元用于向所述第二PMOS管的栅极输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；

所述阻抗调节单元还用于向所述第二NMOS管的栅极输出第二调节电压，以使所述第二驱动单元的输出阻抗与预设阻抗匹配。

相对现有技术，本发明具有以下有益效果：

本发明提供的一种阻抗调节装置及信号发射装置，通过在驱动单元中并联用于调节阻抗的MOS管及电阻，通过向驱动单元中用于调节阻抗的MOS管输出调节电压，改变该MOS管的阻抗，进而调节整个驱动单元的阻抗；通过调节该调节电压使得驱动单元的阻抗与预设的阻抗匹配；调节过程完全不涉及高速数据采集，对高速输出信号完全没有损伤，调节电压的方式也比传统的高速信号相位检测更加容易并且提高了调节的精确度。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了现有的高速收发芯片的发射端示意图。

图2示出了本发明提供的一种信号发射装置的示意图。

图3示出了本发明提供的一种阻抗调节装置的示意图。

图4示出了本发明提供的另一种阻抗调节装置的示意图。

图5示出了本发明提供的另一种阻抗调节装置的示意图。

图标：100-信号发射装置；P1-第一PMOS管；P2-第二PMOS管；Rtp-第一电阻；Rap-第二电阻；N1-第一NMOS管；N2-第二NMOS管；Rtn-第三电阻；Ran-第四电阻；OP1-第一放大器；OP2-第二放大器；VDD-电源；200-阻抗调节装置；P1r-第一PMOS管；P2r-第二PMOS管；N1r-第一NMOS管；N2r-第二NMOS管；Rbp-第一基准电阻；Rbn-第二基准电阻。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

高速电信号收发芯片是光纤通信网络物理层电信号处理的关键部分。该芯片位于光模块中，负责光模块主机(如路由器、交换机)和光电器件之间电信号的转换，因此该类芯片需要进行高速信号收发。当前此类芯片发射端的符号传输速率超过了25GBaud/s，针对如此高速速率的传输，要求芯片发射端输出阻抗为50欧姆，并与传输线和外围电路或者光器件实现阻抗匹配，如图1所示。由于半导体工艺、电压、温度(Process,voltage,temperature)等PVT因素会导致上述芯片发射端的输出阻抗发生改变，从而引发信号完整性的问题，使得发射端出现反射，输出信号眼图质量急剧恶化。

针对上述问题，现有技术可以通过在输出端设计多组不同阻值的输出阻抗，然后在不同输出阻抗的条件下发射测试信号，并测量输出信号与目标理想信号的差值大小，最后通过选择差值最小的那一组信号来寻找最佳输出阻抗，但这种方案的实现需要设计多种输出阻抗，而最终只采用其中一种，这样会导致无效电路非常多，浪费板面的面积，占用空间。

还可以将输出端的输出网络的阻抗设计为可调阻抗，并通过分流电容把输出网络的前后信号分别引出一部分，然后将这两个信号进行相位对比，该相位差能够用来判断该输出网络的阻抗是否为目标阻抗，并且实现调节。但这样方案中首先需要测量输出端输出网络前后的相位差，这种分流电容的插入本身会对输出阻抗产生一定影响，在芯片上设计该分流电路容易引起误差；另一方面，所测试的信号为高速高频率信号，对检测相位的电路要求较高，相位如测量不准确，测量误差会影响调节输出阻抗的精度。

为了改善上述的问题，本发明提供了一种信号发射装置100，信号发射装置100包括阻抗调节单元及多个驱动模块；单个驱动模块为源串联终端(Source-series-terminated，SST)驱动模块，为电压型驱动发射端。

每个驱动模块均包括第一驱动单元及第二驱动单元；第一驱动单元包括第一PMOS管P1、第一电阻Rtp、第二PMOS管P2及第二电阻Rap，第一PMOS管P1与第一电阻Rtp串联，第二PMOS管P2、第二电阻Rap串联后与第一电阻Rtp并联。

第二驱动单元包括第一NMOS管N1、第三电阻Rtn、第二NMOS管N2及第四电阻Ran，第一NMOS管N1与第三电阻Rtn串联，第二NMOS管N2、第四电阻Ran串联后与第三电阻Rtn并联。

如图2所示，第一PMOS管P1和第一NMOS管N1用于对待发射的高速信号进行处理，需要发射的高速信号同时连接至第一PMOS管P1和第一NMOS管N1的栅极，每个驱动模块的输出端短接在一起并输出至片外。

具体地，第一驱动单元包括输入端及输出端，第一驱动单元的输入端用于连接待发射信号，通过第一驱动单元的输出端进行发射；于本实施例中，第一驱动单元的输入端为第一PMOS管P1的栅极，第一PMOS管P1的漏极通过第一电阻Rtp形成第一驱动单元的输出端。

第二驱动单元包括输入端及输出端，第二驱动单元的输入端用于连接待发射信号，通过第二驱动单元的输出端进行发射；于本实施例中，第二驱动单元的输入端为第一NMOS管N1的栅极，第一NMOS管N1的漏极通过第三电阻Rtn形成第二驱动单元的输出端。

第一驱动单元的输出端与第二驱动单元的输出端连接形成驱动模块的输出端；多个驱动模块的输出端短接用于向外部设备发射信号。

理想情况下，所有驱动模块的第一驱动单元和第二驱动单元的输出阻抗均为相同，在正常工作时，单个驱动模块在任一时刻只能允许第一PMOS管P1和第一NMOS管N1有且只有一个导通，另一个处于断开状态，因此，以M个驱动模块短接在一起为例，正常工作时发射端等效输出阻抗：

Rout＝Rsst/M；

式中，Rout为整个信号发射装置100的等效输出阻抗，Rsst为单个驱动模块的等效输出阻抗，M为驱动模块的数量。

一般而言，高速信号的信号发射装置100的输出阻抗设定为50欧姆(也可以是其他的阻值，本实施例中，均以50欧姆为例进行说明)，即：

R_out＝R_sst/M＝50Ω。

因此，理想情况下，单个驱动模块的输出阻抗应为：

Rsst＝M*50Ω。

由于在正常工作时，单个驱动模块在任一时刻只能允许第一PMOS管P1和第一NMOS管N1有且只有一个导通，另一个处于断开状态，因此：

Rsst＝Rsst_p＝Rsst_n＝M*50Ω。

其中，Rsst_p为第一驱动单元的等效阻抗，Rsst_n为第二驱动单元的等效阻抗。

为了使信号发射装置100的等效输出阻抗可控，于本实施例中，然而，由于PVT等因素影响，无法保障每一个驱动单元的阻抗保持在设定的水平，为改善上述问题，本发明提出在每个驱动模块的第一电阻Rtp和第三电阻Rtn上并联用以调节阻抗的MOS管及电阻，即在第一驱动单元设置第二PMOS管P2及第二电阻Rap；在第二驱动单元设置第二NMOS管N2、第四电阻Ran，其中，第二PMOS管P2、第二电阻Rap串联后与第一电阻Rtp并联；第二NMOS管N2、第四电阻Ran串联后与第三电阻Rtn并联。

阻抗调节单元与每一个驱动模块的第一驱动单元及第二驱动单元均电连接；阻抗调节单元用于向第一驱动单元输出第一调节电压，以使第一驱动单元的输出阻抗与预设阻抗匹配；阻抗调节单元还用于向第二驱动单元输出第二调节电压，以使第二驱动单元的输出阻抗与预设阻抗匹配；

具体地，阻抗调节单元用于向向第二PMOS管P2的栅极输出第一调节电压，以使第一驱动单元的输出阻抗与预设阻抗匹配；阻抗调节单元还用于向第二NMOS管N2的栅极输出第二调节电压，以使第二驱动单元的输出阻抗与预设阻抗匹配。

本发明中，第二PMOS管P2和第二NMOS管N2的阻值分别可以通过第一调节电压和第二调节电压调整，原理是因为第一调节电压和第二调节电压可以改变第二PMOS管P2和第二NMOS管N2的沟道厚度，从而改变第二PMOS管P2和第二NMOS管N2的阻值。

本发明提供的信号发射装置100，通过在每个驱动模块的第一电阻Rtp和第三电阻Rtn上并联用以调节阻抗的MOS管及电阻，利用阻抗调节单元向第二PMOS管P2的栅极输出第一调节电压，以使第一驱动单元的输出阻抗与预设阻抗匹配；利用阻抗调节单元向第二NMOS管N2的栅极输出第二调节电压，以使第二驱动单元的输出阻抗与预设阻抗匹配。通过第一调节电压及第二调节电压对信号发射装置100的阻抗进行调节，调节过程完全不涉及高速数据采集，对高速输出信号完全没有损伤，调节电压的方式也比传统的高速信号相位检测更加容易并且提高了调节的精确度。

对于上述实施例中的第一调节电压及第二调节电压，本发明提供了一种阻抗调节装置200，用以确定第一调节电压及第二调节电压。参阅图3，图3示出了本实施例提供的阻抗调节装置200。阻抗调节装置200包括：第一驱动单元、第二驱动单元及阻抗调节单元。

第一驱动单元包括第一PMOS管P1r、第一电阻Rtp、第二PMOS管P2r及第二电阻Rap，第一PMOS管P1r与第一电阻Rtp串联，第二PMOS管P2r、第二电阻Rap串联后与第一电阻Rtp并联；

第二驱动单元包括第一NMOS管N1r、第三电阻Rtn、第二NMOS管N2r及第四电阻Ran，第一NMOS管N1r与第三电阻Rtn串联，第二NMOS管N2r、第四电阻Ran串联后与第三电阻Rtn并联

阻抗调节单元与第一驱动单元及第二驱动单元均电连接，阻抗调节单元用于向第一驱动单元输出第一调节电压，以使第一驱动单元的输出阻抗与预设阻抗匹配，阻抗调节单元还用于向第二驱动单元输出第二调节电压，以使第二驱动单元的输出阻抗与预设阻抗匹配。

进一步地，阻抗调节装置200还包括第一基准电阻Rbp及第二基准电阻Rbn；第一驱动单元的第一端与电源VDD连接，第一驱动单元的第二端通过第二基准电阻Rbn接地；第二驱动单元的第一端通过第一基准电阻Rbp与电源VDD连接，第二驱动单元的第二端接地。

阻抗调节单元用于向第一驱动单元输出第一调节电压，以使第一驱动单元的阻抗与第二基准电阻Rbn匹配；阻抗调节单元还用于向第二驱动单元输出第二调节电压，以使第二驱动单元的输出阻抗与第二基准电阻Rbn匹配。

具体地，本发明中，第二PMOS管P2r和第二NMOS管N2r的阻值分别可以通过第一调节电压和第二调节电压调整，原理是因为第一调节电压和第二调节电压可以改变第二PMOS管P2r和第二NMOS管N2r的沟道厚度，从而改变第二PMOS管P2r和第二NMOS管N2r的阻值，以调节第一驱动单元及第二驱动单元的等效阻抗。

于本实施例中，第一基准电阻Rbp及第二基准电阻Rbn阻值相同；由于单个驱动模块的等效阻抗需要设置为M*50Ω，因此，第一基准电阻Rbp及第二基准电阻Rbn的阻值均为M*50Ω。

可以理解地，若第一驱动单元的阻抗与第二基准电阻Rbn的阻值相同，那么第一驱动单元的第二端(图中的A点，下同)的电压应为电源VDD电压的一半；若第二驱动单元的阻抗与第一基准电阻Rbp的阻值相同，那么第二驱动单元的第一端(图中的B点，下同)的电压应为电源VDD电压的一半。因此，只需输出一个确定的第一调节电压，使得第一驱动单元的第二端的电压为电源VDD电压的一半，即VDD/2，即可确定第一驱动单元的阻抗与第二基准电阻Rbn匹配，同理，只需输出一个确定的第二调节电压，使得第二驱动单元的第一端的电压为电源VDD电压的一半，即VDD/2，即可确定第二驱动单元的阻抗与第一基准电阻Rbp匹配。

下面给出两种可能的实现方式，以确定第一调节电压及第二调节电压。在一种可能的实现方式中，参阅图4，阻抗调节单元包括第一放大器OP1及第二放大器OP2；第一放大器OP1的反相端接VDD/2，第一放大器OP1的同相端与第一驱动单元的第二端电连接，第一放大器OP1的输出端与第二PMOS管P2r的栅极电连接；第一放大器OP1用于自动调节第二PMOS管P2r的栅极电压，以使第一放大器OP1的反相端电压与同相端电压匹配，以使第一驱动单元的阻抗与第二基准电阻Rbn匹配；

第二放大器OP2的反相端接VDD/2，第二放大器OP2的同相端与第二驱动单元的第一端电连接，第二放大器OP2的输出端与第二NMOS管N2r的栅极电连接；第二放大器OP2用于自动调节第二PMOS管P2r的栅极电压，以使第二放大器OP2的反相端电压与同相端电压匹配，以使第二驱动单元的阻抗与第一基准电阻Rbp匹配。

可以理解地，第一放大器OP1用于自动调节第二PMOS管P2r的栅极电压，以调节第二PMOS管P2r的导通电阻，从而调节第一驱动单元的阻抗。当第一驱动单元的阻抗与第二基准电阻Rbn的阻抗匹配时，第一驱动单元的第二端的电压为电源VDD在第二基准电阻Rbn上的分压。

第二放大器OP2用于自动调节第二NMOS管N2r的栅极电压，以调节第二NMOS管N2r的导通电阻，从而调节第二驱动单元的阻抗；当第二驱动单元的阻抗与第一基准电阻Rbp的阻抗匹配时，第二驱动单元的第一端的电压为电源VDD在第二驱动单元上的分压。

当第一放大器OP1工作稳定后，由于放大器的特性，其同相端和反相端的电压尽可能地接近，即第一驱动单元的第二端的电压接近第一放大器OP1的反相端的电压VDD/2，当第一驱动单元的第二端的电压为VDD/2时，即可确定第一驱动单元的等效阻抗与第二基准电阻Rbn的电阻匹配，将此时的第一调节电压(即第一放大器OP1的输出电压)输出至信号发射装置100的每一个驱动模块，即可调节每一个驱动模块的第一驱动电源VDD的等效电阻为M*50Ω。

当第二放大器OP2工作稳定后，由于放大器的特性，其同相端和反相端的电压尽可能地接近，即第二驱动单元的第一端的电压接近第二放大器OP2的反相端的电压VDD/2，当第二驱动单元的第一端的电压为VDD/2时，即可确定第二驱动单元的等效阻抗与第一基准电阻Rbp的电阻匹配，将此时的第二调节电压(即第二放大器OP2的输出电压)输出至信号发射装置100的每一个驱动模块，即可调节每一个驱动模块的第二驱动电源VDD的等效电阻为M*50Ω。

在另一种可能的实现方式中阻抗调节单元包括调节控制器；利用数字方法确定第一调节电压及第二调节电压。

调节控制器包括第一采样端、第二采样端、第一调节电压输出端及第二调节电压输出端；第一采样端与第一驱动单元的第二端电连接，第一调节电压输出端与第二PMOS管P2r的栅极电连接；调节控制器用于自动调节第二PMOS管P2r的栅极电压，以使第一驱动单元的第二端的电压为VDD/2，从而使第一驱动单元的阻抗与第二基准电阻Rbn匹配。

第二采样端与第二驱动单元的第一端电连接，第二调节电压输出端与第二NMOS管N2r的栅极电连接；调节控制器用于自动调节第二NMOS管N2r的栅极电压，以使第二驱动单元的第一端的电压为VDD/2，从而使第二驱动单元的阻抗与第一基准电阻Rbp匹配。

第二PMOS管P2r的栅极电压即为第一调节电压；第二NMOS管N2r的栅极电压即为第二调节电压。

在一种可能的实现方式中，参阅图5，调节控制器包括微处理器(MCU)、模数转换器(ADC)和数模转换器(DAC)，该数模转换器DAC包括第一调节电压输出端及第二调节电压输出端，该数模转换器DAC用于在微处理器MCU的控制下生成第一调节电压及第二调节电压，以分别传输至第二PMOS管P2r的栅极和第二NMOS管N2r的栅极。

模数转换器ADC包括第一采样端及第二采样端，第一采样端与第一驱动单元的第二端电连接，用于采集第一驱动单元的第二端的电压；第二采样端与第二驱动单元的第一端电连接，用于采集第二驱动单元的第一端的电压，并将采集的电压传输至微处理器MCU。

在阻抗调节程序开始之后，MCU对第二PMOS管P2r的栅极的电压(即第一调节电压)进行从最小值到最大值的扫描，同时记录第一采样端采集的电压，寻找最接近VDD/2的即第一调节电压，并且将其输出锁定，该电压即为即第一调节电压。同理可以得到第二调节电压。

然后将此时的第一调节电压输出至信号发射装置100的每一个驱动模块，即可调节每一个驱动模块的第一驱动电源VDD的等效电阻为M*50Ω。将此时的第二调节电压输出至信号发射装置100的每一个驱动模块，即可调节每一个驱动模块的第二驱动电源VDD的等效电阻为M*50Ω。

需要说明的是，在MCU空闲时期，每隔一定周期会对第一采样电压和第二采样管脚电压进行测量，然后计算两个电压与VDD/2的误差，如果误差高过预设值，则可能是由于温度、环境等因素导致第一驱动单元或第二驱动单元的阻抗发生变化，则会重新启动阻抗调节程序，重新确定新的第一调节电压及第二调节电压。

综上所述，本发明提供的一种阻抗调节装置及信号发射装置，通过在驱动单元中并联用于调节阻抗的MOS管及电阻，通过向驱动单元中用于调节阻抗的MOS管输出调节电压，改变该MOS管的阻抗，进而调节整个驱动单元的阻抗；通过调节该调节电压使得驱动单元的阻抗与预设的阻抗匹配；调节过程完全不涉及高速数据采集，对高速输出信号完全没有损伤，调节电压的方式也比传统的高速信号相位检测更加容易并且提高了调节的精确度。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种阻抗调节装置，其特征在于，所述阻抗调节装置包括：第一驱动单元、第二驱动单元及阻抗调节单元；

所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；

所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；

所述阻抗调节单元与所述第一驱动单元及所述第二驱动单元均电连接；

所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；

所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配。

2.根据权利要求1所述的阻抗调节装置，其特征在于，所述阻抗调节装置还包括第一基准电阻及第二基准电阻；

所述第一驱动单元的第一端与电压为VDD的电源连接，所述第一驱动单元的第二端通过所述第二基准电阻接地；

所述第二驱动单元的第一端通过所述第一基准电阻与所述电源连接，所述第二驱动单元的第二端接地；

其中，所述第一驱动单元的第一端为所述第一PMOS管的源极，所述第一驱动单元的第二端为第一电阻与第二电阻的连接点；所述第二驱动单元的第一端为第三电阻与第四电阻的连接点，第二驱动单元的第二端为第一NMOS管的源极。

3.根据权利要求2所述的阻抗调节装置，其特征在于，所述第一基准电阻及所述第二基准电阻阻值相同；

所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；

所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述第一基准电阻匹配。

4.根据权利要求3所述的阻抗调节装置，其特征在于，所述阻抗调节单元包括第一放大器及第二放大器；

所述第一放大器的反相端接VDD/2，所述第一放大器的同相端与所述第一驱动单元的第二端电连接，所述第一放大器的输出端与所述第二PMOS管的栅极电连接；

所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以使所述第一放大器的反相端电压与同相端电压匹配，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；

所述第二放大器的反相端接VDD/2，所述第二放大器的同相端与所述第二驱动单元的第一端电连接，所述第二放大器的输出端与所述第二NMOS管的栅极电连接；

所述第二放大器用于自动调节所述第二NMOS管的栅极电压，以使所述第二放大器的反相端电压与同相端电压匹配，以使所述第二驱动单元的阻抗与所述第一基准电阻匹配。

5.根据权利要求4所述的阻抗调节装置，其特征在于，所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以调节所述第二PMOS管的导通电阻，从而调节所述第一驱动单元的阻抗；

当所述第一驱动单元的阻抗与所述第二基准电阻的阻抗匹配时，所述第一驱动单元的第二端的电压为电源在所述第二基准电阻上的分压。

6.根据权利要求4所述的阻抗调节装置，其特征在于，所述第二放大器用于自动调节所述第二NMOS管的栅极电压，以调节所述第二NMOS管的导通电阻，从而调节所述第二驱动单元的阻抗；

当所述第二驱动单元的阻抗与所述第一基准电阻的阻抗匹配时，所述第二驱动单元的第一端的电压为电源在所述第二驱动单元上的分压。

7.根据权利要求3所述的阻抗调节装置，其特征在于，所述阻抗调节单元包括调节控制器；所述调节控制器包括第一采样端、第二采样端、第一调节电压输出端及第二调节电压输出端；

所述第一采样端与所述第一驱动单元的第二端电连接，所述第一调节电压输出端与所述第二PMOS管的栅极电连接；

所述调节控制器用于自动调节所述第二PMOS管的栅极电压，以使所述第一驱动单元的第二端的电压为VDD/2，从而使所述第一驱动单元的阻抗与所述第二基准电阻匹配；

所述第二采样端与所述第二驱动单元的第一端电连接，所述第二调节电压输出端与所述第二NMOS管的栅极电连接；

所述调节控制器用于自动调节所述第二NMOS管的栅极电压，以使所述第二驱动单元的第一端的电压为VDD/2，从而使所述第二驱动单元的阻抗与所述第一基准电阻匹配。

8.根据权利要求4或7所述的阻抗调节装置，其特征在于，所述第二PMOS管的栅极电压为所述第一调节电压；

所述第二NMOS管的栅极电压为所述第二调节电压。

9.一种信号发射装置，其特征在于，所述信号发射装置包括阻抗调节单元及多个驱动模块；每个所述驱动模块均包括第一驱动单元及第二驱动单元；

所述阻抗调节单元与每一个所述驱动模块的所述第一驱动单元及所述第二驱动单元均电连接；

所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；

所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配；

所述第一驱动单元包括输入端及输出端，所述第一驱动单元的输入端用于连接待发射信号，通过所述第一驱动单元的输出端进行发射；

所述第二驱动单元包括输入端及输出端，所述第二驱动单元的输入端用于连接待发射信号，通过所述第二驱动单元的输出端进行发射；

所述第一驱动单元的输出端与所述第二驱动单元的输出端连接形成所述驱动模块的输出端；多个所述驱动模块的输出端短接用于向外部设备发射信号；

所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；

所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；

所述阻抗调节单元用于向所述第二PMOS管的栅极输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；

所述阻抗调节单元还用于向所述第二NMOS管的栅极输出第二调节电压，以使所述第二驱动单元的输出阻抗与预设阻抗匹配。

Images