CN104143972A - 晶体管驱动电路以及驱动方法 - Google Patents

Abstract

一种晶体管驱动电路以及驱动方法。电路包括：第一开关电路，第一端与晶体管的发射极连接，第二端与控制地连接，控制信号的控制下，第一开关电路的导通或者关断；第二开关电路，第一端与输入电压的输入端连接，第二端分别与晶体管的基极、以及供电电路的第一端部共同连接；供电电路，第二端与储能电路的第一端连接；储能电路，第二端接控制地，以储能电路两端的电压作为控制电路的供电电压。采用该技术方案既能够实现对电流驱动型晶体管的驱动，又能为驱动电路的控制电路提供供电电压，两者互不干扰。

Description

晶体管驱动电路以及驱动方法

技术领域

本发明涉及电子领域，尤其涉及一种晶体管驱动电路以及驱动方法。

背景技术

双极结型晶体管(Bipolar Junction Transistor,简称BJT)是一种电流驱动期间，其由于具有较高的击穿电压，在一些高压场合被广泛应用。

现有技术的BJT驱动电路一般是图腾柱方式或是利用已有的低压电源形成一个压控电流源。

图腾柱方式的驱动电路如图1所示,当输入端“P”输入的信号Vp高电平时，晶体管T1关断，晶体管T3导通，BJT关断，在BJT关断过程中，连接在BJT的基极前的电阻R并联的电容C通过晶体管T3放电，形成关断电流；当输入端“P”输入的信号Vp为低电平时，在输入电压Vin的驱动下晶体管T1导通，晶体管T2导通，输入电压Vin晶体管T2向BJT的基极输入电流，驱动BJT导通。

在现有技术中，人们可以利用外部低压电源，对该外部低压电源进行减压形成一用于驱动BJT导通的压控电流源对外输出用于驱动BJT导通的控制信号Vp(此时BJT的驱动电路可以但不限于如图1所示)。

采用现有技术能够实现BJT的导通以及关断。但是，本发明人在进行本发明的研发过程中发现现有技术至少存在以下缺点：

当要求BJT输出的电流较小时采用现有技术能够较好的实现BJT的驱动。但是，在要求BJT输出大电流时会导致压控电流源上的压降过大，容易与驱动电路形成相互干扰，影响系统正常工作：

譬如，以BJT需要输出峰值为2A的大电流为例，Ic＝βIb，其中，Ic为BJT所需要输出的电流，Ib为BJT的基极电流，β为由于器件决定的比例因子，设在正常情况下β＝5，而实际上当BJT在大电流时，β值会变小。此时，当前输入至BJT的基极的驱动电流IB＝IC/β，其至少需要400mA。当要求的输出电流Ic为三角形、输出脉宽为500us时，需要输入至BJT的基极的驱动电量为Q＝I*t＝200mA*500us＝100uC，当使用从低压电源来得到时，设电源的电容为10uF，按照伏秒平衡理论在电容上的压降会达到10V。而一般的低压供电电源为15V，在压控电流源上有10V的压降会导致系统工作异常，驱动电路和低压电源之间会互相干扰。

发明内容

本发明实施例目的之一在于提供一种晶体管驱动电路以及驱动方法，采用该技术方案既能够实现对电流驱动型晶体管的驱动，又能为驱动电路的控制电路提供供电电压，两者互不干扰。

第一发面，本发明实施例提供的一种晶体管的驱动方法，包括：

控制第一开关电路的导通以及关断：

当所述第一开关电路导通时，第二开关电路导通，输入电压通过所述第二开关电路向所述晶体管的基极输入驱动电流，所述晶体管导通，所述输入电压通过所述晶体管以及所述第一开关电路对外输出电流；

当所述第一开关电路关断时，所述晶体管关断，在所述第一开关电路关断后的至少一时间段内，所述第二开关电路维持导通，所述输入电压通过所述第二开关电路以及供电电路向储能电路充电，以所述储能电路两端的电压作为控制电路的供电电压。

可选地，在所述输入电压通过所述第二开关电路以及供电电路向储能电路充电过程中，

供电电压监测电路还根据当前所述供电电压控制所述第二开关电路或者所述供电电路的关断，

当当前所述供电电压大于所需的供电电压时，关断所述第二开关电路或者所述供电电路。

第二方面，本发明实施例提供的一种晶体管驱动电路，包括：

第一开关电路，第一端与所述晶体管的发射极连接，第二端与控制地连接，在控制信号的控制下，所述第一开关电路导通或者关断；

第二开关电路，第一端与输入电压的输入端连接，第二端分别与所述晶体管的基极、以及供电电路的第一端部共同连接；

所述供电电路，第二端与所述储能电路的第一端连接；

所述储能电路，第二端接控制地，以所述储能电路两端的电压作为控制电路的供电电压；

当所述第一开关电路导通时，所述第二开关电路导通，所述输入电压通过所述第二开关电路向所述晶体管的基极输入驱动电流，所述晶体管导通，所述输入电压通过所述晶体管以及所述第一开关电路对外输出电流；

当所述第一开关电路关断时，所述晶体管关断，在所述第一开关电路关断后的至少一时间段内，所述第二开关电路维持导通，所述输入电压通过所述第二开关电路以及所述供电电路向所述储能电路充电，以所述储能电路两端的电压作为控制电路的供电电压。

可选地，在所述供电电路内串联有单向传导电路，使流过所述供电电路的电流仅限于从所述供电电路的第一端流向第二端。

可选地，所述单向传导电路包括：二极管，

所述供电电路包括：所述二极管以及与所述二极管串联的电阻。

可选地，所述第二开关电路包括：耗尽型N沟道场效应晶体管，

所述耗尽型N沟道场效应晶体管的漏极与所述输入电压的输入端连接，源极与所述晶体管的基极连接，栅极与所述储能电路的第一端连接。

可选地，还包括：供电电压监测电路，输入端与所述储能电路的第一端连接，输出端与所述电阻连接，用于根据当前所述供电电压的电压值调节所述电阻的阻抗，

当当前所述供电电压大于所需的供电电压时，增大所述电阻的阻值，使所述耗尽型N沟道场效应晶体管的栅源电压减小至使所述耗尽型N沟道场效应晶体管关断。

可选地，所述第一开关电路包括MOS晶体管，

所述MOS晶体管的漏极与所述晶体管的发射极连接，源极接所述控制地，在栅极输入所述控制信号。

可选地，所述晶体管为：双极结型晶体管。

可选地，还包括：供电电压监测电路，输入端与所述储能电路的第一端连接，用于在所述第一开关电路关断时，根据当前所述供电电压控制所述第二开关电路、或者所述供电电路的关断，

当当前所述供电电压大于所需的供电电压时，关断所述第二开关电路或者所述供电电路。

由上可见，应用本发明实施例技术方案，在对电流驱动型晶体管驱动的过程中，当晶体管导通时，使输入电压流向晶体管的基极，向晶体管的基极输入驱动电流，驱动晶体管导通；只有在晶体管关断后的至少一时间段内，使输入电压流入供电电路对储能电路对储能电路进行充电，以储能电路为控制电路提供供电电压。可见，只在驱动晶体管关断时输入电压才输入至储能电路对其进行充电，共用输入电压对储能电路充电不会影响对晶体管驱动电流减少而影响对晶体管的驱动，本实施例技术方案适用于各种驱动电流要求的晶体管。

另外，在本实施例电路中，储能电路与晶体管所在的功率级电路工作错开，相互独立，能够避免储能电路与功率级电路之间的相互干扰。

附图说明

图1为现有技术提供的一种采用图腾柱方式实现对BJT驱动的电路原理示意图；

图2为本发明实施例1中提供的一种晶体管驱动电路的结构框图示意图；

图3为本发明实施例1中提供的晶体管驱动电路原理示意图。

具体实施方式

下面将结合附图以及具体实施例来详细说明本发明，在此本发明的示意性实施例以及说明用来解释本发明，但并不作为对本发明的限定。

实施例1：

本实施例提供了一种晶体管驱动电路以及驱动方法，该技术方案特别适用于电流驱动的晶体管，本实施例以BJT为例。

参见图2所示。该电路主要包括：第一开关电路201、第二开关电路202、供电电路203以及储能电路204。其中，第一开关电路201的一端与被驱动的晶体管Q的发射极连接，第二端与驱动电路的控制电路的控制地连接。

第二开关电路202的第一端与外部输入电压Vin的输入端连接，第二端与晶体管Q的基极以及供电电路203的第一端共同连接，供电电路203的第二端与储能电路204的第一端连接，储能电路204的第二端与控制地连接。

应用该驱动电路驱动晶体管Q的驱动原理如下：

在第一开关电路201的控制端输入控制信号，在该控制信号的驱动下，第一开关电路201导通或者关断，具体如下：

当第一开关电路201导通时，使第二开关电路202导通，此时输入电压Vin通过导通的第二开关电路202输入至晶体管Q的基极，向晶体管Q的基极输入驱动电流，在该驱动电流的驱动下晶体管Q导通，此时晶体管Q与导通的第一开关电路201构成功率级电路，输入电压Vin通过该功率级电路对外输出输出电流。

当第一开关电路201关断时，功率级电路处于关断状态，晶体管Q随之关断。此时在第一开关电路201关断后的至少一时间段内(记为第一时间段)，使第二开关电路202维持导通状态，输入电压Vin通过第二开关电路202经过供电电路203流向储能电路204，储能电路204处于充电状态，直到第二开关电路202关断或者第一开关电路201以及晶体管Q导通输入电压Vin流向功率级电路对外供电为止，停止充电，以储能电路204两端的电压作为控制电路的供电电压Vcc，以给本晶体管驱动电路对应的控制电路或者连接的控制电路提供所需的供电电压。

由上可见，采用本实施例技术方案，在对电流驱动型晶体管驱动的过程中，当晶体管Q导通时，使输入电压Vin流向晶体管Q的基极，向晶体管Q的基极输入驱动电流，驱动晶体管Q导通；只有在晶体管Q关断后的至少一时间段内，使输入电压Vin流入供电电路203对储能电路204对储能电路204进行充电，以储能电路204为控制电路提供供电电压Vcc。可见，只在驱动晶体管Q关断时输入电压Vin才输入至储能电路204对其进行充电，共用输入电压Vin对储能电路204充电不会影响对晶体管Q驱动电流减少而影响对晶体管Q的驱动，本实施例技术方案适用于各种驱动电流要求的晶体管Q。

另外，在本实施例电路中，储能电路204与晶体管Q所在的功率级电路工作错开，相互独立，能够避免储能电路204与功率级电路之间的相互干扰。

作为本实施例的示意，本实施例的晶体管驱动电路还可以进一步包括：

一供电电压监测电路205。该供电电压监测电路205与储能电路204的第一端即与供电电压Vcc的输入端连接，供电电压监测电路205在对储能电路204充电过程中，实时根据当前供电电压Vcc调整对储能电路204的充电，比如：当当前实际供电电压Vcc高于所需的供电电压时，断开供电电路203或者关断第二开关电路202，停止对储能电路204的充电；当当前实际供电电压Vcc低于所需的供电电压时，恢复供电电路203、第二开关电路202导通，继续对储能电路204的充电，以使充电电压时刻满足控制电路的需要，提高对控制电路的供电电压Vcc稳定性。本实施例技术方案特别适用于BJT的驱动。

作为本实施例的示意，供电电压监测电路205对第二开关电路202的关断控制可以但不限于采用图3所示技术方案实现。

实施例2：

图3为图2所示驱动电路的一种具体的用于驱动BJT的驱动电路实施原理示意图，参见图3所示：

作为本实施例的示意，本实施例储能电路204采用电容C实现。

作为本实施例的示意，本实施例第二开关电路202采用耗尽型N沟道场效应管(记为NMOS)实现，该NMOS的漏极与输入电压Vin的输入端连接，源极与被驱动的晶体管Q的基极连接。本实施的NMOS为电压驱动型器件，其开启电压Vth小于-1V，当NMOS的栅源电压Vgs大于开启电压Vth时，NMOS导通；当其栅源电压Vgs小于开启电压Vth时，NMOS关断。

作为本实施例的示意，本实施例供电电路203由相互串联的二极管D以及电阻R构成，其中二极管D的阳极与NMOS的漏极连接，阴极与电阻R的一端连接，电阻R的另一端与电容C的第一端连接，电容C的第二端与控制地连接，电容C两端的电压作为控制电路的供电电压Vcc。

由图3可见，在本实施例中的供电电路203中设置一二极管D以构成单向传导电路，从而对供电电路203进行单向传导限定，确保流过供电电路203的电流只能由输入电压Vin到电容C方向，避免当输入电压Vin的电压值小于供电电压Vcc的电压值时，在供电电路203产生由供电电压Vcc到输入电压Vin方向的电流，确保供电电压Vcc向控制电路的供电。

在本实施例中使NMOS的栅极与电容C的第一端连接，由图3可见，NMOS的栅源电压Vgs＝-|VD+I*R0|，其中VD为二极管D的导通压降，I为流过供电电路203的电流，R0为电阻R的阻值，可见，在本实施例电路中NMOS的栅源电压Vgs随电阻R的阻值的增大而减小，随电阻R的阻值的减小而增大，阻值R0的取值范围可以根据NMOS管的开启电压Vth确定。同理，二极管D可以但不限于选用小电流硅二极管D(其导通压降约0.6～0.8V)，或者为锗二极管D(其导通压降约0.2～0.3V)。同理，电阻R的阻值的选取根据当前选用的二极管D以及NMOS的开启电压Vth确定。

另外，在本实施例中可以将电阻R设置为可调电阻，在电容C的第一端连接一供电电压监测电路305，输出端与电阻R连接，供电电压监测电路305用于在晶体管Q处于关断状态过程中，对供电电压Vcc进行采样监测，根据采样调整电容的大小从而控制NMOS的关断。

作为本实施例的示意，本实施例可以但不限于采用低电压的MOS晶体管(记为LMOS)实现第一开关电路201，具体是LMOS的漏极与晶体管Q的发射极连接，源极接控制地，在栅极输入控制信号。

图3所示电路的工作原理具体如下：

当控制信号为高电平时，LMOS导通，此时，LMOS的漏极电压被箝位在控制地，与LMOS的漏极连接的BJT的发射极电压相应地也变为一个很低的值，由于BJT的基极和发射极之间的PN节的存在，BJT的基极的电位也变低，与BJT的基极连接的NMOS的源极相应地变低，而NMOS的栅极与供电电压Vcc的输入端连接，此时，NMOS的栅源电压Vgs大于开启电压Vth，NMOS导通，电流从输入电压Vin的输入端输入，由于NMOS的源极到晶体管Q的基极的支路的阻抗远远低于供电电路203的阻抗，故电流流过NMOS输入至BJT的基极，作为BJT的驱动电流IB驱动BJT工作，BJT随之导通，此时BJT与LMOS构成导通的功率级开关电路，对外输出电流。

当控制信号为低电平时，LMOS关断，随之BJT关断，此时，BJT的发射极电压逐渐升高，BJT的基极电压Vb也随之升高，由于NMOS栅源电压Vgs＝Vg-Vs＝Vcc-Vb，故当BJT的基极电压Vb升高到使NMOS栅源电压Vgs小于开启电压Vth时，NMOS关断。

在LMOS关断后BJT的基极电压升高到使NMOS栅源电压Vgs小于开启电压Vth，NMOS关断之前，NMOS维持导通状态，流过NMOS的电流流入供电电路203，给电容C充电。

在充电过程中，供电电压监测电路305采样供电电压Vcc得到采样信号Vs，根据采样信号Vs检测供电电压Vcc的电压大小，并据此采样信号Vs相应地输出调整信号Vm来调节电阻R的大小。当供电电压Vcc小于所需的供电电压值时，调整减小电阻R的阻值，此时NMOS导通，继续对电容C充电；当供电电压Vcc大于要求的供电电压值时，调整增大电阻R的阻值，使NMOS关断，如此即可实现对供电电压Vcc的调节，使其满足供电要求，提高系统的稳定性。

由上可见，本实施例除了具有实施例1所述的有益效果外，本实施例电路结构简单，易于实现，电路成本低。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (10)

1.一种晶体管的驱动方法，其特征是，包括：

控制第一开关电路的导通以及关断：

当所述第一开关电路导通时，第二开关电路导通，输入电压通过所述第二开关电路向所述晶体管的基极输入驱动电流，所述晶体管导通，所述输入电压通过所述晶体管以及所述第一开关电路对外输出电流；

当所述第一开关电路关断时，所述晶体管关断，在所述第一开关电路关断后的至少一时间段内，所述第二开关电路维持导通，所述输入电压通过所述第二开关电路以及供电电路向储能电路充电，以所述储能电路两端的电压作为控制电路的供电电压。

2.根据权利要求1所述的晶体管的驱动方法，其特征是，

在所述输入电压通过所述第二开关电路以及供电电路向储能电路充电过程中，

供电电压监测电路还根据当前所述供电电压控制所述第二开关电路或者所述供电电路的关断，

当当前所述供电电压大于所需的供电电压时，关断所述第二开关电路或者所述供电电路。

3.一种晶体管驱动电路，其特征是，包括：

第一开关电路，第一端与所述晶体管的发射极连接，第二端与控制地连接，在控制信号的控制下，所述第一开关电路导通或者关断；

第二开关电路，第一端与输入电压的输入端连接，第二端分别与所述晶体管的基极、以及供电电路的第一端部共同连接；

所述供电电路，第二端与所述储能电路的第一端连接；

所述储能电路，第二端接控制地，以所述储能电路两端的电压作为控制电路的供电电压；

当所述第一开关电路导通时，所述第二开关电路导通，所述输入电压通过所述第二开关电路向所述晶体管的基极输入驱动电流，所述晶体管导通，所述输入电压通过所述晶体管以及所述第一开关电路对外输出电流；

当所述第一开关电路关断时，所述晶体管关断，在所述第一开关电路关断后的至少一时间段内，所述第二开关电路维持导通，所述输入电压通过所述第二开关电路以及所述供电电路向所述储能电路充电，以所述储能电路两端的电压作为控制电路的供电电压。

4.根据权利要求3所述的晶体管驱动电路，其特征是，

在所述供电电路内串联有单向传导电路，使流过所述供电电路的电流仅限于从所述供电电路的第一端流向第二端。

5.根据权利要求4所述的晶体管驱动电路，其特征是，

所述单向传导电路包括：二极管，

所述供电电路包括：所述二极管以及与所述二极管串联的电阻。

6.根据权利要求5所述的晶体管驱动电路，其特征是，

所述第二开关电路包括：耗尽型N沟道场效应晶体管，

所述耗尽型N沟道场效应晶体管的漏极与所述输入电压的输入端连接，源极与所述晶体管的基极连接，栅极与所述储能电路的第一端连接。

7.根据权利要求6所述的晶体管驱动电路，其特征是，还包括：

供电电压监测电路，输入端与所述储能电路的第一端连接，输出端与所述电阻连接，用于根据当前所述供电电压的电压值调节所述电阻的阻抗，

当当前所述供电电压大于所需的供电电压时，增大所述电阻的阻值，使所述耗尽型N沟道场效应晶体管的栅源电压减小至使所述耗尽型N沟道场效应晶体管关断。

8.根据权利要求3至7之任一所述的晶体管驱动电路，其特征是，

所述第一开关电路包括MOS晶体管，

所述MOS晶体管的漏极与所述晶体管的发射极连接，源极接所述控制地，在栅极输入所述控制信号。

9.根据权利要求3至7之任一所述的晶体管驱动电路，其特征是，所述晶体管为：双极结型晶体管。

10.根据权利要求3至7之任一所述的晶体管驱动电路，其特征是，还包括：

供电电压监测电路，输入端与所述储能电路的第一端连接，用于在所述第一开关电路关断时，根据当前所述供电电压控制所述第二开关电路、或者所述供电电路的关断，

当当前所述供电电压大于所需的供电电压时，关断所述第二开关电路或者所述供电电路。