CN104764924A - 高压mosfet电流采样电路 - Google Patents

Abstract

本发明公开了一种高压MOSFET电流采样电路，包括开关控制模块、电压取样模块、电压/电流转换模块和电压输出模块；开关控制模块控制该电流取样电路的取样时间点，电压取样模块获取取样电压，电压/电流转换模块将取样电压转换为取样电流，然后通过电压输出模块输出相应的电压。本发明直接取样高压功率MOSFET开关器件的漏极和源极之间的电压差，以判断流经该高压功率MOSFET开关器件的电流，避免了传统技术中增设取样元件而导致功率损耗的问题；同时，通过时序信号控制开关控制模块的开启与关闭，以适应不同输入电压范围，并提高了采样电流的精度，降低了生产成本。

Description

高压MOSFET电流采样电路

技术领域

本发明涉及电源芯片管理技术，尤其涉及到一种高压MOSFET电流采样电路。

背景技术

随着大功率电源的需求越来越多，传统的小功率的电源管理芯片已经不能满足市场要求。以BUCK转换器在汽车电子上的应用为例，以前大多都是5V/1A、5V/2A的小功率输出，而现在逐步地发展到5V/4A、5V/5A的大功率输出。同时，输入电压的范围也在逐步变大，从12V变化到了24V、48V。为了满足大范围的输入电压和大功率输出的要求，把控制器和功率器件集成在一个芯片上面的做法已经不能适应，为了解决这一问题，人们将高压功率器件外置或者将控制器和高压功率器件分别封装，但采用这种方式需要增加额外的采样器件，导致功耗的增加，封装也容易受到限制，见图1。

为了解决外置或分别封装所带来的功耗问题，人们通过加入箝位电压的方式对电路进行再度改进，不需要取样元件，直接取样于开关器件的两端，但这一改进的缺陷是，不同的输入电压需要不同的箝位电压值，导致在不同的输入电压下，需要不同的电源管理芯片来适应它，可知，其使用具有一定的局限性，见图2。

发明内容

本发明的目的在于，提供一种高压MOSFET电流采样电路，以适应高电压输入、大功率输出的电源管理要求，同时解决传统取样电路的功率损耗问题，及对不同输入电压的适应性差的问题。

为了实现上述目的，本发明提供一种高压MOSFET电流采样电路，用于检测流经该MOSFET开关器件的电流，该电流采样电路包括：

开关控制模块，电连接于所述MOSFET开关器件的第一端和第二端，根据第一时序信号开启或关闭，用于控制所述电流采样电路的取样时间点；

电压取样模块，电连接于所述开关控制模块，包括多个MOS管，用于获取所述MOS管的漏极和源极之间的取样电压；

电压/电流转换模块，电连接于所述电压取样模块，用于将所述电压取样模块的所述取样电压转换为取样电流；及

电压输出模块，电连接于所述电压/电流转换模块，用于根据所述电压/电流转换模块的所述取样电流输出相应的电压。

本发明直接取样高压功率MOSFET开关器件的漏极和源极之间的电压差，以判断流经该高压功率MOSFET开关器件的电流，避免了传统技术中增设取样元件(如电阻)而导致功率损耗的问题；同时，通过时序信号控制开关控制模块的开启与关闭，以适应不同输入电压范围，并提高了采样电流的精度，降低了生产成本。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

图1为传统MOSFET开关器件的电流采样电路的电路框图；

图2为另一传统MOSFET开关器件的电流采样电路的电路框图；

图3为本发明一实施方式中MOSFET开关器件的电流采样电路的电路框图；

图4为本发明一实施方式中MOSFET开关器件的电流采样电路的具体电路连接图；

图5为图4所示电流采样电路的一逻辑控制波形图；

图6为本发明另一实施方式中的MOSFET开关器件的电流采样电路的具体电路连接图；

图7为本发明另一实施方式中的MOSFET开关器件的电流采样电路的具体电路连接图。

实施例1、2、3中的主要元件符号说明

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

实施例1

图3为本发明一实施方式中电流采样电路的模块图。在本实施方式中，电流采样电路直接电连接于MOSFET开关器件Q1的第一端和第二端，通过MOSFET开关器件Q1的第一端和第二端之间的电压差，判断MOSFET开关器件Q1的电流值。具体的，该电流采样电路包括开关控制模块100、电压取样模块200、电压/电流转换模块300、电压输出模块400，其中：

开关控制模块100，电连接于MOSFET开关器件Q1的第一端和第二端，根据第一时序信号EN开启或关闭，用于控制电流采样电路的取样时间点，以满足电流采样电路对不同输入电压范围的适应；

电压取样模块200，电连接于开关控制模块100，包括多个MOS管，用于获取MOS管的漏极和源极之间的取样电压，即将其内的MOS管的源极和漏极之间的电压差作为取样电压；

电压/电流转换模块300，电连接于电压取样模块200，用于将电压取样模块200的取样电压转换为取样电流；

电压输出模块400，电连接于电压/电流转换模块300，用于根据电压/电流转换模块300的取样电流输出相应的电压。

由于本实施例是采用电路模块进行宏观阐述，为了支持本实施例，也为了使本实施例更加清晰明白，下面通过具体电路进一步加以阐述：详见实施例2、实施例3和实施例4。需要说明的是，实施例2、3、4均是以高压功率N沟道MOSFET开关器件Q1为例，但P沟道MOSFET开关器件同样适用，本领域技术人员也容易参照实施例推出，在此不赘述。

实施例2

如图4、5所示，一种高压功率N沟道MOSFET开关器件Q1的电流采样电路，包括开关控制模块100a、电压取样模块200a、电压/电流转换模块300a、电压输出模块400a，其中：

开关控制模块100a包括第一高压功率PMOS管HVMP1、第二高压功率PMOS管HVMP2和第三高压功率PMOS管HVMP3：第一高压功率PMOS管HVMP1的源极和第二高压功率PMOS管HVMP2的源极均电连接于N沟道MOSFET开关器件Q1的源极，第三高压功率PMOS管HVMP3的源极连接N沟道MOSFET开关器件Q1的漏极，所述第一、第二及第三高压功率PMOS管(HVMP1、HVMP2、HVMP3)的栅极均受控于第一时序信号EN1且漏极均电连接于电压取样模块200a；

电压取样模块200a包括第一电阻R1、第二电阻R2、第三电阻R3、第一低压PMOS管MP1、第二低压PMOS管MP2和第三低压PMOS管MP3：第一电阻R1的一端电连接于第一高压功率PMOS管HVMP1的漏极，另一端电连接于第一低压PMOS管MP1的源极，第一低压PMOS管MP1的漏极电连接于电压/电流转换模块300a；第二电阻R2的一端电连接于第二高压功率PMOS管HVMP2的漏极，另一端电连接于第二低压PMOS管MP2的源极，第二低压PMOS管MP2的漏极电连接于电压/电流转换模块300a；第三电阻R3的一端电连接于第三高压功率PMOS管HVMP3的漏极，另一端电连接于第三低压PMOS管MP3的源极，第三低压PMOS管MP3的漏极电连接于电压/电流转换模块300a；第一、第二及第三低压PMOS管(MP1、MP2、MP3)的栅极均电连接于第一低压PMOS管MP1的漏极；

电压/电流转换模块300a包括第四低压PMOS管MP4、第四高压功率PMOS管HVMP4、第五高压功率PMOS管HVMP5、第一低压NMOS管MN1、第二低压NMOS管MN2和恒流源Ib：第四低压POMS管MP4的源极电连接于第一低压PMOS管MP1的漏极，第四低压POMS管MP4的漏极及栅极电连接于恒流源Ib；第四高压功率PMOS管HVMP4的源极电连接于第二低压PMOS管MP2的漏极，第四高压功率PMOS管HVMP4的栅极电连接于恒流源Ib，第四高压功率PMOS管HVMP4的漏极电连接于第一低压NMOS管MN1的漏极及栅极，第一低压NMOS管MN1的源极接地；第五高压功率PMOS管HVMP5的源极电连接于第三低压PMOS管MP3的漏极，第五高压功率PMOS管HVMP5的栅极电连接于恒流源Ib，第五高压功率PMOS管HVMP5的漏极电连接于第二低压NMOS管MN2的漏极，第二低压NMOS管MN2的栅极电连接于第一低压NMOS管MN1的栅极，第二低压NMOS管MN2的源极接地；

电压输出模块400a包括第四电阻R4，第四电阻R4的第一端电连接于第二低压NMOS管MN2的漏极，第二端电连接于第二低压NMOS管MN2的源极，第四电阻的第一端作为所述电流取样电压的电压输出端VSEN。

优选的，还包括防误判模块，电连接于所述电压输出模块，所述防误判模块包括第三低压NMOS管，所述第三低压NMOS管的漏极电连接于所述第四电阻的第一端，源极接地，栅极受第二时序信号EN1的控制。在开关控制模块100a关断时，旁路所述输出电压VSEN，以防止后续出现误判动作。

该电流采样电路的具体工作原理如下：

由于本实施例检测是高压功率N沟道MOSFET开关器件Q1，当VG的电压大于VD+Vth时，Q1饱和导通，电流从Q1的漏极流向源极，其中，VG为Q1的栅极电压，VD为Q1的漏极电压，VS为Q1的源极电压，Vth为Q1的阀值电压。由于Q1的漏极电流I1远大于恒流源的电流Ib，所以Q1的漏极电流和源极电源I1≈I2。

当Q1打开时，EN＝0，第三低压PMOS管MP3的栅极电压为：

V_{GATE_MP3}＝V_{GATE_MP2}＝V_{GATE_MP1}＝VS-Ib*R1-V_{GS_MP1}

(1)

由于R1＝R2，第一低压PMOS管MP1和第二低压PMOS管MP2的个数相等，MP2镜像MP1的电流，所以流过第一低压NMOS管MN1的电流等于Ib。同样，第二低压NMOS管MN2和第一低压NMOS管MN1的个数相等，MN2镜像MN1的电流，所以流过NM2的电流也等于Ib；

于是第三低压PMOS管MP3的源极电压为：

V_{SOURSE_MP3}＝V_{GATE_MP3}+V_{GS_MP3}

(2)

因为第一低压NMOS管MP1和第三低压NMOS管MP3的个数相等，可以认为一低压NMOS管MP1的栅源极电压和第三低压NMOS管MP3的栅源极电压近似相等。因此得到：

V_{SOURSE_MP3}＝VS-Ib*R1

流过第三电阻R3的电流为：

$I_{R3}=\frac{\mathrm{VD}-(\mathrm{VS}-\mathrm{Ib}*R2)}{R3}=\frac{\mathrm{VD}-\mathrm{VS}+\mathrm{Ib}*R2}{R3}---\left(3\right)$

假设该MOSFET开关器件Q1的导通电阻为RDS，那么Q1漏极和源极的压降为：

VD-VS＝I1*R_DS

(4)

根据公式(3)和(4)可以得到：

$I_{R3}=\frac{I1*R_{\mathrm{DS}}}{R3}+\mathrm{Ib}---\left(5\right)$

流过第四电阻R4的电流为：

$I_{R4}=I_{R3}-\mathrm{Ib}=\frac{I1*R_{\mathrm{DS}}}{R3}---\left(6\right)$

流过Q1的电流为：

$I1=\frac{V_{\mathrm{SEN}}*R3}{R4*R_{\mathrm{DS}}}=\frac{V_{\mathrm{SEN}}}{R_{\mathrm{DS}}}*\frac{R3}{R4}$

从公式(7)可以看出，假设R3＝R4，I1只和Q1自身的导通电阻相关。调节R3和R4的比例系数，可以调节采样电流的比例系数。

当VG的电压小于VD+Vth，Q1关闭，EN＝VD。

MOSFET开关器件Q1导通过程中VD、VS到地的高压，电路通过HVMP4和HVMP5来承受。MOSFET开关器件Q1截止过程中VD到地的高压，电路通过HVMP1～HVMP3来承受。所以，只要保证HVMP1～HVMP5的耐压满足最大VD输入电压即可。

图5所示为采样电路逻辑控制波形图。VG为Q1的栅电压信号，EN为HVMP1～HVMP3的栅电压信号(即第一时序信号)，EN1为MN3的栅电压信号(即第二时序信号)。当VG的电压大于VD+Vth时，Q1打开。延迟td1的时间后，EN和EN1均从高电压跳变为零电压，电流采样电路开始工作；EN和EN1均从零电压跳变成高电压，延迟td2的时间后，VG的电压小于VD+Vth时，Q1关闭。td1可以是控制器的消隐时间，或者通过其他延迟电路来产生。td2可以通过Q1的驱动状态逻辑信号来产生。

实施例3

如图6所示，一种高压功率N沟道MOSFET开关器件Q1的电流采样电路，包括开关控制模块100b、电压取样模块200b、电压/电流转换模块300b、电压输出模块400b。从图6容易看到，该本实施例3与实施2的不同之处在于，开关控制模块100b的部件的变换，将实施例2中的使用的P沟道的MOS管更换为N沟道的MOS管，具体如下：

开关控制模块100b包括第一高压功率NMOS管HVMN1、第二高压功率NMOS管HVMN2和第三高压功率NMOS管HVMN3：第一高压功率NMOS管HVMN1的漏极和第二高压功率NMOS管HVMN2的漏极均电连接于N沟道MOSFET开关器件Q1的源极，第三高压功率NMOS管HVMN3的漏极连接N沟道MOSFET开关器件Q1的漏极，第一、第二及第三高压功率NMOS管(HVMN1、HVMN2、HVMN3)的栅极均受控于第一时序信号且源极均电连接于电压取样模块200b。

实施例4

实施例2和3已经详述了本电流采样电路的典型电路结构，但是在实际操作中，囿于电路的耐压能力不足、电压电流取值等问题，往往要在实施例2或3的基础上，进一步设计延展，以满足人们的需求，本实施例4即提供了一种具有一般性、可扩展性的电流采样电路结构，其在实施例2或3上的改进之处在于：在个数相同的情况下，第一高压功率MOS管、第二高压功率MOS管和第一高压功率MOS管都可以串联多个，以增加电路耐高压的能力；同样的，第四高压功率MOS管和第五高压功率MOS管可各自串联相同的多个，第一至第三低压PMOS、第一和第二NMOS亦同；具体详述如下：

如图3所示，一种高压功率N沟道MOSFET开关器件Q1的电流采样电路，包括开关控制模块100、电压取样模块200、电压/电流转换模块300、电压输出模块400，其中

开关控制模块100包括a个串联的第一高压功率MOS管、a个串联的第二高压功率MOS管和a个串联的第三高压功率MOS管的个数均为a个，a为≥1的正整数：第1个第一高压功率MOS管的源极电连接于MOSFET开关器件的第一端，第a个高压功率MOS管的漏极电连接于所述电压取样电路200；第1个第二高压功率MOS管的源极电连接于所述MOSFET开关器件的第一端，第a个第二高压功率MOS管的漏极电连接于电压取样电路200；第1个第三高压功率MOS管的源极电连接于所述MOSFET开关器件的第一端，第a个第三高压功率MOS管的漏极电连接于电压取样电路200；第1至a个的第一、第二及第三高压功率MOS管的栅极均由所述第一时序信号控制。

电压取样模块200包括第一电阻、第二电阻、第三电阻、b个串联的第一低压PMOS管、b个串联的第二低压PMOS管和b个串联的第三低压PMOS管，M为≥1的正整数：第一电阻的一端电连接于第a个第一高压功率MOS管的第二端，另一端电连接于第1个第一低压PMOS管的源极，第b个第一低压PMOS管的电连接于电压/电流转换模块300；第二电阻的一端电连接于第a个第二高压功率MOS管的第二端，另一端电连接于第1个第二低压PMOS管的源极，第b个第二低压PMOS管的漏极电连接于电压/电流转换模块300；第三电阻的一端电连接于第a个第三高压功率MOS管的第二端，另一端电连接于第1个第三低压PMOS管的源极，第b个第三低压PMOS管的漏极电连接于所述电压/电流转换模块300；第X个第一、第二、第三低压PMOS管的栅极及第X个第一低压PMOS管的漏极电连接在一起，1≤X≤b。

电压/电流转换模块300包括第四低压PMOS管、c个串联的第四高压功率PMOS管、c个串联的第五高压功率PMOS管、d个串联的第一低压NMOS管、d个串联的第二低压NMOS管和恒流源：第四低压POMS管的源极电连接于所述第b个第一低压PMOS管的漏极，第四低压POMS管的漏极电连接于所述恒流源；第1个第四高压功率PMOS管的源极电连接于第b个第二低压PMOS管的漏极，第c个第四高压功率PMOS管的漏极电连接于第1个第一低压NMOS管的漏极，第d个第一低压NMOS管的源极接地；第1个第五高压功率PMOS管的源极电连接于所述第b个第三低压PMOS管的漏极，第c个第五高压功率PMOS管的漏极电连接于第1个第二低压NMOS管的漏极，第d个第二低压NMOS管的源极接地；第Y个第四、第五高压功率PMOS管的栅极均电连接于所述恒流源，1≤Y≤c；所述第Z个第一、第二低压NMOS管的栅极及第Z个第一低压NMOS管的漏极连接在一起，1≤Z≤d。

电压输出模块400包括第四电阻，所述第四电阻的第一端电连接于所述第1个第二低压NMOS管的漏极，第二端接地，其中第一端作为所述电流采样电路的电压输出端。

优选的，还包括防误判模块，电连接于所述电压输出模块400，防误判模块包括第三低压NMOS管，第三低压NMOS管的漏极电连接于第四电阻的第一端，源极接地，栅极受第二时序信号的控制。

在一具体实施方式中，第一高压功率MOS管、第二高压功率MOS管和第三高压功率MOS管均为P沟道，它们的第一端均为源极、第二端均为漏极、第三端为栅极。

在一具体实施方式中，第一高压功率MOS管、第二高压功率MOS管和第三高压功率MOS管均为N沟道，它们的第一端均为漏极、第二端均为源极、第三端为栅极。

需要说明的是，MOSFET开关器件亦可以是P沟道MOSFET开关器件。

如上所述，在设计具体的电路结构时，可以视实际情况确定a、b、c、d的数量，为了更加详细的阐述这样结构，下面提供一具体的电路连接图，图7是a＝2，b＝2，c＝2，d＝2时的电路图：

开关控制模块100c、电压取样模块200c、电压/电流转换模块300c、电压输出模块400c；

第1个第一高压功率MOS管为HVMP11，第2个第一高压功率MOS管为HVMP12，第1个第二高压功率MOS管为HVMP21，第2个第二高压功率MOS管为HVMP22，第1个第三高压功率MOS管为HVMP31，第2个第三高压功率MOS管为HVMP32，第1个第四高压功率MOS管为HVMP41，第2个第四高压功率MOS管为HVMP42，第1个第五高压功率MOS管为HVMP51，第2个第五高压功率MOS管为HVMP52，第1个第一低压PMOS管MP11，第2个第一低压PMOS管MP12，第1个第二低压PMOS管MP21，第2个第二低压PMOS管MP22，第1个第三低压PMOS管MP31，第2个第三低压PMOS管MP32，第1个第一低压NMOS管MN11，第2个第一低压NMOS管MN12，第1个第二低压NMOS管MN21，第2个第二低压NMOS管MN22，第三低压NMOS管MN3。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思做出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种高压MOSFET电流采样电路，其特征在于，包括：

开关控制模块，电连接于所述MOSFET开关器件的第一端和第二端，根据第一时序信号开启或关闭，用于控制所述电流采样电路的取样时间点；

电压取样模块，电连接于所述开关控制模块，包括多个MOS管，用于获取所述MOS管的漏极和源极之间的取样电压；

电压/电流转换模块，电连接于所述电压取样模块，用于将所述电压取样模块的所述取样电压转换为取样电流；及

电压输出模块，电连接于所述电压/电流转换模块，用于根据所述电压/电流转换模块的所述取样电流输出相应的电压。

2.根据权利要求1所述的电流采样电路，其特征在于：

所述开关控制模块包括a个串联的第一高压功率MOS管、a个串联的第二高压功率MOS管和a个串联的第三高压功率MOS管的个数均为a个，a≥1：第1个第一高压功率MOS管的源极电连接于所述MOSFET开关器件的第一端，第a个高压功率MOS管的漏极电连接于所述电压取样电路；第1个第二高压功率MOS管的源极电连接于所述MOSFET开关器件的第一端，第a个第二高压功率MOS管的漏极电连接于所述电压取样电路；第1个第三高压功率MOS管的源极电连接于所述MOSFET开关器件的第一端，第a个第三高压功率MOS管的漏极电连接于所述电压取样电路；第1至a个的第一、第二及第三高压功率MOS管的栅极均由所述第一时序信号控制。

3.根据权利要求2所述的电流采样电路，其特征在于：

所述电压取样模块包括第一电阻、第二电阻、第三电阻、b个串联的第一低压PMOS管、b个串联的第二低压PMOS管和b个串联的第三低压PMOS管，M≥1：所述第一电阻的一端电连接于所述第a个第一高压功率MOS管的第二端，另一端电连接于所述第1个第一低压PMOS管的源极，所述第b个第一低压PMOS管的电连接于所述电压/电流转换模块；所述第二电阻的一端电连接于所述第a个第二高压功率MOS管的第二端，另一端电连接于所述第1个第二低压PMOS管的源极，所述第b个第二低压PMOS管的漏极电连接于所述电压/电流转换模块；所述第三电阻的一端电连接于所述第a个第三高压功率MOS管的第二端，另一端电连接于所述第1个第三低压PMOS管的源极，所述第b个第三低压PMOS管的漏极电连接于所述电压/电流转换模块；第X个第一、第二、第三低压PMOS管的栅极及第X个第一低压PMOS管的漏极电连接在一起，1≤X≤b。

4.根据权利要求3所述的电流采样电路，其特征在于：

所述电压/电流转换模块包括第四低压PMOS管、c个串联的第四高压功率PMOS管、c个串联的第五高压功率PMOS管、d个串联的第一低压NMOS管、d个串联的第二低压NMOS管和恒流源：所述第四低压POMS管的源极电连接于所述第b个第一低压PMOS管的漏极，所述第四低压POMS管的漏极电连接于所述恒流源；所述第1个第四高压功率PMOS管的源极电连接于所述第b个第二低压PMOS管的漏极，所述第c个第四高压功率PMOS管的漏极电连接于所述第1个第一低压NMOS管的漏极，所述第d个第一低压NMOS管的源极接地；所述第1个第五高压功率PMOS管的源极电连接于所述第b个第三低压PMOS管的漏极，所述第c个第五高压功率PMOS管的漏极电连接于所述第1个第二低压NMOS管的漏极，所述第d个第二低压NMOS管的源极接地；所述第Y个第四、第五高压功率PMOS管的栅极均电连接于所述恒流源，1≤Y≤c；所述第Z个第一、第二低压NMOS管的栅极及第Z个第一低压NMOS管的漏极连接在一起，1≤Z≤d。

5.根据权利要求4所述的电流采样电路，其特征在于：

所述电压输出模块包括第四电阻，所述第四电阻的第一端电连接于所述第1个第二低压NMOS管的漏极，第二端接地，其中所述第一端作为所述电流采样电路的电压输出端。

6.根据权利要求5所述的电流采样电路，其特征在于：

还包括防误判模块，电连接于所述电压输出模块，所述防误判模块包括第三低压NMOS管，所述第三低压NMOS管的漏极电连接于所述第四电阻的第一端，源极接地，栅极受第二时序信号的控制。

7.根据权利要求2至6任意一项所述的电流采样电路，其特征在于：

所述第一高压功率MOS管、第二高压功率MOS管和第三高压功率MOS管均为P沟道，它们的第一端均为源极、第二端均为漏极、第三端为栅极。

8.根据权利要求2至6任意一项所述的电流采样电路，其特征在于：

所述第一高压功率MOS管、第二高压功率MOS管和第三高压功率MOS管均为N沟道，它们的第一端均为漏极、第二端均为源极、第三端为栅极。

9.根据权利要求2至6任意一项所述的电流采样电路，其特征在于：

所述MOSFET开关器件为N沟道MOSFET开关器件或P沟道MOSFET开关器件。