JP2005049152A

JP2005049152A - 電流検出回路

Info

Publication number: JP2005049152A
Application number: JP2003204305A
Authority: JP
Inventors: Yasushi Katayama; 靖片山
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-07-31
Filing date: 2003-07-31
Publication date: 2005-02-24

Abstract

【課題】ＤＣ−ＤＣコンバータのスイッチング周波数が高周波化した場合にも比較的容易に、高い精度で電流検出が可能な電流検出回路を提供する。
【解決手段】電流制御回路１は、Ｇ_{ｓａｍｐｌｅ}に同期してオンオフ制御され、ＭＯＳＦＥＴＱ_Ｍのソース−ドレイン間の電圧信号Ｖ_ＤＳをサンプリングするためのスイッチＳｓ１，Ｓｓ２と、ＭＯＳＦＥＴＱ_Ｍからの電圧信号Ｖ_ＤＳをサンプリングするサンプリングコンデンサＣｓと、Ｇ_ｈｏｌｄに同期してオンオフ制御され、Ｃｓの両端電圧ＶｓをホールドするためのスイッチＳｈ１，Ｓｈ２と、Ｃｓでサンプリングされた電圧信号をホールドするホールドコンデンサＣｈと、Ｃｈの両端電圧Ｖｈを増幅する電流増幅器ＣＡとから構成され、ＭＯＳＦＥＴＱ_Ｍのスイッチング周期に同期してＣｓでサンプリングした電流の大きさが、Ｃｈの両端電圧Ｖｈに変換され保持される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、ＤＣ−ＤＣコンバータなどの出力段を構成する特定のスイッチング素子に流れる電流を、その大きさに応じた電圧信号として検出する電流検出回路に関し、特に、ＤＣ−ＤＣコンバータの電流モード制御や過電流保護機能を実現するために必要な出力電流の検出を行う電流検出回路に関する。
【０００２】
【従来の技術】
スイッチングレギュレータやインバータのような電圧変換回路は、スイッチング素子として単一の、または複数のＭＯＳＦＥＴを用いて、直流電圧から直流電圧に、または直流電圧から交流電圧に変換するものであるが、その制御方式には電圧モード制御と電流モード制御とがある。
【０００３】
図５は、電圧モード制御の一例を示す回路図である。１０は、一対のＭＯＳＦＥＴＱ１，Ｑ２のオンオフにより直流電圧Ｖ_ＤＤの変換を行うＤＣ−ＤＣコンバータであって、インダクタＬとコンデンサＣからなる低域フィルタを介して負荷１１に所定の大きさに変換された直流の出力電圧Ｖｏｕｔを供給している。電圧検出抵抗１２，１３は、負荷１１に印加される電圧値に比例した信号を誤差増幅器１４に帰還するフィードバックループ内に配置され、誤差増幅器１４からは基準電圧Ｖｒｅｆとの誤差電圧Ｖ_ＯＰをコンパレータ１５の非反転入力端子に供給している。このコンパレータ１５の反転入力端子には、図示しない発振器で生成される三角波信号が供給され、ここでＤＣ−ＤＣコンバータ１０のドライバ１６に対するＰＷＭ制御パルスを生成する。このようなＤＣ−ＤＣコンバータ１０の制御方式は一般に電圧モード制御と呼ばれており、出力電圧Ｖｏｕｔのみをフィードバック量としている。
【０００４】
図６は、電流モード制御の一例を示す回路図である。この電流モード制御回路は、図６に示すように出力電圧Ｖｏｕｔに加えて、ＤＣ−ＤＣコンバータ１０のインダクタＬに流れるインダクタ電流Ｉ_Ｌがフィードバック量として誤差増幅器１７に供給されている。電流モード制御では、直流電圧Ｖ_ＤＤを所定の大きさの直流出力となるように制御して出力する際に、制御系の安定性や負荷変動に対する過渡応答特性などが、電圧モード制御に比較して改善される。
【０００５】
電流検出回路は、このようなＤＣ−ＤＣコンバータの電流モード制御や、過電流保護機能を実現するために、必要なインダクタ電流Ｉ_Ｌの検出を行うものである。
【０００６】
図７は、従来の電流検出回路の一例を示す回路図である。通常、インダクタ電流Ｉ_Ｌは、図７に示すように、負荷１１とインダクタＬとの間に直列に電流検出抵抗Ｒｓを挿入して、この電流検出抵抗Ｒｓでの降下電圧Ｖｓによって検出する。しかしながら、この場合、ＤＣ−ＤＣコンバータの負荷１１への出力電流経路に電流検出抵抗Ｒｓを挿入すると、この電流検出抵抗Ｒｓにおいて発生する電力損失が問題となる。
【０００７】
このような電流検出抵抗Ｒｓによる電力損失を防ぐためは、インダクタ電流Ｉ_Ｌの検出に代えて、オンオフ制御されるＭＯＳＦＥＴＱ１，Ｑ２のうちの直流電圧Ｖ_ＤＤに接続されているＭＯＳＦＥＴＱ１に流れるドレイン電流Ｉ_Ｄを検出する電流検出回路が用いられる。
【０００８】
上記のようなドレイン電流Ｉ_Ｄを検出する電流検出回路は、後述する特許文献１，２などに開示されている。
これら特許文献１，２に開示されている発明では、グランド電位より高い電位に接続されたＭＯＳＦＥＴＱ１のドレイン電流Ｉ_Ｄをグランド電位を基準とした電圧信号に変換しなくてはならない。そのため、特許文献１ではオペアンプを用いたレベルシフト回路を、特許文献２ではフィードバック回路を用いることにより、電力損失を防いでいる。
【０００９】
また、特許文献３に開示された電流検出回路は、ＰＷＭアンプ等のスイッチング回路における出力段のスイッチングトランジスタに流れる電流検出を行うのに、電流検出抵抗を設けることなく、スイッチングトランジスタがオン状態のときのスイッチングトランジスタの両端間電圧をスイッチングトランジスタがオン状態のときに、予め分かっているスイッチングトランジスタのオン抵抗に基づいて、このトランジスタに流れる電流に対応する電圧値として検出するようにして、電流検出のために新たに電力損失を生じることなく、かつ高い電流検出精度が得られるようにしている。
【００１０】
【特許文献１】
特開平７−１１３８２６号公報
【特許文献２】
特開平９−１４５７４９号公報
【特許文献３】
特開２００３−６０４４９号公報
【００１１】
【発明が解決しようとする課題】
ところが、このような電流検出回路をＤＣ−ＤＣコンバータに適用するためには、レベルシフト回路に用いられているオペアンプにＤＣ−ＤＣコンバータのスイッチング周波数の方形波電圧が印加されることになる。そのため、これらのオペアンプにおいて高い電流検出精度を実現するには、ＤＣ−ＤＣコンバータのスイッチング周波数に比べて十分高い周波数帯域で動作させる必要がある。しかし、ＤＣ−ＤＣコンバータのスイッチング周波数を数ＭＨｚに高周波化しようとすると、オペアンプの周波数帯域としては数１０〜数１００ＭＨｚが必要となり、そのような周波数帯域の発振器を実現することは非常に困難であった。
【００１２】
また、従来の電流検出回路では、電流検出用抵抗が電力損失を生じるとともに、集積化された回路内での配線抵抗を電流検出用抵抗として代用する場合には、配線抵抗の抵抗値の精度が得られず、正確な電流検出が困難であるという問題があった。
【００１３】
この発明の目的は、ＤＣ−ＤＣコンバータのスイッチング周波数が高周波化した場合にも比較的容易に、高い精度で電流検出が可能な電流検出回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、電源から出力段のスイッチング素子を介して負荷に電流を供給するときに、前記出力段を構成する特定のスイッチング素子に流れる電流を、その大きさに応じた電圧信号として検出する電流検出回路が提供される。この電流検出回路は、前記スイッチング素子のオン期間内に設定したサンプリング期間だけ前記スイッチング素子の両端とそれぞれ接続することで、前記スイッチング素子の両端から電圧信号をサンプリングする第１のコンデンサと、前記第１のコンデンサが前記スイッチング素子から切断される非サンプリング期間内に設定したホールド期間だけ前記第１のコンデンサと並列に接続することで、前記第１のコンデンサでサンプリングした電圧信号をホールドする第２のコンデンサと、前記第２のコンデンサでホールドされた電圧信号に基づいて前記スイッチング素子に流れる電流の大きさに応じた電圧信号を出力する出力回路と、から構成される。
【００１５】
この電流検出回路では、出力段のスイッチング素子のスイッチング周期に同期して第１のコンデンサでサンプリングした電流の大きさが、第２のコンデンサの両端電圧に変換され保持されるから、出力回路から高い精度で電流の大きさに応じた電圧信号が検出できる。
【００１６】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
図１は、この発明をＭＯＳＦＥＴのオンオフにより直流電圧の変換を行うＤＣ−ＤＣコンバータに適用した電流検出回路を示す回路図、図２は、その動作波形の一例を示すタイミング図である。
【００１７】
図１において、出力段のスイッチング素子のうち、一方側のＭＯＳＦＥＴＱ_Ｍにはゲートに駆動信号Ｇｓｗが供給され、直流電圧Ｖ_ＤＤを所定の値に制御して、図示しない負荷に対して出力している。電流制御回路１は、サンプリングパルスＧ_{ｓａｍｐｌｅ}に同期してオンオフ制御され、ＭＯＳＦＥＴＱ_Ｍの両端（ソース−ドレイン）間の電圧信号Ｖ_ＤＳをサンプリングするためのスイッチＳｓ１，Ｓｓ２と、ＭＯＳＦＥＴＱ_Ｍからの電圧信号Ｖ_ＤＳをサンプリングするサンプリングコンデンサＣｓと、ホールディングパルスＧ_ｈｏｌｄに同期してオンオフ制御され、サンプリングコンデンサＣｓの両端電圧ＶｓをホールドするためのスイッチＳｈ１，Ｓｈ２と、サンプリングコンデンサＣｓでサンプリングされた電圧信号をホールドするホールドコンデンサＣｈと、ホールドコンデンサＣｈの両端電圧Ｖｈを増幅する電流増幅器ＣＡとから構成されている。
【００１８】
つぎに、図２の動作波形を参照しつつ、図１の電流検出回路の動作について説明する。ここで、各スイッチＳｓ１，Ｓｓ２、及びＳｈ１，Ｓｈ２はそれぞれサンプリングパルスＧ_{ｓａｍｐｌｅ}とホールディングパルスＧ_ｈｏｌｄがＨの時にオン、Ｌの時にオフするものとし、スイッチＳｓ１，Ｓｓ２と、スイッチＳｈ１，Ｓｈ２は、同時にオンしないように制御されている。
【００１９】
図２に示すように、ＭＯＳＦＥＴＱ_Ｍのオン期間（例えば、時刻ｔｎ−１からｔｎ）にはスイッチＳｓ１，Ｓｓ２はオン、スイッチＳｈ１，Ｓｈ２はオフとなり、サンプリングコンデンサＣｓはＭＯＳＦＥＴＱ_Ｍと並列に接続される。これにより、サンプリングコンデンサＣｓにはＭＯＳＦＥＴＱ_Ｍの両端の電圧信号Ｖ_ＤＳが印加される。オン期間の終了時点で、スイッチＳｓ１，Ｓｓ２はオフとなり、この時点における電圧信号Ｖ_ＤＳをサンプリングコンデンサＣｓに保持しつつ、ＭＯＳＦＥＴＱ_Ｍのオフ期間に移行する。
【００２０】
ＭＯＳＦＥＴＱ_Ｍのオフ期間（例えば、時刻ｔｎからｔｎ＋１）にはスイッチＳｓ１，Ｓｓ２はオフ、スイッチＳｈ１，Ｓｈ２はオンとなり、サンプリングコンデンサＣｓはホールドコンデンサＣｈと並列に接続される。これにより、サンプリングコンデンサＣｓに保持された電荷がホールドコンデンサＣｈに移動する。オフ期間の終了時点で、スイッチＳｈ１，Ｓｈ２はオフとなり、ホールドコンデンサＣｈに蓄積された電荷が保持される。
【００２１】
ここで、オン期間からオフ期間へ移行する時刻ｔｎ＋２ｍ（ｍは整数）には、スイッチＳｓ１，Ｓｓ２がオン、スイッチＳｈ１，Ｓｈ２がオフとなり、反対にオフ期間からオン期間へ移行する時刻には、スイッチＳｓ１，Ｓｓ２はオフ、スイッチＳｈ１，Ｓｈ２はオンとなるものとする。
【００２２】
つぎに、上記の動作を数式によって説明する。
ＭＯＳＦＥＴＱ_Ｍのオン期間に、スイッチＳｓ１，Ｓｓ２がオンすることで、サンプリングコンデンサＣｓの両端電圧ＶｓはＭＯＳＦＥＴＱ_Ｍの両端（ソース−ドレイン）間の電圧信号Ｖ_ＤＳに等しくなるから、次の（１）式のように表すことができる。
【００２３】
【数１】
Ｖｓ＝Ｖ_ＤＳ＝Ｒｏｎ・Ｉ_Ｄ・・・（１）
ここで、ＲｏｎはＭＯＳＦＥＴＱ_Ｍのオン抵抗の抵抗値、Ｉ_ＤはＭＯＳＦＥＴのドレイン電流の大きさを表している。
【００２４】
（１）式より、図２に示すｔ＝ｔｎにおけるサンプリングコンデンサＣｓの両端電圧Ｖｓ（ｔｎ）は、次の（２）式のように表される。
【００２５】
【数２】
Ｖｓ（ｔｎ）＝Ｖ_ＤＳ（ｔｎ）＝Ｒｏｎ・Ｉ_Ｄ（ｔｎ）・・・（２）
ここで、Ｉ_Ｄ（ｔｎ）はｔ＝ｔｎにおけるＭＯＳＦＥＴＱ_Ｍのドレイン電流の大きさを表している。
【００２６】
一方、時刻ｔｎのスイッチＳｈ１，Ｓｈ２がオンする直前のホールドコンデンサＣｈの両端電圧Ｖｈ（ｔｎ）は、上述のように、前回のＭＯＳＦＥＴＱ_Ｍのオフ期間終了時点（ｔ＝ｔｎ−１）での電荷を保持している。すなわち、Ｖｈ（ｔｎ）は次の（３）式であらわすことができる。
【００２７】
【数３】
Ｖｈ（ｔｎ）＝Ｖｈ（ｔｎ−１）・・・（３）
つぎに、ＭＯＳＦＥＴＱ_Ｍのオフ期間であるｔｎ＜ｔ≦ｔｎ＋１では、サンプリングコンデンサＣｓとホールドコンデンサＣｈとが並列に接続されることにより、その当初の時刻ｔｎから両端の電圧Ｖｓ（ｔｎ）と電圧Ｖｈ（ｔｎ）が近づいて、時刻ｔｎ＋１において定常状態に達して互いに等しくなるものと仮定する。
【００２８】
【数４】
Ｖｓ（ｔｎ＋１）＝Ｖｈ（ｔｎ＋１）・・・（４）
ここで、スイッチＳｈ１，Ｓｈ２がオン状態では、サンプリングコンデンサＣｓとホールドコンデンサＣｈとの間で電荷の保存則が成立しているので、（４）式の関係から次の（５）式が成り立つ。
【００２９】
【数５】

【００３０】
ここで、Ｃ_ｓ，Ｃ_ｈは、サンプリングコンデンサＣｓとホールドコンデンサＣｈの容量値である。
（５）式を書き換えることで、ホールドコンデンサＣｈの電圧Ｖｈ（ｔｎ＋１）の大きさを、先行する電圧Ｖｈ（ｔｎ−２ｉ）によって、（６）式のように求めることができる。
【００３１】
【数６】

【００３２】
ここで、Ｃ_ｓ≫Ｃ_ｈとすると、（６）式における第２項は無視できる程度に小さく、また、第３項はゼロに収束する（ｉ→∞でない場合でも、十分に小さく、無視できる。）。そのため、（６）式は次の（７）式によって近似することができる。
【００３３】
【数７】

【００３４】
この（７）式は、図１の電流検出回路を図２に示す動作波形でスイッチング動作するとき、ＭＯＳＦＥＴＱ_Ｍのスイッチング周期に同期してサンプリングしたドレイン電流Ｉ_Ｄの値を、ホールドコンデンサＣｈの両端電圧Ｖｈに変換して、保持できることを示している。
【００３５】
したがって、図１において電流増幅器ＣＡの反転入力端子に供給される基準電圧Ｖｒｅｆを所望の電圧値に設定しておくと、ＭＯＳＦＥＴＱ_Ｍに流れるドレイン電流Ｉ_Ｄの値を、この基準電圧Ｖｒｅｆを基準とした電圧信号Ｖｏｕｔとして取り出すことができる。
【００３６】
図１の電流検出回路では、検出したドレイン電流Ｉ_Ｄの値を電圧値に変換し、所望の電圧を基準とした信号にレベルシフトする動作を電荷の移動のみで行うため、時間遅れがほとんど無く、スイッチング周波数が数ＭＨｚに高周波化した場合にも比較的容易に実現することができる。また、検出したＩＤの信号を図１に示すように電流増幅器ＣＡを用いて増幅する場合にも、電流増幅器ＣＡは、サンプリングされてホールドコンデンサＣｈの両端電圧Ｖｈとして出力される階段状の出力電圧の包結線に追従すればよいため、周波数帯域の低いオペアンプを使用することができる。
【００３７】
図３は、図１に示す実施形態を具体化した電流検出回路の構成を示す回路図である。
図３は、スイッチＳｓ１，Ｓｓ２をＰチャネルＭＯＳＦＥＴＱｓ１，Ｑｓ２で置き換え、スイッチＳｈ１，Ｓｈ２をＮチャネルＭＯＳＦＥＴＱｈ１，Ｑｈ２で置き換えた構成となっている。
【００３８】
その他の構成は、図１に示すものと同一であるから、ここではそれらの詳細な説明を省略する。
図４は、図２とは別の動作波形を示すタイミング図である。
【００３９】
通常、出力段のスイッチング素子は、ＤＣ−ＤＣコンバータの動作条件によってオン時比率が変化する。そのため、図２に示す動作波形のように図３の電流検出回路のＰチャネルＭＯＳＦＥＴＱｓ１，Ｑｓ２とＮチャネルＭＯＳＦＥＴＱｈ１，Ｑｈ２をスイッチングするとき、オン時比率が大きくなるような動作条件では、ＭＯＳＦＥＴＱ_Ｍのオフ期間が短くなって、サンプリングコンデンサＣｓとホールドコンデンサＣｈの間での電荷の移動が不完全となり、ＭＯＳＦＥＴＱ_Ｍに流れる電流の検出値に誤差が生じる可能性がある。
【００４０】
そこで、図４に示すように、ＭＯＳＦＥＴＱ_Ｍのオン期間とスイッチＳｓ１，Ｓｓ２をオンするサンプリング期間とを一致させないで、サンプリング期間をＭＯＳＦＥＴＱ_Ｍのオン期間に対して１周期おきに設定して、このサンプリング期間を除く非サンプリング期間のうちの任意の期間を、スイッチＳｈ１，Ｓｈ２をオンするホールド期間として設定する。これによって、オン時比率が大きい場合にも十分なホールド期間を確保することができる。なお、サンプリング期間は必要に応じて２周期おき、あるいは３周期おきに設定することで、さらに大きなオン時比率の電圧変換回路にも対応できる。
【００４１】
上述した電流検出回路は、ＤＣ−ＤＣコンバータの電流モード制御だけでなく、ＭＯＳＦＥＴのオンオフにより電圧の変換を行うスイッチングレギュレータやインバータのような電圧変換回路にも適用できる。
【００４２】
【発明の効果】
以上に説明したように、この発明の電流検出回路によれば、ＤＣ−ＤＣコンバータのスイッチング周波数が数ＭＨｚと高周波の場合にも、比較的容易に電流値を正確に検出することができる。このため、出力段を構成する特定のスイッチング素子に流れる電流を、その大きさに応じた電圧信号として検出でき、電流モード制御や過電流保護機能を容易に実現できる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る電流検出回路を示す回路図である。
【図２】図１の電流検出回路の動作波形の一例を示すタイミング図である。
【図３】図１に示す実施形態を具体化した電流検出回路の構成を示す回路図である。
【図４】図２とは別の動作波形を示すタイミング図である。
【図５】電圧モード制御回路の一例を示す回路図である。
【図６】電流モード制御回路の一例を示す回路図である。
【図７】従来の電流検出回路の一例を示す回路図である。
【符号の説明】
１電流制御回路
Ｑ_ＭＭＯＳＦＥＴ
Ｃｓサンプリングコンデンサ
Ｃｈホールドコンデンサ
Ｓｓ１，Ｓｓ２スイッチ（第１のスイッチング手段）
Ｓｈ１，Ｓｈ２スイッチ（第２のスイッチング手段）

Claims

電源から出力段のスイッチング素子を介して負荷に電流を供給するときに、前記出力段を構成する特定のスイッチング素子に流れる電流を、その大きさに応じた電圧信号として検出する電流検出回路において、
前記スイッチング素子のオン期間内に設定したサンプリング期間だけ前記スイッチング素子の両端とそれぞれ接続することで、前記スイッチング素子の両端から電圧信号をサンプリングする第１のコンデンサと、
前記第１のコンデンサが前記スイッチング素子から切断される非サンプリング期間内に設定したホールド期間だけ前記第１のコンデンサと並列に接続することで、前記第１のコンデンサでサンプリングした電圧信号をホールドする第２のコンデンサと、
前記第２のコンデンサでホールドされた電圧信号に基づいて前記スイッチング素子に流れる電流の大きさに応じた電圧信号を出力する出力回路と、を備えることを特徴とする電流検出回路。
前記第１のコンデンサは、所定の周期と期間を有するサンプリングパルスにより開閉制御される第１のスイッチング手段を介して前記スイッチング素子の両端にそれぞれ接続され、
前記第２のコンデンサは、前記ホールド期間を規定するホールディングパルスにより開閉制御される第２のスイッチング手段を介して前記第１のコンデンサと並列接続されている、ことを特徴とする請求項１に記載の電流検出回路。
前記第１のスイッチング手段をＰチャネルＭＯＳＦＥＴにより構成し、前記第２のスイッチング手段をＮチャネルＭＯＳＦＥＴにより構成したことを特徴とする請求項２に記載の電流検出回路。
前記第１のコンデンサでは、前記スイッチング素子がｎ回（ｎは自然数）オンする毎に前記電圧信号を１回だけサンプリングするようにしたことを特徴とする請求項１記載の電流検出回路。
前記出力段のスイッチング素子は、直流電圧から直流電圧に、または直流電圧から交流電圧に変換するための、単一または複数のＭＯＳＦＥＴであることを特徴とする請求項１ないし請求項４のいずれかに記載の電流検出回路。