JP6833818B2

JP6833818B2 - セラミック回路基板およびそれを用いた半導体装置

Info

Publication number: JP6833818B2
Application number: JP2018508976A
Authority: JP
Inventors: 弘康近藤; 智行大関
Original assignee: Toshiba Corp; Toshiba Materials Co Ltd
Current assignee: Toshiba Corp; Toshiba Materials Co Ltd
Priority date: 2016-03-29
Filing date: 2017-03-14
Publication date: 2021-02-24
Anticipated expiration: 2037-03-14
Also published as: WO2017169749A1; JPWO2017169749A1; US10674603B2; US20190090346A1

Description

後述する実施形態は、セラミック回路基板およびそれを用いた半導体装置に関する。

セラミックス回路基板は、半導体素子を搭載する基板として用いられている。半導体素子は、パワー素子、発光ダイオード（ＬＥＤ）、レーザダイオードなど様々なものが挙げられる。従来のセラミックス回路基板は、セラミックス基板上に金属板を接合して形成されている。具体的には、金属板／セラミックス基板／金属板となるように素材を積層した構造を有している。このような積層構造とした場合、セラミックス基板と金属板との熱膨張率の差からセラミックス回路基板に反りが生じ易い問題点があった。

一方で、半導体素子は、年々高出力化している。これに伴い動作補償温度（ジャンクション温度）が高くなっている。第７世代の半導体では動作補償温度が１５０℃になり、第８世代では１７５℃以上になると言われている。このため、構成材料の熱膨張率の差に起因してセラミックス回路基板の耐熱サイクル特性が低下する問題点もあった。

また、セラミックス基板にスルーホールを設け、このスルーホールによりセラミックス回路基板の表裏の導通を図る構造も採用されている。

例えば、特開２００６−２８７１２６号公報（特許文献１）には、スルーホールにより導通を図る構造が開示されている。特許文献１はＬＥＤを搭載するためのセラミックス回路基板である。

特許文献１のようにスルーホール型セラミックス回路基板であると、金属板を接合しないため反りの発生を抑制することができる。その一方、特許文献１のセラミックス回路基板は、ＬＥＤチップを搭載する部分を凸状にしているので、セラミックス基板を凸状に研磨することは、コスト的負荷が大きい。また、特許文献１のセラミックス回路基板では、スルーホール表面に配線パターンを設けた後、半田付けにてＬＥＤチップを実装している。

特開２００６−２８７１２６号公報

スルーホール表面上の配線パターンの厚さは、通常５０μｍ程度である。この配線パターンは、例えばＣｕメッキしたものをエッチング加工してパターニングする。このため、配線パターンには段差ができ易い。その段差にダストなどが付着すると、ショート（短絡）が発生し易くなり、デバイスの不具合が発生し易い。また、付着したダストが段差間に入ると、除去しにくいという問題があった。

本発明は、このような課題に対応するためのものであり、耐熱サイクル特性を向上させると共に、配線パターンにゴミが付着したとしても除去し易いセラミックス回路基板を提供することを目的とする。

実施形態に係るセラミックス回路基板は、凹部およびスルーホールの少なくとも一方を有するセラミックス回路基板において、上記凹部またはスルーホール内には導体が充填された導体部を有し、上記セラミックス回路基板の表面粗さＲａが１．０μｍ以下であり、最大高さＲｚが１００μｍ以下であることを特徴とするものである。

実施形態に係るセラミックス回路基板の一例を示す断面図である。実施形態に係るセラミックス回路基板の他の一例を示す断面図である。実施形態に係るセラミックス回路基板のその他の一例を示す断面図である。実施形態に係るセラミックス回路基板のさらに他の一例を示す断面図である。実施形態に係るセラミックス回路基板の一例を示す上面図である。実施形態に係るセラミックス回路基板のスルーホール型導体部の縁部と導体部の縁部の一例を示す断面図である。スルーホール型導体部の他の一例を示す断面図である。実施形態に係る半導体装置の一例を示す断面図である。実施形態に係るセラミックス回路基板のさらに他の一例を示す断面図（ａ）および上面図（ｂ）である。実施形態に係るセラミックス回路基板のさらに他の一例を示す断面図（ａ）および上面図（ｂ）である。

図１〜５に各実施形態に係るセラミックス回路基板の一例を示す。図１〜５において、符号１はセラミックス回路基板であり、２はセラミックス基板であり、３はスルーホール型導体部であり、４は凹部型導体部、である。図１および図２は、スルーホール型導体部を有する構造を示す。また、図３は凹部型導体部を有する構造を示す。また、図４はスルーホール型導体部と凹部型導体部とを共に有する構造を示す。また、図５はセラミックス回路基板１の上面図である。

実施形態に係るセラミックス回路基板は、凹部およびスルーホールの少なくとも一方を有している。スルーホールは図１に示したように、セラミックス基板の表裏に貫通した孔である。図１では直線形状の孔としているが、曲線形状または段差形状の孔であってもよい。また、三角形を上下に合わせたような形状、すなわち断面がＸ字形状のスルーホールであってもよい。また、凹部は、図３に示すように、セラミックス基板を貫通していない構造を有してもよい。図３においては、セラミックス基板の表面側に広くなっている形状（台形形状）としたが、断面四角形状であってもよい。また、図４は凹部とスルーホールとの両方を有する構造を示す。

また、図５は、実施形態に係るセラミックス回路基板の一例を示す上面図である。図５では凹部またはスルーホールの上面形状を円形に設定している。なお、上面形状は円形に限らず、四角形状、楕円形状、湾曲形状など様々な形状で構成してもよい。

凹部またはスルーホール内には、導体を充填した導体部が形成されている。スルーホール内に充填された導体部はスルーホール型導体部となる。また、凹部内に充填された導体部は凹部型導体部となる。導体部は半導体素子と導通をとるための配線となる。半導体素子は、一対の導体部により導通を図られる。図１〜５は、一対の導体部を有する構造として例示している。複数の半導体素子を搭載する場合は、その数に対応して導体部を増加させる。

また、セラミックス回路基板の表面粗さＲａが１．０μｍ以下であり、最大高さＲｚが１００μｍ以下であることを特徴とするものである。Ｒａ、ＲｚはＪＩＳ−Ｂ−０６０１（２０１３）に定められたものである。つまり、表面粗さＲａは算術平均粗さのことである。また、最大高さＲｚは最大高さ粗さのことである。

実施形態に係るセラミックス回路基板は、導体部が設けられた表面の任意の箇所のＲａおよびＲｚを測定したとしても、Ｒａが１．０μｍ以下、Ｒｚが１００μｍ以下となる。

図６は、実施形態に係るセラミックス回路基板のスルーホール型導体部の縁部と導体部の縁部の一例を示す断面図である。図中、５はスルーホールの縁部、６は導体部の縁部、である。図６は、スルーホールの縁部５と導体部の縁部６とは、連続して繋がった平坦面となっている。このため、スルーホールの縁部５と導体部の縁部６とを連続的に表面粗さを測定したとしても、Ｒａを１．０μｍ以下とし、Ｒｚを１００μｍ以下とすることができる。

なお、図６ではスルーホール型導体部を使ったものを例示したが、凹部型導体部であってもよい。つまり、凹部の縁部と凹部型導体部の縁部がつながった平坦面となっている。このため、凹部の縁部と凹部型導体部の縁部を連続的に表面粗さを測定したとしてもＲａを１．０μｍ以下とし、Ｒｚを１００μｍ以下とすることができる。

このような構造を採用することにより、導体部とセラミックス基板との境界に大きな段差がされない。このため、導体部間にダストが付着し難い。また、ダストが付着したとしても、エアーの噴き付けなどの簡単な清掃工程で除去することが可能である。

また、表面粗さＲａは１．０μｍ以下であり、さらには０．５μｍ以下であることが好ましい。また、最大高さＲｚは１００μｍ以下であり、さらには３０μｍ以下であることが好ましい。さらに好ましくは最大高さＲｚが１０μｍ以下である。ＲａやＲｚが小さい平坦面とすることにより、導体部がＣＣＤカメラによって位置検出し易くなる。導体部の位置検出が容易になると、半導体素子の実装工程中における実装エラーが大幅に抑制される。

また、表面粗さＲａの下限値は特に限定されるものではないが、Ｒａは０．０１μｍ以上であることが好ましい。Ｒａが０．０１μｍ未満であっても使用可能ではあるが、Ｒａを０．０１μｍ以下にするには研磨加工が必須である。研磨加工を施し過ぎると、セラミックス基板の脱粒が起き易くなる。脱粒がおきるとＲｚが１００μｍを超えるおそれがある。

また、セラミックス基板の凹部の縁部またはスルーホールの縁部の高さと導体部の縁部の高さとの差が０μｍ以上５μｍ以下であることが好ましい。凹部の縁部（またはスルーホールの縁部）と導体部の縁部は、どちらが高くても良い。高さの差が５μｍを超えて大きいと、段差が出来てしまう結果、ダストの付着という問題が生じ易くなる。

また、セラミックス基板のスルーホールの縁部（または凹部の縁部）の高さと導体部の縁部の高さの差が０μｍの状態が最も好ましい。この状態は図１に示したように、セラミックス基板２の厚さとスルーホール型導体部３の厚さＴが一致した状態である。

また、隣り合う導体部の高さの差が０μｍ以上５μｍ以下であることが好ましい。後述するようにフリップチップ型半導体素子を搭載する場合には、導体部をペアにして配置される。隣り合う導体部の高さが５μｍを超えて大きいと、半導体素子が斜めに傾いた状態となってしまう。また、Ｒａが１μｍ以下、Ｒｚが１００μｍ以下を満たすのであれば、図２に示したように導体部の厚さＴがセラミックス基板の厚さｔより大きくなっても良い。

また、このような形状とすることにより、沿面放電を抑制することができる。そのため、隣り合う導体部またはスルーホールの最短距離を２ｍｍ以下、さらには１ｍｍ以下にすることができる。なお、隣り合う導体部またはスルーホールの最短距離の下限は特に限定されるものではないが、０．５ｍｍ以上であることが好ましい。隣り合う導体部またはスルーホールの最短距離が０．５ｍｍ未満と短くなると、凹部やスルーホールを形成する際の加工が困難になる。

また、凹部またはスルーホール内の導体の充填率は９８％以上１００％以下であることが好ましい。充填率が９８％未満であると、凹部型導体部またはスルーホール型導体部の中の導体が少ないことを意味する。導体が少ない場合としては、凹部またはスルーホール内に充填された導体量が少ない場合が挙げられる。導体量が少ないと、凹部の縁部（またはスルーホールの縁部）と導体部の縁部の間に大きな段差が出来てしまうおそれがある。また、段差が小さな場合、導体部の内部にポアがある状態となる。導体部の内部にポアがあると、導体部による通電容量を確保できなくなるおそれがある。このため、凹部またはスルーホール内の導体の充填率は９８％以上１００％以下、さらには９９％以上１００％以下が好ましい。また、最も好ましい充填率は１００％である。

また、導体の充填率を９８％以上にすることにより通電容量を高くすることができる。これにより、大電流が必要な半導体素子に好適なセラミックス回路基板とすることができる。
言い換えると、大電流が不要な半導体素子を搭載する場合は、導体の充填率は９８％未満であっても良い。このような場合は、後述する図１０に示したように、スルーホール型導体部３の中に空洞部８を設けた構造とすることが好ましい。つまり、スルーホール内面のみに導体膜として導体部を設けた構造である。導体膜によって形成された導体部であったとしても、導体膜の膜密度は９８％以上であることが好ましい。

また、凹部またはスルーホール内の導体の充填率の測定方法は、Ｘ線ＣＴ撮影が挙げられる。Ｘ線ＣＴ撮影であれば、画像解析により導体部内の導体と空洞が区別できる。また、Ｃｕ、Ａｌ、Ａｇ、ＡｕはＸ線を透過し易い元素である。後述するように、導体部をＣｕ、Ａｌ、Ａｇ、Ａｕから選ばれる少なくとも１種を主成分とすることにより、Ｘ線ＣＴ撮影により充填率を非破壊状態で測定することが可能である。

また、凹部またはスルーホールの直径が１ｍｍ以下であることが好ましい。また、直径は０．１〜０．３ｍｍ（１００〜３００μｍ）の範囲が好ましい。前述のように、凹部型導体部（またはスルーホール型導体部）は一対（ペア）となって半導体素子と導通を図ることになる。半導体素子は、高出力化と共に小型化も進行している。例えば、フリップチップ型半導体素子の場合、凹部型導体部（またはスルーホール型導体部）同士の間隔を半導体素子のサイズに合わせることになる。直径が１ｍｍより大きいと、半導体素子のサイズに合わなくなるおそれがある。直径１ｍｍ以下と小さな凹部型導体部またはスルーホール型導体部のときに、導体部の内部にポアがあると、通電容量を確保出来なくなる。このため、実施形態に係るセラミックス回路基板は、フリップチップ型半導体素子を実装するのに好適なものであると言える。

また、図７に示すように、スルーホール型導電部３と凹部型導電部４a，４ｂとを組合せた構造であっても良い。また、必要に応じ、裏面側をつなげた構造としても良い。また、図９および図１０に示したように、スルーホール型導体部３と凹部型導電部４，４とをＬ字に組合せた構造を採用しても良い。図中、符号１はセラミックス回路基板、３はスルーホール型導体部、４は凹部型導体部、である。また、図１０はスルーホール型導体部３の中心軸方向に空洞部８を形成した構造を示す。また、図９（ａ）は断面図であり、図９（ｂ）は上面図である。また、図１０（ａ）は断面図であり、図１０（ｂ）は上面図である。

図１０はスルーホール型導体部３の中に空洞部８を設けた構造を示す。これはスルーホール内面に導体部を設けた構造である。図１０に示す構造の場合、スルーホール内の導体の充填率は９８％未満になる。この場合は、導電膜の膜密度を９８％以上にすることが好ましい。

また、導体部は、Ｃｕ、Ａｌ、Ａｇ、Ａｕから選択される少なくとも１種を主成分とすることが好ましい。これら金属は導電性が高い。また、メッキ法や金属ペーストを焼成する方法によって導体部を形成し易い利点がある。そのため、小さな凹部（またはスルーホール）内における導体の充填率を高くすることができる。なお、「主成分とする」とは導体部の中に導体が５０質量％以上１００質量％以下含有される状態を示す。このため、導体部はＣｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金、Ａｕ、Ａｕ合金から選択される少なくとも１種を示すものである。

また、セラミックス基板は、窒化アルミニウム基板、窒化珪素基板、酸化アルミニウム基板、炭化ケイ素、酸化ケイ素、酸化ジルコニウムのいずれか１種であることが好ましい。

ここで、窒化アルミニウム基板は、熱伝導率が１７０Ｗ／ｍ・Ｋ以上と高い。また、熱伝導率は２００Ｗ／ｍ・Ｋ以上とすることも可能である。また、３点曲げ強度は３００〜４５０ＭＰａ程度である。

また、窒化珪素基板は、熱伝導率が５０Ｗ／ｍ・Ｋ以上のものを使用する。また、熱伝導率の上限は１３０Ｗ／ｍ・Ｋ以下である。また、３点曲げ強度は６００ＭＰａ以上と高い。

また、酸化アルミニウム基板は、熱伝導率が２０Ｗ／ｍ・Ｋ程度であり、３点曲げ強度は４００ＭＰａ程度である。また、炭化ケイ素基板は導電部を設ける箇所に絶縁処理した後に使用する。また、酸化ジルコニウム基板は３点曲げ強度が４００〜５００ＭＰａ程度である。

窒化アルミニウム基板（ＡｌＮ基板）は、熱伝導率が高いのが特徴である。その一方で強度は４５０ＭＰａ以下と低い。そのため基板の厚さは０．６３５ｍｍ程度が主流となる。

窒化珪素基板（Ｓｉ_３Ｎ_４基板）は、強度が６００ＭＰａ以上であり、さらには７００ＭＰａ以上と高い。このため、基板の厚さは０．６３５ｍｍに限らず、０．３２ｍｍ以下と薄くすることができる。窒化珪素基板は、ＡｌＮ基板と比べて熱伝導率が半分程度であるが、基板の厚さを薄くできるので、熱抵抗は同程度である。窒化珪素基板は強度が高いため、回路基板の薄型化が可能である。

また、酸化アルミニウム基板（Ａｌ_２Ｏ_３基板）は、熱伝導率は低いが、価格は安い。セラミックス基板の材質は、それぞれ目的に合わせて選択するものとする。また、それぞれのセラミックス基板には、必要に応じ焼結助剤を添加するものとする。なお、熱伝導率を重視する場合には、ＡｌＮ基板を用いることが好ましい。また、薄型化や強度を重視する場合はＳｉ_３Ｎ_４基板を用いることが好ましい。

また、導電部をＣｕ、Ａｌ、Ａｇ、Ａｕから選択される少なくとも１種を主成分として形成し、セラミックス基板を窒化アルミニウム基板、窒化珪素基板、酸化アルミニウム基板のいずれか１種を採用することが好ましい。この組合せであると、セラミックス基板と導電部との色が異なるので、ＣＣＤカメラによる導電部の位置検出が容易となる。

以上のようなセラミックス回路基板は、導体部上に半導体素子を実装する半導体装置に好適である。半導体素子としては、パワー素子、発光ダイオード（ＬＥＤ）、レーザダイオードなど様々な素子が挙げられる。また、半導体素子は隣り合う導体部をまたいで実装されていることが好ましい。「導体部をまたいで実装する」とは、一対の導体部を使用して一つの半導体素子を実装することである。このような半導体素子としてはフリップチップ型半導体素子が挙げられる。

実施形態に係るセラミックス回路基板は、セラミックス基板の凹部（またはスルーホール）の縁部と導体部の縁部との段差が小さいため、段差にダストが付着しない。また、隣り合う導電部の高さの差を同一にしてあるため、隣り合う導電部（一対の導電部）をまたいで半導体素子を搭載したときに、半導体素子を傾斜させずに実装できる。例えば、ＬＥＤ素子の場合、素子の傾きがあると発光特性に大きな影響が出現する。また、半導体素子をまっすぐに配置することにより、素子の熱をセラミックス回路基板に伝達し易くすることができる。また、金属板を接合しないため、セラミックス回路基板の反りを抑制できる。また、金属板を接合していないため、金属板とセラミックス基板の接合界面に応力が発生しないので耐熱サイクル特性（ＴＣＴ特性）も優れている。

また、凹部型導電部またはスルーホール型導電部の数を増加させることにより、複数の半導体素子を実装することが可能である。また、半導体素子を実装したい場所に、凹部型導電部またはスルーホール型導電部を設けることができる。このため、モジュール設計の自由度を高めることができる。例えば、金属板を接合したセラミックス回路基板の場合、セラミックス基板の端部から内側に入った箇所に金属板を接合することになる。沿面距離を確保する必要があるため、半導体素子の実装位置に制約が必然的に生じる。

次に実施形態に係るセラミックス回路基板の製造方法について説明する。実施形態に係るセラミックス回路基板は上記構成を有していれば、その製造方法は特に限定されるものではない。

まず、セラミックス基板を用意する。セラミックス基板は、窒化アルミニウム基板、窒化珪素基板、酸化アルミニウム基板から選択される１種が好ましい。また、窒化アルミニウム基板は、熱伝導率が１７０Ｗ／ｍ・Ｋ以上であり、かつ３点曲げ強度が３００ＭＰａ以上のものが好ましい。また、窒化珪素基板は、熱伝導率が５０Ｗ／ｍ・Ｋ以上であり、かつ、３点曲げ強度が６００ＭＰａ以上のものが好ましい。また、酸化アルミニウム基板は、３点曲げ強度が３５０ＭＰａ以上のものが好ましい。

また、セラミックス基板は、基板厚さが０．１ｍｍ以上３．０ｍｍ以下、さらには０．２ｍｍ以上１．０ｍｍ以下であることが好ましい。基板強度が５００ＭＰａ未満の場合は、基板厚さは０．６０ｍｍ以上が好ましい。また、基板強度が５００ＭＰａ以上の場合は、基板厚さは０．６０ｍｍ未満が好ましい。また、セラミックス基板は、必要に応じ焼結助剤を添加したものであってもよい。

次に、凹部またはスルーホールを形成する工程を行う。この工程は、エッチング加工、ブラスト加工、レーザ加工、ドリルでの加工などで実施される。また、セラミックス基板を直接加工して凹部またはスルーホールを設けることが好ましい。グリーンシートを加工する方法もあるが、焼結による収縮により凹部またはスルーホールの位置がずれる可能性がある。

また、凹部またはスルーホールの直径は１ｍｍ以下が好ましい。また、直径は０．１〜０．３ｍｍの範囲が好ましい。直径が０．１ｍｍ未満と小さいと、加工が難しい。また、直径が１ｍｍより大きいと、半導体素子のサイズより大きくなってしまうおそれがある。また、あまり過大な穴をあけるとセラミックス基板の強度が低下するおそれがある。

次に導体部を形成する工程を実施する。導体部は、Ｃｕ、Ａｌ、Ａｇ、Ａｕから選択される少なくとも１種を主成分とすることが好ましい。また、導体部の形成方法としては、メッキ法や金属ペーストを焼成する方法が挙げられる。また、スルーホールに金属柱を挿入し、その隙間に金属ペーストを充填した後、焼成する方法も挙げられる。
また、必要に応じ、押圧工程を実施しても良い。押圧工程は、メッキ法や金属ペーストを焼成する方法を行った後に、実施することが好ましい。また、導体部をセラミックス基板からはみ出させて、押圧工程を行う方法が好ましい。このような方法を行うことにより、導体部中のポアを消滅させることができる。また、凹部またはスルーホール内の導体の充填率を９８％以上、さらには１００％とすることができる。また、押圧工程は、平板や金型によるプレス工程でも実施できる。また、加熱しながら押圧してもよい。このような工程としては、ホットプレス、ＨＩＰ（熱間静水圧プレス）などが挙げられる。

また、必要に応じ、研磨加工工程を実施しても良い。研磨加工により、セラミックス回路基板の表面粗さＲａを１．０μｍ以下、さらには０．５μｍ以下にすることができる。同様に、セラミックス回路基板の最大高さＲｚを１００μｍ以下、さらには１０μｍ以下にすることができる。

また、上記研磨加工を実施することにより、凹部（またはスルーホール）の縁部の高さと導体部の縁部の高さとの差を０μｍ以上５μｍ以下に制御し易くなる。また、エッチング加工により、凹部（またはスルーホール）の縁部の高さと導体部の縁部の高さとの差を調整しても良い。

また、必要に応じ、クリーニング工程を実施するものとする。クリーニング工程は、エアー洗浄などで実施される。実施形態に係るセラミックス回路基板は、凹部またはスルーホールの縁部と導電部の縁部との段差が小さいので、ダストが付着し難い。そのため、エアー洗浄で容易にクリーニングできる効果が得られる。

（実施例）
（実施例１〜１０および比較例１〜２）
セラミックス基板として、下記表１に示す窒化珪素基板、窒化アルミニウム基板、酸化アルミニウム基板を用意した。

次に、レーザ加工により、表２に示す凹部またはスルーホールを設けた。凹部またはスルーホールは、表２に示した間隔となるようにペアで設けた。また、窒化珪素基板３〜５は図９に示したような凹部型導電部とスルーホール型導電部とを組合せた構造である。

次に、表３に示す導電部を形成した。導電部はＣｕペーストを用いて形成した。Ｃｕペーストを凹部またはスルーホール内に充填し、焼成した。その後、セラミックス回路基板を加熱しながら、その上下面を金型で押圧した。これにより各実施例に係るセラミックス回路基板を用意した。また、必要に応じ、表面研磨加工を実施した。

また、比較例１は、セラミックス基板から導電部が突出した構造とした。また、比較例１は押圧工程および研磨加工を実施しなかったものである。

実施例および比較例に係るセラミックス回路基板において、表面粗さＲａ、最大高さＲｚを測定した。また、凹部またはスルーホールの縁部と導電部の縁部とを直線状に連続して測定した。その結果を下記表４に示す。

各実施例に係るセラミックス回路基板は、凹部またはスルーホールの縁部と導電部の縁部とを連続して測定したとしても、Ｒａ、Ｒｚが共に小さな値となった。このため、凹部またはスルーホールの縁部と導電部の縁部との段差が非常に小さいことが判明した。

次に、各実施例および比較例に係るセラミックス回路基板の耐久性試験、ダスト除去の容易性、ＣＣＤカメラによる導電部の位置検出容易性を調査した。

耐久性試験は、ＴＣＴ試験（熱サイクル試験）により実施した。熱サイクルは、温度−４０℃×３０分間保持→室温×１０分間保持→１５０℃×３０分間保持→室温×１０分間保持を１サイクルとした。そして、１０００サイクル後のセラミックス基板の反り量の変化率、割れなどの不具合の発生率を測定した。反りの変化量は、試験前の反りに対しての変化量である。

ダスト除去の容易性は、エアー洗浄にて、基板表面を洗浄したとき、ダストが残存した割合を測定した。すなわち、各実施例および比較例に係るセラミックス回路基板をそれぞれ１００枚用意した。エアー噴射圧０．２５ＭＰａにて１分間クリーニングした後にダストが残存したものの割合を示した。

ＣＣＤカメラによる位置検出容易性は、ＣＣＤカメラで位置検出を行いながら半導体素子を実装する工程を１００回実施し、位置ずれが発生した割合を調査した。

また、比較例２として、窒化アルミニウム基板（熱伝導率１８０Ｗ／ｍ・Ｋ、３点曲げ強度４００ＭＰａ）に銅板を接合したものを用意した。窒化アルミニウム基板のサイズは縦５０ｍｍ×横４０ｍｍ×厚さ０．６３５ｍｍとした。また、表側銅板は縦１０ｍｍ×横１０ｍｍ×厚さ０．３ｍｍのものを２ｍｍ間隔で接合した。また、裏銅板として、縦４５ｍｍ×横３５ｍｍ×厚さ０．２ｍｍの銅板を接合した。

各測定結果を下記表５に示す。

上記表５に示す結果から明らかなように、各実施例に係るセラミックス回路基板は優れた特性を示した。それに対して、比較例１は段差が大きいためダスト除去性能および位置検出性能が共に低下した。また、比較例２のように銅板を接合したセラミックス回路基板も特性が低下した。

次に、各実施例および比較例に係るセラミックス回路基板に対し、沿面放電の影響を調査した。それぞれの導体部（スルーホール）に交流電圧（５０Ｈｚ）を印加して、絶縁破壊した電圧を測定した。その測定結果を下記表６に示す。

上記表６に示す結果から明らかなように、各実施例に係るセラミックス回路基板は絶縁破壊電圧が大きかった。これは沿面放電が十分に抑制されていることを示す。特に、窒化珪素基板を用いたものは絶縁破壊電圧が高かった。

それに対し、比較例１のように凹部またはスルーホールの縁部と導電部の高さの差が大きいと絶縁破壊電圧が小さくなった。導体部の突出高さが大きくなることにより、パターン間の異物や表面汚染が除去しきれず、沿面放電が起き易いことを示している。

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１…セラミックス回路基板
２…セラミックス基板
３…スルーホール型導体部
４，４a，４ｂ…凹部型導体部
５…スルーホールの縁部
６…導体部の縁部
７…半導体素子
８…空洞部
１０…半導体装置
Ｔ…スルーホール型導体部の厚さ
ｔ…セラミックス基板の厚さ

Claims

３点曲げ強度３００ＭＰａ以上の窒化アルミニウム基板と、３点曲げ強度６００ＭＰａ以上の窒化珪素基板と、３点曲げ強度３５０ＭＰａ以上の酸化アルミニウム基板とから選ばれる１種を含むセラミックス基板と、
前記セラミックス基板の凹部またはスルーホール内に導体が充填された複数の導体部と、
を有するセラミックス回路基板であって、
前記凹部またはスルーホールの縁部と前記複数の導体部の各導体部の縁部とを連続的に測定した場合のセラミックス回路基板の表面粗さＲａが０．０１μｍ以上０．５μｍ以下であり、最大高さＲｚが１０μｍ以下であり、
前記凹部またはスルーホールの縁部と前記各導体部の縁部の高さの差が０μｍ以上５μｍ以下であり、
前記凹部またはスルーホールに対する前記導体の充填率は、９８％以上１００％以下であり、
前記複数の導体部のうち隣り合う導体部の最短距離が０．５ｍｍ以上２ｍｍ以下であることを特徴とするセラミックス回路基板。
前記隣り合う導体部の高さの差が０μｍ以上５μｍ以下であることを特徴とする請求項１に記載のセラミックス回路基板。
前記凹部またはスルーホールの直径が１ｍｍ以下であることを特徴とする請求項１または請求項２に記載のセラミックス回路基板。
前記各導体部は、Ｃｕ、Ａｌ、Ａｇ、Ａｕから選択される少なくとも１種を主成分とすることを特徴とする請求項１ないし請求項３のいずれか１項に記載のセラミックス回路基板。
請求項１ないし請求項４のいずれか１項に記載のセラミックス回路基板の前記各導体部上に半導体素子を実装したことを特徴とする半導体装置。
前記半導体素子は、前記隣り合う導体部をまたいで実装されていることを特徴とする請求項５に記載の半導体装置。
前記半導体素子は、フリップチップ型であることを特徴とする請求項５に記載の半導体装置。