JPH03283590A - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法Info
- Publication number
- JPH03283590A JPH03283590A JP8405390A JP8405390A JPH03283590A JP H03283590 A JPH03283590 A JP H03283590A JP 8405390 A JP8405390 A JP 8405390A JP 8405390 A JP8405390 A JP 8405390A JP H03283590 A JPH03283590 A JP H03283590A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- recess
- ceramic substrate
- board
- metallized pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- PCEXQRKSUSSDFT-UHFFFAOYSA-N [Mn].[Mo] Chemical compound [Mn].[Mo] PCEXQRKSUSSDFT-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック基板の製造方法に関し、・特にセラ
ミック基板にメタライズパターンを形成する方法に関す
る。
ミック基板にメタライズパターンを形成する方法に関す
る。
（従来の技術）
従来、この種の製造方法は、セラミック基板上へメタラ
イズパターンを形成させる場合、凹凸のないセラミック
基板上にスクリーン印刷によりタングステン、モリブデ
ン−マンガン等を主成分とするペーストを付着させた後
焼成し、メタライズパターンを第３図のように形成させ
ていた。
イズパターンを形成させる場合、凹凸のないセラミック
基板上にスクリーン印刷によりタングステン、モリブデ
ン−マンガン等を主成分とするペーストを付着させた後
焼成し、メタライズパターンを第３図のように形成させ
ていた。
上述した従来の製造方法は、凹凸のないセラミック基板
１上にメタライズパターンを形成させるため、第３図の
ようにメタライズパターン３が凸となり、メタライズパ
ターンの外周が薄くなったりパターン歪が出るという欠
点かあり、またメタライズパターン形成後、更にその上
に絶縁層をスクリーン印刷により形成させる場合、セラ
ミックとメタライズパターンの段差によりスクリーンが
密着せず、著しいパターン歪が出るという欠点もある。
１上にメタライズパターンを形成させるため、第３図の
ようにメタライズパターン３が凸となり、メタライズパ
ターンの外周が薄くなったりパターン歪が出るという欠
点かあり、またメタライズパターン形成後、更にその上
に絶縁層をスクリーン印刷により形成させる場合、セラ
ミックとメタライズパターンの段差によりスクリーンが
密着せず、著しいパターン歪が出るという欠点もある。
本発明は上記の欠点に鑑み、スクリーンが密着しやすく
、パターン歪の出ないメタライズパターンをセラミック
基板上に形成する方法を提供することを解決すべき課題
とする。
、パターン歪の出ないメタライズパターンをセラミック
基板上に形成する方法を提供することを解決すべき課題
とする。
本発明のセラミック基板の製造方法は、セラミック基板
上でメタライズパターンが形成される部分に凹部を形成
する工程と、形成された凹部にメタライズパターンを形
成して周囲の面と面一にする工程とを有する。
上でメタライズパターンが形成される部分に凹部を形成
する工程と、形成された凹部にメタライズパターンを形
成して周囲の面と面一にする工程とを有する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のセラミック基板の製造方法の第１の実
施例を示す縦断面図である。
施例を示す縦断面図である。
凹部２はプレス、エツチング等によりセラミック基板１
に形成され、その凹部２にタングステン、モリブデン−
マンガン等でなるメタライズパターン３が埋め込まれて
おり、セラミック基板１とメタライズパターン３の凹凸
をなくしている。
に形成され、その凹部２にタングステン、モリブデン−
マンガン等でなるメタライズパターン３が埋め込まれて
おり、セラミック基板１とメタライズパターン３の凹凸
をなくしている。
第２図は本発明の第２の実施都側を示す縦断面図である
。
。
セラミック基板１上で、メタライズパターン３が形成さ
れる場所以外の所をセラミック基板と同成分の絶縁層４
としてスクリーン印刷にて形成した後、メタライズパタ
ーン３を形成させるものである。
れる場所以外の所をセラミック基板と同成分の絶縁層４
としてスクリーン印刷にて形成した後、メタライズパタ
ーン３を形成させるものである。
実施例１と同様に絶縁層４の凹部にメタライズパターン
３を埋め込む形となりメタライズパターン３とセラミツ
ク基板絶縁層４上面との段差がなくなっている。
３を埋め込む形となりメタライズパターン３とセラミツ
ク基板絶縁層４上面との段差がなくなっている。
以上説明したように本発明はセラミック基板平面をメタ
ライズパターンを含めて同一の高さに形成することによ
り下記の効果がある。
ライズパターンを含めて同一の高さに形成することによ
り下記の効果がある。
■ メタライズの厚みを均一にできる。
■ 凹部に埋め込む構造のためパターン歪が発生しにく
い。
い。
■ メタライズ上に更に絶縁層を形成させる場合に凹凸
がないためパターン歪が発生しない。
がないためパターン歪が発生しない。
第１図は本発明のセラミック基板の製造方法の第１の実
施例を示す縦断面図、第２図は本発明の第２の実施例を
示す縦断面図、第３図は従来例を示す図である。 １、−−−−−−−−・セラミック基板、２・・・・・
・・・・凹部、 ３・・・・・・・・・メタライズパターン、４−−−−
−−−−−絶縁層。
施例を示す縦断面図、第２図は本発明の第２の実施例を
示す縦断面図、第３図は従来例を示す図である。 １、−−−−−−−−・セラミック基板、２・・・・・
・・・・凹部、 ３・・・・・・・・・メタライズパターン、４−−−−
−−−−−絶縁層。
Claims (1)
- １．セラミック基板の製造方法において、 セラミック基板上でメタライズパターンが形成される部
分に凹部を形成する工程と、 形成された凹部にメタライズパターンを形成して周囲の
面と面一にする工程とを有することを特徴とするセラミ
ック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8405390A JPH03283590A (ja) | 1990-03-30 | 1990-03-30 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8405390A JPH03283590A (ja) | 1990-03-30 | 1990-03-30 | セラミック基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283590A true JPH03283590A (ja) | 1991-12-13 |
Family
ID=13819760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8405390A Pending JPH03283590A (ja) | 1990-03-30 | 1990-03-30 | セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283590A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014033132A (ja) * | 2012-08-06 | 2014-02-20 | Nippon Steel & Sumikin Electronics Devices Inc | 多数個取り配線基板 |
| WO2017169749A1 (ja) * | 2016-03-29 | 2017-10-05 | 株式会社東芝 | セラミック回路基板およびそれを用いた半導体装置 |
-
1990
- 1990-03-30 JP JP8405390A patent/JPH03283590A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014033132A (ja) * | 2012-08-06 | 2014-02-20 | Nippon Steel & Sumikin Electronics Devices Inc | 多数個取り配線基板 |
| WO2017169749A1 (ja) * | 2016-03-29 | 2017-10-05 | 株式会社東芝 | セラミック回路基板およびそれを用いた半導体装置 |
| US10674603B2 (en) | 2016-03-29 | 2020-06-02 | Kabushiki Kaisha Toshiba | Ceramic circuit board and semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1171378A4 (en) | MANUFACTURING METHOD OF A THERMALLY BENDING ACTUATOR | |
| EP1115153A3 (en) | Semiconductor substrate and process for its production | |
| JPH035676B2 (ja) | ||
| TW328167B (en) | Method for manufacturing lead frame | |
| JPH03283590A (ja) | セラミック基板の製造方法 | |
| JPH0714745A (ja) | セラミック積層電子部品の製造方法 | |
| JP2001167914A (ja) | 絶縁基板の分割溝形状 | |
| TW365700B (en) | Method of manufacture of plugs | |
| JP3245349B2 (ja) | 半導体装置 | |
| JP3087559B2 (ja) | タイル | |
| JP2926982B2 (ja) | スルーホールの形成方法 | |
| JPH07183633A (ja) | 回路基板の電極構造 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS59106190A (ja) | 電子回路基板の製造方法 | |
| JPS6029209B2 (ja) | 積層セラミツクコンデンサの製造方法 | |
| JPH021799Y2 (ja) | ||
| JPS61279166A (ja) | 混成集積回路用基板 | |
| KR970030105A (ko) | 플라즈마 표시소자의 유전체층을 가지는 기판 및 그 제조방법 | |
| JPS5637674A (en) | Manufacture of semiconductor device | |
| JP2588268Y2 (ja) | 一度焼き施釉タイル | |
| JPS6279629A (ja) | 半導体装置の製造方法 | |
| JPH0749859Y2 (ja) | セラミック電子部品 | |
| JPH05299514A (ja) | ビアの形成方法 | |
| JPH04199801A (ja) | 正特性サーミスタ素子の製造方法 | |
| JPS63100844U (ja) |