JP6799399B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP6799399B2
JP6799399B2 JP2016133053A JP2016133053A JP6799399B2 JP 6799399 B2 JP6799399 B2 JP 6799399B2 JP 2016133053 A JP2016133053 A JP 2016133053A JP 2016133053 A JP2016133053 A JP 2016133053A JP 6799399 B2 JP6799399 B2 JP 6799399B2
Authority
JP
Japan
Prior art keywords
current
voltage
mode
terminal
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016133053A
Other languages
English (en)
Other versions
JP2018005648A (ja
Inventor
裕史 橋本
裕史 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2016133053A priority Critical patent/JP6799399B2/ja
Publication of JP2018005648A publication Critical patent/JP2018005648A/ja
Application granted granted Critical
Publication of JP6799399B2 publication Critical patent/JP6799399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、外付けのモード抵抗の抵抗値によって動作モードの組合せ(以下、「状態」と呼ぶこともある)を設定する状態設定回路を備えた電源装置に関する。
汎用性の高い電源装置では複数の動作モードが設定可能となっており、ユーザはその複数の動作モードのうちから使用アプリケーションに応じた動作モードの組み合わせを選択できるようになっている。この種の技術は、例えば特許文献1に記載されている。
例えば、電圧変換方式では、スイッチング電源方式とシリーズレギュレータ方式の一方が選択可能になっている(第1グループ)。また、過電流保護方式では、過電流が所定値に達すると所定時間経過後に出力電圧を遮断するタイマラッチ方式と、過電流が所定値に達すると一定時間だけ出力電圧を遮断してその後ある時間が経過すると出力電圧を復帰させることを繰り返すヒカップ(自動復帰)方式の一方が選択可能となっている(第2グループ)。さらに、出力電圧についても複数の電圧から1個の電圧が選択可能となっている(第3グループ)。
これら第1乃至第3グループから1個づつ動作モードを選び出してそれらを組み合わせる組合せの数はきわめて多くなる。例えば、1つのグループに2つの動作モードがある場合は、8通りの組合せが可能である。しかし、ユーザにおいてそれら動作モードの組合せを設定することは煩わしい。そこで、これらの動作モードの複数の組合せから1つの組合せを簡単に選択するための状態設定回路が望まれる。
図7は状態設定回路の一例を示す図であり、動作モードの7つの組合せから1つの組合せを選択して設定できるようにした回路である。1は電源端子、2は接地端子、3はモード端子、7はデコーダである。Iref0はモード端子3に流れる電流を決める電流源である。
CP1〜CP6はコンパレータであり、それぞれ、反転入力端子には基準電圧源Vref1〜Vref6が印加され、非反転入力端子はモード端子3に接続され、出力端子OUT1〜OUT6はデコーダ7に接続されている。
このデコーダ7は、出力端子OUT1〜OUT6の信号の論理の組み合わせをデコーダして、動作モードの7つの組合せのうちから1つの組合せを指定する例えば3ビットの状態設定信号MODEを出力する。
図7の状態設定回路では、モード端子3に接続したモード抵抗Rmodeとそこに流れる電流Iref0によって、そのモード端子3に発生するモード電圧Vmodeが決まる。そして、このモード電圧VmodeがコンパレータCP1〜CP6の非反転入力端子に入力して、コンパレータCP1〜CP6の基準電圧Vref1〜Vref6と比較されることで、そのコンパレータCP1〜CP6の出力端子OUT1〜OUT6の信号の論理の組み合わせが決まり、この組み合わせをデコーダ7でデコードすることで、状態設定信号MODEが決定される。
図8は別の状態設定回路の一例を示す図であり、図7に示した状態設定回路と同様に、動作モードの7つの組合せから1つの組合せを選択して設定できるようにした回路である。1は電源端子、2は接地端子、3はモード端子、5はデコーダである。
OP1はオペアンプであり、非反転入力端子はモード端子3に接続され、反転入力端子には基準電圧源Vref0が接続され、出力端子はPMOSトランジスタMP0のゲートに接続されている。これにより、オペアンプOP1の非反転入力端子の電圧が反転入力端子の基準電圧Vref0に一致するようにトランジスタMP0が帰還制御される。これによって生成したトランジスタMP0のドレイン電圧Vref0が、モード端子3と接地端子2との間に接続されたモード抵抗Rmodeに印加して、そこにモード電流Imodeが流れる。
トランジスタMP0のゲートには、トランジスタMP0とサイズ比が同じ6個のPMOSトランジスタMP1〜MP6のゲートが共通接続されており、このため、それらのトランジスタMP1〜MP6のドレイン電流も、モード電流Imodeと同じとなる。
そして、トランジスタMP1〜MP6のドレインと接地端子2との間には、互いに異なる電流の基準電流源Iref1〜Iref6がそれぞれ接続されており、各トランジスタMP1〜MP6と各基準電流源Iref1〜Iref6の共通接続点には、インバータINV1〜INV6の入力端子がそれぞれ接続されている。それらインバータINV1〜INV6の出力端子OUT1〜OUT6はデコーダ5に接続されている。
図8の状態設定回路では、モード端子3に出力する電圧は一定の電圧Vref0となるが、そこに接続するモード抵抗Rmodeの抵抗値を切り替えることで、そこに流れる電流が切り替わり、同時にトランジスタMP1〜MP6のドレインに流れる電流も切り替わる。したがって、モード抵抗Rmodeの抵抗値に応じて、インバータINV1〜INV6の出力端子OUT1〜OUT6の信号の論理の組み合わせが決まり、この組み合わせをデコーダ5でデコードすることで、動作モードの7つの組合せのうちから1つの組合せを指定する例えば3ビットの状態設定信号MODEが出力することになる。
特許第5511564号
ところで、電源装置のユーザにおいては、状態設定回路で設定されている動作モードの現在の組合せがどのような組合せであるかを確認したい場合がある。しかし、図7や図8で説明した状態設定回路では、一旦、動作モードの組合せを設定したのちは、状態設定回路においてその組合せを確認することはできない。例えば、図7の状態設定回路はモード端子3に接続しているモード抵抗Rmodeの抵抗値で動作モードの組合せが設定されるので、そのモード抵抗Rmodeの電圧を確認すれば現在の組合せを推測することができるが、これはデコーダ7で選択された組合せを直接的に表すものではなく、あくまで推測にすぎない。また、図8の状態設定回路はモード端子3に現れる電圧が一定の電圧Vref0であるので、その電圧を確認しても、デコーダ8で選択された組合せを推測することすらできない。
本発明の目的は、動作モードの設定されている現在の組合せがどような組合せであるかを正確に確認できるようにした状態設定回路を備えた電源装置を提供することである。
上記目的を達成するために、請求項1にかかる発明の電源装置は、モード抵抗が接続され且つ一定の基準電圧になるように制御されるモード端子を備え、前記モード抵抗に流れる電流の値に応じて動作モードの組合せを設定する状態設定回路を備えた電源装置であって、動作モードの設定済の前記組合せに応じて前記基準電圧の電圧値が再設定されるようにしたことを特徴とする。
請求項2にかかる発明は、請求項1に記載の電源装置において、前記状態設定回路は、N個(Nは2以上の整数)の基準電圧から選択された1つの基準電圧を出力する電圧発生回路と、前記モード端子の電圧を前記電圧発生回路から出力する基準電圧になるように帰還制御することで前記モード抵抗の抵抗値に反比例した電流値の電流を生成する電流発生回路と、該電流発生回路で発生した電流の電流値に対応した互いに同一の電流値の電流を個別に流すN個の電流源と、互いに異なった電流値のN個の基準電流源と、前記N個の電流源の電流値と前記N個の基準電流源の電流値とを個別に比較するN個の電流比較手段とを備え、前記N個の電流比較手段の出力信号の組み合わせによって動作モードの前記組合せを設定し、設定された動作モードの前記組合せに応じて前記電圧発生回路から出力する前記基準電圧が切り替わるようにしたことを特徴とする。
請求項3にかかる発明は、請求項2に記載の電源装置において、前記電流発生回路は、反転入力端子と非反転入力端子の一方が前記モード端子に接続され前記反転入力端子と前記非反転入力端子の他方に前記電圧発生回路から出力する前記基準電圧が入力するオペアンプと、ゲートが前記オペアンプの出力端子に接続されドレインが前記モード端子に接続され前記モード端子の電圧を前記基準電圧に一致させるように制御する基準トランジスタとで構成され、前記電流源は、前記基準トランジスタと同一導電型で且つ前記基準トランジスタにゲートが共通接続された電流源トランジスタで構成され、前記電流比較手段は、前記電流源トランジスタの電流と前記基準電流源の電流との差分の極性によって論理を決めるインバータで構成されている、ことを特徴とする。
請求項4にかかる発明は、請求項3に記載の電源装置において、前記N個の基準電流源を互いに異なる抵抗値の抵抗に置き換えたことを特徴とする。
本発明によれば、モード端子に動作モードの現在の組合せを示す電圧が現れるので、そのモード端子の電圧を計測することにより、現在の組合せを正確に確認することができる。また、インバータを使用できるので、回路規模を小さくすることができる。さらに、外部から電圧を印加せずにモードを設定することができるので、FMEAの検討が容易になる。
本発明の1つの実施例の状態設定回路の回路図である。 図1の状態設定回路の電圧発生回路の回路図である。 図1の状態設定回路のデコード説明図である。 図1の状態設定回路の基準値電流と組合せの関係を示す説明図である。 図1の状態設定回路の動作説明図である。 図1の状態設定回路の別の例の電圧発生回路の回路図である。 状態設定回路の一例の回路図である。 別の状態設定回路の回路図である。
図1に本発明の1つの実施例の状態設定回路を示す。1は電源端子、2は接地端子、3はモード端子、4は電圧Vref0(=Vref01〜Vref07)を発生する電圧発生回路、5はデコーダ、6はデコーダ5で設定された組合せ(設定状態)を保持する状態保持回路である。
OP1はオペアンプであり、非反転入力端子はモード端子3に接続され、出力端子はPMOSトランジスタMP0のゲートに接続されている。そして、このオペアンプOP1の反転入力端子には、動作モードの組合せを設定する状態設定時には電圧発生回路4で発生された基準電圧Vref01が入力され、動作モードの組合せを確認する状態確認時には電圧発生回路4で発生された確認電圧Vref01〜Vref07のいずれかが入力される。これにより、オペアンプOP1の非反転入力端子の電圧が電圧発生回路4で発生された電圧に一致するようにトランジスタMP0が帰還制御される。これによって生成したトランジスタMP0のドレイン電圧が、モード端子3と接地端子2との間に接続されたモード抵抗Rmodeに印加して、そのドレイン及びモード抵抗Rmodeにモード電流Imodeが流れる。
トランジスタMP0のゲートには、トランジスタMP0とサイズ比が同じ6個のPMOSトランジスタMP1〜MP6のゲートが共通接続されており、このため、それらのトランジスタMP1〜MP6のドレイン電流も、モード電流Imodeと同じとなる。
そして、トランジスタMP1〜MP6のドレインと接地端子2との間には、基準電流源Iref1〜Iref6(電流値はIref1<Iref2<Iref3<Iref4<Iref5<Iref6の関係にある)がそれぞれ接続されており、各トランジスタMP1〜MP6と各基準電流源Iref1〜Iref6の共通接続点には、インバータINV1〜INV6の入力端子がそれぞれ接続されている。それらインバータINV1〜INV6の出力端子OUT1〜OUT6はデコーダ5に接続されている。デコーダ5からは、出力端子OUT1〜OUT6の論理の組合せに応じて、例えば3ビットの状態設定信号MODEが出力する。
図2に電圧発生回路4を示す。41は電圧Vref0の出力端子、42は接地端子、43は制御端子である。ここでは、互いに異なる電圧の7つの電圧源Vref01〜Vref07のうちの1つがスイッチS1〜S7によって選択されて、その電圧源の電圧が電圧Vref0として端子41から出力するように構成されている。スイッチS1〜S7は状態保持回路6から出力する制御信号C1によって制御される。なお、この電圧発生回路4は、状態確認時には、スイッチS1〜S7によって電圧Vref01〜Vref07のうちの1つが電圧Vref0として出力するが、状態設定時には、例えばスイッチS1によって電圧Vref01が電圧Vref0として出力する。
なお、請求項記載の基準トランジスタはトランジスタMP0で、電流源トランジスタはトランジスタMP1〜MP7で、それぞれ構成されている。また、電流発生回路は、オペアンプOP1、トランジスタMP0、基準電圧源Vref0、及びモード抵抗Rmodeで構成されている。さらに、電流比較手段はインバータINV1〜INV6で構成されている。
さて、動作モードの組合せを設定する状態設定時には、電圧発生回路4において基準電圧Vref0(=Vref01)が出力する。これにより、モード端子3に現れる電圧は電圧Vref0となる。
そこで、モード抵抗Rmodeの抵抗値をR1に設定することで、Imode<Iref1になると、インバータINV1〜INV6の入力端子はすべて“L”となるので、その出力端子OUT1〜OUT6はすべて“H”となる(MODE1)。
また、モード抵抗Rmodeの抵抗値をR2(R2<R1)に設定することで、Iref1<Imode<Iref2になると、インバータINV1の入力端子は“H”になり、残りのインバータINV2〜INV6の入力端子は“L”となるので、OUT1は“L”、OUT2〜OUT6はすべて“H”となる(MODE2)。
また、モード抵抗Rmodeの抵抗値をR3(R3<R2)に設定することで、Iref2<Imode<Iref3になると、インバータINV1,INV2の入力端子は“H”になり、残りのインバータINV3〜INV6の入力端子は“L”となるので、OUT1、OUT2は“L”、OUT3〜OUT6は“H”となる(MODE3)。
また、モード抵抗Rmodeの抵抗値をR4(R4<R3)に設定することで、Iref3<Imode<Iref4になると、インバータINV1〜INV3の入力端子は“H”になり、インバータINV4〜INV6の入力端子は“L”となるので、OUT1〜OUT3は“L”、OUT4〜OUT6は“H”となる(MODE4)。
また、モード抵抗Rmodeの抵抗値をR5(R5<R4)に設定することで、Iref4<Imode<Iref5になると、インバータINV1〜INV4の入力端子は“H”になり、インバータINV5,INV6の入力端子は“L”となるので、OUT1〜OUT4は“L”、OUT5,OUT6は“H”となる(MODE5)。
また、モード抵抗Rmodeの抵抗値をR6(R6<R5)に設定することで、Iref5<Imode<Iref6になると、インバータINV1〜INV5の入力端子は“H”になり、インバータINV6の入力端子は“L”となるので、OUT1〜OUT5は“L”、OUT6は“H”となる(MODE6)。
最後に、モード抵抗Rmodeの抵抗値をR7(R7<R6)に設定することで、Iref6<Imodeになると、インバータINV1〜INV6の入力端子はすべて“H”になるので、OUT1〜OUT6はすべて“L”となる(MODE7)。
以上から、動作モードの組合せを設定する状態設定時には、モード抵抗Rmodeの抵抗値R1〜R7のうちから1つ選定すれば、図3、図4に示すように動作モードの組合せをMODE1〜MODE7のいずれか1つに設定することができる。このとき、モード端子3の電圧は基準電圧Vref0(=Vref01)から変化しないので、モード端子3の隣接端子との短絡、接地端子2への地絡、電源端子1への天絡等のFMEAの検討が容易となる。また、インバータINV1〜INV6や基準電流源Iref1〜Iref6を構成する素子の数は少なくて済むので、状態設定回路の回路規模を小さくすることができる。
以上のようにして動作モードの組合せが設定されると、その組合せに応じて電源装置の複数の動作モードが組み合せられる。また、その組合せが状態保持回路6によって保持される。そして、状態設定から所定時間経過の後に、状態保持回路6から出力する現在の組合せを示す制御信号C1によって、電圧発生回路4のスイッチS1〜S7の1つがONされる。
例えば、組合せとしてMODE1が設定されたときは、スイッチS1がONされ、端子41に電圧Vref01が出力する。このときは、状態設定時と同じ電圧Vref01がモード端子3に現れるので、これを確認することにより、現在設定されている組合せがMODE1であることを確認することができる。
また、組合せとしてMODE2が設定されたときは、スイッチS2がONされ、端子41に電圧Vref02が出力する。このときは、状態設定時と異なる電圧Vref02がモード端子3に現れるので、これを確認することにより、現在設定されている組合せがMODE2であることを確認することができる。
また、組合せとしてMODE3が設定されたときは、スイッチS3がONされ、端子41に電圧Vref03が出力する。このときは、状態設定時と異なる電圧Vref03がモード端子3に現れるので、これを確認することにより、現在設定されている組合せがMODE3であることを確認することができる。
また、組合せとしてMODE4が設定されたときは、スイッチS4がONされ、端子41に電圧Vref04が出力する。このときは、状態設定時と異なる電圧Vref04がモード端子3に現れるので、これを確認することにより、現在設定されている組合せがMODE4であることを確認することができる。
また、組合せとしてMODE5が設定されたときは、スイッチS5がONされ、端子41に電圧Vref05が出力する。このときは、状態設定時と異なる電圧Vref05がモード端子3に現れるので、これを確認することにより、現在設定されている組合せがMODE5であることを確認することができる。
また、組合せとしてMODE6が設定されたときは、スイッチS6がONされ、端子41に電圧Vref06が出力する。このときは、状態設定時と異なる電圧Vref06がモード端子3に現れるので、これを確認することにより、現在設定されている組合せがMODE6であることを確認することができる。
また、組合せとしてMODE7が設定されたときは、スイッチS7がONされ、端子41に電圧Vref07が出力する。このときは、状態設定時と異なる電圧Vref07がモード端子3に現れるので、これを確認することにより、現在設定されている組合せがMODE7であることを確認することができる。
以上から、動作モードの組合せを確認する状態確認時には、モード端子3に状態設定時に接続したモード抵抗Rmodeがどのような抵抗値であっても、そのモード端子3に、現在設定されている組合せに対応した電圧Vref01〜Vref07のいずれかが図3に示すように、状態確認用電圧として現れるので、これをテスタ等の測定器で測定することにより、現在の組合せを確認することができる。
図6に別の例の電圧発生回路4を示す。44は電圧Vref0の出力端子、45は接地端子、46は制御端子である。ここでは、電圧源Vrefに抵抗R01〜R07を直列接続して、それら各抵抗R01〜R07に並列にスイッチS11〜S17をそれぞれ接続している。スイッチS11〜S17を状態保持回路6から出力する現在の組合せを示す制御信号C2によってON/OFF制御することで、出力端子44に互いに異なる電圧Vref01〜Vref07を出力することができる。
なお、以上説明した実施例では、PMOSのトランジスタMP0〜MP6を使用したが、これらをNMOSトランジスタに置き換えることもできる。この場合は、オペアンプOP1の反転入力端子をモード端子3に接続し非反転入力端子に基準電圧源Vref0を接続すればよい。また、基準電流源Iref1〜Iref6は互いに異なる抵抗値の固定抵抗に置き換えることができる。また、インバータINV1〜INV6としては、2個の閾値を設けてヒステリシスを付与したインバータを使用すれば、安定的な電流比較を行うことができる。
1:電源端子、2:接地端子、3:モード端子、4:電圧発生回路、5:デコーダ、6:状態保持回路、7:デコーダ

Claims (4)

  1. モード抵抗が接続され且つ一定の基準電圧になるように帰還制御されるモード端子を備え、前記モード抵抗に流れる電流の値に応じて動作モードの組合せを設定する状態設定回路を備えた電源装置であって、
    動作モードの設定済の前記組合せに応じて前記基準電圧の電圧値が再設定されるようにした
    ことを特徴とする電源装置。
  2. 請求項1に記載の電源装置において、
    前記状態設定回路は、N個(Nは2以上の整数)の基準電圧から選択された1つの基準電圧を出力する電圧発生回路と、前記モード端子の電圧を前記電圧発生回路から出力する基準電圧になるように帰還制御することで前記モード抵抗の抵抗値に反比例した電流値の電流を生成する電流発生回路と、該電流発生回路で発生した電流の電流値に対応した互いに同一の電流値の電流を個別に流すN個の電流源と、互いに異なった電流値のN個の基準電流源と、前記N個の電流源の電流値と前記N個の基準電流源の電流値とを個別に比較するN個の電流比較手段とを備え、
    前記N個の電流比較手段の出力信号の組み合わせによって動作モードの前記組合せを設定し、設定された動作モードの前記組合せに応じて前記電圧発生回路から出力する前記基準電圧が切り替わるようにした
    ことを特徴とする電源装置。
  3. 請求項2に記載の電源装置において、
    前記電流発生回路は、反転入力端子と非反転入力端子の一方が前記モード端子に接続され前記反転入力端子と前記非反転入力端子の他方に前記電圧発生回路から出力する前記基準電圧が入力するオペアンプと、ゲートが前記オペアンプの出力端子に接続されドレインが前記モード端子に接続され前記モード端子の電圧を前記基準電圧に一致させるように動作する基準トランジスタとで構成され、
    前記電流源は、前記基準トランジスタと同一導電型で且つ前記基準トランジスタにゲートが共通接続された電流源トランジスタで構成され、
    前記電流比較手段は、前記電流源トランジスタの電流と前記基準電流源の電流との差分の極性によって論理を決めるインバータで構成されている、
    ことを特徴とする電源装置。
  4. 請求項3に記載の電源装置において、
    前記N個の基準電流源を互いに異なる抵抗値の抵抗に置き換えた
    ことを特徴とする電源装置。
JP2016133053A 2016-07-05 2016-07-05 電源装置 Active JP6799399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016133053A JP6799399B2 (ja) 2016-07-05 2016-07-05 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016133053A JP6799399B2 (ja) 2016-07-05 2016-07-05 電源装置

Publications (2)

Publication Number Publication Date
JP2018005648A JP2018005648A (ja) 2018-01-11
JP6799399B2 true JP6799399B2 (ja) 2020-12-16

Family

ID=60949432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016133053A Active JP6799399B2 (ja) 2016-07-05 2016-07-05 電源装置

Country Status (1)

Country Link
JP (1) JP6799399B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741031B2 (ja) 2018-01-17 2020-08-19 横河電機株式会社 細胞検査装置、細胞検査方法、プログラム、および記録媒体

Also Published As

Publication number Publication date
JP2018005648A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
JP2007282473A (ja) 電圧発生回路
JP2012094235A (ja) 半導体メモリ素子の内部電圧発生器
JP6020223B2 (ja) 過電流検出回路
KR102279836B1 (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
US20160209860A1 (en) Bandgap reference voltage circuit
JP6436728B2 (ja) 温度検出回路及び半導体装置
JP2009003886A (ja) 電圧レギュレータ回路
JP6799399B2 (ja) 電源装置
JP2009212415A (ja) トリミング回路
JP2018513613A5 (ja)
JP2009070239A (ja) 電圧供給回路
TW201931045A (zh) 電流產生電路
JP5806972B2 (ja) 出力ドライバ回路
JP6799400B2 (ja) 電源装置
JP6799398B2 (ja) 電源装置
KR20150098434A (ko) 전류생성회로 및 반도체장치
JP2016162216A (ja) 基準電圧回路
TWI564692B (zh) 能隙參考電路
WO2020224301A1 (zh) 应用于多高压源的浮动高压选择电路
TW201734471A (zh) 電流檢測電路
CN108279733B (zh) 一种电流限基准产生电路及设定电路
JP5976565B2 (ja) 電子部品検査装置
JP2020135746A (ja) 電流生成回路
JP2008072234A (ja) ドライバ回路
TWI756084B (zh) 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20200207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201120

R150 Certificate of patent or registration of utility model

Ref document number: 6799399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250