JP6779402B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6779402B2
JP6779402B2 JP2020053848A JP2020053848A JP6779402B2 JP 6779402 B2 JP6779402 B2 JP 6779402B2 JP 2020053848 A JP2020053848 A JP 2020053848A JP 2020053848 A JP2020053848 A JP 2020053848A JP 6779402 B2 JP6779402 B2 JP 6779402B2
Authority
JP
Japan
Prior art keywords
layer
region
light emitting
insulating layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020053848A
Other languages
English (en)
Other versions
JP2020122967A (ja
Inventor
三宅　博之
博之 三宅
岩淵　友幸
友幸 岩淵
福本　良太
良太 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020122967A publication Critical patent/JP2020122967A/ja
Application granted granted Critical
Publication of JP6779402B2 publication Critical patent/JP6779402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Description

本発明は、画素毎にスイッチング素子を設けたアクティブマトリクス駆動方式の表示装
置及びその駆動方法に関する。特に、発光素子と直列に接続されたスイッチング素子を用
いて、発光素子に流れる電流を制御し発光素子の輝度を制御する表示装置及びその駆動方
法に関する。特に、発光素子としてダイオード特性を有する素子を用いた表示装置及びそ
の駆動方法に関する。
スイッチング素子として薄膜トランジスタを用いた表示装置及びその駆動方法が提案さ
れている。図８（ａ）にその画素構成の一例を示す。
図８（ａ）において、１０５は発光素子、１０２は薄膜トランジスタ、１０３は第１の
電源線、１０４は第２の電源線である。発光素子１０５は、２つの電極を有し、２つの電
極間に電流が流れると流れた電流値に応じた輝度で発光する素子である。発光素子１０５
の２つの電極のうち一方を第１の電極１０５ａで示し、他方を第２の電極１０５ｂで示す
。図８（ａ）に示す画素では、薄膜トランジスタ１０２のゲートに与えられる電位Ｇ１に
応じて、薄膜トランジスタ１０２のソースとドレインの間を流れる電流（以下、ドレイン
電流と表記する）の値が制御される。薄膜トランジスタ１０２のドレイン電流は、薄膜ト
ランジスタ１０２に直列に接続された発光素子１０５の第１の電極１０５ａと第２の電極
１０５ｂの間を流れる。発光素子は、流れる電流に応じた輝度で発光する。こうして、薄
膜トランジスタ１０２のドレイン電流を制御することによって、発光素子１０５の輝度を
制御し表示を行う。
発光素子１０５としてエレクトロルミネッセンス素子等を用いることができる。エレク
トロルミネッセンス素子は、一方向のみに電流を流すダイオード特性を有する素子である
。図８（ａ）の発光素子１０５をダイオードの表記としたものを図８（ｂ）に示す。図８
（ｂ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰極となっている
。
発光素子１０５に順バイアス電圧を印加し発光させるだけでなく、定期的に逆バイアス
電圧を印加する表示装置及びその駆動方法が提案されている（特許文献１参照）。
特開２００２−１９０３９０号公報
図８（ｂ）において、発光素子１０５を発光させず「黒」を表示する場合を考える。電
位Ｇ１を適当に定めることによって、薄膜トランジスタ１０２のソースとゲートの電位差
を薄膜トランジスタ１０２のしきい値電圧以下にし、薄膜トランジスタ１０２をオフにす
る。こうして、薄膜トランジスタ１０２のドレイン電流をゼロにして、発光素子１０５を
発光させず「黒」を表示する。しかし、ソースとゲートにしきい値電圧以下の電圧を印加
したとき薄膜トランジスタ１０２が完全にオフすれば良いが、実際には完全にはオフにな
らずわずかながらドレイン電流が流れる。この電流を図中Ｉoffで示し以下オフ電流と表
記する。オフ電流Ｉoffによって、本来発光しないはずの発光素子が発光してしまう（以
下、これを黒浮きと表記する）。そのため、表示のコントラストが悪くなるという問題が
ある。
特に、発光素子１０５を順バイアスで動作させ続けた場合、即ち、第１の電極１０５ａ
（陽極）の電位が第２の電極１０５ｂ（陰極）の電位よりも高くなるように動作させ続け
た場合、黒浮きが顕著になるという問題を見出した。
発光素子１０５を順バイアスで動作させ続けた場合に黒浮きが顕著になるのは、第１の
電極１０５ａと第２の電極１０５ｂの間に常に発光素子１０５のしきい値電圧程度の電圧
が保持されていることに原因があることを見出した。
発光素子のしきい値電圧とは、図８（ｃ）におけるＶthのことである。図８（ｃ）は、
発光素子１０５において、陽極から陰極に流れる電流Ｉと第２の電極１０５ｂ（陰極）の
電位に対する第１の電極１０５ａ（陽極）の電位の差ＶELとの関係を示す。ＶELがしきい
値電圧Ｖthより大きくなると電流Ｉが流れる。即ち、発光素子１０５は、しきい値電圧Ｖ
thより大きな電圧が第１の電極１０５ａ（陽極）と第２の電極１０５ｂ（陰極）の間に印
加されると電流が流れ、発光する。
発光素子１０５の第１の電極１０５ａ（陽極）と第２の電極１０５ｂ（陰極）の間にし
きい値電圧Ｖth程度の電圧が保持されるのは、発光素子１０５自体が有する容量の効果で
ある。図８（ｄ）に、ダイオードの表記とした発光素子を示し、図８（ｅ）に図８（ｄ）
の等価回路図を示す。図中等価回路の容量８００が発光素子１０５自体が有する容量に相
当する。容量８００によってしきい値電圧Ｖthが保持される。
発光素子１０５を順バイアスで動作させ続けた場合、薄膜トランジスタ１０２をオフし
ても第１の電極１０５ａ（陽極）が第２の電極１０５ｂ（陰極）の電位より高い状態が続
き、発光素子１０５自体の容量８００には常にしきい値電圧Ｖth程度の電圧を保持される
状態となる。そのため、薄膜トランジスタ１０２にオフ電流Ｉoffが生じると、オフ電流
Ｉoffは、図８（ｅ）の等価回路の容量８００の側の経路８０１ｂではなく、ダイオード
８０２の側の経路８０１ａに流れて発光に寄与する。こうして、発光素子１０５を順バイ
アスで動作させ続けた場合、黒浮きの問題が顕著となることを本発明者らは見出した。
本発明は、上記の黒浮きを低減し表示のコントラストを上げて、明瞭な表示が可能な表
示装置及びその駆動方法を提供することを課題とする。
黒浮きを低減するため、本発明の表示装置及びその駆動方法は下記の第１の手段または
第２の手段を用いる。
［第１の手段］
発光素子の第１の電極を陽極とし第２の電極を陰極とした場合には、発光素子と直列に
接続された第１の薄膜トランジスタのオフを選択したとき、第１の電極の電位が第２の電
極の電位以上であり、且つ第１の電極と第２の電極間に印加される電圧が発光素子のしき
い値電圧より小さくなるように、第２の電源線の電位を設定する。
発光素子の第１の電極を陰極とし第２の電極を陽極とした場合には、発光素子と直列に
接続された第１の薄膜トランジスタのオフを選択したとき、第１の電極の電位が第２の電
極の電位以下であり、且つ第１の電極と第２の電極間に印加される電圧が発光素子のしき
い値電圧より小さくなるように、第２の電源線の電位を設定する。
［第２の手段］
発光素子の第１の電極を陽極とし第２の電極を陰極とした場合には、発光素子と直列に
接続された第１の薄膜トランジスタとは別の第２の薄膜トランジスタを設ける。第２の薄
膜トランジスタのソース及びドレインの一方は、発光素子の第１の電極に接続され、他方
は、電源線に接続する。第１の薄膜トランジスタのオフを選択したとき、第２の薄膜トラ
ンジスタのオンを選択し、且つ当該電源線の電位を発光素子の第２の電極の電位以上とし
、当該第２の電極の電位に発光素子のしきい値電圧をたした電位よりも低くする。
発光素子の第１の電極を陰極とし第２の電極を陽極とした場合には、発光素子と直列に
接続された第１の薄膜トランジスタとは別の第２の薄膜トランジスタを設ける。第２の薄
膜トランジスタのソース及びドレインの一方は、発光素子の第１の電極に接続され、他方
は、電源線に接続する。第１の薄膜トランジスタのオフを選択したとき、第２の薄膜トラ
ンジスタのオンを選択し、且つ当該電源線の電位を発光素子の第２の電極の電位以下、当
該第２の電極の電位から発光素子のしきい値電圧を引いた電位よりも高くする。
なお、第２の薄膜トランジスタが接続される電源線は、発光素子の第２の電極が接続さ
れる電源線と共用することもできる。
また、第１の手段、第２の手段において、第１の薄膜トランジスタとして活性層が多結
晶半導体でなる薄膜トランジスタを用いることができる。
上記第１の手段または第２の手段において、次の第３の手段を組み合わせることができ
る。
［第３の手段］
発光素子と並列に接続された容量素子を設ける。
即ち、一方の電極が発光素子の第１の電極と接続され、他方の電極が発光素子の第２の
電極と接続されるように容量素子を設ける。
本発明の表示装置及びその駆動方法は、発光素子に直列に接続された薄膜トランジスタ
のオフを選択し発光素子の非発光を選択するときに、発光素子自体の容量に保持されたし
きい値電圧に相当する電荷を放電することができる。そのため、発光素子と直列に接続さ
れた薄膜トランジスタにオフ電流が生じても、このオフ電流は発光素子自体の容量が再び
しきい値電圧を保持するまで発光素子自体の容量を充電するために流れる。そのため、発
光素子に直列に接続された薄膜トランジスタのオフを選択した後、薄膜トランジスタのオ
フ電流はしばらく発光に寄与しない。こうして、黒浮きを低減することができる。そのた
め、本発明の表示装置及びその駆動方法は、表示のコントラストを上げて明瞭な表示が可
能である。
第１の手段及び第２の手段では、発光素子に直列に接続された薄膜トランジスタのオフ
を選択し発光素子の非発光を選択するときに、発光素子の電極間に印加される電圧を順バ
イアスとし、且つその電圧を発光素子のしきい値電圧より小さくする。第１の手段及び第
２の手段両方において、発光素子に逆バイアス電圧は印加しない。そのため、定期的に発
光素子に逆バイアス電圧を印加する手法と比較して、本発明の表示装置及びその駆動方法
は消費電力を低減することができる。
また、第２の手段において、第２の薄膜トランジスタが接続される電源線は、発光素子
の第２の電極が接続される電源線と共用することによって、配線数を減らし、画素の開口
率を向上させることができる。
活性層が単結晶半導体や非晶質半導体でなる薄膜トランジスタと比較して、活性層が多
結晶半導体でなる薄膜トランジスタでは結晶粒界等の影響によりオフ電流は大きくなる。
よって本発明は、第１の薄膜トランジスタとして活性層が多結晶半導体でなる薄膜トラン
ジスタを用いる場合に特に有効である。
第１の手段または第２の手段において第３の手段を組み合わせることによって、発光素
子に直列に接続された薄膜トランジスタのオフ電流は新たに設けられた容量素子を充電す
るまで当該容量素子に流れる。そのため、発光素子に直列に接続された薄膜トランジスタ
のオフを選択した後、当該薄膜トランジスタのオフ電流が発光に寄与するまでの時間を長
くすることができる。こうして、黒浮きを更に低減することができる。
以上のとおり、本発明を用いることにより、表示のコントラストを上げて明瞭な表示が
可能、且つ消費電力が少ない表示装置及びその駆動方法を提供することができる。
本発明の第１の実施の形態を示す図。 本発明の第２の実施の形態を示す図。 本発明の第３の実施の形態を示す図。 本発明の第４の実施の形態を示す図。 本発明の実施例１を示す図。 本発明の実施例２を示す図。 本発明の実施例３を示す図。 従来の構成を示す（ａ）及び（ｂ）と、発光素子の構成を示す（ｃ）乃至（ｅ）。 本発明の実施例１０を示す図。 実施例４を示す図。 実施例５を示す図。 実施例６を示す図。 実施例７を示す図。 実施例８を示す図。 実施例９を示す図。
（第１の実施の形態）
第１の手段と第３の手段を組み合わせた例について、図１を用いて説明する。図１にお
いて、１０５は発光素子、１０２は薄膜トランジスタ、１０３は第１の電源線、１０４は
第２の電源線、１０１は容量素子、１０６は電位を設定する手段である。電位を設定する
手段１０６が第１の手段に対応する。容量素子１０１が第３の手段に対応する。発光素子
１０５は、２つの電極を有し、２つの電極間に電流が流れると流れた電流値に応じた輝度
で発光する素子である。発光素子１０５の２つの電極のうち一方を第１の電極１０５ａで
示し、他方を第２の電極１０５ｂで示す。
図１（ａ）を用いて、第１の手段と第３の手段を組み合わせる例について詳述する。
発光素子１０５に直列に接続された薄膜トランジスタ１０２のオフを選択したときに、
電位を設定する手段１０６は、発光素子１０５の電極間に印加される電圧を順バイアスと
し、且つその電圧を発光素子１０５のしきい値電圧より小さくするように、第２の電源線
１０４の電位を変化させる。こうして、発光素子１０５自体の容量に保持された電荷を放
電し、発光素子１０５の微発光を低減することができる。
発光素子１０５に直列に接続された薄膜トランジスタ１０２のオンを選択したときに、
電位を設定する手段１０６は、発光素子１０５の電極間に印加される電圧を順バイアスと
し、且つその電圧を発光素子１０５のしきい値電圧以上とするように、第２の電源線１０
４の電位を変化させる。ゲートに与えられる電位Ｇ１に応じて流れる薄膜トランジスタ１
０２のドレイン電流は、発光素子１０５に流れる。発光素子１０５は当該ドレイン電流に
応じた輝度で発光する。こうして、発光素子１０５の輝度を制御し表示を行う。
電位を設定する手段１０６は、例えば、異なる電位が与えられる２つの端子（第１の端
子、第２の端子という）とスイッチとを有する構成の回路とすることができる。当該スイ
ッチは、当該第１の端子と第２の電源線１０４との接続、または当該第２の端子と第２の
電源線１０４との接続を選択する。薄膜トランジスタ１０２のオフを選択したときに当該
スイッチは当該第１の端子と第２の電源線１０４との接続を選択し、薄膜トランジスタ１
０２のオンを選択したときに当該スイッチは当該第２の端子と第２の電源線１０４との接
続を選択する。第１の端子には、第１の電源線１０３に与えられる電位との関係において
、発光素子１０５の電極間に印加される電圧を順バイアスとし、且つその電圧を発光素子
１０５のしきい値電圧より小さくするような電位が与えられている。また、第２の端子に
は、第１の電源線１０３に与えられる電位との関係において、発光素子１０５の電極間に
印加される電圧を順バイアスとし、且つその電圧を発光素子１０５のしきい値電圧以上と
するような電位が与えられている。
１フレーム期間内に発光素子１０５が発光した時間を制御することで階調を表現するこ
ともできる。
容量素子１０１は、一方の電極が第１の電極１０５ａと接続され、他方の電極が第２の
電極１０５ｂと接続されている。即ち、発光素子１０５と並列に容量素子１０１が接続さ
れている。発光素子１０５に直列に接続された薄膜トランジスタ１０２のオフ電流は新た
に設けられた容量素子１０１を充電するまで容量素子１０１に流れる。そのため、発光素
子１０５に直列に接続された薄膜トランジスタ１０２がオフした後、薄膜トランジスタ１
０２のオフ電流が発光に寄与するまでの時間を長くすることができる。こうして、黒浮き
を更に低減することができる。
発光素子１０５としてエレクトロルミネッセンス素子等を用いることができる。エレク
トロルミネッセンス素子は、一方向のみに電流を流すダイオード特性を有する素子である
。図１（ａ）の発光素子１０５をダイオードの表記としたものを図１（ｂ）及び図１（ｃ
）に示す。図１（ｂ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰
極となっている。図１（ｃ）では、第１の電極１０５ａが陰極となり、第２の電極１０５
ｂは陽極となっている。
図１（ｂ）における電位を設定する手段１０６について説明する。
薄膜トランジスタ１０２のオンを選択したときには、第１の電極１０５ａの電位が第２
の電極１０５ｂの電位より高く、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印加
される電圧が発光素子１０５のしきい値電圧より大きくなるように、第２の電源線１０４
の電位を設定して発光素子１０５を発光させる。
薄膜トランジスタ１０２のオフを選択したときには、第１の電極１０５ａの電位が第２
の電極１０５ｂの電位以上であり、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印
加される電圧が発光素子１０５のしきい値電圧より小さくなるように、第２の電源線１０
４の電位を設定して発光素子１０５を発光させない。
図１（ｃ）における電位を設定する手段１０６について説明する。
薄膜トランジスタ１０２のオンを選択したときには、第１の電極１０５ａの電位が第２
の電極１０５ｂの電位より低く、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印加
される電圧が発光素子１０５のしきい値電圧より大きくなるように、第２の電源線１０４
の電位を設定して発光素子１０５を発光させる。
薄膜トランジスタ１０２のオフを選択したときには、第１の電極１０５ａの電位が第２
の電極１０５ｂの電位以下であり、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印
加される電圧が発光素子１０５のしきい値電圧より小さくなるように、第２の電源線１０
４の電位を設定して発光素子１０５を発光させない。
（第２の実施の形態）
第２の手段と第３の手段を組み合わせた例について、図２を用いて説明する。図２にお
いて、図１と同じ部分は同じ符号を用いて示し、説明は省略する。１０７は薄膜トランジ
スタである。薄膜トランジスタ１０７及び第３の電源線２０４が第２の手段に対応する。
容量素子１０１が第３の手段に対応する。
図２（ａ）を用いて、第２の手段と第３の手段を組み合わせる例について詳述する。
発光素子１０５に直列に接続された薄膜トランジスタ１０２のオフを選択したときに、
ゲートに与えられる電位Ｇ２を制御することによって薄膜トランジスタ１０７のオンを選
択する。こうして、第１の電極１０５ａに第３の電源線２０４の電位が与えられる。薄膜
トランジスタ１０７のオンを選択したとき、第２の電源線１０４と第３の電源線２０４と
の電位差は、ゼロ以上、発光素子１０５のしきい値電圧よりも低くなるよう設定されてい
る。こうして、発光素子１０５自体の容量に保持された電荷を放電し、発光素子１０５の
微発光を低減することができる。
第２の電源線１０４と第３の電源線２０４を共用することもできる。こうして、配線数
を減らして画素の開口率を向上させることができる。
発光素子１０５に直列に接続された薄膜トランジスタ１０２のオンが選択されたときに
、ゲートに与えられる電位Ｇ２を制御することによって薄膜トランジスタ１０７のオフを
選択する。ゲートに与えられる電位Ｇ１に応じて流れる薄膜トランジスタ１０２のドレイ
ン電流は、発光素子１０５に流れる。発光素子１０５は当該ドレイン電流に応じた輝度で
発光する。こうして、発光素子１０５の輝度を制御し表示を行う。
１フレーム期間内に発光素子１０５が発光した時間を制御することで階調を表現するこ
ともできる。
容量素子１０１を設けることによって、発光素子１０５に直列に接続された薄膜トラン
ジスタ１０２のオフを選択した後、薄膜トランジスタ１０２のオフ電流が発光に寄与する
までの時間を長くすることができる。こうして、黒浮きを更に低減することができる。
発光素子１０５としてエレクトロルミネッセンス素子等を用いることができる。エレク
トロルミネッセンス素子は、一方向のみに電流を流すダイオード特性を有する素子である
。図２（ａ）の発光素子１０５をダイオードの表記としたものを図２（ｂ）及び図２（ｃ
）に示す。図２（ｂ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰
極となっている。図２（ｃ）では、第１の電極１０５ａが陰極となり、第２の電極１０５
ｂは陽極となっている。
（第３の実施の形態）
第１の手段と第３の手段を組み合わせた例について、図３を用いて説明する。図３にお
いて、図１と同じ部分は同じ符号を用いて示し説明は省略する。
図３（ａ）及び図３（ｂ）は、図１（ａ）において容量素子１０８を設けたものである
。容量素子１０８は、薄膜トランジスタ１０２のゲートとソース間の電圧を保持するよう
に設けられる。図３（ａ）は、第１の電源線１０３と接続された側が薄膜トランジスタ１
０２のソースとなっている例である。図３（ｂ）は、発光素子１０５の第１の電極１０５
ａと接続された側が薄膜トランジスタ１０２のソースとなっている例である。
薄膜トランジスタ１０２のドレイン電流は、薄膜トランジスタ１０２のソースの電位に
対するゲートの電位Ｇ１の電位差によって変化する。薄膜トランジスタのゲートの電位Ｇ
１を制御してもソースの電位が変動すると、ソースの電位に対するゲートの電位の電位差
が変化しドレイン電流が変化してしまう。そのため、薄膜トランジスタ１０２のソースを
一定の電位に保つのが好ましい。よって、図３（ａ）のように、第１の電源線１０３と接
続された側が薄膜トランジスタ１０２のソースとなっているのが好ましい。
図３（ｃ）及び図３（ｄ）は、図３（ａ）において発光素子１０５をダイオードの表記
としたものである。図３（ｃ）では、第１の電極１０５ａが陽極となり、第２の電極１０
５ｂは陰極となっている。図３（ｄ）では、第１の電極１０５ａが陰極となり、第２の電
極１０５ｂは陽極となっている。
図３（ｃ）では、第１の電源線１０３から第２の電源線１０４の方向に電流が流れ、発
光素子１０５は発光する。薄膜トランジスタ１０２の第１の電源線１０３に接続された側
の電位は、発光素子１０５の第１の電極１０５ａに接続された側の電位より大きくなる。
薄膜トランジスタ１０２のソースを第１の電源線１０３に接続された側とするために、薄
膜トランジスタ１０２をＰチャネル型とする。
図３（ｄ）では、第２の電源線１０４から第１の電源線１０３の方向に電流が流れ、発
光素子１０５は発光する。薄膜トランジスタ１０２において、発光素子１０５の第１の電
極１０５ａに接続された側の電位は、第１の電源線１０３に接続された側の電位より大き
くなる。薄膜トランジスタ１０２のソースを第１の電源線１０３に接続された側とするた
めに、薄膜トランジスタ１０２をＮチャネル型とする。
（第４の実施の形態）
第２の手段と第３の手段を組み合わせた例について、図４を用いて説明する。図４にお
いて、図２や図３と同じ部分は同じ符号を用いて示し説明は省略する。
図４（ａ）及び図４（ｂ）は、図２（ａ）において容量素子１０８を設けたものである
。容量素子１０８は、薄膜トランジスタ１０２のゲートとソース間の電圧を保持するよう
に設けられる。図４（ａ）は、第１の電源線１０３と接続された側が薄膜トランジスタ１
０２のソースとなっている例である。図４（ｂ）は、発光素子１０５の第１の電極１０５
ａと接続された側が薄膜トランジスタ１０２のソースとなっている例である。
図４（ａ）では、図３（ａ）と同様に第１の電源線１０３と接続された側が薄膜トラン
ジスタ１０２のソースとなっているので好ましい。
図４（ｃ）及び図４（ｄ）は、図４（ａ）において発光素子１０５をダイオードの表記
としたものである。図４（ｃ）では、第１の電極１０５ａが陽極となり、第２の電極１０
５ｂは陰極となっている。図４（ｄ）では、第１の電極１０５ａが陰極となり、第２の電
極１０５ｂは陽極となっている。
図４（ｃ）では、薄膜トランジスタ１０２のソースを第１の電源線１０３に接続された
側とするため、薄膜トランジスタ１０２をＰチャネル型とする。図４（ｄ）では、薄膜ト
ランジスタ１０２のソースを第１の電源線１０３に接続された側とするため、薄膜トラン
ジスタ１０２をＮチャネル型となる。
発明を実施するための最良の形態に示した構成を用いた画素の具体例について、図５を
用いて説明する。図５において、図１乃至図４と同じ部分は同じ符号を用いて示し説明は
省略する。
図５（ａ）は、図１（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ
１を入力する手段の具体例を示した図である。図５（ｂ）は、図２（ａ）の構成において
、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である
。図５（ｃ）は、図３（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ
１を入力する手段の具体例を示した図である。図５（ｄ）は、図４（ａ）の構成において
、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である
。
図５（ａ）乃至図５（ｄ）において、５００は画素、５０１は薄膜トランジスタ、５０
２は信号線、５０３は走査線である。薄膜トランジスタ５０１のソース及びドレインの一
方は信号線５０２に接続され、他方は薄膜トランジスタ１０２のゲートに接続されている
。薄膜トランジスタ５０１のゲートは走査線５０３に接続されている。
図５（ａ）乃至図５（ｄ）に示す画素５００の構成では、走査線５０３に入力された信
号により薄膜トランジスタ５０１のオンが選択されると、信号線５０２に入力された信号
が薄膜トランジスタ１０２のゲートに入力される。こうして、薄膜トランジスタ１０２の
オンとオフや、オンとなったときのドレイン電流の値を制御する。
図５（ａ）において、薄膜トランジスタ１０２のオンを選択した場合とオフを選択した
場合それぞれにおける、電位を設定する手段１０６の動作については、第１の実施の形態
と同様である。図５（ｂ）において、薄膜トランジスタ１０２のオンを選択した場合とオ
フを選択した場合それぞれにおける、薄膜トランジスタ１０７の動作については、第２の
実施の形態と同様である。図５（ｃ）において、薄膜トランジスタ１０２のオンを選択し
た場合とオフを選択した場合それぞれにおける、電位を設定する手段１０６の動作につい
ては、第３の実施の形態と同様である。図５（ｄ）において、薄膜トランジスタ１０２の
オンを選択した場合とオフを選択した場合それぞれにおける、薄膜トランジスタ１０７の
動作については、第４の実施の形態と同様である。
実施例１は、発明を実施するための最良の形態と自由に組み合わせることができる。
実施例１に示した画素の例とは別の例について、図６を用いて説明する。図６において
、図１乃至図５と同じ部分は同じ符号を用いて示し説明は省略する。
図６（ａ）は、図５（ｃ）の構成において、信号線５０２の信号に因らず薄膜トランジ
スタ１０２のオフを選択する手段を設けたものである。図６（ｂ）は、図５（ｄ）の構成
において、信号線５０２の信号に因らず薄膜トランジスタ１０２のオフを選択する手段を
設けたものである。
図６（ａ）及び図６（ｂ）において、６０１は薄膜トランジスタである。薄膜トランジ
スタ６０１のソース及びドレインの一方は容量素子１０８の一方の電極に接続され、他方
は容量素子１０８の他方の電極に接続されている。
図６（ａ）及び図６（ｂ）に示す構成では、ゲートに入力される電位Ｇ３によって薄膜
トランジスタ６０１のオンを選択し、容量素子１０８の２つの電極を概略等電位をする。
容量素子１０８に保持された電荷は放電し、薄膜トランジスタ１０２のソースとゲート間
の電位差を概略ゼロとなる。こうして、薄膜トランジスタ１０２のオフを選択する。
本発明の第２の手段では、発光素子１０５と直列に接続された薄膜トランジスタ１０２
のオフを選択したときに、薄膜トランジスタ１０７のオンを選択する。よって、図６（ｂ
）における薄膜トランジスタ６０１のオンを選択するタイミングと、薄膜トランジスタ１
０７のオンを選択するタイミングとを同じとすることができる。そのため、薄膜トランジ
スタ１０７と薄膜トランジスタ６０１の極性を同じとし、薄膜トランジスタ１０７のゲー
トと薄膜トランジスタ６０１のゲートを同じ配線に接続し、同時に信号を入力して駆動す
ることができる。薄膜トランジスタ１０７のゲートに信号を入力する配線と、薄膜トラン
ジスタ６０１のゲートに信号を入力する配線とを共有することができるので、画素の開口
率を向上させることができる。
本実施例は、発明を実施するための最良の形態と自由に組み合わせて実施することがで
きる。
実施例１や実施例２に示した画素の例とは別の例について、図７を用いて説明する。図
７において、図１乃至図６と同じ部分は同じ符号を用いて示し説明は省略する。
図７（ａ）は、図３（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ
１を入力する手段の具体例を示した図である。図７（ｂ）は、図４（ａ）の構成において
、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である
。
図７（ａ）及び図７（ｂ）において、７０１、７０２及び７０３は薄膜トランジスタ、
７０４は信号線、７０５は走査線である。薄膜トランジスタ７０２のソース及びドレイン
の一方は信号線７０４に接続され、他方は薄膜トランジスタ７０１のソース及びドレイン
の一方及び薄膜トランジスタ７０３のソース及びドレインの一方に接続されている。薄膜
トランジスタ７０２のゲートは走査線７０５に接続されている。薄膜トランジスタ７０１
のソース及びドレインの他方は、第１の電源線１０３に接続されている。薄膜トランジス
タ７０３のソース及びドレインの他方は、薄膜トランジスタ１０２のゲートに接続されて
いる。薄膜トランジスタ７０１のゲートは、薄膜トランジスタ１０２のゲートと接続され
ている。
なお図７では、薄膜トランジスタ７０３は、薄膜トランジスタ１０２のゲートと薄膜ト
ランジスタ７０１のソース及びドレインの一方とをむすぶ経路上に設けられているが、別
の位置に設けることができる。例えば、薄膜トランジスタ７０１のゲートと第２の容量素
子１０８を結ぶ経路上に設けることができる。
図７（ａ）及び図７（ｂ）に示す構成では、走査線７０５に入力された信号により薄膜
トランジスタ７０２のオンを選択し、更にゲートに入力される電位Ｇ４によって薄膜トラ
ンジスタ７０３のオンを選択すると、信号線７０４に入力された信号に対応する電圧が容
量素子１０８に保持される。こうして、薄膜トランジスタ１０２のオンとオフや、オンと
なったときのドレイン電流の値を制御する。
図７（ａ）及び図７（ｂ）に示す構成の画素の動作を更に説明する。信号線７０４には
所定の電流値の電流（以下、信号電流と表記する。）が入力される。薄膜トランジスタ７
０２及び薄膜トランジスタ７０３のオンを選択すると、信号電流は薄膜トランジスタ７０
２及び薄膜トランジスタ７０３を介して流れ、容量素子１０８を充電する。こうして、薄
膜トランジスタ７０１が当該信号電流と等しいドレイン電流を流すように、容量素子１０
８に電圧（以下、信号電流に対応する電圧と表記する。）が保持される。薄膜トランジス
タ７０１のゲートとソース間の電位差と薄膜トランジスタ１０２のゲートとソース間の電
位差とは等しい。薄膜トランジスタ７０１と薄膜トランジスタ１０２は、同極性で、チャ
ネル幅とチャネル長との比がほぼ等しく、且つ特性がほぼ等しいとすると、薄膜トランジ
スタ１０２には信号電流とほぼ等しいドレイン電流が流れる。こうして、発光素子１０５
に流れる電流を制御し表示を行う。
薄膜トランジスタ７０２のオフが選択され、信号線から画素に信号電流が入力されなく
なった後も、容量素子１０８には信号電流に対応する電圧が保持されている。よって、信
号線から画素に信号電流が入力されなくなった後も、薄膜トランジスタ１０２には信号電
流とほぼ等しいドレイン電流が流れる。なお、薄膜トランジスタ７０２のオフを選択する
前または同時に薄膜トランジスタ７０３のオフを選択するのが好ましい。それは、薄膜ト
ランジスタ７０３がオンしたまま薄膜トランジスタ７０２をオフすると、容量素子１０８
に保持された電荷が放電され信号電流に対応する電圧を保持できなくなるためである。
薄膜トランジスタ７０２と薄膜トランジスタ７０３は同時にオン、オフを選択すること
ができる。よって、薄膜トランジスタ７０２と薄膜トランジスタ７０３を同じ極性とし、
薄膜トランジスタ７０３のゲートを走査線７０５に接続することができる。薄膜トランジ
スタ７０２のゲートに信号を入力する配線と、薄膜トランジスタ７０３のゲートに信号を
入力する配線とを共有することができるので、画素の開口率を向上させることができる。
図７（ａ）において、薄膜トランジスタ１０２のオンを選択した場合とオフを選択した
場合それぞれにおける、電位を設定する手段１０６の動作については、第３の実施の形態
と同様である。図７（ｂ）において、薄膜トランジスタ１０２がオンを選択した場合とオ
フを選択した場合それぞれにおける、薄膜トランジスタ１０７の動作については、第４の
実施の形態と同様である。
実施例３は、発明を実施するための最良の形態と自由に組み合わせて実施することがで
きる。
画素の構成の具体例を示す。図１０は、本発明の画素の構成を示す断面図である。１０
００は基板、１００１は下地膜、１００２は半導体層、１００３は第１の絶縁膜、１００
４はゲート電極、１００５は第２の絶縁膜、１００６は電極、１００７は第１の電極、１
００８は第３の絶縁膜、１００９は発光層、１０１０は第２の電極である。１１００は薄
膜トランジスタ、１０１１は発光素子、１０１２は容量素子である。
基板１０００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラ
スなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステン
レスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プ
ラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板１０００の表
面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
下地膜１００１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用
いることができる。下地膜１００１によって、基板１０００に含まれるＮａなどのアルカ
リ金属やアルカリ土類金属が半導体層１００２に拡散し薄膜トランジスタ１１００の特性
に悪影響をおよぼすのを防ぐことができる。図１０では、下地膜１００１を単層の構造と
しているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純
物の拡散がさして問題とならない場合は、下地膜１００１を必ずしも設ける必要はない。
半導体層１００２としては、結晶性半導体膜や非晶質半導体膜を用いることができる。
結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、
レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長す
る金属元素を用いる熱結晶化法等を用いることができる。半導体層１００２は、チャネル
形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。な
お、チャネル形成領域と一対の不純物領域との間に、前記不純物元素が低濃度で添加され
た不純物領域を有していてもよい。
第１の絶縁膜１００３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単
層または複数の膜を積層させて形成することができる。
ゲート電極１００４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選
ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構
造を用いることができる。例えば、ゲート電極１００４として、窒化タンタルとＷの積層
を用いることができる。導電型を付与する不純物元素を添加した多結晶珪素膜に代表され
る半導体膜を用いてもよい。
薄膜トランジスタ１１００は、半導体層１００２と、ゲート電極１００４と、半導体層
１００２とゲート電極１００４との間の第１の絶縁膜１００３とによって構成される。図
１０では、画素を構成する薄膜トランジスタとして、発光素子１０１１の第１の電極１０
０７に接続された薄膜トランジスタ１１００のみを示したが、複数の薄膜トランジスタを
有する構成としてもよい。また、本実施例では、薄膜トランジスタ１１００をトップゲー
ト型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート
型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲー
ト型のトランジスタであっても良い。
第２の絶縁膜１００５としては、無機絶縁膜や有機絶縁膜の単層または積層を用いるこ
とができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により塗布された酸化シリコン膜などを用いることが
でき、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、ア
クリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる
。
また、第２の絶縁膜１００５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が
構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む
有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基
を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを
用いてもよい。
電極１００６としては、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、
Ｍｎから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を
用いることができる。例えば、電極１００６としてＡｌとＴｉが積層されたＴｉ／Ａｌ／
Ｔｉからなる金属膜を用いることができる。また、第２の絶縁膜１００５上に形成された
電極１００６の端部をテーパー状にしてもよい。電極１００６の端部をテーパー状にする
と、その上に形成される膜の段切れを防止しできる。
第１の電極１００７及び第２の電極１０１０の一方もしくは両方を透明電極とすること
ができる。透明電極としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸
化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光
性酸化物導電材料を用いることができる。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ
（以下、ＩＴＳＯと記す）や、ＩＴＯ及び酸化チタン含む酸化インジウムスズ（以下、Ｉ
ＴＴＯと記す）や、ＩＴＯ及び酸化モリブデン含む酸化インジウムスズ（以下、ＩＴＭＯ
と記す）や、ＩＴＯにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含
んだ酸化インジウムにさらに２〜２０atomic％の酸化亜鉛（ＺｎＯ）を添加したものを用
いても良い。
第１の電極１００７及び第２の電極１０１０の他方は、透光性を有さない材料で形成さ
れていてもよい。例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のア
ルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およ
びこれらの化合物（ＣａＦ2、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用い
ることができる。
第３の絶縁膜１００８としては、第２の絶縁膜１００５と同様の材料を用いて形成する
ことができる。第３の絶縁膜１００８は、第１の電極１００７の端部を覆うように第１の
電極１００７の周辺に形成され、隣り合う画素において発光層１００９を分離する隔壁と
して機能する。
発光層１００９は、単数または複数の層で構成されている。複数の層で構成されている
場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電
子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確であ
る必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場
合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の
材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。
なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体
に相当する。
発光素子１０１１は、発光層１００９と、発光層１００９を介して重なる第１の電極１
００７及び第２の電極１０１０とによって構成される。第１の電極１００７及び第２の電
極１０１０の一方が陽極に相当し、他方が陰極に相当する。発光素子１０１１は、陽極と
陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電
流が流れて発光する。
容量素子１０１２は、第３の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる
第１の電極１００７及び第２の電極１０１０によって構成される。容量素子１０１２が、
本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例
３における容量素子１０１に相当する。
本実施例は、発明を実施する最良の形態や、実施例１乃至実施例３と自由に組み合わせ
て実施することができる。
実施例４とは別の構成の画素の具体例を示す。図１１は、本発明の画素の構成を示す断
面図である。なお、図１０と同じ部分は同じ符号を用いて示し、説明は省略する。
図１１の構成では、第１の電極１００７と重なる部分の第３の絶縁膜１００８の一部の
膜厚を薄くしている。容量素子１１１２は、第３の絶縁膜１００８と、第３の絶縁膜１０
０８を介して重なる第１の電極１００７及び第２の電極１０１０によって構成される。容
量素子１１１２が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や
実施例１乃至実施例３における容量素子１０１に相当する。容量素子１１１２は、実施例
４の容量素子１０１２と比較して、同じ容量を得るために必要な電極面積を小さくするこ
とができる。こうして、画素の開口率を向上させることができる。
本実施例は、発明を実施する最良の形態や、実施例１乃至実施例３と自由に組み合わせ
て実施することができる。
実施例４、実施例５とは別の構成の画素の具体例を示す。図１２は、本発明の画素の構
成を示す断面図である。なお、図１０と同じ部分は同じ符号を用いて示し、説明は省略す
る。
図１２（ａ）の構成では、容量素子１２１２は、第３の絶縁膜１００８と、第３の絶縁
膜１００８を介して重なる電極１００６及び第２の電極１０１０によって構成される。容
量素子１２１２が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や
実施例１乃至実施例３における容量素子１０１に相当する。
実施例４に記載したとおり、電極１００６として積層を用いることができる。図１２（
ｂ）及び図１２（ｃ）は、積層構造の電極１００６の一例を示した図である。電極１００
６は、第１の層１２０６ａ、第２の層１２０６ｂ、第３の層１２０６ｃよりなる。例えば
、第１の層１２０６ａとしてＴｉを用い、第２の層１２０６ｂとしてＡｌを用い、第３の
層１２０６ｃとしてＴｉを用いることができる。
図１２（ｂ）及び図１２（ｃ）では、第１の層１２０６ａと重なる第２の層１２０６ｂ
の一部及び第３の層１２０６ｃの一部が除去され、第１の層１２０６ａのみ残った部分（
以下、第１の層１２０６ａの延長部分と言う。）が存在する。容量素子１２１３は、第３
の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる第１の層１２０６ａの延長部
分及び第２の電極１０１０によって構成される。容量素子１２１３が、本発明の第３の手
段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素
子１０１に相当する。
図１２（ｂ）や図１２（ｃ）に示す構成では、第２の層１２０６ｂの無い第１の層１２
０６ａの延長部分において、容量素子１２１３を形成するので、第２の層１２０６ｂの平
坦性が悪い場合であっても、電極間のショート等の不良を少なくすることができる。よっ
て、第２の層１２０６ｂとして、電気抵抗は比較的低いが平坦性が悪い材料を用い、第１
の層１２０６ａ及び第３の層１２０６ｃとして、電気抵抗は比較的高いが平坦性の良い材
料を用いた場合、図１２（ｂ）や図１２（ｃ）に示す構成が特に有効である。例えば、第
２の層１２０６ｂとしてＡｌを用い、第１の層１２０６ａ及び第３の層１２０６ｃとして
Ｔｉを用いた場合に有効である。
図１２（ｃ）では、第１の層１２０６ａの延長部分において、第１の層１２０６ａと第
１の電極１００７の接続を取っている。電極１００６において第１の電極１００７と重な
る部分の膜厚が薄いので、第１の電極１００７の段切れを防止し、第１の電極１００７と
電極１００６との接続を確実に取ることができる。
本実施例は、発明を実施する最良の形態や、実施例１乃至実施例５と自由に組み合わせ
て実施することができる。
実施例４乃至実施例６とは別の構成の画素の具体例を示す。図１３は、本発明の画素の
構成を示す断面図である。なお、図１０、図１２と同じ部分は同じ符号を用いて示し、説
明は省略する。
図１３（ａ）の構成では、電極１００６（又は第１の層１２０６ａの延長部分）と重な
る部分の第３の絶縁膜１００８の一部の膜厚を薄くしている。容量素子１３１２は、第３
の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる電極１００６及び第２の電極
１０１０によって構成される。容量素子１３１２が、本発明の第３の手段の容量素子、即
ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当す
る。容量素子１３１２は、実施例６の容量素子１２１２と比較して、同じ容量を得るため
に必要な電極面積を小さくすることができる。こうして、画素の開口率を向上させること
ができる。
図１３（ｂ）及び図１３（ｃ）において、容量素子１３１３は、第３の絶縁膜１００８
と、第３の絶縁膜１００８を介して重なる第１の層１２０６ａの延長部分及び第２の電極
１０１０によって構成される。容量素子１３１３が、本発明の第３の手段の容量素子、即
ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当す
る。
図１３（ｃ）では、第１の層１２０６ａの延長部分において、第１の層１２０６ａと第
１の電極１００７の接続を取っている。
図１３（ｂ）及び図１３（ｃ）の効果は、実施例６の図１２（ｂ）及び図１２（ｃ）の
効果と同様である。更に、１３（ｂ）及び図１３（ｃ）の容量素子１３１３は、図１２（
ｂ）及び図１２（ｃ）の容量素子１２１３と比較して、同じ容量を得るために必要な電極
面積を小さくすることができる。こうして、画素の開口率を向上させることができる。
本実施例は、発明を実施する最良の形態や、実施例１乃至実施例５と自由に組み合わせ
て実施することができる。
実施例５及び実施例７で示した、一部の膜厚が薄くなった第３の絶縁膜１００８の作製
方法について説明する。説明には、図１４を用いる。図１４において図１１と同じ部分は
同じ符号を用いて示し、説明は省略する。
図１４（ａ）において、第１の電極１００７を形成した後、絶縁膜１４０８を形成する
。絶縁膜１４０８として感光性の材料を用いる。フォトマスク１４００を用いて、絶縁膜
１４０８を露光する。フォトマスク１４００には、第１の光透過部１４０１、第２の光透
過部１４０２、遮光部１４０３が設けられている。第１の光透過部１４０１は開口であっ
ても良い。フォトマスク１４００を介して透過する光の強度は、第１の光透過部１４０１
よりも第２の光透過部１４０２のほうが小さい。遮光部１４０３はほとんど光を透過しな
い。フォトマスク１４００として、このようなハーフトーンマスクを用いる。
図１４（ｂ）において、絶縁膜１４０８を現像する。遮光部１４０３と重なる部分の絶
縁膜１４０８はほとんどエッチングされない。第１の光透過部１４０１を介して露光され
た部分の絶縁膜１４０８は大きくエッチングされる。こうして、第１の電極１００７の表
面が露出した開口部１４１１が形成される。第２の光透過部１４０２を介して露光された
部分の絶縁膜１４０８は多少エッチングされる。こうして、絶縁膜１４０８において膜厚
の薄い部分１４１２が形成される。こうして、一部の膜厚が薄くなった絶縁膜１４０８が
得られる。図１４（ｂ）の絶縁膜１４０８が、実施例５及び実施例７で示した第３の絶縁
膜１００８に相当する。
図１４（ｃ）において、発光層１００９、第２の電極１０１０を順に形成する。
本実施例は、発明を実施する最良の形態や、実施例１乃至実施例７と自由に組み合わせ
て実施することができる。
実施例５及び実施例７で示した、一部の膜厚が薄くなった第３の絶縁膜１００８の作製
方法について、実施例８で示した方法とは別の方法について説明する。説明には、図１５
を用いる。図１５において図１１と同じ部分は同じ符号を用いて示し、説明は省略する。
図１５（ａ）において、第１の電極１００７を形成した後、絶縁膜１５０８ａを形成す
る。絶縁膜１５０８ａ上に絶縁膜１５０８ｂを形成する。絶縁膜１５０８ａや絶縁膜１５
０８ｂとしては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。また
、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる
。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭
化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として
、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
絶縁膜１５０８ｂをエッチングして、第１の開口部１５１１ａ及び第２の開口部１５１
２を形成する。
図１５（ｂ）において、第１の開口部１５１１ａ内において絶縁膜１５０８ａをエッチ
ングして、第３の開口部１５１１ｂを形成する。こうして、第１の電極１００７の表面が
露呈した第３の開口部１５１１ｂと、絶縁膜１５０８ａの表面が露呈した第２の開口部１
５１２が得られる。絶縁膜１５０８ａ及び絶縁膜１５０８ｂが、実施例５及び実施例７で
示した第３の絶縁膜１００８に相当する。こうして、一部の膜厚が薄くなった第３の絶縁
膜１００８が得られる。
図１５（ｃ）において、発光層１００９、第２の電極１０１０を順に形成する。
容量素子１１１２は、絶縁膜１５０８ａを誘電体として容量を形成するので、絶縁膜１
５０８ａとしては、高誘電率の材料が好ましい。例えば、窒化珪素膜などを用いることが
できる。
本実施例は、発明を実施する最良の形態や、実施例１乃至実施例７と自由に組み合わせ
て実施することができる。
本発明の表示装置及びその駆動方法は、表示装置を表示部に組み込んだ様々な電子機器
に適用することができる。
電子機器としては、カメラ（ビデオカメラ、デジタルカメラ等）、プロジェクター、ヘ
ッドマウントディスプレイ（ゴーグル型ディスプレイ）、ナビゲーションシステム、カー
ステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ
、携帯電話機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉ
ｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表
示しうるディスプレイを備えた装置）などが挙げられる。電子機器の例を図９に示す。
図９（ａ）は、ノート型パーソナルコンピュータであり、本体９１１、筐体９１２、表
示部９１３、キーボード９１４、外部接続ポート９１５、ポインティングパッド９１６等
を含む。本発明の表示装置及びその駆動方法は、表示部９１３に適用される。本発明を用
いることによって、表示部９１３の表示のコントラストを上げて明瞭な表示が可能、且つ
消費電力を少なくすることができる。ノート型パーソナルコンピュータは消費電力低減が
重要となるので、本発明を用いることは非常に有効である。
図９（ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体９２１、筐体９２２、第１の表示部９２３、第２の表示部９２４、記録媒体（ＤＶＤ等
）読み込み部９２５、操作キー９２６、スピーカー部９２７等を含む。第１の表示部９２
３は主として画像情報を表示し、第２の表示部９２４は主として文字情報を表示する。本
発明の表示装置及びその駆動方法は、第１の表示部９２３、第２の表示部９２４に適用さ
れる。本発明を用いることによって、第１の表示部９２３、第２の表示部９２４の表示の
コントラストを上げて明瞭な表示が可能、且つ消費電力を少なくすることができる。
図９（ｃ）は携帯電話機であり、本体９３１、音声出力部９３２、音声入力部９３３、
表示部９３４、操作スイッチ９３５、アンテナ９３６等を含む。本発明の表示装置及びそ
の駆動方法は、表示部９３４に適用される。本発明を用いることによって、表示部９３４
の表示のコントラストを上げて明瞭な表示が可能、且つ消費電力を少なくすることができ
る。携帯電話は消費電力低減が重要となるので、本発明を用いることは非常に有効である
。
図９（ｄ）はカメラであり、本体９４１、表示部９４２、筐体９４３、外部接続ポート
９４４、リモコン受信部９４５、受像部９４６、バッテリー９４７、音声入力部９４８、
操作キー９４９等を含む。本発明の表示装置及びその駆動方法は、表示部９４２に適用さ
れる。本発明を用いることによって、表示部９４２の表示のコントラストを上げて明瞭な
表示が可能、且つ消費電力を少なくすることができる。
本実施は、発明を実施するための最良の形態、実施例１乃至実施例９と自由に組み合わ
せて実施することができる。
１０１ 容量素子
１０２ 薄膜トランジスタ
１０３ 第１の電源線
１０４ 第２の電源線
１０５ 発光素子
１０５ａ 第１の電極
１０５ｂ 第２の電極
１０６ 電位を設定する手段
１０７ 薄膜トランジスタ
１０８ 容量素子
２０４ 第３の電源線
５００ 画素
５０１ 薄膜トランジスタ
５０２ 信号線
５０３ 走査線
６０１ 薄膜トランジスタ
７０１ 薄膜トランジスタ
７０２ 薄膜トランジスタ
７０３ 薄膜トランジスタ
７０４ 信号線
７０５ 走査線
８００ 容量
８０１ａ 経路
８０１ｂ 経路
８０２ ダイオード
９１１ 本体
９１２ 筐体
９１３ 表示部
９１４ キーボード
９１５ 外部接続ポート
９１６ ポインティングパッド
９２１ 本体
９２２ 筐体
９２３ 第１の表示部
９２４ 第２の表示部
９２５ 記録媒体（ＤＶＤ等）読み込み部
９２６ 操作キー
９２７ スピーカー部
９３１ 本体
９３２ 音声出力部
９３３ 音声入力部
９３４ 表示部
９３５ 操作スイッチ
９３６ アンテナ
９４１ 本体
９４２ 表示部
９４３ 筐体
９４４ 外部接続ポート
９４５ リモコン受信部
９４６ 受像部
９４７ バッテリー
９４８ 音声入力部
９４９ 操作キー
１０００ 基板
１００１ 下地膜
１００２ 半導体層
１００３ 第１の絶縁膜
１００４ ゲート電極
１００５ 第２の絶縁膜
１００６ 電極
１００７ 第１の電極
１００８ 第３の絶縁膜
１００９ 発光層
１０１０ 第２の電極
１０１１ 発光素子
１０１２ 容量素子
１１００ 薄膜トランジスタ
１１１２ 容量素子
１２１２ 容量素子
１２１３ 容量素子
１２０６ａ 第１の層
１２０６ｂ 第２の層
１２０６ｃ 第３の層
１３１２ 容量素子
１３１３ 容量素子
１４００ フォトマスク
１４０１ 第１の光透過部
１４０２ 第２の光透過部
１４０３ 遮光部
１４０８ 絶縁膜
１４１１ 開口部
１４１２ 膜厚の薄い部分
１５０８ａ 絶縁膜
１５０８ｂ 絶縁膜
１５１１ａ 第１の開口部
１５１１ｂ 第３の開口部
１５１２ 第２の開口部

Claims (6)

  1. 第１のトランジスタと、発光素子と、第２のトランジスタと、を有し、
    前記第１のトランジスタと前記発光素子とは、直列に電気的に接続され、
    前記発光素子は、前記第１のトランジスタを流れる電流によって輝度が制御され、
    前記第２のトランジスタは、オン状態となることによって、前記発光素子の陽極の電位を低くする機能を有する表示装置であって、
    絶縁表面上の、第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記ゲート電極上の第１の絶縁層と、
    前記第１の絶縁層上の電極と、
    前記電極上の前記陽極と、
    前記陽極上の第２の絶縁層と、
    前記第２の絶縁層上の発光層と、
    前記第２の絶縁層上の陰極と、を有し、
    前記電極は、第１の層と、第２の層と、第３の層との積層構造を有し、
    前記第１の層は、前記第２の層の端部及び前記第３の層の端部よりも突出した領域を有し、
    前記第２の絶縁層は、第１の領域と、第２の領域と、第１の開口部と、を有し、
    前記第１の領域の膜厚は、前記第２の領域の膜厚より大きく、
    前記第１の層は、前記ゲート絶縁層及び前記第１の絶縁層に設けられた第２の開口部を介して前記半導体層のソース領域またはドレイン領域と接する第３の領域を有し、
    前記陰極は、前記第１の領域を介して、前記第３の領域と重なり、
    前記陰極は、前記第２の領域を介して前記第１の層と重なる、表示装置。
  2. 第１のトランジスタと、発光素子と、第２のトランジスタと、を有し、
    前記第１のトランジスタと前記発光素子とは、直列に電気的に接続され、
    前記発光素子は、前記第１のトランジスタを流れる電流によって輝度が制御され、
    前記第２のトランジスタは、オン状態となることによって、前記発光素子と電気的に並列に接続される容量の電荷を放電させる機能を有する表示装置であって、
    絶縁表面上の、第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記ゲート電極上の第１の絶縁層と、
    前記第１の絶縁層上の電極と、
    前記電極上の陽極と、
    前記陽極上の第２の絶縁層と、
    前記第２の絶縁層上の発光層と、
    前記第２の絶縁層上の陰極と、を有し、
    前記電極は、第１の層と、第２の層と、第３の層との積層構造を有し、
    前記第１の層は、前記第２の層の端部及び前記第３の層の端部よりも突出した領域を有し、
    前記第２の絶縁層は、第１の領域と、第２の領域と、第１の開口部と、を有し、
    前記第１の領域の膜厚は、前記第２の領域の膜厚より大きく、
    前記第１の層は、前記ゲート絶縁層及び前記第１の絶縁層に設けられた第２の開口部を介して前記半導体層のソース領域またはドレイン領域と接する第３の領域を有し、
    前記陰極は、前記第１の領域を介して、前記第３の領域と重なり、
    前記陰極は、前記第２の領域を介して前記第１の層と重なる、表示装置。
  3. 第１のトランジスタと、発光素子と、第２のトランジスタと、を有し、
    前記第１のトランジスタと前記発光素子とは、直列に電気的に接続され、
    前記発光素子は、前記第１のトランジスタを流れる電流によって輝度が制御され、
    前記第２のトランジスタは、オン状態となることによって、前記発光素子の陽極の電位を低くする機能を有する表示装置であって、
    絶縁表面上の、第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記ゲート電極上の第１の絶縁層と、
    前記第１の絶縁層上の電極と、
    前記電極上の前記陽極と、
    前記陽極上の第２の絶縁層と、
    前記第２の絶縁層上の発光層と、
    前記第２の絶縁層上の陰極と、を有し、
    前記電極は、第１の層と、第２の層と、第３の層との積層構造を有し、
    前記第１の層は、前記第２の層の端部及び前記第３の層の端部よりも突出した領域を有し、
    前記第２の絶縁層は、第１の領域と、第２の領域と、第１の開口部と、を有し、
    前記第１の領域における前記第２の絶縁層の互いに対向する上面と下面との距離は、前記第２の領域における前記第２の絶縁層の互いに対向する上面と下面との距離よりも長く、
    前記第１の層は、前記ゲート絶縁層及び前記第１の絶縁層に設けられた第２の開口部を介して前記半導体層のソース領域またはドレイン領域と接する第３の領域を有し、
    前記陰極は、前記第１の領域を介して、前記第３の領域と重なり、
    前記陰極は、前記第２の領域を介して前記第１の層と重なる、表示装置。
  4. 第１のトランジスタと、発光素子と、第２のトランジスタと、を有し、
    前記第１のトランジスタと前記発光素子とは、直列に電気的に接続され、
    前記発光素子は、前記第１のトランジスタを流れる電流によって輝度が制御され、
    前記第２のトランジスタは、オン状態となることによって、前記発光素子と電気的に並列に接続される容量の電荷を放電させる機能を有する表示装置であって、
    絶縁表面上の、第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記ゲート電極上の第１の絶縁層と、
    前記第１の絶縁層上の電極と、
    前記電極上の陽極と、
    前記陽極上の第２の絶縁層と、
    前記第２の絶縁層上の発光層と、
    前記第２の絶縁層上の陰極と、を有し、
    前記電極は、第１の層と、第２の層と、第３の層との積層構造を有し、
    前記第１の層は、前記第２の層の端部及び前記第３の層の端部よりも突出した領域を有し、
    前記第２の絶縁層は、第１の領域と、第２の領域と、第１の開口部と、を有し、
    前記第１の領域における前記第２の絶縁層の互いに対向する上面と下面との距離は、前記第２の領域における前記第２の絶縁層の互いに対向する上面と下面との距離よりも長く、
    前記第１の層は、前記ゲート絶縁層及び前記第１の絶縁層に設けられた第２の開口部を介して前記半導体層のソース領域またはドレイン領域と接する第３の領域を有し、
    前記陰極は、前記第１の領域を介して、前記第３の領域と重なり、
    前記陰極は、前記第２の領域を介して前記第１の層と重なる、表示装置。
  5. 第１のトランジスタと、発光素子と、第２のトランジスタと、を有し、
    前記第１のトランジスタと前記発光素子とは、直列に電気的に接続され、
    前記発光素子は、前記第１のトランジスタを流れる電流によって輝度が制御され、
    前記第２のトランジスタは、オン状態となることによって、前記発光素子の陽極の電位を低くする機能を有する表示装置であって、
    絶縁表面上の、第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記ゲート電極上の第１の絶縁層と、
    前記第１の絶縁層上の電極と、
    前記電極上の前記陽極と、
    前記陽極上の第２の絶縁層と、
    前記第２の絶縁層上の発光層と、
    前記第２の絶縁層上の陰極と、を有し、
    前記電極は、第１の層と、第２の層と、第３の層との積層構造を有し、
    前記第１の層は、前記第２の層の端部及び前記第３の層の端部よりも突出した領域を有し、
    前記第２の絶縁層は、第１の領域と、第２の領域と、第１の開口部と、を有し、
    前記第１の領域における前記第２の絶縁層の上面と前記絶縁表面との距離は、前記第２の領域における前記第２の絶縁層の上面と前記絶縁表面との距離よりも長く、
    前記第１の層は、前記ゲート絶縁層及び前記第１の絶縁層に設けられた第２の開口部を介して前記半導体層のソース領域またはドレイン領域と接する第３の領域を有し、
    前記陰極は、前記第１の領域を介して、前記第３の領域と重なり、
    前記陰極は、前記第２の領域を介して前記第１の層と重なる、表示装置。
  6. 第１のトランジスタと、発光素子と、第２のトランジスタと、を有し、
    前記第１のトランジスタと前記発光素子とは、直列に電気的に接続され、
    前記発光素子は、前記第１のトランジスタを流れる電流によって輝度が制御され、
    前記第２のトランジスタは、オン状態となることによって、前記発光素子と電気的に並列に接続される容量の電荷を放電させる機能を有する表示装置であって、
    絶縁表面上の、第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記ゲート電極上の第１の絶縁層と、
    前記第１の絶縁層上の電極と、
    前記電極上の陽極と、
    前記陽極上の第２の絶縁層と、
    前記第２の絶縁層上の発光層と、
    前記第２の絶縁層上の陰極と、を有し、
    前記電極は、第１の層と、第２の層と、第３の層との積層構造を有し、
    前記第１の層は、前記第２の層の端部及び前記第３の層の端部よりも突出した領域を有し、
    前記第２の絶縁層は、第１の領域と、第２の領域と、第１の開口部と、を有し、
    前記第１の領域における前記第２の絶縁層の上面と前記絶縁表面との距離は、前記第２の領域における前記第２の絶縁層の上面と前記絶縁表面との距離よりも長く、
    前記第１の層は、前記ゲート絶縁層及び前記第１の絶縁層に設けられた第２の開口部を介して前記半導体層のソース領域またはドレイン領域と接する第３の領域を有し、
    前記陰極は、前記第１の領域を介して、前記第３の領域と重なり、
    前記陰極は、前記第２の領域を介して前記第１の層と重なる、表示装置。
JP2020053848A 2004-09-16 2020-03-25 表示装置 Active JP6779402B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004270447 2004-09-16
JP2004270447 2004-09-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018107654A Division JP2018146984A (ja) 2004-09-16 2018-06-05 表示装置

Publications (2)

Publication Number Publication Date
JP2020122967A JP2020122967A (ja) 2020-08-13
JP6779402B2 true JP6779402B2 (ja) 2020-11-04

Family

ID=36032960

Family Applications (18)

Application Number Title Priority Date Filing Date
JP2012025697A Withdrawn JP2012150479A (ja) 2004-09-16 2012-02-09 表示装置
JP2012111094A Active JP5312640B2 (ja) 2004-09-16 2012-05-15 表示装置及び電子機器
JP2013133599A Active JP5358744B2 (ja) 2004-09-16 2013-06-26 表示装置及び電子機器
JP2013176430A Active JP5728541B2 (ja) 2004-09-16 2013-08-28 表示装置及び電子機器
JP2015027541A Active JP5933054B2 (ja) 2004-09-16 2015-02-16 表示装置及び電子機器
JP2016008520A Active JP6170576B2 (ja) 2004-09-16 2016-01-20 表示装置及び電子機器
JP2016204837A Withdrawn JP2017083828A (ja) 2004-09-16 2016-10-19 表示装置
JP2018107654A Withdrawn JP2018146984A (ja) 2004-09-16 2018-06-05 表示装置
JP2019154344A Active JP6806860B2 (ja) 2004-09-16 2019-08-27 表示装置
JP2020053848A Active JP6779402B2 (ja) 2004-09-16 2020-03-25 表示装置
JP2020053847A Withdrawn JP2020122966A (ja) 2004-09-16 2020-03-25 表示装置
JP2021001567A Active JP7021377B2 (ja) 2004-09-16 2021-01-07 表示装置
JP2021090940A Withdrawn JP2021152666A (ja) 2004-09-16 2021-05-31 表示装置
JP2022015378A Active JP7061240B1 (ja) 2004-09-16 2022-02-03 表示装置
JP2022113096A Active JP7166480B2 (ja) 2004-09-16 2022-07-14 表示装置
JP2022135097A Active JP7453295B2 (ja) 2004-09-16 2022-08-26 表示装置
JP2022166751A Pending JP2023011671A (ja) 2004-09-16 2022-10-18 表示装置
JP2024010715A Pending JP2024032875A (ja) 2004-09-16 2024-01-29 表示装置

Family Applications Before (9)

Application Number Title Priority Date Filing Date
JP2012025697A Withdrawn JP2012150479A (ja) 2004-09-16 2012-02-09 表示装置
JP2012111094A Active JP5312640B2 (ja) 2004-09-16 2012-05-15 表示装置及び電子機器
JP2013133599A Active JP5358744B2 (ja) 2004-09-16 2013-06-26 表示装置及び電子機器
JP2013176430A Active JP5728541B2 (ja) 2004-09-16 2013-08-28 表示装置及び電子機器
JP2015027541A Active JP5933054B2 (ja) 2004-09-16 2015-02-16 表示装置及び電子機器
JP2016008520A Active JP6170576B2 (ja) 2004-09-16 2016-01-20 表示装置及び電子機器
JP2016204837A Withdrawn JP2017083828A (ja) 2004-09-16 2016-10-19 表示装置
JP2018107654A Withdrawn JP2018146984A (ja) 2004-09-16 2018-06-05 表示装置
JP2019154344A Active JP6806860B2 (ja) 2004-09-16 2019-08-27 表示装置

Family Applications After (8)

Application Number Title Priority Date Filing Date
JP2020053847A Withdrawn JP2020122966A (ja) 2004-09-16 2020-03-25 表示装置
JP2021001567A Active JP7021377B2 (ja) 2004-09-16 2021-01-07 表示装置
JP2021090940A Withdrawn JP2021152666A (ja) 2004-09-16 2021-05-31 表示装置
JP2022015378A Active JP7061240B1 (ja) 2004-09-16 2022-02-03 表示装置
JP2022113096A Active JP7166480B2 (ja) 2004-09-16 2022-07-14 表示装置
JP2022135097A Active JP7453295B2 (ja) 2004-09-16 2022-08-26 表示装置
JP2022166751A Pending JP2023011671A (ja) 2004-09-16 2022-10-18 表示装置
JP2024010715A Pending JP2024032875A (ja) 2004-09-16 2024-01-29 表示装置

Country Status (5)

Country Link
US (3) US8044895B2 (ja)
JP (18) JP2012150479A (ja)
KR (2) KR101187398B1 (ja)
CN (2) CN101853631B (ja)
TW (3) TWI648719B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI411095B (zh) * 2005-09-29 2013-10-01 Semiconductor Energy Lab 記憶裝置
TW200924107A (en) * 2007-10-02 2009-06-01 Polymer Vision Ltd An electronic circuit element with profiled photopatternable dielectric layer
JP2009109521A (ja) * 2007-10-26 2009-05-21 Sony Corp 表示装置、表示装置の駆動方法および電子機器
US20090179833A1 (en) * 2008-01-15 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP2009169071A (ja) 2008-01-16 2009-07-30 Sony Corp 表示装置
JP2009258301A (ja) * 2008-04-15 2009-11-05 Eastman Kodak Co 表示装置
KR102235725B1 (ko) 2009-10-16 2021-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052368A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
KR102210210B1 (ko) 2014-01-06 2021-02-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101728793B1 (ko) 2014-12-31 2017-04-21 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
KR102478471B1 (ko) * 2015-07-03 2022-12-19 삼성디스플레이 주식회사 표시 장치
CN105761676B (zh) * 2016-05-11 2017-12-05 京东方科技集团股份有限公司 像素电路、驱动方法、阵列基板、显示面板及显示装置
JP6640349B2 (ja) * 2016-06-15 2020-02-05 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN109545128B (zh) * 2017-09-22 2020-10-16 上海和辉光电股份有限公司 一种改善低灰阶色偏的方法及oled显示面板
CN107871752B (zh) * 2017-10-17 2019-11-15 深圳市华星光电技术有限公司 微型led显示面板及微型led显示器
CN107910347A (zh) * 2017-10-18 2018-04-13 深圳市华星光电半导体显示技术有限公司 一种显示器件及oled显示面板
CN107808633B (zh) * 2017-11-14 2020-04-03 京东方科技集团股份有限公司 像素电路、显示面板和显示装置
KR102591768B1 (ko) * 2018-07-17 2023-10-20 삼성디스플레이 주식회사 표시 장치
CN110956922B (zh) * 2019-12-19 2022-05-13 业成科技（成都）有限公司 显示面板及驱动方法
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN115698122A (zh) 2020-07-17 2023-02-03 三菱化学株式会社 脂肪族-芳香族聚酯树脂及其成形品

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130700U (ja) 1982-02-27 1983-09-03 吉村精機株式会社 自動衣類プレス機における加圧装置
KR900006772B1 (ko) 1985-11-06 1990-09-21 세미콘닥터 에너지 라보라토리 컴파니 리미티드 반도체층을 통한 전기적 단락이 없는 반도체 장치와 그 제조방법
US4806496A (en) 1986-01-29 1989-02-21 Semiconductor Energy Laboratory Co. Ltd. Method for manufacturing photoelectric conversion devices
JPH0748137B2 (ja) 1987-07-07 1995-05-24 シャープ株式会社 薄膜ｅｌ表示装置の駆動方法
JPH0748138B2 (ja) 1987-07-27 1995-05-24 シャープ株式会社 エレクトロルミネッセンス表示装置の駆動方式
EP0391655B1 (en) 1989-04-04 1995-06-14 Sharp Kabushiki Kaisha A drive device for driving a matrix-type LCD apparatus
US5343054A (en) 1992-09-14 1994-08-30 Kabushiki Kaisha Toshiba Semiconductor light-detection device with recombination rates
US5714968A (en) 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP2689917B2 (ja) 1994-08-10 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
JP2639355B2 (ja) 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
US5552678A (en) 1994-09-23 1996-09-03 Eastman Kodak Company AC drive scheme for organic led
JP3619299B2 (ja) 1995-09-29 2005-02-09 パイオニア株式会社 発光素子の駆動回路
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
JP3229819B2 (ja) 1996-07-26 2001-11-19 スタンレー電気株式会社 Ｅｌ素子の駆動方法
JP3281848B2 (ja) 1996-11-29 2002-05-13 三洋電機株式会社 表示装置
JP2002196706A (ja) 1996-11-29 2002-07-12 Sanyo Electric Co Ltd 単純マトリックス方式の表示装置
JPH10232649A (ja) 1997-02-21 1998-09-02 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
JPH10214060A (ja) 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
US5990629A (en) 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
JP3973723B2 (ja) 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3729195B2 (ja) 1997-08-21 2005-12-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及びその製造方法
CN101068025B (zh) * 1997-08-21 2010-05-12 精工爱普生株式会社 显示装置
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
JP4406951B2 (ja) 1999-03-25 2010-02-03 Ｔｄｋ株式会社 薄膜発光素子の駆動方法および駆動回路
JP3395760B2 (ja) * 1999-06-01 2003-04-14 セイコーエプソン株式会社 電圧生成方法、電気光学装置及び電子機器
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4075028B2 (ja) 1999-06-14 2008-04-16 セイコーエプソン株式会社 回路基板、表示装置、および電子機器
JP2001109432A (ja) 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
TW591584B (en) 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
JP3594856B2 (ja) 1999-11-12 2004-12-02 パイオニア株式会社 アクティブマトリクス型表示装置
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
CN1222195C (zh) * 2000-07-24 2005-10-05 Tdk株式会社 发光元件
JP2002164181A (ja) * 2000-09-18 2002-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP3736399B2 (ja) 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
TW530427B (en) 2000-10-10 2003-05-01 Semiconductor Energy Lab Method of fabricating and/or repairing a light emitting device
JP2002190390A (ja) 2000-10-10 2002-07-05 Semiconductor Energy Lab Co Ltd 発光装置の修理方法及び作製方法
US6864863B2 (en) * 2000-10-12 2005-03-08 Seiko Epson Corporation Driving circuit including organic electroluminescent element, electronic equipment, and electro-optical device
JP3757797B2 (ja) 2001-01-09 2006-03-22 株式会社日立製作所 有機ｌｅｄディスプレイおよびその駆動方法
JP3593982B2 (ja) 2001-01-15 2004-11-24 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2002311898A (ja) 2001-02-08 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置及びそれを用いた電子機器
TWI248319B (en) 2001-02-08 2006-01-21 Semiconductor Energy Lab Light emitting device and electronic equipment using the same
TWI225312B (en) 2001-02-08 2004-12-11 Semiconductor Energy Lab Light emitting device
US7061451B2 (en) 2001-02-21 2006-06-13 Semiconductor Energy Laboratory Co., Ltd, Light emitting device and electronic device
JP2002323873A (ja) * 2001-02-21 2002-11-08 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
WO2002075709A1 (fr) * 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Circuit permettant d'actionner un element electroluminescent a matrice active
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP5137279B2 (ja) 2001-03-27 2013-02-06 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
TWI257496B (en) 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP4869497B2 (ja) * 2001-05-30 2012-02-08 株式会社半導体エネルギー研究所 表示装置
US6777249B2 (en) 2001-06-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of repairing a light-emitting device, and method of manufacturing a light-emitting device
JP4067875B2 (ja) * 2001-06-01 2008-03-26 株式会社半導体エネルギー研究所 アクティブマトリクス型発光装置の修理方法及び作製方法
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2002366057A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 表示装置
JP4202069B2 (ja) * 2001-08-10 2008-12-24 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4075505B2 (ja) 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
KR20030038522A (ko) 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP2003208127A (ja) 2001-11-09 2003-07-25 Sanyo Electric Co Ltd 表示装置
JP2003150109A (ja) 2001-11-13 2003-05-23 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
US7071932B2 (en) * 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
JP4014895B2 (ja) * 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
KR100600848B1 (ko) 2001-12-26 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP2003323138A (ja) * 2002-02-01 2003-11-14 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP4094863B2 (ja) 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機ｅｌ表示装置
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4024557B2 (ja) 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
JP2003271075A (ja) 2002-03-13 2003-09-25 Toshiba Corp 表示装置
JP3908084B2 (ja) 2002-04-26 2007-04-25 株式会社半導体エネルギー研究所 発光装置、電子機器
JP4027149B2 (ja) 2002-04-30 2007-12-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2004071538A (ja) * 2002-05-17 2004-03-04 Semiconductor Energy Lab Co Ltd 表示装置
SG130013A1 (en) * 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
CN1228754C (zh) * 2002-08-23 2005-11-23 友达光电股份有限公司 能防止电荷累积的显示器的驱动电路
JP2004145281A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
KR100885843B1 (ko) * 2002-08-31 2009-02-27 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR100711161B1 (ko) 2002-09-12 2007-04-24 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 유기 ｅｌ 디스플레이
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP2004151194A (ja) * 2002-10-29 2004-05-27 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動装置
JP4413779B2 (ja) 2002-12-10 2010-02-10 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4089544B2 (ja) 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP4604455B2 (ja) 2003-04-08 2011-01-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP2005084119A (ja) * 2003-09-04 2005-03-31 Nec Corp 発光素子の駆動回路及び電流制御型発光表示装置
JP4570420B2 (ja) 2004-08-23 2010-10-27 三菱電機株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
JP2006231911A (ja) 2005-01-27 2006-09-07 Seiko Epson Corp 画素回路、発光装置および電子機器

Also Published As

Publication number Publication date
TW201314655A (zh) 2013-04-01
JP2016066104A (ja) 2016-04-28
JP2014013404A (ja) 2014-01-23
JP2022177016A (ja) 2022-11-30
JP7453295B2 (ja) 2024-03-19
JP2020122966A (ja) 2020-08-13
JP2022070278A (ja) 2022-05-12
JP2013235281A (ja) 2013-11-21
JP2017083828A (ja) 2017-05-18
JP5933054B2 (ja) 2016-06-08
CN1750099B (zh) 2010-05-26
TWI467541B (zh) 2015-01-01
JP5728541B2 (ja) 2015-06-03
CN101853631A (zh) 2010-10-06
US20120037932A1 (en) 2012-02-16
JP2024032875A (ja) 2024-03-12
JP2015148802A (ja) 2015-08-20
TWI648719B (zh) 2019-01-21
JP2012190039A (ja) 2012-10-04
JP7021377B2 (ja) 2022-02-16
JP2012150479A (ja) 2012-08-09
US20060054894A1 (en) 2006-03-16
KR20120028950A (ko) 2012-03-23
JP2021067953A (ja) 2021-04-30
JP2018146984A (ja) 2018-09-20
JP7061240B1 (ja) 2022-04-27
JP6806860B2 (ja) 2021-01-06
JP5312640B2 (ja) 2013-10-09
JP2023011671A (ja) 2023-01-24
JP6170576B2 (ja) 2017-07-26
TWI467531B (zh) 2015-01-01
TW200611229A (en) 2006-04-01
CN101853631B (zh) 2013-03-27
US9577008B2 (en) 2017-02-21
KR20060051098A (ko) 2006-05-19
JP2020122967A (ja) 2020-08-13
JP5358744B2 (ja) 2013-12-04
KR101187398B1 (ko) 2012-10-02
CN1750099A (zh) 2006-03-22
US8614699B2 (en) 2013-12-24
US20140103387A1 (en) 2014-04-17
JP2022163027A (ja) 2022-10-25
JP2020008866A (ja) 2020-01-16
TW201513076A (zh) 2015-04-01
JP7166480B2 (ja) 2022-11-07
JP2021152666A (ja) 2021-09-30
US8044895B2 (en) 2011-10-25
KR101280579B1 (ko) 2013-07-02

Similar Documents

Publication Publication Date Title
JP6779402B2 (ja) 表示装置
US9613568B2 (en) Semiconductor device and driving method thereof
JP2006113564A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200325

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200325

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201013

R150 Certificate of patent or registration of utility model

Ref document number: 6779402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250