JP6768946B2 - 被処理体の処理装置 - Google Patents

被処理体の処理装置 Download PDF

Info

Publication number
JP6768946B2
JP6768946B2 JP2019521160A JP2019521160A JP6768946B2 JP 6768946 B2 JP6768946 B2 JP 6768946B2 JP 2019521160 A JP2019521160 A JP 2019521160A JP 2019521160 A JP2019521160 A JP 2019521160A JP 6768946 B2 JP6768946 B2 JP 6768946B2
Authority
JP
Japan
Prior art keywords
electrode
spacer portion
processed
spacer
etching rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019521160A
Other languages
English (en)
Other versions
JPWO2019078149A1 (ja
Inventor
剛 加賀美
剛 加賀美
英範 福本
英範 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2019078149A1 publication Critical patent/JPWO2019078149A1/ja
Application granted granted Critical
Publication of JP6768946B2 publication Critical patent/JP6768946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32568Relative arrangement or disposition of electrodes; moving means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816Pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本発明は、基板や基板上に形成された薄膜など(以下、「被処理体」と呼ぶ)を均一にエッチングすることが可能な被処理体の処理装置に関する。より詳細には、シリコン、石英、ガラスなどからなる半導体基板などにスパッタリング法やCVD法により膜を形成する場合、または、その形成された膜を含む基板をエッチングする場合や、基板表面に生じた自然酸化膜、不要物をエッチングする場合に使用される、被処理体の処理装置に関する。
本願は、2017年10月17日に日本に出願された特願2017−201074号に基づき優先権を主張し、その内容をここに援用する。
エッチング処理は、負の自己バイアス電圧により、プラズマから生成されたイオンを加速して被処理体に衝突させる。このようなエッチング処理は、前記被処理体である基板のサイズが大型化するに連れて、基板の面内におけるエッチングの均一性を維持することが困難になりつつある。
これに対して、基板の面内で均一なプラズマ処理によるエッチングを行うために、電極を分割し、かつ、高周波電源を複数備える、プラズマ処理装置およびプラズマ処理方法が開示されている(例えば、特許文献1参照)。また、異なる周波数の高周波電源を複数備えることにより、基板の面内における良好なプラズマ処理を行う、プラズマ処理方法およびプラズマ処理装置が提案されている(例えば、特許文献2参照)。
しかしながら、特許文献1や特許文献2に開示されたプラズマ処理装置は、電極の構造が複雑であり、メンテナンス性が悪く、複数の電源を配備する必要がある。このため、装置のフットプリントが増大し、装置を稼働させるために要する費用が嵩むという課題があった。
また、プラズマ処理装置のチャンバ内部への着膜防止として、石英やアルミナ等からなるカバー部を設ける対策が採られている(例えば、特許文献3参照)。被処理体を載置する電極上に、このようなカバー部を設ける場合、メンテナンス性を考慮して、カバー部は電極と別部品となる。このため、カバー部と電極の組合せや、カバー部と電極とが互いに接する2つ面の形状に起因して、その2つの面内に隙間が生じ、その隙間の空間高さに差が生じる場合がある。被処理体のプラズマ処理される表面(上面)は、この空間高さの影響を受ける。
エッチング処理では、負の自己バイアス電圧により、プラズマから生成されたイオンを加速して被処理体に衝突させる。このため、エッチング処理において、上述した空間高さの差は、被処理体のプラズマ処理される表面(上面)の面内におけるプラズマ処理の不均一を招く要因となる。これは、プラズマ処理するガスの導入量や圧力等のプロセス条件に影響を及ぼし、最適な範囲を狭める、あるいは最適な範囲を失う要因となるからである。
ゆえに、メンテナンス性に優れるとともに、特許文献1や特許文献2と同様の効果が簡便で安価に実現でき、かつ、上述した空間高さの差に起因して被処理体のプラズマ処理される面が影響を受ける問題も解消できる、プラズマ処理方法およびプラズマ処理装置の開発が期待されていた。
日本国特開2011−228436号公報 日本国特開2008−244429号公報 日本国特開2006−5147号公報
本発明は、このような従来の実情に鑑みてなされたものであり、メンテナンス性に優れるとともに、被処理体を均一にエッチングすることが可能な、プラズマ処理装置を提供することを目的とする。
本発明の一態様に係る被処理体の処理装置は、内部空間が減圧可能で、前記内部空間において被処理体に対してプラズマ処理されるように構成されたチャンバと、前記チャンバ内に配され、前記被処理体(基板)を載置するための第一電極(支持台)と、前記第一電極に対して、負電位のバイアス電圧を印加する第一電源と、前記チャンバ内にプロセスガスを導入するガス導入装置と、前記チャンバ内を減圧する排気装置と、を備える。前記第一電極と前記被処理体との間に、前記第一電極を覆うように設けられたカバー部(電極カバー)が設けられている。前記第一電極と前記カバー部との間にあって、局所的な領域を占めるように、スペーサ部が挿入して配置され、前記スペーサ部により、前記第一電極と前記カバー部とを組み合わせた際に互いに対向する2つの面の間に生じた空間高さの制御を行う
本発明の一態様に係る被処理体の処理装置においては、前記スペーサ部が、前記第一電極と前記カバー部との表面プロファイルに応じた肉薄構造体(極薄状部材)からなってもよい。
本発明の一態様に係る被処理体の処理装置においては、前記スペーサ部の厚さ(mm)が、0.1以上0.5以下であってもよい。
本発明の一態様に係る被処理体の処理装置においては、前記スペーサ部の厚さ(mm)が、前記第一電極と前記カバー部が向かい合う面のそれぞれの公差の和の0.5倍以上2.5倍以下であってもよい。
本発明の一態様に係る被処理体の処理装置においては、前記スペーサ部が、前記第一電極と前記カバー部との表面プロファイルに応じた中空構造体(枠状部材)からなってもよい。
本発明の一態様に係る被処理体の処理装置においては、前記スペーサ部の厚さ(mm)が、0.1以上0.5以下であってもよい。
本発明の一態様に係る被処理体の処理装置においては、前記スペーサ部の厚さ(mm)が、前記第一電極と前記カバー部が向かい合う面のそれぞれの公差の和の0.5倍以上2.5倍以下であってもよい。
本発明の一態様に係る被処理体の処理装置においては、前記第一電極と前記カバー部との間に導電性のプレート部をさらに備え、該カバー部と該プレート部との間に、前記スペーサ部が配置されてもよい。
本発明の一態様に係る被処理体の処理装置においては、前記第一電極と前記被処理体(基板)との間に前記カバー部が配置されているとともに、第一電極とカバー部との間にあって、局所的な領域にスペーサ部が配置されている。これにより、第一電極とカバー部の離間距離を、局所的に制御する構成が得られる。
第一電極とカバー部とが互いに対向する2つの面の間には、各々の面の幾何公差に起因して、2つの面を組み合わせた際に隙間が生まれる。これに対して、上記構成を有する被処理体の処理装置によれば、スペーサ部を挿入する位置や、スペーサ部の形状、サイズ(特に高さ)などを変更することにより、第一電極とカバー部とが互いに対向する2つの面の間に発生した隙間にスペーサ部が挿入された状態となる。ゆえに、被処理体のプラズマ処理される面内において、第一電極とカバー部との間の空間高さ(隙間)に差が生じる問題が解消され、任意の場所におけるインピーダンスを調整することができる。よって、本発明の一態様に係る被処理体の処理装置によれば、基板の面内で均一な負電位バイアスによるプラズマ処理を行うことが可能となる。また、本発明の一態様に係る被処理体の処理装置は、スペーサ部を交換するだけで、或いは、スペーサ部の配置を変更するだけで、上記効果が自ずと得られる。これにより、メンテナンス性にも優れた被処理体の処理装置の提供に寄与する。
また、本発明の一態様に係る被処理体の処理装置は、前記第一電極と前記カバー部との間に導電性のプレート部をさらに備え、該カバー部と該プレート部との間に、前記スペーサ部を配置した構成においても、上述した作用・効果は同様に得られる。
前記スペーサ部としては、肉薄構造体や中空構造体が好適である。これにより、スペーサ部が配置され、その上下面が接触する部位(第一電極や、カバー部、プレート部)の表面プロファイルに応じた、面内における空間高さの局所的な微調整を可能とする。このようなスペーサ部の厚さは、0.1mm以上0.5mm以下であり、第一電極とカバー部が向かい合う面のそれぞれの公差の和の0.5倍以上2.5倍以下であることが好ましい。これにより、被処理体の面内で均一なバイアスによるプラズマ処理を行うことができる。
本発明の実施形態に係る被処理体の処理装置を示す模式断面図である。 図1に示された処理装置に含まれる被処理体の載置部の一例を示す模式断面図である。 図1に示された処理装置に含まれる被処理体の載置部の他の一例を示す模式断面図である。 スペーサ部の一例を示す模式平面図である。 スペーサ部の他の一例を示す模式平面図である。 スペーサ部の他の一例を示す模式平面図である。 スペーサ部の他の一例を示す模式平面図である。 スペーサ部の他の一例を示す模式平面図である。 スペーサ部の他の一例を示す模式平面図である。 スペーサ部の他の一例を示す模式平面図である。 スペーサ部の他の一例を示す模式平面図である。 規格化したエッチング・レートを示すグラフである。 規格化したエッチング・レートを示すグラフである。 エッチング・レートを示すマップである。 エッチング・レートを示すマップである。 エッチング・レートを示すマップである。 エッチング・レートを示すマップである。 エッチング・レートを示すマップである。 スペーサ部と基板との重なり状態を示す模式平面図である。 エッチング・レートを示すマップである。 エッチング・レートを示すマップである。 エッチング・レートを示すマップである。 互いに対向する2つの面を組み合わせた際に、幾何公差に起因して2つの面に発生する隙間を示す模式断面図である。 フレーム型のスペーサ部をプレート部に載置した状態を表す平面図である。 図16Aに示すスペーサ部の付近の領域を表す拡大平面図である。 図16A及び図16Bに対応する、エッチング・レートを示すマップである。 図16A及び図16Bに対応する、エッチング・レートを示すマップである。 図16A及び図16Bに対応する、エッチング・レートを示すマップである。 図16A及び図16Bに対応する、エッチング・レートを示すマップである。 図16A及び図16Bに対応する、エッチング・レートを示すマップである。 ブランケット型のスペーサ部をプレート部に載置した状態を表す平面図である。 図18Aに示すスペーサ部の付近の領域を表す拡大平面図である。 図18A及び図18Bに対応する、エッチング・レートを示すマップである。 図18A及び図18Bに対応する、エッチング・レートを示すマップである。 図18A及び図18Bに対応する、エッチング・レートを示すマップである。 図18A及び図18Bに対応する、エッチング・レートを示すマップである。 図18A及び図18Bに対応する、エッチング・レートを示すマップである。 実験例1の評価結果を示す一覧表である。 実験例2の評価結果を示す一覧表である。 実験例3の評価結果を示す一覧表である。 実験例4の評価結果を示す一覧表である。
以下では、本発明の一実施形態に係る被処理体の処理装置を示す模式断面図について、図面に基づいて説明する。
図1は、本発明の実施形態に係る被処理体の処理装置を示す模式断面図である。
図1に示す被処理体の処理装置は、内部空間が減圧可能で、その内部空間において被処理体(基板S)に対してプラズマ処理されるように構成されたチャンバ17を備えている。チャンバ17は、マルチチャンバ型装置(不図示)に、仕切りバルブDを介して接続されている。
チャンバ17は、チャンバの内部にプロセスガスを導入するガス導入装置Gと、チャンバの内部を減圧する排気装置Pとを備えている。
チャンバ17の内部の下方には、前記被処理体を載置するための第一電極(支持台)11が配置されている。チャンバ17の外部には、第一のマッチングボックス(M/B)16aと第一電極11とが配置されている。第一電源16bは、第一のマッチングボックス(M/B)16aを介して、第一電極11と電気的に接続されており、第一電極11に負電位のバイアス電圧を印加する。
チャンバ17の内部において、第一電極11上には、プレート部(調整プレート)12とカバー部(電極カバー)13が順に重ねて配置されている。第一電極11、プレート部12、及びカバー部13は、被処理体の載置部10を構成している。被処理体である基板Sは、カバー部(電極カバー)13に載置される。たとえば、仕切りバルブDを開閉動作して、ロボットハンド(不図示)を用い、マルチチャンバ型装置(不図示)とチャンバ17との間で、基板Sは搬入出される。
チャンバ17の上蓋には、第一電極11と対向するチャンバ17の外部の位置に、螺旋状の第二電極(アンテナコイル)ATが配置されている。第二電極ATには、第二のマッチングボックス(M/B)18aを介して高周波の電圧を第二電極ATに印加する第二電源18bが、電気的に接続されている。第二電源18bは、高周波の電圧が印加されたプロセスガスによりプラズマを生成するための高周波電源(1MHz〜100MHz)である。
図2は、図1に示された処理装置に含まれる被処理体の載置部の一例を拡大して示す模式断面図である。図2に示された載置部10A(10)の構成例においては、第一電極11A(11)の上にカバー部13A(13)を重ねて配置されている。さらに、第一電極11Aとカバー部13Aとの間に、本発明の特徴部であるスペーサ部12A(12)を備えている。
カバー部13Aは、絶縁性の部材(たとえば、石英など)から構成されている。カバー部13Aは、第一電極11Aに膜の付着などを防止する機能を有する。
図2に示された構成においては、第一電極11Aとカバー部13Aとの組み合わせにより、第一電極11Aとカバー部13Aとが互いに重なる2つの面の間には、僅かな空間(本発明では、その高さを「空間高さ」と呼称する)が生まれる。この空間SPの存在が、第一電極11Aの面内において、バイアス効果によるプラズマ中からのイオンの引き込みに、差を生じさせる。これが、被処理体(基板S)の面内における均一な処理を妨げる。本発明の実施形態では、第一電極11Aとカバー部13Aとの間に、スペーサ部12Aを挿入して配置することにより、前記空間SPの制御を行い、基板S上において均一な分布となるプラズマ処理を実現する。
図3は、図1に示された処理装置に含まれる被処理体の載置部の他の一例を拡大して示す模式断面図である。図3に示された載置部10B(10)の構成例においては、第一電極11B(11)の上に、プレート部15B(15)とカバー部13B(13)とが順に重ねて配置されている。さらに、プレート部15Bとカバー部13Bとの間に、本発明の特徴部であるスペーサ部12B(12)を備えている。
図3に示された構成も、上述した図2に示された構成と同様の作用・効果をもたらす。すなわち、図3に示された構成においては、プレート部15Bとカバー部13Bとの組み合わせにより、プレート部15Bとカバー部13Bとが互いに重なる2つの面の間には、僅かな空間(本発明では、その高さを「空間高さ」と呼称する)が生まれる。この空間SPの存在が、第一電極11Bの面内において、バイアス効果によるプラズマ中からのイオンの引き込みに、差を生じさせる。これが、被処理体(基板S)の面内における均一な処理を妨げる。本発明の実施形態では、プレート部15Bとカバー部13Bとの間に、スペーサ部12Bを挿入して配置することにより、前記空間SPの制御を行い、基板S上において均一な分布となるプラズマ処理を実現する。
図4から図11は、図2や図3に示された被処理体の載置部において用いられる、各種スペーサ部を示す模式平面図である。以下において、リング形状は「フレーム型(枠のみタイプ)」あるいは中空構造体(枠形状)とも呼称する。円形状と矩形形状は「ブランケット型(シートタイプ)」あるいは「肉薄構造体(極薄状)」とも呼称する。
図4に示されたスペーサ部12Cは、所定の幅を備えたリング形状のうち周方向の半分である半円部分を切り取って得られた形状を有する。
図5に示されたスペーサ部12Dは、所定の幅を備えたリング形状の1/4円部分を切り取って得られた形状を有する。図6に示されたスペーサ部12Eは、円形状を有する。図7に示されたスペーサ部12Fは、矩形形状を有する。図8に示されたスペーサ部12Gは、円形状の半円部分を切り取って得られた形状を有する。図9に示されたスペーサ部12Hは、円形状の1/4円部分を切り取って得られた形状を有する。
図4から図9に示されたスペーサ部は、いずれも、シートであり、スペーサ部において中央部に切り取られた領域を持たない「フレーム型(シートタイプ)」である。
図10に示されたスペーサ部12Iは、所定の幅を備えたリング形状を有する。図11に示されたスペーサ部12Jは、所定の幅を備えたリング形状の1/4円部分となる輪郭を有するフレーム12Jaである。スペーサ部12Jは、フレーム12Jaの内部に形成された空隙部12Jbを有する。
図10、図11に示されたスペーサ部は、いずれも、シートであり、所定の外形輪郭となるフレームの中央に切り取られた空隙部を有する「フレーム型(枠のみタイプ)」である。
本実施形態に係る被処理体の処理装置により、被処理体である基板Sにプラズマエッチング処理をおこなって、スペーサ部による基板Sの面内におけるエッチング・レートの分布の均一性を検証した。
図12A及び図12Bは、規格化したエッチング・レートを示すグラフである。図12Aおよび図12Bは、被処理体の処理装置において上述したようにスペーサ部の挿入によって得られた効果を示す。図12Aは、スペーサ部が無い場合(w/o spacer)を表している。図12Bは、スペーサ部が有る場合(w spacer)を表している。図12Cは、図12Bに対応する、エッチング・レートを示すマップである。
図12Aと図12Bにおいて、横軸は「基板(被処理体)中心からの距離R(mm)」であり、縦軸は「規格化したエッチング・レート(a.u.)」である。図12Aと図12Bにおける、4つの角度(0°、45°、90°、315°)は、図12Cに示した、基板(被処理体)においてエッチング・レートを測定した方向である。
図12Aおよび図12Bのエッチング・レートを測定した際の主な処理条件は、高周波電源の周波数が13.56MHz、バイアス電力(Bias Power)が150W、Arガス流量が250sccm、プロセス圧力が0.4Paである。
図12Aに示す結果から、スペーサ部が無い場合は、エッチング・レートが4つの角度方向において異なり、被処理体の面内において処理にバラツキが生じたことが分かる。
図12Bに示す結果から、スペーサ部の挿入によって、エッチング・レートが4つの角度方向において同レベルとなり、被処理体の面内における処理のバラツキが解消されたことが分かる。
以上の結果から、本実施形態のスペーサ部を挿入して配置することにより、上述した空間高さの制御を行い、基板上において均一な分布となるプラズマ処理をもたらすことが確認された。
本実施形態に係る被処理体の処理装置により、被処理体である基板Sにプラズマエッチング処理をおこなって、スペーサ部による基板Sの面内におけるエッチング・レートの分布の均一性を検証した。
図13Aから図13Eは、エッチング・レートを示すマップであり、スペーサ部の厚さ依存性を示す。
図13Aは、スペーサ部が無い場合(w/o)を表す。図13Bから図13Dは、順にスペーサ部の厚さが0.2mm、0.3mm、0.4mmの場合を表している。図13Aから図13Dにおいて、黒色領域から白色領域に向けた濃淡(灰色の濃さの変化)は、その領域におけるエッチング・レートが小さい状態から大きい状態までの変化を表している。
図13Eは、スペーサ部と基板との重なり状態を示す模式平面図である。スペーサ部としては、図4に示した所定の幅を備えたリング形状のうち周方向の半分である半円部分を切り取って得られた形状を有するスペーサ部、即ち、の「ブランケット型(シートタイプ)」(内径95mm、外径177mm)を用いた。
図13Aに示す結果から、スペーサ部が無い場合には、エッチング・レートの大きな領域(白色領域)が図13A中の右下側に偏って分布していることが分かる。
図13Bに示す結果から、スペーサ部の厚さが0.2mmの場合には、エッチング・レートの大きな領域(白色領域)が、図13B中の右側中央から上側中央に分布しており、図13Aに示したエッチング・レートの偏った分布が解消する傾向にあることが分かる。
図13Cに示す結果から、スペーサ部の厚さが0.3mmの場合には、エッチング・レートの大きな領域(白色領域)が、図13C中の右下側、右上側、上側、左側の4つの方向に、バランス良く分布していることが分かる。
図13Dに示す結果から、スペーサ部の厚さが0.4mmの場合には、エッチング・レートの大きな領域(白色領域)が、図13D中の左上側から下側に亘って偏って分布していることが分かる。
以上の結果から、本実施形態のスペーサ部の厚さを変化させることにより、基板の面内におけるエッチング・レートの分布の傾向を変えることができることが確認された。前述の条件においては、スペーサ部の厚さ0.3mmの場合(図13C)が最も良い結果を得ることが分かった。このように、エッチング・レートが小さい部位(図13Aにおいて黒色領域)に、「ブランケット型(シートタイプ)」のスペーサ部を挿入することにより、基板の面内におけるエッチング・レートの分布の均一化が図れることが明らかとなった。
本実施形態に係る被処理体の処理装置により、被処理体である基板Sにプラズマエッチング処理をおこなって、スペーサ部による基板Sの面内におけるエッチング・レートの分布の均一性を検証した。
図14Aから図14Cは、エッチング・レートを示すマップであり、スペーサ部の形状の違いによる効果を示す。
図14Aは、スペーサ部が無い場合(w/o)を示す。図14Bは、スペーサ部が「ブランケット型(シートタイプ)」の場合(blanket)を示す。図14Cは、スペーサ部が「フレーム型(枠のみタイプ)」の場合(frame(ring))を示す。
図14Bと図14Cにおいて、点線で囲んだ領域がスペーサ部を配置した領域を表している。
図14Bと図14Cに示す結果から、スペーサ部の形状を変えることにより、スペーサ部が挿入される位置に関係なく、基板の面内におけるエッチング・レートの分布の傾向を変えることができることが確認された。
図15は、互いに対向するカバー部13と第一電極11(図2参照)の2つの面を組み合わせた際に、或いは、互いに対向するカバー部13とプレート部15(図3参照)の2つの面を組み合わせた際に、2つの面の各々の幾何公差に起因する隙間を示す模式断面図である。図15は、カバー部13の下面13dfと、第一電極11Aの上面11ufとの間に、空間(隙間)SPが存在する状態を表している。
この空間SPの大きさは、カバー部13の下面13dfにおける凹凸形状(凹凸状態)、及び、第一電極11Aの上面11ufにおける凹凸形状(凹凸状態)、の組み合わせによって決まる。このため、空間SPの大きさは、カバー部13および第一電極11Aの上面11ufにおける面内の場所によって異なる。たとえば、カバー部13の下面13dfにおける凹凸差が0.1mmであり、第一電極11Aの上面11ufにおける凹凸差が0.1mmである場合は、空間の大きさは最大0.2mmとなることを、図15は示している。
ゆえに、上述したスペーサ部の肉厚は、この空間SPの大きさの最高値を考慮して選定することが好ましい。つまり、後述する実験結果から示されるように、スペーサ部の肉厚(厚さ)は、0.1mm以上0.5mm以下であり、向かい合う面のそれぞれの公差の和の0.5倍以上2.5倍以下であることが好ましい。
なお、上述した対向する2つの面に発生する隙間は、カバー部13の下面13dfと、第一電極11Aの上面11ufとの間に限定されない。第一電極11Aの上面11ufに代えて、プレート部15Bの上面15ufが採用された場合も、上記と同様の条件が適用される。すなわち、カバー部13の下面13dfと、プレート部15Bの上面15ufに置き換えてもよい。
本実施形態に係る被処理体の処理装置により、被処理体である基板Sにプラズマエッチング処理をおこなって、スペーサ部による基板Sの面内におけるエッチング・レートの分布の均一性を検証した。
図16A及び図16Bは、「フレーム型(枠のみタイプ)」のスペーサ部をプレート部に載置した状態を表す平面図である。図16Aは、プレート部の全体を示す平面図である。図16Bは、図16Aに示すプレート部の一部を拡大した平面図である。
図16A及び図16Bは、図16A及び図16Bにおける一点鎖線で囲む領域に、複数個のスペーサ部を配置した場合である。スペーサ部(Sim)の厚さtは、0.1〜0.5mmの範囲とした。
図17Aから図17Eは、図16Aおよび図16Bに対応する、エッチング・レートを示すマップであり、スペーサ部の厚さ依存性を示す。図17Aはスペーサ部が無い場合、図17Bから図17Eは、順にスペーサ部の厚さtが、0.1mm、0.2mm、0.3mm、0.5mmの場合、を各々表している。
図17Aに示す結果から、スペーサ部が無い場合には、エッチング・レートが大きな領域(白色領域)が図17A中の下側に偏って分布していることが分かる。
図17Bに示す結果から、スペーサ部の厚さが0.1mmの場合には、エッチング・レートの大きな領域(白色領域)が、図17B中の下側から上側へ拡がっており、図17Aに示すエッチング・レートの偏った分布が解消する傾向にあることが分かる。
図17Cに示す結果から、スペーサ部の厚さが0.2mmの場合には、エッチング・レートの大きな領域(白色領域)が、リング状となり、バランス良く分布していることが分かる。
図17Dに示す結果から、スペーサ部の厚さが0.3mmの場合には、エッチング・レートの大きな領域(白色領域)が、まだリング状を維持しているが、図17D中のやや上側に偏って分布した状態へ移行しつつあることが分かる。
図17Eに示す結果から、スペーサ部の厚さが0.5mmの場合には、エッチング・レートの大きな領域(白色領域)が、図17E中の上側に偏って分布していることが分かる。
以上の結果から、本実施形態では、スペーサ部の厚さを変化させることにより、基板の面内におけるエッチング・レートの分布の傾向を変えることができることが確認された。前述の条件においては、スペーサ部の厚さtが0.2mm〜0.3mmの場合(図17C、図17D)が最も良い結果を得ることが分かった。このように、エッチング・レートが大きい部位(図17Aにおける白色領域)に、「フレーム型(枠のみタイプ)」のスペーサ部を挿入することにより、基板の面内における分布の均一化が図れることが明らかとなった。
本実施形態に係る被処理体の処理装置により、被処理体である基板Sにプラズマエッチング処理をおこなって、スペーサ部による基板Sの面内におけるエッチング・レートの分布の均一性を検証した。
図18Aおよび図18Bは、「ブランケット型(シートタイプ)」のスペーサ部をプレート部に載置した状態を表す写真である。図18Aはプレート部の全体を示す平面図である。図18Bは、プレート部の一部を拡大した平面図である。
図18Aおよび図18Bは、図18Aおよび図18Bにおける一点鎖線で囲む領域に、1個のスペーサ部12Cを配置した場合である。スペーサ部12C(Sheet)の厚さtは、0.1〜0.4mmの範囲とした。
図19Aから図19Eは、図18Aおよび図18Bに対応する、エッチング・レートを示すマップである。図19A〜図19Eは、スペーサ部の厚さ依存性を示す。図19Aは、スペーサ部が無い場合、図19Bから図19Eは、順にスペーサ部の厚さtが0.1mm、0.2mm、0.3mm、0.4mmの場合、を各々表している。
図19Aに示す結果から、スペーサ部が無い場合には、エッチング・レートが大きな領域(白色領域)が、図19A中の下側に偏って分布していることが分かる。
図19Bに示す結果から、スペーサ部の厚さが0.1mmの場合には、エッチング・レートの大きな領域(白色領域)が、リング状となり、バランス良く分布していることが分かる。
図19Cに示す結果から、スペーサ部の厚さが0.2mmの場合には、エッチング・レートの大きな領域(白色領域)が、リング状を維持するとともに、リング状の中心まで広がり、さらにバランス良く分布していることが分かる。
図19Dに示す結果から、スペーサ部の厚さが0.3mmの場合には、エッチング・レートの大きな領域(白色領域)が、まだリング状を維持しているが、リング状の中心にはエッチング・レートの小さな領域(黒色領域)が生じつつあることが分かる。
図19Eに示す結果から、スペーサ部の厚さが0.4mmの場合には、エッチング・レートの大きな領域(白色領域)が、図19E中の右側に偏って分布していることが分かる。
以上の結果から、本実施形態では、スペーサ部の厚さを変化させることにより、基板の面内におけるエッチング・レートの分布の傾向を変えることができることが確認された。前述の条件においては、スペーサ部の厚さ0.2mmの場合(図19C)が最も良い結果を得ることが分かった。このように、エッチング・レートが小さな部位(図19Aにおいて黒色領域)に、「ブランケット型(シートタイプ)」のスペーサ部を挿入することにより、基板の面内における分布の均一化が図れることが明らかとなった。
本実施形態に係る被処理体の処理装置により、被処理体である基板Sにプラズマエッチング処理をおこなって、スペーサ部による基板Sの面内におけるエッチング・レートの分布の均一性を検証した。
図20から図23は、スペーサ部が設置される位置を変更して評価した結果である。図20は実験例1(スペーサ部が無い場合)、図21は実験例2(スペーサ部を全周に配置した場合)、図22は実験例3(スペーサ部を右側の半円部分に配置した場合)、図23は実験例4(スペーサ部を左側の半円部分に配置した場合)、を各々表わしている。
(実験例1)
図20は、実験例1(スペーサ部が無い場合)の評価結果を示す一覧表である。図20における(a)は、エッチング・レートを示すマップを示している。図20における(b)は、規格化したエッチング・レートを示すグラフを示している。図20における(c)は、スペーサ部の挿入位置を示している。図20Dは、効果を示している。図20の(b)における、4つの角度(0°、45°、90°、315°)は、図20における(a)に示した、基板(被処理体)においてエッチング・レートを測定した方向である。
実験例1の場合は、図20における(b)から明らかなように、規格化したエッチング・レートが、4つの角度で大きく異なる。すなわち、実験例1では、被処理体に対するエッチング・レートは角度依存性が強く、基板(被処理体)の面内におけるエッチング・レートの分布が不均一であることが分かる。
(実験例2)
図21は、実験例2(スペーサ部を全周に配置した場合)の評価結果を示す一覧表である。図21における(a)は、エッチング・レートを示すマップを示している。図21における(b)は、規格化したエッチング・レートを示すグラフを示している。図21における(c)は、スペーサ部の挿入位置を示している。図21における(d)は、効果を示している。図21の(b)における、4つの角度(0°、45°、90°、315°)は、図21における(a)に示した、基板(被処理体)においてエッチング・レートを測定した方向である。
実験例2の場合は、図21における(b)から明らかなように、規格化したエッチング・レートが、4つの角度で大きく異なる。すなわち、被処理体に対するエッチング・レートは角度依存性が強く、基板(被処理体)の面内におけるエッチング・レートの分布が不均一であることが分かる。実験例2では、図21の(c)におけるスペーサ部を全周に配置しても、実験例1と同様であり、エッチング・レートの角度依存性は変わらないことが確認された。
(実験例3)
図22は、実験例3(スペーサ部を右側の半円部分に配置した場合)の評価結果を示す一覧表である。図22における(a)は、エッチング・レートを示すマップを示している。図22における(b)は、規格化したエッチング・レートを示すグラフを示している。図22における(c)は、スペーサ部の挿入位置を示している。図22における(d)は、効果を示している。
実験例3の場合は、図22における(b)から明らかなように、規格化したエッチング・レートが、4つの角度で異なる。すなわち、実験例3では、被処理体に対するエッチング・レートは、実験例1や実験例2に比べて、角度依存性が弱まっているが、基板の面内におけるにおけるエッチング・レートの分布がまだ不均一であることが分かる。実験例3のようにスペーサ部を図22の(c)における右側の半円部分に配置しても、実験例1と同様であり、エッチング・レートの角度依存性は残っていることが確認された。
(実験例4)
図23は、実験例4(スペーサ部を左側の半円部分に配置した場合)の評価結果を示す一覧表である。図23における(a)は、エッチング・レートを示すマップを示している。図23における(b)は、規格化したエッチング・レートを示すグラフを示している。図23における(c)は、スペーサ部の挿入位置を示している。図23における(d)は、効果を示している。
実験例4の場合は、図23における(b)から明らかなように、規格化したエッチング・レートが、4つの角度で殆ど同じ傾向を示した。すなわち、実験例4では、被処理体に対するエッチング・レートは、実験例1や実験例2に比べて、角度依存性が殆ど無くなり、基板の面内におけるエッチング・レートの分布の均一化が図れたことが分かる。実験例4のようにスペーサ部を図23の(c)における左側の半円部分に配置することにより、実験例1のエッチング・レートの角度依存性は解消されたことが確認された。
図20から図23に示す結果から、本実施形態では、スペーサ部が設置される位置を変化させることにより、基板の面内におけるエッチング・レートの分布の傾向を変えることができることが確認された。前述の条件においては、実験例4(スペーサ部を図23の(b)における左側の半円部分に配置した場合)が最も良い結果を得ることが分かった。このように、エッチング・レートが小さい部位(図20の(a)における黒色領域)に、「ブランケット型(シートタイプ)」のスペーサ部を挿入することにより、基板の面内におけるエッチング・レートの分布の均一化が図れることが明らかとなった。
以上、本発明の実施形態に係る被処理体の処理装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
本発明は、被処理体の処理装置に広く適用可能である。たとえば、被処理体が大面積の場合や、被処理体をエッチング処理する条件(プロセス圧力、プロセスガス)に合わせ込む必要がある場合などに、本発明の被処理体の処理装置は好適である。
AT 第二電極(アンテナコイル)、D 仕切りバルブ、G ガス導入装置、P 排気装置、S 被処理体(基板)、10(10A、10B) 載置部、11(11A、11B) 第一電極(支持台)、12 プレート部(調整プレート)、12A〜12J スペーサ部、13(13A、13B) カバー部(電極カバー)、16a 第一のマッチングボックス(M/B)、16b 第一電源、17 チャンバ、18a 第二のマッチングボックス(M/B)、18b 第二電源。

Claims (8)

  1. 内部空間が減圧可能で、前記内部空間において被処理体に対してプラズマ処理されるように構成されたチャンバと、
    前記チャンバ内に配され、前記被処理体を載置するための第一電極と、
    前記第一電極に対して、負電位のバイアス電圧を印加する第一電源と、
    前記チャンバ内にプロセスガスを導入するガス導入装置と、
    前記チャンバ内を減圧する排気装置と、
    を備え、
    前記第一電極と前記被処理体との間に、前記第一電極を覆うように設けられたカバー部が設けられており、
    前記第一電極と前記カバー部との間にあって、局所的な領域を占めるように、スペーサ部が挿入して配置され
    前記スペーサ部により、前記第一電極と前記カバー部とを組み合わせた際に互いに対向する2つの面の間に生じた空間高さの制御を行う
    被処理体の処理装置。
  2. 前記スペーサ部が、前記第一電極と前記カバー部との表面プロファイルに応じた肉薄構造体からなる、
    請求項1に記載の被処理体の処理装置。
  3. 前記スペーサ部の厚さ(mm)が、0.1以上0.5以下である、
    請求項2に記載の被処理体の処理装置。
  4. 前記スペーサ部の厚さ(mm)が、前記第一電極と前記カバー部が向かい合う面のそれぞれの公差の和の0.5倍以上2.5倍以下である、
    請求項2に記載の被処理体の処理装置。
  5. 前記スペーサ部が、前記第一電極と前記カバー部との表面プロファイルに応じた中空構造体からなる、
    請求項1に記載の被処理体の処理装置。
  6. 前記スペーサ部の厚さ(mm)が、0.1以上0.5以下である、
    請求項5に記載の被処理体の処理装置。
  7. 前記スペーサ部の厚さ(mm)が、前記第一電極と前記カバー部が向かい合う面のそれぞれの公差の和の0.5倍以上2.5倍以下である、
    請求項5に記載の被処理体の処理装置。
  8. 前記第一電極と前記カバー部との間に導電性のプレート部をさらに備え、該カバー部と該プレート部との間に、前記スペーサ部が配置されている、
    請求項1から請求項7のいずれか一項に記載の被処理体の処理装置。
JP2019521160A 2017-10-17 2018-10-15 被処理体の処理装置 Active JP6768946B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017201074 2017-10-17
JP2017201074 2017-10-17
PCT/JP2018/038294 WO2019078149A1 (ja) 2017-10-17 2018-10-15 被処理体の処理装置

Publications (2)

Publication Number Publication Date
JPWO2019078149A1 JPWO2019078149A1 (ja) 2019-11-21
JP6768946B2 true JP6768946B2 (ja) 2020-10-14

Family

ID=66173680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019521160A Active JP6768946B2 (ja) 2017-10-17 2018-10-15 被処理体の処理装置

Country Status (7)

Country Link
US (1) US20210305070A1 (ja)
JP (1) JP6768946B2 (ja)
KR (1) KR102215873B1 (ja)
CN (1) CN110402481B (ja)
SG (1) SG11201908445PA (ja)
TW (1) TWI708276B (ja)
WO (1) WO2019078149A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102541743B1 (ko) 2018-09-03 2023-06-13 가부시키가이샤 프리퍼드 네트웍스 학습 장치, 추론 장치 및 학습 완료 모델

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205719A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd ドライエツチング装置
JPH06283472A (ja) * 1993-03-29 1994-10-07 Tokyo Electron Ltd プラズマ装置及びプラズマ処理方法
WO2000026939A1 (en) * 1998-10-29 2000-05-11 Applied Materials, Inc. Apparatus for coupling power through a workpiece in a semiconductor wafer processing system
JP2003017466A (ja) * 1999-01-28 2003-01-17 Nec Corp パーティクル除去システム
US6228438B1 (en) * 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
TW464879B (en) * 2000-01-28 2001-11-21 Nippon Electric Co Dust particle removing method and apparatus, impurity detecting method and system
CN1518073A (zh) * 2003-01-07 2004-08-04 东京毅力科创株式会社 等离子体处理装置及聚焦环
WO2004082007A1 (ja) * 2003-03-12 2004-09-23 Tokyo Electron Limited 半導体処理用の基板保持構造及びプラズマ処理装置
TW200520632A (en) * 2003-09-05 2005-06-16 Tokyo Electron Ltd Focus ring and plasma processing apparatus
JP4398802B2 (ja) 2004-06-17 2010-01-13 東京エレクトロン株式会社 基板処理装置
JP4597894B2 (ja) * 2006-03-31 2010-12-15 東京エレクトロン株式会社 基板載置台および基板処理装置
CN101512736A (zh) * 2006-09-11 2009-08-19 株式会社爱发科 干式蚀刻方法
JP4992389B2 (ja) * 2006-11-06 2012-08-08 東京エレクトロン株式会社 載置装置、プラズマ処理装置及びプラズマ処理方法
JP5014166B2 (ja) 2007-02-13 2012-08-29 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP5294669B2 (ja) * 2008-03-25 2013-09-18 東京エレクトロン株式会社 プラズマ処理装置
JP2010278166A (ja) * 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
JP2011228436A (ja) 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
EP2586077B1 (en) * 2010-06-22 2016-12-14 Koninklijke Philips N.V. Organic electroluminescence device with separating foil
JP6283472B2 (ja) 2013-04-30 2018-02-21 グンゼ株式会社 塗布装置
CN104701157A (zh) * 2015-03-31 2015-06-10 上海华力微电子有限公司 具有降低边缘刻蚀速率之顶部圆盘的等离子体刻蚀设备

Also Published As

Publication number Publication date
TWI708276B (zh) 2020-10-21
JPWO2019078149A1 (ja) 2019-11-21
US20210305070A1 (en) 2021-09-30
SG11201908445PA (en) 2020-05-28
KR20190112800A (ko) 2019-10-07
TW201923819A (zh) 2019-06-16
WO2019078149A1 (ja) 2019-04-25
CN110402481B (zh) 2023-07-21
CN110402481A (zh) 2019-11-01
KR102215873B1 (ko) 2021-02-16

Similar Documents

Publication Publication Date Title
KR102630511B1 (ko) 플라즈마 처리 장치
US8651049B2 (en) Plasma processing apparatus
TWI502617B (zh) 用於調整電偏斜的方法、電漿處理裝置與襯管組件
JP4792185B2 (ja) エッチング速度の均一性を改良するプラズマ処理チャンバ
US7880392B2 (en) Plasma producing method and apparatus as well as plasma processing apparatus
KR102111504B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2006511945A (ja) 容量結合型プラズマを増強して局在化させるための方法および装置ならびに磁石アセンブリ
JP7000521B2 (ja) プラズマ処理装置及び制御方法
TW201702414A (zh) 用來沉積材料之方法及設備
JP6768946B2 (ja) 被処理体の処理装置
KR20170132096A (ko) 플라즈마 처리 방법
KR101993041B1 (ko) 플라즈마 처리 장치
JP5865472B2 (ja) プラズマ処理装置
JP5639866B2 (ja) プラズマ処理装置
KR102178407B1 (ko) 샤워 헤드 및 진공 처리 장치
JP6675046B2 (ja) プラズマ処理装置
KR101184859B1 (ko) 하이브리드 플라즈마 소스 및 이를 채용한 플라즈마 발생 장치
JP2008118015A (ja) フォーカスリングおよびプラズマ処理装置
US20190096624A1 (en) Shadow frame with sides having a varied profile for improved deposition uniformity
US20170069497A1 (en) Plasma etching method
JP2013229150A (ja) プラズマ処理装置
JP2001338911A (ja) プラズマ処理装置および半導体装置の製造方法
JP2018081805A (ja) プラズマ処理装置およびプラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200923

R150 Certificate of patent or registration of utility model

Ref document number: 6768946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250