JP6675046B2 - プラズマ処理装置 - Google Patents

プラズマ処理装置 Download PDF

Info

Publication number
JP6675046B2
JP6675046B2 JP2019520458A JP2019520458A JP6675046B2 JP 6675046 B2 JP6675046 B2 JP 6675046B2 JP 2019520458 A JP2019520458 A JP 2019520458A JP 2019520458 A JP2019520458 A JP 2019520458A JP 6675046 B2 JP6675046 B2 JP 6675046B2
Authority
JP
Japan
Prior art keywords
space
plasma processing
plate portion
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019520458A
Other languages
English (en)
Other versions
JPWO2019078126A1 (ja
Inventor
剛 加賀美
剛 加賀美
隆宏 難波
隆宏 難波
弘輝 山本
弘輝 山本
慎二 小梁
慎二 小梁
直樹 森本
森本  直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2019078126A1 publication Critical patent/JPWO2019078126A1/ja
Application granted granted Critical
Publication of JP6675046B2 publication Critical patent/JP6675046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32541Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816Pressure
    • H01J37/32834Exhausting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板や基板上に形成された薄膜など(以下、「被処理体」とも呼ぶ)を均一にエッチングすることが可能なプラズマ処理装置に関する。より詳細には、シリコン、石英、ガラスなどからなる半導体基板などにスパッタリング法やCVD法により膜を形成する場合、または、その形成された膜を含む基板をエッチングする場合や、基板表面に生じた自然酸化膜、不要物をエッチングする場合に使用される、プラズマ処理装置に関する。
本願は、2017年10月16日に日本に出願された特願2017−200289号に基づき優先権を主張し、その内容をここに援用する。
エッチング処理は、負の自己バイアス電圧により、プラズマから生成されたイオンを加速して被処理体に衝突させる。このようなエッチング処理は、前記被処理体である基板のサイズが大型化するに連れて、基板の面内におけるエッチングの均一性を維持することが困難になりつつある。
これに対して、基板の面内で均一なプラズマ処理によるエッチングを行うために、電極を分割し、かつ、高周波電源を複数備える、プラズマ処理装置およびプラズマ処理方法が開示されている(例えば、特許文献1参照)。また、異なる周波数の高周波電源を複数備えることにより、基板の面内における良好なプラズマ処理を行う、プラズマ処理方法およびプラズマ処理装置が記載されている(例えば、特許文献2参照)。
しかしながら、特許文献1や特許文献2に開示されたプラズマ処理装置は、電極の構造が複雑であり、メンテナンス性が悪く、複数の電源を配備する必要がある。このため、装置のフットプリントが増大し、装置を稼働させるために要する費用が嵩むという課題があった。ゆえに、メンテナンス性に優れるとともに、上記記載の効果と同様の効果が簡便で安価に実現できる、プラズマ処理方法およびプラズマ処理装置の開発が期待されていた。
日本国特開2011−228436号公報 日本国特開2008−244429号公報
本発明は、このような従来の実情に鑑みてなされたものであり、メンテナンス性に優れるとともに、被処理体を均一にエッチングすることが可能な、プラズマ処理装置を提供することを目的とする。
本発明の一態様に係るプラズマ処理装置は、内部空間が減圧可能で、前記内部空間において被処理体に対してプラズマ処理されるように構成されたチャンバと、前記チャンバ内に配され、前記被処理体を載置するための第一電極(支持台)と、前記第一電極に対して、負電位のバイアス電圧を印加する第一電源と、前記チャンバ外に配置され、前記チャンバの上蓋を挟んで、前記第一電極と対向して配置された螺旋状の第二電極(アンテナコイル)と、前記第二電極に対して、高周波の電圧を印加する第二電源と、前記チャンバ内にプロセスガスを導入するガス導入装置と、前記チャンバ内を減圧する排気装置と、を備える。前記第一電極と前記被処理体との間に、空間を生み出す形状を備えたプレート部(調整プレート)と、前記プレート部を覆うように設けられたカバー部(電極カバー)と、が順に重ねて配置され、前記空間の内部に、前記空間よりも小さな板状のスペーサ(誘電体)が配置されている。
本発明の一態様に係るプラズマ処理装置においては、前記空間が、前記プレート部に設けた凹部をなす内面、及び、該プレート部の側に位置する前記カバー部の一面、により構成されてもよい。
本発明の一態様に係るプラズマ処理装置においては、前記空間が、前記カバー部の中央域に配置されてもよい。
本発明の一態様に係るプラズマ処理装置においては、前記空間が、前記カバー部の外縁域に配置されてもよい
本発明の一態様に係るプラズマ処理装置においては、前記第一電極と前記被処理体との間に、空間を生み出す形状を備えたプレート部(調整プレート)と、前記プレート部を覆うように設けられたカバー部(電極カバー)と、を順に重ねて配置した。これにより、第一電極とプレート部とカバー部とを重ねて構成された基板載置部の内部に、空間を生み出すプレート部を挿入して配置するだけで、被処理体と第一電極との間に隙間を設ける構成が得られる。
この構成によれば、空間を設ける位置やサイズなどを変更することにより、任意の場所におけるインピーダンスを調整することができる。ゆえに、本発明の一態様に係るプラズマ処理装置によれば、基板の面内で均一な負電位バイアスによるプラズマ処理を行うことが可能となる。また、本発明の一態様に係るプラズマ処理装置は、プレート部を交換するだけで、上記の効果が自ずと得られる。これにより、メンテナンス性に優れたプラズマ処理装置の提供に寄与する。
本発明の一態様に係るプラズマ処理装置において、前記空間は、プレート部に設けた凹部をなす内面、及び、プレート部側に位置するカバー部の一面、により構成される。つまり、プラズマ処理装置は、凹部を設けたプレート部にカバー部を重ねて配置するだけで、前記空間を形成することができる。これにより、前記空間は、プレート部に設ける凹部の位置を、カバー部の中央域、または、カバー部の外縁域に配置するだけで、容易に変更および調整できる。
本発明の一態様に係るプラズマ処理装置は、前記空間の内部に配置されたスペーサ(誘電体)を含んでもよい。第一電極とプレート部とカバー部とを重ねて構成された基板載置部は、導体から構成されている。このような導体である基板載置部に被処理体が直接接触した状態にあると、その影響により、基板の面内におけるプラズマ処理の分布が悪化する問題が生じる場合がある。これに対し、プラズマ処理装置は、前記空間の内部にスペーサ(誘電体)を含む構成を有しているので、この問題を解消することが可能となる。ゆえに、本発明は、安価でシンプルなプラズマ処理装置の提供に寄与する。
しかし、電極(導体)であるステージに直接、基板が接触していると、その影響により分布が悪化することがある。これに対して、本発明の一態様に係るプラズマ処理装置においては、調整プレートと基板との間に誘電体層(緩衝層)を設けることにより、良好なプラズマ処理を得ることができる。ゆえに、本発明は、安価でシンプルなプラズマ処理装置の提供に寄与する。
本発明の一態様に係るプラズマ処理装置において、調整プレートは、載置される基板のエッチング速度に合わせた形状を有することが好ましい。調整プレートの形状が凹形状の場合は、外周部の厚みを薄くして、基板と調整プレートとの間に空間を設ける。調整プレートの形状が凸形状の場合は、中心部の厚みを薄くして、基板と調整プレートとの間に空間を設ける。これにより、基板の面内で均一なバイアスによるプラズマ処理を行うことができる。
本発明の第一実施形態に係るプラズマ処理装置を示す模式断面図である。 本発明の第一実施形態に係るプラズマ処理装置に含まれる基板載置部を拡大して示す模式断面図である。 第一実施形態に係る基板載置部を拡大して示す模式断面図である。 第二実施形態に係る基板載置部を拡大して示す模式断面図である。 第三実施形態に係る基板載置部を拡大して示す模式断面図である。 第四実施形態に係る基板載置部を拡大して示す模式断面図である。 空間を生み出す形状が浅くかつ狭いプレート部を用いた場合におけるエッチング速度のマップを示すグラフである。 空間を生み出す形状が深くかつ広い本発明のプレート部を用いた場合におけるエッチング速度のマップを示すグラフである。 基板中心からの位置と、図7Bに示すグラフから算出したエッチング速度の変化率との関係を示すグラフである。 空間を設けない場合における調整プレートを拡大して示す模式断面図である。 空間を設けた場合における調整プレートを拡大して示す模式断面図である。 空間を設けた場合における調整プレートを拡大して示す模式断面図である。 空間を設けた場合における調整プレートを拡大して示す模式断面図である。 空間を設けた場合における調整プレートを拡大して示す模式断面図である。 基板中心からの位置と規格化したエッチングレートとの関係を示すグラフである。
以下では、本発明の一実施形態に係るプラズマ処理装置について、図面に基づいて説明する。
図1は、本実施形態に係るプラズマ処理装置を示す模式断面図である。
図1に示すプラズマ処理装置は、内部空間が減圧可能で、その内部空間において被処理体(基板S)に対してプラズマ処理されるように構成されたチャンバ17を備えている。チャンバ17は、マルチチャンバ型装置(不図示)に、仕切りバルブDを介して接続されている。
チャンバ17は、チャンバの内部にプロセスガスを導入するガス導入装置Gと、チャンバの内部を減圧する排気装置Pとを備えている。
チャンバ17の内部の下方には、前記被処理体を載置するための第一電極(支持台)11が配置されている。チャンバ17の外部には、第一のマッチングボックス(M/B)16aと第一電源16bとが配置されている。第一電源16bは、第一のマッチングボックス(M/B)16aを介して、第一電極11と電気的に接続されており、第一電極11に負電位のバイアス電圧を印加する。
チャンバ17の内部において、第一電極11上には、プレート部(調整プレート)12とカバー部(電極カバー)13が順に重ねて配置されている。第一電極11、プレート部12、及びカバー部13は、基板載置部10を構成している。被処理体である基板Sは、カバー部(電極カバー)13に載置される。たとえば、仕切りバルブDを開閉動作して、ロボットハンド(不図示)を用い、マルチチャンバ型装置(不図示)とチャンバ17との間で、基板Sは、搬入出される。
チャンバ17の外部には、第一電極11と対向する位置に、螺旋状の第二電極(アンテナコイル)ATが配置されている。第二電極ATは、チャンバの上蓋17Tを挟んで、第一電極11と対向して配置されている。第二電極ATには、第二のマッチングボックス(M/B)18aを介して、高周波の電圧を印加する第二電源18bが電気的に接続されている。
図2は、図1に示すプラズマ処理装置に含まれる基板載置部10を拡大して示す模式断面図である。図2におけるプレート部12A(12)は、本発明の特徴部である「空間を生み出す形状」を備える前の状態(以下、従来の状態とも呼ぶ)を表わしている。
図2においては、第一電極11Aとプレート部12Aとカバー部13Aにより基板載置部10Aが構成されている。基板載置部10Aにおいては、プレート部12Aとカバー部13Aの側面を覆うように絶縁部(絶縁ブロック)15Aが配置されている。
(第一実施形態)
図3は、第一実施形態に係るプラズマ処理装置に含まれる基板載置部を拡大して示す模式断面図である。図3に示す基板載置部10は、本発明の特徴部である「空間を生み出す形状」を備えた状態を表わしている。
図3に示すように、第一実施形態に係る基板載置部10Bにおいては、プレート部12Bが「空間を生み出す形状」を有する。すなわち、基板載置部10Bにおいては、凹部がプレート部12Bの中央域に設けられている。プレート部12Bの上にカバー部13Bを重ねることにより、凹部に対応した領域に、空間20B(20)が形成される。図3に示す基板載置部10Bの構成例においては、プレート部12Bの上面のうち、中央域に、所定の深さd1を有する凹部が設けられており、カバー部13Bとプレート部12Bとの間に空間20B(20)が配置されている。基板載置部10Bにおける他の構造は、上述した「従来の状態(図2参照)」と同一である。
第一実施形態の構成によれば、基板載置部10Bが空間20B(20)を備えるので、プレート部12Bの中央域におけるインピーダンスを調整することができる。ゆえに、第一実施形態によれば、基板の中央部に対するプラズマ処理を制御できる。これにより、基板の面内で均一な負電位バイアスによるプラズマ処理を行うことが可能となる。
(第二実施形態)
図4は、第二実施形態に係るプラズマ処理装置に含まれる基板載置部を拡大して示す模式断面図である。図4に示す基板載置部10は、本発明の特徴部である「空間を生み出す形状」を備えた状態を表わしている。
図4に示すように、第二実施形態に係る基板載置部10Cにおいては、プレート部12Cが「空間を生み出す形状」を有する。すなわち、基板載置部10Cにおいては、凹部がプレート部12Cの外縁域に配置されている。プレート部12Cの上にカバー部13Cを重ねることにより、凹部に対応した領域に、空間20C(20)が形成される。図4に示す基板載置部10Cの構成例においては、プレート部12Cの上面のうち、外縁域に、所定の深さd2を有する凹部が設けられており、カバー部13C、プレート部12C、及び絶縁部15で囲まれた空間20C(20)が配置されている。基板載置部10Cにおける他の構造は、上述した「従来の状態(図2参照)」と同一である。
第二実施形態の構成によれば、基板載置部10Cが空間20C(20)を備えるので、プレート部12Cの外縁域におけるインピーダンスを調整することができる。ゆえに、第二実施形態によれば、基板の外周部に対するプラズマ処理を制御できる。これにより、基板の面内で均一な負電位バイアスによるプラズマ処理を行うことが可能となる。また、空間20Cを第一実施形態に係る基板載置部10Bに適用すれば、プレート部12の中央域及び外縁域の両方におけるインピーダンスを調整することができる。
(第三実施形態)
図5は、第三実施形態に係るプラズマ処理装置に含まれる基板載置部を拡大して示す模式断面図である。図5に示す基板載置部10は、本発明の特徴部である「空間を生み出す形状」を備えた状態を表わしている。
図5に示すように、第三実施形態に係る基板載置部10Dにおいては、プレート部12Dが「空間を生み出す形状」を有する。すなわち、基板載置部10Dにおいては、凹部がプレート部12Dの中央域に設けられている。基板載置部10Dにおいては、プレート部12Dの上にカバー部13Dを重ねることにより、凹部に対応した領域に、空間20D(20)が形成される。図5に示す基板載置部10Dの構成例においては、プレート部12Dの上面のうち、外縁域に所定の深さd3を有する凹部が設けられており、カバー部13Dとプレート部12Dとの間に空間20D(20)が配置されている。上述した第一実施形態における空間20B(20)を設けた領域と比較して、第三実施形態の空間20D(20)を設けた領域は、広範囲である点が、第三実施形態は第一実施形態と異なる。基板載置部10Dにおける他の構造は、上述した第一実施形態と同一である。
第三実施形態の構成によれば、基板載置部10Dは、空間20D(20)によりプレート部12Dの中央域におけるインピーダンスを調整することができる。第三実施形態において、プレート部12Dの空間20D(20)を設けた領域は、前述した第一実施形態の空間20B(20)を設けた領域より広範囲とされている。ゆえに、第三実施形態によれば、第一実施形態より広範囲の領域で、基板の中央部に対するプラズマ処理を制御できる。これにより、基板の面内で均一な負電位バイアスによるプラズマ処理を行うことが可能となる。
(第四実施形態)
図6は、第四実施形態に係るプラズマ処理装置に含まれる基板載置部を拡大して示す模式断面図である。図6に示す基板載置部10は、本発明の特徴部である「空間を生み出す形状」を備えた状態を表わしている。
図6に示すように、第四実施形態に係る基板載置部10Eにおいては、プレート部12Eが「空間を生み出す形状」を有する。すなわち、基板載置部10Eにおいては、凹部がプレート部12Eの中央域に配置されている。プレート部12Eの上にカバー部13Eを重ねることにより、凹部に対応した領域に、空間20E(20)が形成される。図6に示す基板載置部10Eの構成例においては、プレート部12Eの上面のうち、外縁域に、所定の深さd4を有する凹部が設けられており、カバー部13Eとプレート部12Eとの間に空間20E(20)が配置されている。さらに、第四実施形態に係る構成では、空間20E(20)の内部にスペーサ19Eが配置されている。たとえば、誘電体であるスペーサ19Eを空間20E(20)の内部に配置する。すなわち、上述した第三実施形態の空間20D(20)を設けた構成と比較して、第四実施形態の空間20E(20)を設けた構成は、誘電体であるスペーサ19Eを含む点が第三実施形態と異なる。基板載置部10Eにおける他の構造点は、上述した第三実施形態と同一である。スペーサ19Eとして、異なる誘電率の材料を誘電体として選択することができる。
第四実施形態の構成によれば、基板載置部10Eは、空間20E(20)がプレート部12Eの中央域に配置され、かつ、空間20E(20)の内部に配置された誘電体であるスペーサ19Eを含む。これにより、基板載置部10Eは、誘電体であるスペーサ19Eとして異なる誘電率の材料を選択することにより、プレート部12Eの中央域におけるインピーダンスを、細かく調整することができる。第四実施形態において、プレート部12Eの空間20E(20)を設けた領域の形状が、前述した第一実施形態の空間20B(20)を設けた領域の形状と同じであったとしても、インピーダンスの調整できる範囲が広くなる。同時に、プレート部12Eの空間20E(20)を設けた領域の形状が、前述した第一実施形態の空間20B(20)を設けた領域の形状と同じであったとしても、インピーダンスの調整できる範囲を選択できる長所がある。ゆえに、第四実施形態によれば、第一実施形態に比べて、基板の中央部に対するプラズマ処理をより一層微調整した状態で、プラズマ処理を制御できる。これにより、さらに、基板の面内で均一な負電位バイアスによるプラズマ処理を行うことが可能となる。
次に、従来のプラズマ処理装置により、被処理体である基板にプラズマエッチング処理をおこなって、プレート部による基板の面内におけるエッチング速度の分布の均一性を検証した。
図7Aは、比較のため、空間を生み出す形状が浅くかつ狭いプレート部の場合におけるエッチング速度のマップを示すグラフである。図7Aは、上述した第一実施形態に対応する。図7Aに示した構成において、プレート部12Bの空間20Bは、φ=100mm、深さd1=0.5mmである。
本発明の実施形態に係るプラズマ処理装置により、被処理体である基板にプラズマエッチング処理をおこなって、プレート部による基板の面内におけるエッチング速度の分布を検証した。
図7Bは、空間を生み出す形状が深くかつ広いプレート部を用いた場合におけるエッチング速度のマップを示すグラフである。図7Bは、上述した第三実施形態に対応する。図7Bに示した構成において、プレート部の空間20Dは、φ=190mm、深さd3=1.5mmである。
被処理体としては、Siウエハ上に、SiO膜、Ta膜を順に重ねて形成された基板が採用されている。この基板に対してエッチング処理が施された膜は「Ta膜」である。図7A及び図7Bは、Ta膜を30nmエッチングした際の基板の面内のエッチング速度のマップである。
図7A及び図7Bのエッチング速度のマップを得るためのエッチング処理の条件は、図7Aと図7Bで共通である。エッチング処理では、以下の条件を採用した。
高周波電源:13.56MHz
Bias Power:150W
Arガス流量:250sccm
プロセス圧力:0.4Pa
電極カバー厚さ:3mm
Ta膜のエッチング厚さ(深さ):30nm
図7Aおよび図7Bに示す結果から、以下の点が明らかとなった。
(A1)図7Aに示すように、空間20Bを生み出す凹部の形状が浅くかつ狭いプレート部12Bの場合には、エッチング速度のマップにおいて、被処理体の中央域のみ等高線の間隔が広い状態である。また、エッチング速度のマップにおいて、基板の周縁域では等高線の間隔が極端に狭い状態にある。これより、空間20Bを備えたプレート部12Bでは、エッチング速度のマップにおいて、顕著な凸形状の分布であることが分かる。
(A2)図7Bに示すように、空間20Dを生み出す凹部の形状が深くかつ広いプレート部12Dの場合には、エッチング速度のマップにおいて、図7Aに比較して、被処理体の中央域から外縁域に亘って、等高線の間隔が広い状態が得られている。これにより、空間20Dを備えたプレート部12Dでは、被処理体の面内の広域に亘って、平坦なエッチング処理が実現できたことが分かる。
以上より、本発明の実施形態に係る被処理体の処理装置においては、プレート部において、空間を生み出す凹部の形状を変化させることにより、被処理体の面内におけるエッチング分布を制御できることが確認された。
次に、空間の形状を変化させることによるエッチング速度の変化率を算出した。ここでは、図7Aにおける空間20Bよりも図7Bにおける空間20Dが大きい条件(空間20B(図7A) < 空間20D(図7B))において、プレート部の中心に設けた空間を増大させて、エッチング速度の変化率を算出する。
図8は、基板中心からの位置(横軸)と、図7A及び図7Bのグラフから算出したエッチング速度の変化率(縦軸)との関係を示すグラフである。ここで、エッチング速度の変化率とは、図7Aに示した結果におけるエッチング速度を、図7Bに示した結果におけるエッチング速度で除した数値である。図8では、この数値(エッチング速度の変化率)を「(a)/(b)」と表示した。なお、「(a)/(b)」は、図7Aと図7BにおけるX軸上の各ポジションにおける数値を用いて算出した。X軸は、図7A及び図7Bのマップにおいて、上下方向の1/2点(円グラフの中心)を通る横軸(不図示)である。
図8に示す結果から、条件(空間20B(図7A) < 空間20D(図7B))に示すように、プレート部の中心に設けた空間を増大させることで、基板の中心に近い領域におけるエッチング速度が低下することが確認された。
また、外縁部のエッチング速度が大きい、つまり、エッチング速度の分布形状が「凹型分布の形状」となる、プロセス圧力が高圧の条件においては、図4に示した構成のプレート部(調整プレート)を用いることで、面内分布の均一化を図ることができる。
次に、調整プレート(プレート部)に異なる形状を有する凹部を設けて、空間の形状や容積を変化させた場合における、被処理体の面内のエッチングレートの変化を調べた。
図9Aは、空間を設けない場合における調整プレートを拡大して示す模式断面図である。図9Bから図9Eは、空間を設けた場合における調整プレートを拡大して示す模式断面図である。図9Bから図9Eの各々には、条件の異なる空間が設けられている。
図9Aに示すプレート部(調整プレート)は、図2におけるプレート部12Aである。すなわち、プレート部12Aが、本発明の特徴部である「空間を生み出す形状」を備える前の状態(従来の状態)である。
図9Bに示すプレート部(調整プレート)は、図3におけるプレート部12Bである。すなわち、プレート部12Bが「空間を生み出す形状」を有する。すなわち、図9Bに示すプレート部(調整プレート)は、凹部がプレート部12Bの中央域に設けられている。これにより、空間20Bが、プレート部12Bの中央域において、狭い範囲に浅く存在する。
図9Cに示すプレート部(調整プレート)は、図5におけるプレート部12Dである。すなわち、プレート部12Dが「空間を生み出す形状」を有する。すなわち、図9Cに示すプレート部(調整プレート)は、凹部がプレート部12Dの中央域に設けられている。これにより、空間20Dが、プレート部12Dの中央域において、広い範囲に浅く存在する。
図9Dに示すプレート部(調整プレート)は、プレート部12Fが「空間を生み出す形状」を有する。すなわち、図9Dに示すプレート部(調整プレート)は、図9Bおよび図9Cに示すプレート部に比べて深い凹部がプレート部12Fの中央域に設けられている。これにより、空間が、プレート部12Fの中央域において、広い範囲に深く存在する。
図9Eに示すプレート部(調整プレート)は、プレート部12Fが「空間を生み出す形状」を有する。すなわち、2段階の深さを有する凹部がプレート部12Gの中央域に設けられている。これにより、プレート部12Gの中央域において、空間が、階段化している。この空間は、プレート部12Fの中央部では深く、プレート部12Fの外縁部では浅く、かつ広い範囲に存在する。
図10は、基板中心からの位置と、図9Aから図9Eに示す各種の調整プレートを用いた場合におけるそれぞれの規格化したエッチングレートとの関係を示すグラフである。
図10に示す結果から、プレート部に図9A〜図9Eに示した異なる形状を有する凹部を設けて、空間の形状や容積を変化させることにより、被処理体の面内におけるエッチングレートを制御できることが確認された。
以上、本実施形態に係るプラズマ処理装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
本発明は、プラズマ処理装置に広く適用可能である。たとえば、被処理体が大面積の場合や、被処理体をエッチング処理する条件(プロセス圧力、プロセスガス)に合わせ込む必要がある場合などに、本発明のプラズマ処理装置は好適である。
AT 第二電極(アンテナコイル)、D 仕切りバルブ、G ガス導入装置、P 排気装置、S 被処理体(基板)、17 チャンバ、11 第一電極(支持台)、12 プレート部(調整プレート)、13 カバー部(電極カバー)、16a 第一のマッチングボックス(M/B)、16b 第一電源、17 チャンバ、18a 第二のマッチングボックス(M/B)、18b 第二電源

Claims (4)

  1. 内部空間が減圧可能で、前記内部空間において被処理体に対してプラズマ処理されるように構成されたチャンバと、
    前記チャンバ内に配され、前記被処理体を載置するための第一電極と、
    前記第一電極に対して、負電位のバイアス電圧を印加する第一電源と、
    前記チャンバ外に配置され、前記チャンバの上蓋を挟んで、前記第一電極と対向して配置された螺旋状の第二電極と、
    前記第二電極に対して、高周波の電圧を印加する第二電源と、
    前記チャンバ内にプロセスガスを導入するガス導入装置と、
    前記チャンバ内を減圧する排気装置と、
    を備え、
    前記第一電極と前記被処理体との間に、空間を生み出す形状を備えたプレート部と、前記プレート部を覆うように設けられたカバー部と、が順に重ねて配置され
    前記空間の内部に、前記空間よりも小さな板状のスペーサが配置されている、
    プラズマ処理装置。
  2. 前記空間が、前記プレート部に設けた凹部をなす内面、及び、該プレート部の側に位置する前記カバー部の一面、により構成されている、
    請求項1に記載のプラズマ処理装置。
  3. 前記空間が、前記カバー部の中央域に配置されている、
    請求項1に記載のプラズマ処理装置。
  4. 前記空間が、前記カバー部の外縁域に配置されている、
    請求項1に記載のプラズマ処理装置。
JP2019520458A 2017-10-16 2018-10-12 プラズマ処理装置 Active JP6675046B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017200289 2017-10-16
JP2017200289 2017-10-16
PCT/JP2018/038172 WO2019078126A1 (ja) 2017-10-16 2018-10-12 プラズマ処理装置

Publications (2)

Publication Number Publication Date
JPWO2019078126A1 JPWO2019078126A1 (ja) 2019-11-14
JP6675046B2 true JP6675046B2 (ja) 2020-04-01

Family

ID=66174480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019520458A Active JP6675046B2 (ja) 2017-10-16 2018-10-12 プラズマ処理装置

Country Status (5)

Country Link
US (1) US20200243310A1 (ja)
JP (1) JP6675046B2 (ja)
KR (1) KR20190073521A (ja)
TW (1) TWI704634B (ja)
WO (1) WO2019078126A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298192A (ja) * 1996-03-04 1997-11-18 Sony Corp 半導体装置の製造装置および静電チャックからのウエハ脱着方法
JP2002246368A (ja) * 2001-02-14 2002-08-30 Anelva Corp ウェハー表面径方向均一プラズマを用いるウェハー処理システム
JP5014166B2 (ja) 2007-02-13 2012-08-29 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP5029089B2 (ja) * 2007-03-26 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
JP2009123929A (ja) * 2007-11-15 2009-06-04 Tokyo Electron Ltd プラズマ処理装置
JP5186394B2 (ja) * 2009-01-06 2013-04-17 東京エレクトロン株式会社 載置台及びプラズマエッチング又はアッシング装置
JP2011228436A (ja) 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP6012995B2 (ja) * 2012-03-27 2016-10-25 芝浦メカトロニクス株式会社 プラズマ処理装置およびプラズマ処理方法
KR101721431B1 (ko) * 2015-01-16 2017-03-30 가부시키가이샤 아루박 플라즈마 처리 장치

Also Published As

Publication number Publication date
US20200243310A1 (en) 2020-07-30
TWI704634B (zh) 2020-09-11
TW201923936A (zh) 2019-06-16
JPWO2019078126A1 (ja) 2019-11-14
KR20190073521A (ko) 2019-06-26
WO2019078126A1 (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
US7364956B2 (en) Method for manufacturing semiconductor devices
KR100841118B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JPH09120956A (ja) 物質処理用容量結合式二重周波数プラズマリアクタ
CN113939893B (zh) 具有弯曲表面的面板
US20100081287A1 (en) Dry etching method
KR20180103729A (ko) 에칭 방법
JP2014120661A (ja) ダミーゲートを形成する方法
JP6675046B2 (ja) プラズマ処理装置
JP6768946B2 (ja) 被処理体の処理装置
JP3417328B2 (ja) プラズマ処理方法及び装置
JPH10289881A (ja) プラズマcvd装置
KR20180094801A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102271689B1 (ko) 플라즈마 처리 방법
TWI770331B (zh) 反應性離子蝕刻裝置
JPH0922798A (ja) 高周波放電用電極及び高周波プラズマ基板処理装置
TWI719545B (zh) 電漿處理裝置
WO2015170676A1 (ja) プラズマエッチング処理方法
JP4044368B2 (ja) プラズマ処理方法及び装置
KR20210075158A (ko) 성막 장치 및 성막 방법
JPH06120140A (ja) 半導体製造方法および装置
JP2002280198A (ja) プラズマ処理装置及び方法
JPH07135096A (ja) プラズマ処理装置
KR20100059273A (ko) 플라즈마 식각 장치
JPH06168911A (ja) 半導体製造装置
JPH0513373A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200309

R150 Certificate of patent or registration of utility model

Ref document number: 6675046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250