KR20190112800A - 피처리체의 처리 장치 - Google Patents

피처리체의 처리 장치 Download PDF

Info

Publication number
KR20190112800A
KR20190112800A KR1020197025907A KR20197025907A KR20190112800A KR 20190112800 A KR20190112800 A KR 20190112800A KR 1020197025907 A KR1020197025907 A KR 1020197025907A KR 20197025907 A KR20197025907 A KR 20197025907A KR 20190112800 A KR20190112800 A KR 20190112800A
Authority
KR
South Korea
Prior art keywords
electrode
spacer
etching rate
spacer portion
target object
Prior art date
Application number
KR1020197025907A
Other languages
English (en)
Other versions
KR102215873B1 (ko
Inventor
츠요시 카가미
히데노리 후쿠모토
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20190112800A publication Critical patent/KR20190112800A/ko
Application granted granted Critical
Publication of KR102215873B1 publication Critical patent/KR102215873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명의 피처리체의 처리 장치는, 내부 공간이 감압 가능하고, 상기 내부 공간에서 피처리체에 대해 플라즈마 처리되도록 구성된 챔버와, 상기 챔버 내부에 배치되어, 상기 피처리체를 재치하기 위한 제1 전극과, 상기 제1 전극에 대해, 부(負) 전위의 바이어스 전압을 인가하는 제1 전원과, 상기 챔버 내부에 프로세스 가스를 도입하는 가스 도입 장치와, 상기 챔버 내부를 감압하는 배기 장치를 갖춘다. 상기 제1 전극과 상기 피처리체의 사이에, 상기 제1 전극을 덮도록 설치된 커버부가 마련되어 있다. 상기 제1 전극과 상기 커버부의 사이에서, 국소적인 영역을 차지하도록, 스페이서부가 배치되어 있다.

Description

피처리체의 처리 장치
본 발명은, 기판이나 기판 상에 형성된 박막 등(이하, 「피처리체」로 부른다)을 균일하게 에칭하는 것이 가능한 피처리체의 처리 장치에 관한 것이다. 보다 상세하게는, 실리콘, 석영, 글라스 등으로 이루어진 반도체 기판 등에 스퍼터링 법이나 CVD 법에 따라 막을 형성하는 경우, 또는 그 형성된 막을 포함한 기판을 에칭하는 경우나, 기판 표면에 생긴 자연 산화막, 불요물(不要物)을 에칭하는 경우에 사용되는, 피처리체의 처리 장치에 관한 것이다.
본원은, 2017년 10월 17일에 일본에 출원된 특원 2017-201074호에 근거해 우선권을 주장하고, 그 내용을 여기에 원용(援用)한다.
에칭 처리는, 부(負)의 자기(自己) 바이어스 전압에 의해, 플라즈마로부터 생성된 이온을 가속해서 피처리체에 충돌시킨다. 이러한 에칭 처리는, 상기 피처리체인 기판의 사이즈가 대형화함에 따라, 기판의 면 내에서의 에칭의 균일성을 유지하는 것이 곤란해지고 있다.
이에 대해, 기판의 면 내에서 균일한 플라즈마 처리에 의한 에칭을 실시하기 위해, 전극을 분할하고, 고주파 전원을 복수 갖춘, 플라즈마 처리 장치 및 플라즈마 처리 방법이 개시되어 있다(예를 들면, 특허문헌 1 참조). 또한, 상이한 주파수의 고주파 전원을 복수 갖춤으로써, 기판의 면 내에서의 양호한 플라즈마 처리를 실시하는, 플라즈마 처리 방법 및 플라즈마 처리 장치가 제안되고 있다(예를 들면, 특허문헌 2 참조).
그렇지만, 특허문헌 1이나 특허문헌 2에 개시된 플라즈마 처리 장치는, 전극의 구조가 복잡하고, 메인터넌스성이 좋지 않아서, 복수의 전원을 배치할 필요가 있다. 이 때문에, 장치의 풋 프린트가 증대해, 장치를 가동시키기 위해 필요한 비용이 커진다고 하는 과제가 있었다.
또한, 플라즈마 처리 장치의 챔버 내부로의 착막 방지로서, 석영이나 알루미늄 등으로 이루어진 커버부를 마련하는 대책이 채용되고 있다(예를 들면, 특허문헌 3 참조). 피처리체를 재치(載置)한 전극 상에, 이러한 커버부를 마련하는 경우, 메인터넌스성을 고려해, 커버부는 전극과 별도의 부품이 된다. 이 때문에, 커버부와 전극의 조합이나, 커버부와 전극이 서로 접하는 2개 면(面)의 형상에 기인하여, 그 2개의 면 내에 간극(間隙)이 생기고, 그 간극의 공간 높이에 차이가 생기는 경우가 있다. 피처리체의 플라즈마 처리되는 표면(상면)은, 이 공간 높이의 영향을 받는다.
에칭 처리에서는, 부의 자기 바이어스 전압에 의해, 플라즈마로부터 생성된 이온을 가속해서 피처리체에 충돌시킨다. 이때문에, 에칭 처리에서, 상술한 공간 높이의 차이는, 피처리체의 플라즈마 처리되는 표면(상면)의 면 내에서의 플라즈마 처리의 불균일성을 초래하는 요인이 된다. 이는, 플라즈마 처리하는 가스의 도입량이나 압력 등의 프로세스 조건에 영향을 미쳐, 최적한 범위를 좁히거나, 혹은 최적한 범위를 잃는 요인이 되기 때문이다.
그러므로, 메인터넌스성이 우수함과 동시에, 특허문헌 1이나 특허문헌 2와 마찬가지의 효과를 간편하게 염가로 실현할 수 있고, 상술한 공간 높이의 차이에 기인해 피처리체의 플라즈마 처리되는 면이 영향을 받는 문제도 해소할 수 있는, 플라즈마 처리 방법 및 플라즈마 처리 장치의 개발이 기대되고 있었다.
일본 특허공개 2011-228436호 공보 일본 특허공개 2008-244429호 공보 일본 특허공개 2006-5147호 공보
본 발명은, 이러한 종래의 실정을 감안해 이루어진 것으로, 메인터넌스성이 우수함과 동시에, 피처리체를 균일하게 에칭하는 것이 가능한, 플라즈마 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 따른 피처리체의 처리 장치는, 내부 공간이 감압(減壓) 가능하고, 상기 내부 공간에서 피처리체에 대해 플라즈마 처리되도록 구성된 챔버와, 상기 챔버 내부에 배치되어, 상기 피처리체(기판)를 재치(載置)하기 위한 제1 전극(지지대)과, 상기 제1 전극에 대해, 부(負) 전위의 바이어스 전압을 인가하는 제1 전원과, 상기 챔버 내부에 프로세스 가스를 도입하는 가스 도입 장치와, 상기 챔버 내부를 감압하는 배기 장치를 갖춘다. 상기 제1 전극과 상기 피처리체의 사이에, 상기 제1 전극을 덮도록 설치된 커버부(전극 커버)가 마련되어 있다. 상기 제1 전극과 상기 커버부의 사이에서, 국소적(局所的)인 영역을 차지하도록, 스페이서부가 배치되어 있다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 스페이서부가, 육박(肉薄) 구조체(극박(極薄) 형상 부재)로 구성되어도 무방하다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 스페이서부의 두께(mm)가, 0.1 이상 0.5 이하여도 무방하다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 스페이서부의 두께(mm)가, 상기 제1 전극과 상기 커버부가 마주 보는 면의 각각의 공차(公差)의 합의 0.5배 이상 2.5배 이하여도 무방하다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 스페이서부가, 중공(中空) 구조체(틀 형상 부재)로 구성되어도 무방하다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 스페이서부의 두께(mm)가, 0.1 이상 0.5 이하여도 무방하다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 스페이서부의 두께(mm)가, 상기 제1 전극과 상기 커버부가 마주 보는 면의 각각의 공차의 합의 0.5배 이상 2.5배 이하여도 무방하다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 제1 전극과 상기 커버부의 사이에 도전성의 플레이트부를 더 갖추고, 상기 커버부와 상기 플레이트부의 사이에, 상기 스페이서부가 배치되어도 무방하다.
본 발명의 일 양태에 따른 피처리체의 처리 장치에서는, 상기 제1 전극과 상기 피처리체(기판)의 사이에 상기 커버부가 배치됨과 동시에, 제1 전극과 커버부의 사이에서, 국소적인 영역에 스페이서부가 배치되어 있다. 이에 따라, 제1 전극과 커버부의 이간(離間) 거리를, 국소적으로 제어하는 구성을 얻을 수 있다.
제1 전극과 커버부가 서로 대향하는 2개 면의 사이에는, 각각의 면의 기하공차(幾何公差)에 기인해, 2개의 면을 조합했을 때에 간극이 형성된다. 이에 대해, 상기 구성을 가지는 피처리체의 처리 장치에 의하면, 스페이서부를 삽입하는 위치나, 스페이서부의 형상, 사이즈(특히 높이) 등을 변경하는 것에 의해, 제1 전극과 커버부가 서로 대향하는 2개의 면의 사이에 발생한 간극에 스페이서부가 삽입된 상태가 된다. 그러므로, 피처리체의 플라즈마 처리되는 면 내에서, 제1 전극과 커버부 사이의 공간 높이(간극)에 차이가 생기는 문제가 해소되어, 임의의 장소에서의 임피던스를 조정할 수 있다. 따라서, 본 발명의 일 양태에 따른 피처리체의 처리 장치에 의하면, 기판의 면 내에서 균일한 부 전위 바이어스에 의한 플라즈마 처리를 실시하는 것이 가능해진다. 또한, 본 발명의 일 양태에 따른 피처리체의 처리 장치는, 스페이서부를 교환하는 것 만으로, 혹은 스페이서부의 배치를 변경하는 것 만으로, 상기 효과를 저절로 얻을 수 있다. 이에 따라, 메인터넌스성이 우수한 피처리체의 처리 장치의 제공에 기여한다.
또한, 본 발명의 일 양태에 따른 피처리체의 처리 장치는, 상기 제1 전극과 상기 커버부의 사이에 도전성(導電性)의 플레이트부를 더 갖추고, 상기 커버부와 상기 플레이트부의 사이에, 상기 스페이서부를 배치한 구성에서도, 상술한 작용·효과는 마찬가지로 얻을 수 있다.
상기 스페이서부로서는, 육박 구조체나 중공 구조체가 적합하다. 이에 따라, 스페이서부가 배치되고, 그 상하면이 접촉하는 부위(제1 전극이나, 커버부, 플레이트부)의 표면 프로파일에 따른, 면 내에서의 공간 높이의 국소적인 미세 조정을 가능하게 한다. 이러한 스페이서부의 두께는, 0.1 mm 이상 0.5 mm 이하이며, 제1 전극과 커버부가 마주 보는 면의 각각의 공차의 합의 0.5배 이상 2.5배 이하인 것이 바람직하다. 이에 따라, 피처리체의 면 내에서 균일한 바이어스에 의한 플라즈마 처리를 실시할 수 있다.
[도 1] 본 발명의 실시 형태에 따른 피처리체의 처리 장치를 도시한 모식 단면도이다.
[도 2] 도 1에 도시된 처리 장치에 포함된 피처리체의 재치부의 일례를 도시한 모식 단면도이다.
[도 3] 도 1에 도시된 처리 장치에 포함된 피처리체의 재치부의 다른 일례를 도시한 모식 단면도이다.
[도 4] 스페이서부의 일례를 도시한 모식 평면도이다.
[도 5] 스페이서부의 다른 일례를 도시한 모식 평면도이다.
[도 6] 스페이서부의 다른 일례를 도시한 모식 평면도이다.
[도 7] 스페이서부의 다른 일례를 도시한 모식 평면도이다.
[도 8] 스페이서부의 다른 일례를 도시한 모식 평면도이다.
[도 9] 스페이서부의 다른 일례를 도시한 모식 평면도이다.
[도 10] 스페이서부의 다른 일례를 도시한 모식 평면도이다.
[도 11] 스페이서부의 다른 일례를 도시한 모식 평면도이다.
[도 12a] 규격화한 에칭·레이트를 나타낸 그래프이다.
[도 12b] 규격화한 에칭·레이트를 나타낸 그래프이다.
[도 12c] 에칭·레이트를 나타낸 맵이다.
[도 13a] 에칭·레이트를 나타낸 맵이다.
[도 13b] 에칭·레이트를 나타낸 맵이다.
[도 13c] 에칭·레이트를 나타낸 맵이다.
[도 13d] 에칭·레이트를 나타낸 맵이다.
[도 13e] 스페이서부와 기판과의 중첩 상태를 도시한 모식 평면도이다.
[도 14a] 에칭·레이트를 나타낸 맵이다.
[도 14b] 에칭·레이트를 나타낸 맵이다.
[도 14c] 에칭·레이트를 나타낸 맵이다.
[도 15] 서로 대향하는 2개의 면을 조합했을 때, 기하공차에 기인해 2개의 면에 발생하는 간극을 도시한 모식 단면도이다.
[도 16a] 프레임 형의 스페이서부를 플레이트부에 재치한 상태를 도시한 평면도이다.
[도 16b] 도 16a에 도시한 스페이서부의 부근의 영역을 도시한 확대 평면도이다.
[도 17a] 도 16a 및 도 16b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 17b] 도 16a 및 도 16b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 17c] 도 16a 및 도 16b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 17d] 도 16a 및 도 16b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 17e] 도 16a 및 도 16b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 18a] 블랭킷 형의 스페이서부를 플레이트부에 재치한 상태를 도시한 평면도이다.
[도 18b] 도 18a에 도시한 스페이서부의 부근의 영역을 도시한 확대 평면도이다.
[도 19a] 도 18a 및 도 18b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 19b] 도 18a 및 도 18b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 19c] 도 18a 및 도 18b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 19d] 도 18a 및 도 18b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 19e] 도 18a 및 도 18b에 대응하는, 에칭·레이트를 나타낸 맵이다.
[도 20] 실험예1의 평가 결과를 나타낸 일람표이다.
[도 21] 실험예2의 평가 결과를 나타낸 일람표이다.
[도 22] 실험예3의 평가 결과를 나타낸 일람표이다.
[도 23] 실험예4의 평가 결과를 나타낸 일람표이다.
이하에서는, 본 발명의 일 실시 형태에 따른 피처리체의 처리 장치를 도시한 모식 단면도에 대해, 도면에 근거해 설명한다.
도 1은, 본 발명의 실시 형태에 따른 피처리체의 처리 장치를 도시한 모식 단면도이다.
도 1에 도시한 피처리체의 처리 장치는, 내부 공간이 감압 가능하고, 그 내부 공간에서 피처리체(기판)(S)에 대해 플라즈마 처리되도록 구성된 챔버(17)를 갖추고 있다. 챔버(17)는, 멀티 챔버형 장치(미도시)에, 게이트 밸브(gate valve)(D)를 통해 접속되어 있다.
챔버(17)는, 챔버의 내부에 프로세스 가스를 도입하는 가스 도입 장치(G)와, 챔버의 내부를 감압하는 배기 장치(P)를 갖추고 있다.
챔버(17) 내부의 하방(下方)에는, 상기 피처리체를 재치하기 위한 제1 전극(지지대)(11)이 배치되어 있다. 챔버(17)의 외부에는, 제1 매칭 박스(M/B)(16a)와 제1 전극(11)이 배치되어 있다. 제1 전원(16b)은, 제1 매칭 박스(M/B)(16a)를 통해, 제1 전극(11)과 전기적으로 접속되어 있고, 제1 전극(11)에 부 전위의 바이어스 전압을 인가한다.
챔버(17)의 내부에서, 제1 전극(11) 상에는, 플레이트부(조정 플레이트)(12)와 커버부(전극 커버)(13)가 순서대로 포개어 배치되어 있다. 제1 전극(11), 플레이트부(12) 및 커버부(13)는, 피처리체의 재치부(10)를 구성하고 있다. 피처리체인 기판(S)은, 커버부(전극 커버)(13)에 재치된다. 예를 들어, 게이트 밸브(D)를 개폐 동작하여, 로봇 핸드(미도시)를 이용해, 멀티 챔버형 장치(미도시)와 챔버(17)의 사이에서, 기판(S)은 반입출(搬入出) 된다.
챔버(17)의 상부 덮개에는, 제1 전극(11)과 대향하는 챔버(17)의 외부의 위치에, 나선 형상의 제2 전극(안테나 코일)(AT)이 배치되어 있다. 제2 전극(AT)에는, 제2 매칭 박스(M/B)(18a)를 통해 고주파의 전압을 제2 전극(AT)에 인가하는 제2 전원(18b)이, 전기적으로 접속되어 있다. 제2 전원(18b)은, 고주파의 전압이 인가된 프로세스 가스에 의해 플라즈마를 생성하기 위한 고주파 전원(1 MHz~100 MHz)이다.
도 2는, 도 1에 도시된 처리 장치에 포함된 피처리체의 재치부의 일례를 확대해 도시한 모식 단면도이다. 도 2에 도시된 재치부(10A)(10)의 구성예에서는, 제1 전극(11A)(11) 상에 커버부(13A)(13)를 포개어 배치되어 있다. 또한, 제1 전극(11A)과 커버부(13A)의 사이에, 본 발명의 특징부인 스페이서부(12A)(12)를 갖추고 있다.
커버부(13A)는, 절연성의 부재(예를 들면, 석영 등)로 구성되어 있다. 커버부(13A)는, 제1 전극(11A)에 막의 부착 등을 방지하는 기능을 가진다.
도 2에 도시된 구성에서는, 제1 전극(11A)과 커버부(13A)와의 조합에 의해, 제1 전극(11A)과 커버부(13A)가 서로 겹치는 2개의 면의 사이에는, 약간의 공간(본 발명에서는, 그 높이를 「공간 높이」라고 호칭한다)이 형성된다. 이 공간(SP)의 존재가, 제1 전극(11A)의 면 내에서, 바이어스 효과에 의한 플라즈마 내부로부터의 이온의 인입(引入)에, 차이를 발생시킨다. 이것이, 피처리체(기판(S))의 면 내에서의 균일한 처리를 방해한다. 본 발명의 실시 형태에서는, 제1 전극(11A)과 커버부(13A)의 사이에, 스페이서부(12A)를 삽입해 배치함으로써, 상기 공간(SP)의 제어를 실시해, 기판(S) 상에서 균일한 분포가 되는 플라즈마 처리를 실현한다.
도 3은, 도 1에 도시된 처리 장치에 포함된 피처리체의 재치부의 다른 일례를 확대해 도시한 모식 단면도이다. 도 3에 도시된 재치부(10B)(10)의 구성예에서는, 제1 전극(11B)(11) 상에, 플레이트부(15B)(15)와 커버부(13B)(13)가 순서대로 포개어 배치되어 있다. 또한, 플레이트부(15B)와 커버부(13B)의 사이에, 본 발명의 특징부인 스페이서부(12B)(12)를 갖추고 있다.
도 3에 도시된 구성도, 상술한 도 2에 도시된 구성과 마찬가지의 작용·효과를 가져온다. 즉, 도 3에 도시된 구성에서는, 플레이트부(15B)와 커버부(13B)와의 조합에 의해, 플레이트부(15B)와 커버부(13B)가 서로 겹치는 2개의 면의 사이에는, 약간의 공간(본 발명에서는, 그 높이를 「공간 높이」라고 호칭한다)이 형성된다. 이 공간(SP)의 존재가, 제1 전극(11B)의 면 내에서, 바이어스 효과에 의한 플라즈마 내부로부터의 이온의 인입에, 차이를 발생시킨다. 이것이, 피처리체(기판(S))의 면 내에서의 균일한 처리를 방해한다. 본 발명의 실시 형태에서는, 플레이트부(15B)와 커버부(13B)의 사이에, 스페이서부(12B)를 삽입해 배치함으로써, 상기 공간(SP)의 제어를 실시해, 기판(S) 상에서 균일한 분포가 되는 플라즈마 처리를 실현한다.
도 4에서 도 11은, 도 2나 도 3에 도시된 피처리체의 재치부에서 이용되는, 각종 스페이서부를 도시한 모식 평면도이다. 이하에서, 링 형상은 「프레임 형(틀만 있는 타입)」 혹은 중공 구조체(틀 형상)로도 호칭한다. 원 형상과 구형(矩形) 형상은 「블랭킷 형(시트 타입)」 혹은 「육박 구조체(극박 형상)」로도 호칭한다.
도 4에 도시된 스페이서부(12C)는, 소정의 폭을 갖춘 링 형상 가운데 원주 방향의 절반인 반원(半圓) 부분을 절취해 얻어진 형상을 가진다.
도 5에 도시된 스페이서부(12D)는, 소정의 폭을 갖춘 링 형상의 1/4원 부분을 절취해 얻어진 형상을 가진다. 도 6에 도시된 스페이서부(12E)는, 원 형상을 가진다. 도 7에 도시된 스페이서부(12F)는, 구형(矩形) 형상을 가진다. 도 8에 도시된 스페이서부(12G)는, 원 형상의 반원 부분을 절취해 얻어진 형상을 가진다. 도 9에 도시된 스페이서부(12H)는, 원 형상의 1/4원 부분을 절취해 얻어진 형상을 가진다.
도 4에서 도 9에 도시된 스페이서부는, 모두 시트이며, 스페이서부에서 중앙부에 절취된 영역을 가지지 않는 「프레임 형(시트 타입)」이다.
도 10에 도시된 스페이서부(12I)는, 소정의 폭을 갖춘 링 형상을 가진다. 도 11에 도시된 스페이서부(12J)는, 소정의 폭을 갖춘 링 형상의 1/4원 부분이 되는 윤곽을 가진 프레임(12Ja)이다. 스페이서부(12J)는, 프레임(12Ja)의 내부에 형성된 공극부(空隙部)(12Jb)를 가진다.
도 10, 도 11에 도시된 스페이서부는, 모두 시트이며, 소정의 외형 윤곽이 되는 프레임의 중앙에 절취된 공극부를 가지는 「프레임 형(틀만 있는 타입)」이다.
본 실시 형태에 따른 피처리체의 처리 장치에 의해, 피처리체인 기판(S)에 플라즈마 에칭 처리를 실시하고, 스페이서부에 의한 기판(S)의 면 내에서의 에칭·레이트의 분포의 균일성을 검증하였다.
도 12a 및 도 12b는, 규격화한 에칭·레이트를 나타낸 그래프이다. 도 12a 및 도 12b는, 피처리체의 처리 장치에서 상술한 것처럼 스페이서부의 삽입에 의해 얻어진 효과를 나타낸다. 도 12a는, 스페이서부가 없는 경우(w/o　spacer)를 나타내고 있다. 도 12b는, 스페이서부가 있는 경우(w　spacer)를 나타내고 있다. 도 12c는, 도 12b에 대응하는, 에칭·레이트를 나타낸 맵이다.
도 12a와 도 12b에서, 횡축은 「기판(피처리체) 중심으로부터의 거리 R(mm)」이고, 종축은 「규격화한 에칭·레이트(a.u.)」이다. 도 12a와 도 12b에서의, 4개의 각도(0°, 45°, 90°, 315°)는, 도 12c에 도시한, 기판(피처리체)에서 에칭·레이트를 측정한 방향이다.
도 12a 및 도 12b의 에칭·레이트를 측정했을 때의 주된 처리 조건은, 고주파 전원의 주파수가 13.56 MHz, 바이어스 전력(Bias　Power)이 150 W, Ar 가스 유량이 250 sccm, 프로세스 압력이 0.4 Pa이다.
도 12a에 도시한 결과로부터, 스페이서부가 없는 경우에는, 에칭·레이트가 4개의 각도 방향에서 상이하여, 피처리체의 면 내에서 처리에 편차가 생기는 것을 알 수 있다.
도 12b에 도시한 결과로부터, 스페이서부의 삽입에 의해, 에칭·레이트가 4개의 각도 방향에서 동일 레벨이 되어, 피처리체의 면 내에서의 처리의 편차가 해소되는 것을 알 수 있다.
이상의 결과로부터, 본 실시 형태의 스페이서부를 삽입해 배치함으로써, 상술한 공간 높이의 제어를 실시해, 기판 상에서 균일한 분포가 되는 플라즈마 처리를 가져오는 것이 확인되었다.
본 실시 형태에 따른 피처리체의 처리 장치에 의해, 피처리체인 기판(S)에 플라즈마 에칭 처리를 실시하고, 스페이서부에 의한 기판(S)의 면 내에서의 에칭·레이트의 분포의 균일성을 검증하였다.
도 13a에서 도 13e는, 에칭·레이트를 나타낸 맵이며, 스페이서부의 두께 의존성을 나타낸다.
도 13a는, 스페이서부가 없는 경우(w/o)를 나타낸다. 도 13b에서 도 13d는, 순서대로 스페이서부의 두께가 0.2 mm, 0.3 mm, 0.4 mm인 경우를 나타내고 있다. 도 13a로부터 도 13d에 있어서, 검은색 영역에서 흰색 영역을 향한 농담(濃淡)(회색의 농도 변화)은, 그 영역에서의 에칭·레이트가 작은 상태로부터 큰 상태까지의 변화를 나타내고 있다.
도 13e는, 스페이서부와 기판과의 중첩 상태를 도시한 모식 평면도이다. 스페이서부로서는, 도 4에 도시한 소정의 폭을 갖춘 링 형상 가운데 원주 방향의 절반인 반원 부분을 절취해 얻어진 형상을 가지는 스페이서부, 즉, 「블랭킷 형(시트 타입)」(내경 95 mm, 외경 177 mm)을 이용하였다.
도 13a에 도시한 결과로부터, 스페이서부가 없는 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이 도 13a 중 우하측(右下側)으로 치우쳐 분포하고 있는 것을 알 수 있다.
도 13b에 도시한 결과로부터, 스페이서부의 두께가 0.2 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 도 13b 중 우측 중앙으로부터 상측 중앙에 분포하여, 도 13a에 도시한 에칭·레이트의 치우친 분포가 해소되는 경향에 있다는 것을 알 수 있다.
도 13c에 도시한 결과로부터, 스페이서부의 두께가 0.3 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 도 13c 중 우하측, 우상측(右上側), 상측, 좌측의 4개의 방향으로, 밸런스 좋게 분포하고 있는 것을 알 수 있다.
도 13d에 도시한 결과로부터, 스페이서부의 두께가 0.4 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 도 13d 중 좌상측(左上側)으로부터 하측에 걸쳐 치우쳐 분포하고 있는 것을 알 수 있다.
이상의 결과로부터, 본 실시 형태의 스페이서부의 두께를 변화시킴으로써, 기판의 면 내에서의 에칭·레이트의 분포의 경향을 바꿀 수 있다는 것이 확인되었다. 전술의 조건에서는, 스페이서부의 두께 0.3 mm인 경우(도 13c)가 가장 좋은 결과를 얻는다는 것을 알 수 있다. 이와 같이, 에칭·레이트가 작은 부위(도 13a에서 검은색 영역)에, 「블랭킷 형(시트 타입)」의 스페이서부를 삽입함으로써, 기판의 면 내에서의 에칭·레이트의 분포의 균일화를 도모할 수 있다는 것이 분명해졌다.
본 실시 형태에 따른 피처리체의 처리 장치에 의해, 피처리체인 기판(S)에 플라즈마 에칭 처리를 실시하고, 스페이서부에 의한 기판(S)의 면 내에서의 에칭·레이트의 분포의 균일성을 검증하였다.
도 14a에서 도 14c는, 에칭·레이트를 나타낸 맵이며, 스페이서부의 형상의 차이에 의한 효과를 나타낸다.
도 14a는, 스페이서부가 없는 경우(w/o)를 나타낸다. 도 14b는, 스페이서부가 「블랭킷 형(시트 타입)」인 경우(blanket)를 나타낸다. 도 14c는, 스페이서부가 「프레임 형(틀만 있는 타입)」인 경우(frame(ring))를 나타낸다.
도 14b와 도 14c에서, 점선으로 둘러싼 영역이 스페이서부를 배치한 영역을 나타내고 있다.
도 14b와 도 14c에 도시한 결과로부터, 스페이서부의 형상을 변경함으로써, 스페이서부가 삽입되는 위치에 관계없이, 기판의 면 내에서의 에칭·레이트의 분포의 경향을 바꿀 수 있다는 것이 확인되었다.
도 15는, 서로 대향하는 커버부(13)와 제1 전극(11)(도 2 참조)의 2개의 면을 조합했을 때, 혹은, 서로 대향하는 커버부(13)와 플레이트부(15)(도 3 참조)의 2개의 면을 조합했을 때에, 2개의 면의 각각의 기하공차에 기인하는 간극을 도시한 모식 단면도이다. 도 15는, 커버부(13)의 하면(13df)과, 제1 전극(11A)의 상면(11uf)과의 사이에, 공간(간극)(SP)이 존재하는 상태를 나타내고 있다.
이 공간(SP)의 크기는, 커버부(13)의 하면(13df)에서의 요철(凹凸) 형상(요철 상태) 및 제1 전극(11A)의 상면(11uf)에서의 요철 형상(요철 상태)의 조합에 따라 정해진다. 이 때문에, 공간(SP)의 크기는, 커버부(13) 및 제1 전극(11A)의 상면(11uf)에서의 면 내의 장소에 따라 상이하다. 예를 들어, 커버부(13)의 하면(13df)에서의 요철 차이가 0.1 mm이며, 제1 전극(11A)의 상면(11uf)에서의 요철 차이가 0.1 mm인 경우에는, 공간의 크기는 최대 0.2 mm가 되는 것을, 도 15는 나타내고 있다.
그러므로, 상술한 스페이서부의 육후(肉厚)는, 이 공간(SP)의 크기의 최고값을 고려해 선정하는 것이 바람직하다. 즉, 후술하는 실험 결과에서 나타난 것처럼, 스페이서부의 육후(肉厚)(두께)는, 0.1 mm 이상 0.5 mm 이하이며, 마주 보는 면의 각각의 공차의 합의 0.5배 이상 2.5배 이하인 것이 바람직하다.
덧붙여, 상술한 대향하는 2개의 면에 발생하는 간극은, 커버부(13)의 하면(13df)과, 제1 전극(11A)의 상면(11uf)과의 사이로 한정되지 않는다. 제1 전극(11A)의 상면(11uf)을 대신해, 플레이트부(15B)의 상면(15uf)이 채용된 경우에도, 상기와 마찬가지의 조건이 적용된다. 즉, 커버부(13)의 하면(13df)과, 플레이트부(15B)의 상면(15uf)으로 대체해도 무방하다.
본 실시 형태에 따른 피처리체의 처리 장치에 의해, 피처리체인 기판(S)에 플라즈마 에칭 처리를 실시하고, 스페이서부에 의한 기판(S)의 면 내에서의 에칭·레이트의 분포의 균일성을 검증하였다.
도 16a 및 도 16b는, 「프레임 형(틀만 있는 타입)」의 스페이서부를 플레이트부에 재치한 상태를 도시한 평면도이다. 도 16a는, 플레이트부의 전체를 도시한 평면도이다. 도 16b는, 도 16a에 도시한 플레이트부의 일부를 확대한 평면도이다.
도 16a 및 도 16b는, 도 16a 및 도 16b에서의 일점 쇄선으로 둘러싼 영역에, 복수 개의 스페이서부를 배치한 경우이다. 스페이서부(Sim)의 두께(t)는, 0.1~0.5 mm의 범위로 하였다.
도 17a에서 도 17e는, 도 16a 및 도 16b에 대응하는, 에칭·레이트를 나타낸 맵이며, 스페이서부의 두께 의존성을 나타낸다. 도 17a는 스페이서부가 없는 경우, 도 17b에서 도 17e는, 순서대로 스페이서부의 두께(t)가, 0.1 mm, 0.2 mm, 0.3 mm, 0.5 mm인 경우를 각각 나타내고 있다.
도 17a에 도시한 결과로부터, 스페이서부가 없는 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이 도 17a 중 하측에 치우쳐 분포하고 있는 것을 알 수 있다.
도 17b에 도시한 결과로부터, 스페이서부의 두께가 0.1 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 도 17b 중 하측으로부터 상측으로 펼쳐지고, 도 17a에 도시한 에칭·레이트의 치우친 분포가 해소되는 경향에 있는 것을 알 수 있다.
도 17c에 도시한 결과로부터, 스페이서부의 두께가 0.2 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 링 형상이 되어, 밸런스 좋게 분포하고 있는 것을 알 수 있다.
도 17d에 도시한 결과로부터, 스페이서부의 두께가 0.3 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 아직 링 형상을 유지하고 있지만, 도 17d 중 약간 상측으로 치우쳐 분포한 상태로 이행하는 것을 알 수 있다.
도 17e에 도시한 결과로부터, 스페이서부의 두께가 0.5 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 도 17e 중 상측으로 치우쳐 분포하고 있는 것을 알 수 있다.
이상의 결과로부터, 본 실시 형태에서는, 스페이서부의 두께를 변화시킴으로써, 기판의 면 내에서의 에칭·레이트의 분포의 경향을 바꿀 수 있다는 것이 확인되었다. 전술의 조건에서는, 스페이서부의 두께(t)가 0.2 mm~0.3 mm인 경우(도 17c, 도 17d)가 가장 좋은 결과를 얻는다는 것을 알 수 있다. 이와 같이, 에칭·레이트가 큰 부위(도 17a에서의 흰색 영역)에, 「프레임 형(틀만 있는 타입)」의 스페이서부를 삽입함으로써, 기판의 면 내에서의 분포의 균일화를 도모할 수 있다는 것이 분명해졌다.
본 실시 형태에 따른 피처리체의 처리 장치에 의해, 피처리체인 기판(S)에 플라즈마 에칭 처리를 실시하고, 스페이서부에 의한 기판(S)의 면 내에서의 에칭·레이트의 분포의 균일성을 검증하였다.
도 18a 및 도 18b는, 「블랭킷 형(시트 타입)」의 스페이서부를 플레이트부에 재치한 상태를 도시한 사진이다. 도 18a는 플레이트부의 전체를 도시한 평면도이다. 도 18b는, 플레이트부의 일부를 확대한 평면도이다.
도 18a 및 도 18b는, 도 18a 및 도 18b에서의 일점 쇄선으로 둘러싼 영역에, 1개의 스페이서부(12C)를 배치한 경우이다. 스페이서부(12C)(Sheet)의 두께(t)는, 0.1~0.4 mm의 범위로 하였다.
도 19a에서 도 19e는, 도 18a 및 도 18b에 대응하는, 에칭·레이트를 나타낸 맵이다. 도 19a~도 19e는, 스페이서부의 두께 의존성을 나타낸다. 도 19a는, 스페이서부가 없는 경우, 도 19b에서 도 19e는, 순서대로 스페이서부의 두께(t)가 0.1 mm, 0.2 mm, 0.3 mm, 0.4 mm인 경우를 각각 나타내고 있다.
도 19a에 도시한 결과로부터, 스페이서부가 없는 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 도 19a 중 하측에 치우쳐 분포하고 있는 것을 알 수 있다.
도 19b에 도시한 결과로부터, 스페이서부의 두께가 0.1 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 링 형상이 되어, 밸런스 좋게 분포하고 있는 것을 알 수 있다.
도 19c에 도시한 결과로부터, 스페이서부의 두께가 0.2 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 링 형상을 유지함과 동시에, 링 형상의 중심까지 확대되어, 더 밸런스 좋게 분포하고 있는 것을 알 수 있다.
도 19d에 도시한 결과로부터, 스페이서부의 두께가 0.3 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 아직 링 형상을 유지하고 있지만, 링 형상의 중심에는 에칭·레이트가 작은 영역(검은색 영역)이 생기는 것을 알 수 있다.
도 19e에 도시한 결과로부터, 스페이서부의 두께가 0.4 mm인 경우에는, 에칭·레이트가 큰 영역(흰색 영역)이, 도 19e 중 우측으로 치우쳐 분포하고 있는 것을 알 수 있다.
이상의 결과로부터, 본 실시 형태에서는, 스페이서부의 두께를 변화시킴으로써, 기판의 면 내에서의 에칭·레이트의 분포의 경향을 바꿀 수 있다는 것이 확인되었다. 전술의 조건에서는, 스페이서부의 두께 0.2 mm인 경우(도 19c)가 가장 좋은 결과를 얻는다는 것을 알 수 있다. 이와 같이, 에칭·레이트가 작은 부위(도 19a에서 검은색 영역)에, 「블랭킷 형(시트 타입)」의 스페이서부를 삽입함으로써, 기판의 면 내에서의 분포의 균일화를 도모할 수 있다는 것이 분명해졌다.
본 실시 형태에 따른 피처리체의 처리 장치에 의해, 피처리체인 기판(S)에 플라즈마 에칭 처리를 실시하고, 스페이서부에 의한 기판(S)의 면 내에서의 에칭·레이트의 분포의 균일성을 검증하였다.
도 20에서 도 23은, 스페이서부가 설치되는 위치를 변경해 평가한 결과이다. 도 20은 실험예1(스페이서부가 없는 경우), 도 21은 실험예2(스페이서부를 원주전체(全周)에 배치한 경우), 도 22는 실험예3(스페이서부를 우측의 반원 부분에 배치한 경우), 도 23은 실험예4(스페이서부를 좌측의 반원 부분에 배치한 경우)를 각각 나타내고 있다.
(실험예1)
도 20은, 실험예1(스페이서부가 없는 경우)의 평가 결과를 나타낸 일람표이다. 도 20에서의 (a)는, 에칭·레이트를 나타낸 맵을 나타내고 있다. 도 20에서의 (b)는, 규격화한 에칭·레이트를 나타낸 그래프를 나타내고 있다. 도 20에서의 (c)는, 스페이서부의 삽입 위치를 나타내고 있다. 도 20D는, 효과를 나타내고 있다. 도 20의 (b)에서의, 4개의 각도(0°, 45°, 90°, 315°)는, 도 20에서의 (a)에 나타낸, 기판(피처리체)에서 에칭·레이트를 측정한 방향이다.
실험예1의 경우는, 도 20에서의 (b)로부터 알 수 있듯이, 규격화한 에칭·레이트가, 4개의 각도에서 크게 상이하다. 즉, 실험예1에서는, 피처리체에 대한 에칭·레이트는 각도 의존성이 강하고, 기판(피처리체)의 면 내에서의 에칭·레이트의 분포가 불균일한 것을 알 수 있다.
(실험예2)
도 21은, 실험예2(스페이서부를 사방에 배치한 경우)의 평가 결과를 나타낸 일람표이다. 도 21에서의 (a)는, 에칭·레이트를 나타낸 맵을 나타내고 있다. 도 21에서의 (b)는, 규격화한 에칭·레이트를 나타낸 그래프를 나타내고 있다. 도 21에서의 (c)는, 스페이서부의 삽입 위치를 나타내고 있다. 도 21에서의 (d)는, 효과를 나타내고 있다. 도 21의 (b)에서의, 4개의 각도(0°, 45°, 90°, 315°)는, 도 21에서의 (a)에 나타낸, 기판(피처리체)에서 에칭·레이트를 측정한 방향이다.
실험예2의 경우는, 도 21에서의 (b)로부터 알 수 있듯이, 규격화한 에칭·레이트가, 4개의 각도에서 크게 상이하다. 즉, 피처리체에 대한 에칭·레이트는 각도 의존성이 강하고, 기판(피처리체)의 면 내에서의 에칭·레이트의 분포가 불균일한 것을 알 수 있다. 실험예2에서는, 도 21의 (c)에서의 스페이서부를 원주전체에 배치해도, 실험예1과 마찬가지로, 에칭·레이트의 각도 의존성은 변하지 않는 것이 확인되었다.
(실험예3)
도 22는, 실험예3(스페이서부를 우측의 반원 부분에 배치한 경우)의 평가 결과를 나타낸 일람표이다. 도 22에서의 (a)는, 에칭·레이트를 나타낸 맵을 나타내고 있다. 도 22에서의 (b)는, 규격화한 에칭·레이트를 나타낸 그래프를 나타내고 있다. 도 22에서의 (c)는, 스페이서부의 삽입 위치를 나타내고 있다. 도 22에서의 (d)는, 효과를 나타내고 있다.
실험예3의 경우는, 도 22에서의 (b)로부터 알 수 있듯이, 규격화한 에칭·레이트가, 4개의 각도에서 상이하다. 즉, 실험예3에서는, 피처리체에 대한 에칭·레이트는, 실험예1이나 실험예2에 비해, 각도 의존성이 약해지고 있지만, 기판의 면 내에서의 에칭·레이트의 분포가 아직 불균일한 것을 알 수 있다. 실험예3에서처럼, 스페이서부를 도 22의 (c)에서의 우측의 반원 부분에 배치해도, 실험예1과 마찬가지로, 에칭·레이트의 각도 의존성은 남아 있는 것이 확인되었다.
(실험예4)
도 23은, 실험예4(스페이서부를 좌측의 반원 부분에 배치한 경우)의 평가 결과를 나타낸 일람표이다. 도 23에서의 (a)는, 에칭·레이트를 나타낸 맵을 나타내고 있다. 도 23에서의 (b)는, 규격화한 에칭·레이트를 나타낸 그래프를 나타내고 있다. 도 23에서의 (c)는, 스페이서부의 삽입 위치를 나타내고 있다. 도 23에서의 (d)는, 효과를 나타내고 있다.
실험예4의 경우는, 도 23에서의 (b)로부터 알 수 있듯이, 규격화한 에칭·레이트가, 4개의 각도에서 대부분 같은 경향을 나타냈다. 즉, 실험예4에서는, 피처리체에 대한 에칭·레이트는, 실험예1이나 실험예2에 비해, 각도 의존성이 거의 없어져, 기판의 면 내에서의 에칭·레이트의 분포의 균일화를 도모할 수 있다는 것을 알 수 있다. 실험예4에서처럼 스페이서부를 도 23의 (c)에서의 좌측의 반원 부분에 배치함으로써, 실험예1의 에칭·레이트의 각도 의존성은 해소된 것이 확인되었다.
도 20에서 도 23에 도시한 결과로부터, 본 실시 형태에서는, 스페이서부가 설치되는 위치를 변화시킴으로써, 기판의 면 내에서의 에칭·레이트의 분포의 경향을 바꿀 수 있다는 것이 확인되었다. 전술의 조건에서는, 실험예4(스페이서부를 도 23의 (b)에서의 좌측의 반원 부분에 배치한 경우)가 가장 좋은 결과를 얻는다는 것을 알 수 있다. 이와 같이, 에칭·레이트가 작은 부위(도 20의 (a)에서의 검은색 영역)에, 「블랭킷 형(시트 타입)」의 스페이서부를 삽입함으로써, 기판의 면 내에서의 에칭·레이트의 분포의 균일화를 도모할 수 있는 것이 분명해졌다.
이상, 본 발명의 실시 형태에 따른 피처리체의 처리 장치에 대해 설명하였지만, 본 발명은 이것으로 한정되지 않고, 발명의 취지를 벗어나지 않는 범위에서, 적절히 변경 가능하다.
본 발명은, 피처리체의 처리 장치에 넓게 적용 가능하다. 예를 들어, 피처리체가 대면적(大面積)인 경우나, 피처리체를 에칭 처리하는 조건(프로세스 압력, 프로세스 가스)에 맞출 필요가 있는 경우 등에, 본 발명의 피처리체의 처리 장치는 매우 적합하다.
AT: 제2 전극(안테나 코일)
D: 게이트 밸브
G: 가스 도입 장치
P: 배기 장치
S: 피처리체(기판)
10(10A, 10B): 재치부
11(11A, 11B): 제1 전극(지지대)
12: 플레이트부(조정 플레이트)
12A~12J: 스페이서부
13(13A, 13B): 커버부(전극 커버)
16a: 제1 매칭 박스(M/B)
16b: 제1 전원
17: 챔버
18a: 제2 매칭 박스(M/B)
18b: 제2 전원

Claims (8)

  1. 내부 공간이 감압 가능하고, 상기 내부 공간에서 피처리체에 대해 플라즈마 처리되도록 구성된 챔버와,
    상기 챔버 내부에 배치되어, 상기 피처리체를 재치하기 위한 제1 전극과,
    상기 제1 전극에 대해, 부 전위의 바이어스 전압을 인가하는 제1 전원과,
    상기 챔버 내부에 프로세스 가스를 도입하는 가스 도입 장치와,
    상기 챔버 내부를 감압하는 배기 장치
    를 갖추고,
    상기 제1 전극과 상기 피처리체의 사이에, 상기 제1 전극을 덮도록 설치된 커버부가 마련되고,
    상기 제1 전극과 상기 커버부의 사이에서, 국소적인 영역을 차지하도록, 스페이서부가 배치되어 있는
    피처리체의 처리 장치.
  2. 제1항에 있어서,
    상기 스페이서부가, 육박 구조체로 구성되는
    피처리체의 처리 장치.
  3. 제2항에 있어서,
    상기 스페이서부의 두께(mm)가, 0.1 이상 0.5 이하인
    피처리체의 처리 장치.
  4. 제2항에 있어서,
    상기 스페이서부의 두께(mm)가, 상기 제1 전극과 상기 커버부가 마주 보는 면의 각각의 공차의 합의 0.5배 이상 2.5배 이하인
    피처리체의 처리 장치.
  5. 제1항에 있어서,
    상기 스페이서부가, 중공 구조체로 구성되는
    피처리체의 처리 장치.
  6. 제5항에 있어서,
    상기 스페이서부의 두께(mm)가, 0.1 이상 0.5 이하인
    피처리체의 처리 장치.
  7. 제5항에 있어서,
    상기 스페이서부의 두께(mm)가, 상기 제1 전극과 상기 커버부가 마주 보는 면의 각각의 공차의 합의 0.5배 이상 2.5배 이하인
    피처리체의 처리 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 전극과 상기 커버부의 사이에 도전성의 플레이트부
    를 더 갖추고,
    상기 커버부와 상기 플레이트부의 사이에, 상기 스페이서부가 배치되어 있는
    피처리체의 처리 장치.
KR1020197025907A 2017-10-17 2018-10-15 피처리체의 처리 장치 KR102215873B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017201074 2017-10-17
JPJP-P-2017-201074 2017-10-17
PCT/JP2018/038294 WO2019078149A1 (ja) 2017-10-17 2018-10-15 被処理体の処理装置

Publications (2)

Publication Number Publication Date
KR20190112800A true KR20190112800A (ko) 2019-10-07
KR102215873B1 KR102215873B1 (ko) 2021-02-16

Family

ID=66173680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025907A KR102215873B1 (ko) 2017-10-17 2018-10-15 피처리체의 처리 장치

Country Status (7)

Country Link
US (1) US20210305070A1 (ko)
JP (1) JP6768946B2 (ko)
KR (1) KR102215873B1 (ko)
CN (1) CN110402481B (ko)
SG (1) SG11201908445PA (ko)
TW (1) TWI708276B (ko)
WO (1) WO2019078149A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102541743B1 (ko) 2018-09-03 2023-06-13 가부시키가이샤 프리퍼드 네트웍스 학습 장치, 추론 장치 및 학습 완료 모델

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005147A (ja) 2004-06-17 2006-01-05 Tokyo Electron Ltd 基板処理装置
JP2008244429A (ja) 2007-02-13 2008-10-09 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP2011228436A (ja) 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2013533587A (ja) * 2010-06-22 2013-08-22 コーニンクレッカ フィリップス エヌ ヴェ 分離フォイルを有する有機エレクトロルミネセンスデバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205719A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd ドライエツチング装置
JPH06283472A (ja) * 1993-03-29 1994-10-07 Tokyo Electron Ltd プラズマ装置及びプラズマ処理方法
WO2000026939A1 (en) * 1998-10-29 2000-05-11 Applied Materials, Inc. Apparatus for coupling power through a workpiece in a semiconductor wafer processing system
JP2003017466A (ja) * 1999-01-28 2003-01-17 Nec Corp パーティクル除去システム
US6228438B1 (en) * 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
TW464879B (en) * 2000-01-28 2001-11-21 Nippon Electric Co Dust particle removing method and apparatus, impurity detecting method and system
CN1518073A (zh) * 2003-01-07 2004-08-04 东京毅力科创株式会社 等离子体处理装置及聚焦环
WO2004082007A1 (ja) * 2003-03-12 2004-09-23 Tokyo Electron Limited 半導体処理用の基板保持構造及びプラズマ処理装置
TW200520632A (en) * 2003-09-05 2005-06-16 Tokyo Electron Ltd Focus ring and plasma processing apparatus
JP4597894B2 (ja) * 2006-03-31 2010-12-15 東京エレクトロン株式会社 基板載置台および基板処理装置
CN101512736A (zh) * 2006-09-11 2009-08-19 株式会社爱发科 干式蚀刻方法
JP4992389B2 (ja) * 2006-11-06 2012-08-08 東京エレクトロン株式会社 載置装置、プラズマ処理装置及びプラズマ処理方法
JP5294669B2 (ja) * 2008-03-25 2013-09-18 東京エレクトロン株式会社 プラズマ処理装置
JP2010278166A (ja) * 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
JP6283472B2 (ja) 2013-04-30 2018-02-21 グンゼ株式会社 塗布装置
CN104701157A (zh) * 2015-03-31 2015-06-10 上海华力微电子有限公司 具有降低边缘刻蚀速率之顶部圆盘的等离子体刻蚀设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005147A (ja) 2004-06-17 2006-01-05 Tokyo Electron Ltd 基板処理装置
JP2008244429A (ja) 2007-02-13 2008-10-09 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP2011228436A (ja) 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2013533587A (ja) * 2010-06-22 2013-08-22 コーニンクレッカ フィリップス エヌ ヴェ 分離フォイルを有する有機エレクトロルミネセンスデバイス
US20160365530A1 (en) * 2010-06-22 2016-12-15 Koninklijke Philips N.V. Organic electroluminescence device with separating foil

Also Published As

Publication number Publication date
TWI708276B (zh) 2020-10-21
JPWO2019078149A1 (ja) 2019-11-21
US20210305070A1 (en) 2021-09-30
SG11201908445PA (en) 2020-05-28
TW201923819A (zh) 2019-06-16
WO2019078149A1 (ja) 2019-04-25
CN110402481B (zh) 2023-07-21
CN110402481A (zh) 2019-11-01
JP6768946B2 (ja) 2020-10-14
KR102215873B1 (ko) 2021-02-16

Similar Documents

Publication Publication Date Title
KR102630511B1 (ko) 플라즈마 처리 장치
US20200111643A1 (en) Plasma etching systems and methods with secondary plasma injection
KR101850193B1 (ko) 탑재대 및 플라즈마 처리 장치
KR102352699B1 (ko) 플라즈마 처리 장치
US9997381B2 (en) Hybrid edge ring for plasma wafer processing
JP7254791B2 (ja) 異方性パターンエッチングおよび処理のための方法および装置
KR100959706B1 (ko) 플라즈마 처리 장치, 포커스링, 포커스링 부품 및 플라즈마처리 방법
US8604697B2 (en) Apparatus for generating plasma
US20170011891A1 (en) Etch rate and critical dimension uniformity by selection of focus ring material
EP1923901A2 (en) Plasma confinement baffle and flow equalizer for enhanced magnetic control of plasma radial distribution
US10410889B2 (en) Systems and methods for electrical and magnetic uniformity and skew tuning in plasma processing reactors
US11532458B2 (en) Active gas generation apparatus
JP2011014943A (ja) エッチング速度の均一性を改良する技術
US10354841B2 (en) Plasma generation and control using a DC ring
TW201523683A (zh) 下電極裝置以及電漿加工裝置
KR20190112800A (ko) 피처리체의 처리 장치
KR20170143447A (ko) 플라즈마 처리 장치
SG191539A1 (en) Plasma processing devices with corrosion resistant components
US11908663B2 (en) Plasma processing apparatus
US20220344134A1 (en) Process kit for a substrate support
TWI704634B (zh) 電漿處理裝置
TW202109605A (zh) 高頻天線及電漿處理裝置
CN213936114U (zh) 一种刻蚀腔室
KR20240112214A (ko) 에칭 방법 및 플라즈마 처리 장치
KR100919487B1 (ko) 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant