JP6725049B1 - 積層圧電素子 - Google Patents

積層圧電素子 Download PDF

Info

Publication number
JP6725049B1
JP6725049B1 JP2019226628A JP2019226628A JP6725049B1 JP 6725049 B1 JP6725049 B1 JP 6725049B1 JP 2019226628 A JP2019226628 A JP 2019226628A JP 2019226628 A JP2019226628 A JP 2019226628A JP 6725049 B1 JP6725049 B1 JP 6725049B1
Authority
JP
Japan
Prior art keywords
electrode
piezoelectric element
external electrode
piezoelectric
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019226628A
Other languages
English (en)
Other versions
JP2021097105A (ja
Inventor
習仁 小野
習仁 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019226628A priority Critical patent/JP6725049B1/ja
Application granted granted Critical
Publication of JP6725049B1 publication Critical patent/JP6725049B1/ja
Priority to US17/761,265 priority patent/US20220376163A1/en
Priority to CN202080065523.8A priority patent/CN114450811A/zh
Priority to PCT/JP2020/046375 priority patent/WO2021125097A1/ja
Publication of JP2021097105A publication Critical patent/JP2021097105A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/04Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

【課題】大きな変位量を示すとともに、高い信頼性を有する積層圧電素子を提供する。【解決手段】積層圧電素子1は、圧電セラミック材料を含むと共に、互いに対向している第一及び第二主面3a,3bを有する圧電素体3と、第一主面3a上に形成されている外部電極11を含む第一電極10と、外部電極11と対向するように圧電素体3内に形成されている内部電極21を含む第二電極20と、を備えている。圧電素体3は、外部電極11と内部電極21との間に活性領域EA1を含むと共に、内部電極21を挟んで活性領域EA1とは反対側に不活性領域EN1を含んでいる。圧電素体3が外部電極11により受ける応力は、圧電素体3が内部電極21により受ける応力より大きい。活性領域EA1の分極方向は、外部電極11から内部電極21に向かう方向である。【選択図】図2

Description

本発明は、積層圧電素子に関する。
圧電セラミック材料を含む圧電素体と、圧電素体に電界を印加するための一対の電極とを備えた積層圧電素子が知られている(たとえば、特許文献1及び特許文献2参照)。圧電素体は、互いに対向している第一及び第二主面を有している。第一電極は、第一主面上に形成されている外部電極を含んでいる。第二電極は、外部電極と対向するように前記圧電素体内に形成されている内部電極を含んでいる。
国際公開第2008/078487号 国際公開第2015/060132号
本発明の一つの態様は、大きな変位量を示すとともに、高い信頼性を有する積層圧電素子を提供することを目的とする。
本発明者らは、大きな変位量を示すとともに、高い信頼性を有する構成について鋭意研究を行った。その結果、本発明者らは、以下の知見を新たに得て、本発明を想到するに至った。
圧電素体には、分極処理が施される。分極処理では、結晶構造内の所定のイオン(たとえば、ABOで表されるペロブスカイト型結晶構造では、Bイオン)が移動し、圧電素体内に存在している各ドメインでの分極の向きが揃えられる。このとき、所定の位置まで移動したBイオンの総量が多いほど分極の状態が良好となり、圧電特性が高くなる。各ドメインにおいて、Bイオンが上記所定の位置に移動し、分極が所定の方向に揃うことにより好適な分極状態が得られる。
所定のイオンの移動しやすさは、圧電素体が当該圧電素体とは異なる部材から受ける応力により異なる。すなわち、圧電素体が、上記部材から受ける応力が異なる部分を有している場合、所定のイオンは、一の上記部材から受ける応力が大きい部分に向けて移動しがたく、他の上記部材から受ける応力が小さい部分に向けて移動しやすい傾向を有する。
以上のことから、圧電素体が、圧電素体とは異なる部材から受ける応力が異なる部分を有する構成を実現させた上で、分極方向が、上記一の部材から受ける応力が大きい部分から上記他の部材から受ける応力が小さい部分に向かう方向とされることにより、大きな分極が得られている積層圧電素子が実現され得る。得られている分極が大きいほど、積層圧電素子は、大きな変位量を示す。積層圧電素子では、得られている分極が大きいほど、分極方向とは逆方向に電圧が印加される状況下で使用される場合でも、分極が失われがたく、積層圧電素子は、高い信頼性を有する。
圧電素体に配置される電極の構成や製造過程の違いにより、電極から圧電素体が受ける応力が異なることがある。電極が、たとえば、焼結金属層として構成される場合、この電極は、一般に、圧電素体と同時焼成により得られる。電極が、たとえば、めっき層として構成される場合、この電極は、一般に、圧電素体にめっき法によって金属層を形成することにより得られる。めっき法は、たとえば、スパッタリング法、蒸着法、又は電解めっき法を含む。
焼結金属層として構成される電極は、金属材料が焼結する過程で、金属材料同士が互いに引き合ために、複数の孔が形成される傾向にある。これに対し、めっき層として構成される電極は、緻密であるために、孔などが形成されがたい傾向にある。これらの傾向の違いにより、焼結金属層として構成される電極から圧電素体が受ける応力は、めっき層として構成される電極から圧電素体が受ける応力より小さい。
以上のことから、圧電素体が、圧電素体とは異なる部材から受ける応力が異なる部分を有する構成は、内部電極と外部電極とが圧電素子に形成されることにより実現され得る。
一つの態様に係る積層圧電素子は、圧電セラミック材料を含むと共に、互いに対向している第一及び第二主面を有する圧電素体と、第一主面上に形成されている外部電極を含む第一電極と、外部電極と対向するように圧電素体内に形成されている内部電極を含む第二電極と、を備えている。圧電素体は、外部電極と内部電極との間に活性領域を含むと共に、内部電極を挟んで活性領域とは反対側に不活性領域を含んでいる。圧電素体が外部電極により受ける応力は、圧電素体が内部電極により受ける応力より大きい。活性領域の分極方向は、外部電極から内部電極に向かう方向である。
上記一つの態様では、圧電素体が内部電極により受ける応力が、圧電素体が外部電極により受ける応力より小さいので、外部電極と内部電極との間の活性領域は、内部電極から応力を受ける部分と、外部電極から応力を受ける部分とを有し、これらの部分が受ける応力は、上述したように異なる。更に、活性領域の分極方向が、外部電極から内部電極に向かう方向である。
以上のことから、上記一つの態様は、圧電素体(活性領域)では、圧電素体とは異なる部材から受ける応力が異なる部分を有する構成を実現した上で、分極方向が、一の上記部材から受ける応力が大きい部分から他の上記部材から受ける応力が小さい部分に向かう方向とされている構成が実現されている。したがって、上記一つの態様は、大きな変位量を示すとともに、高い信頼性を有する。
上記一つの態様では、外部電極の被覆率は、内部電極の被覆率より大きくてもよい。この場合、圧電素体が外部電極により受ける応力は、圧電素体が内部電極により受ける応力より大きい構成が、簡易かつ確実に実現される。
上記一つの態様では、圧電素体は、第一及び第二主面前が対向している第一方向に交差する第二方向で互いに対向している第一及び第二端面を更に有し、内部電極は、第一端面に露出していると共に、第二方向で第二端面から離間し、外部電極は、第二方向で第一端面から離間しており、内部電極と第二端面との第二方向での間隔と、外部電極と第一端面との第二方向での間隔とは、異なっていてもよい。これにより、分極処理時の積層圧電素子(圧電素体)の歪と、駆動時の積層圧電素子(圧電素体)の変位とのバランスが良好となる。
上記一つの態様では、第二電極は、第二主面上に形成されていると共に内部電極と電気的に接続されている外部電極を更に含み、第二電極が含んでいる外部電極は、第二方向で第二端面から離間しており、第二電極が含んでいる外部電極と第二端面との第二方向での間隔は、内部電極と第二端面との第二方向での間隔より大きくてもよい。これにより、分極処理時の積層圧電素子(圧電素体)の歪と、駆動時の積層圧電素子(圧電素体)の変位とのバランスが良好となる。
本発明の一つの態様によれば、大きな変位量を示すとともに、高い信頼性を有する積層圧電素子を提供することができる。
本発明の実施形態に係る積層圧電素子を示す斜視図である。 図1のII−II線に沿った断面図である。 電界と分極との関係を示す線図である。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
初めに、図1及び図2を参照して、本実施形態に係る積層圧電素子1の構成を説明する。図1は、本実施形態に係る積層圧電素子を示す斜視図である。図2は、図1のII−II線に沿った断面図である。
積層圧電素子1は、圧電素体3と、圧電素体3に配置された第一電極10及び第二電極20とを備えている。第一電極10及び第二電極20は、圧電素体3に電界を印加するための電極である。積層圧電素子1は、たとえば、ハードディスク装置といった装置に用いられる。具体的には、積層圧電素子1は、たとえば、デュアル・アクチュエータ方式のハードディスク装置において、ボイスコイルモータ以外の第二のアクチュエータとして用いられる。
圧電素体3は、圧電セラミック材料を含み、具体的には、たとえば、圧電セラミック材料の焼結体からなる。圧電セラミック材料としては、PZT[Pb(Zr、Ti)O]、PT(PbTiO)、PLZT[(Pb、La)(Zr、Ti)O]、又はチタン酸バリウム(BaTiO)といったペロブスカイト型酸化物(一般式:ABO)などが挙げられる。
圧電素体3は、略直方体形状を有し、互いに対向している第一主面3a及び第二主面3bを有する。第一主面3a及び第二主面3bは、第一方向Ax1に沿って対向しており、圧電素体3の外表面の一部を成している。圧電素体3は、たとえば、複数の圧電体層が積層されて構成されており、たとえば、圧電セラミック材料を含むセラミックグリーンシートの焼結体から構成される。各圧電体層が積層される方向は、第一方向Ax1に沿うことができる。各圧電体層が互いに重なり合っている層の境界は、たとえば、視認できない程度に一体化されている。圧電素体3は、第一方向Ax1に沿って、たとえば、長さ0.05mm程度を有する。
圧電素体3は、互いに対向している第一端面3c及び第二端面3dを更に有する。第一端面3cと第二端面3dとは、第一方向Ax1に交差する第二方向Ax2に沿って対向しており、圧電素体3の外表面の一部を成している。第二方向Ax2は、略直方体形状の圧電素体3において、たとえば、その長手方向である。圧電素体3は、第二方向Ax2に沿って、たとえば、長さ0.65mm程度を有する。
圧電素体3は、互いに対向している第一側面3e及び第二側面3fを更に有する。第一側面3eと第二側面3fとは、第一方向Ax1及び第二方向Ax2に交差する第三方向Ax3に沿って対向しており、圧電素体3の外表面の一部を成している。第三方向Ax3は、略直方体形状の圧電素体3において、たとえば、その短手方向である。圧電素体3は、第三方向Ax3に沿って、たとえば、長さ0.25mm程度を有する。
第一主面3a及び第二主面3bは、第一端面3cと第二端面3dとを接続するように、第二方向Ax2に沿って延びている。また、第一主面3a及び第二主面3bは、第一側面3eと第二側面3fとを接続するように、第三方向Ax3に沿って延びている。
第一端面3c及び第二端面3dは、第一主面3aと第二主面3bとを接続するように、第一方向Ax1に沿って延びている。また、第一端面3c及び第二端面3dは、第一側面3eと第二側面3fとを接続するように、第三方向Ax3に沿って延びている。
第一側面3e及び第二側面3fは、第一端面3cと第二端面3dとを接続するように、第二方向Ax2に沿って延びている。また、第一側面3e及び第二側面3fは、第一主面3aと第二主面3bとを接続するように、第一方向Ax1に沿って延びている。
第一電極10は、外部電極(第一外部電極11)を有し、第一外部電極11は、圧電素体3の外表面上に形成されている。第一外部電極11は、第一電極部分12と、第二電極部分13とを有する。第一電極部分12は、第一主面3a上に配置され、第二電極部分13は、第二端面3d上に配置されている。第一電極部分12と第二電極部分13とは、圧電素体3の外表面上において一体的に形成されており、第一主面3aと第二端面3dとが成す稜部4aにおいて、互いに連結されている。第一電極部分12は、第一主面3a上において、第一側面3eから第二側面3fに達するまで延在している。第一電極部分12は、第一主面3a上において、第二端面3dから第一端面3cに向かって延在し、第一端面3cとは離間している。第一電極部分12は、第一端面3c側に電極端部12cを有し、電極端部12cは、第一端面3cとの間に間隔S12を成している。間隔S12は、たとえば、90〜250nmである。
第二電極部分13は、第二端面3dの全体を覆うように配置されている。第一電極10は、第一側面3e上及び第二側面3f上のいずれにも配置されていない。
第二電極20は、内部電極21を有する。本実施形態では、積層圧電素子1は、圧電素体3内に配置される内部電極として、内部電極21のみを有する。内部電極21は、第一方向Ax1において、第一外部電極11の第一電極部分12と対向するように、圧電素体3内に形成されている。内部電極21と第一電極部分12との距離は、第一方向Ax1に沿って、たとえば、5〜100μmである。内部電極21の形状は、第一方向Ax1に沿った方向から見て、たとえば、略矩形である。
内部電極21は、第二方向Ax2に沿って、第一端面3cから第二端面3dに向かって圧電素体3内で延在する。内部電極21は、第一端面3cに露出していると共に、第二方向Ax2において、第二端面3dから離間している。内部電極21は、第二方向Ax2において互いに対向する一対の電極端面21c及び電極端面21dを有し、電極端面21cは、圧電素体3の第一端面3cに露出する一方で、電極端面21dは、圧電素体3の第二端面3dに露出していない。
間隔S21は、電極端面21dと第二端面3dとの間隔であり、たとえば、10〜80nmである。積層圧電素子1は、間隔S21を有することにより、内部電極21と第一電極10との短絡を防ぐことができる。
本実施形態では、内部電極21と第二端面3dとの第二方向Ax2での間隔S21と、第一外部電極11と第一端面3cとの第二方向Ax2での間隔S12とは、互いに異なっている。間隔S21と間隔S12とが互いに異なることにより、分極処理時に圧電素体3が持つ応力を低減することができる。そして、分極処理時の積層圧電素子1(圧電素体3)の歪と、駆動時の積層圧電素子1(圧電素体3)の変位とのバランスが良好となる。
内部電極21は、第三方向Ax3に沿って、圧電素体3内で延在し、互いに対向する一対の電極側面21e及び電極側面21fを有する。本実施形態では、電極側面21eは、圧電素体3の第一側面3eに露出し、電極側面21fは、圧電素体3の第二側面3fに露出している。
積層圧電素子1では、内部電極21は、たとえば、圧電素体3との同時焼成によって作製され、たとえば、Ptからなり、Ptからなる粒子を含む導電性ペーストの焼結体として構成される。内部電極21の材料としては、Ptのほか、たとえば、Ag、Pd、Au、Cu、Ni、及び、それらの合金といった導電性材料が挙げられる。内部電極21は、これらの導電性材料を含む導電性ペーストの焼結体として構成されてもよい。内部電極21の厚みは、たとえば、0.2〜3μmである。
第二電極20は、外部電極(第二外部電極22)を更に有する。第二外部電極22は、圧電素体3の外表面上に形成されている。第二外部電極22は、第三電極部分23と、第四電極部分24と、第五電極部分25とを有する。第三電極部分23は、第一主面3a上に配置され、第四電極部分24は、第二端面3d上に配置されている。第五電極部分25は、第二主面3b上に配置されている。第三電極部分23、第四電極部分24、及び第五電極部分25は、外表面上において一体的に形成されている。
第三電極部分23と第四電極部分24とは、第一主面3aと第一端面3cとが成す稜部4bにおいて、互いに連結されており、第四電極部分24と第五電極部分25とは、第一端面3cと第二主面3bとが成す稜部4cにおいて、互いに連結されている。第三電極部分23は、第一主面3a上において、第一側面3eから第二側面3fに達するまで延在している。第三電極部分23は、第一主面3a上において、電極端部23cを有し、この電極端部23cは、第一外部電極11における第一電極部分12の電極端部12cとの間に間隔S23を成している。間隔S23は、たとえば、50〜200nmである。間隔S23がこの範囲にあるとき、第一外部電極11と第二外部電極22との短絡を防ぐことができ、また、圧電素体3からのセラミックスの脱粒を効果的に抑制することができる。
第四電極部分24は、第一端面3cの全体を覆うように配置されており、第五電極部分25は、第二主面3b上において、第一側面3eから第二側面3fに達するまで延在している。第五電極部分25は、第二主面3b上において、第二方向Ax2に沿って、第一端面3cから第二端面3dに向かって延在すると共に、第二端面3dから離間している。第五電極部分25は、電極端部25dを有し、電極端部25dは第二端面3dとの間に間隔S25を有する。間隔S25は、たとえば、90〜200nmである。間隔S25がこの範囲にあるとき、第一外部電極11と第二外部電極22との短絡を防ぐことができ、また、圧電素体3からのセラミックスの脱粒を効果的に抑制することができる。
本実施形態では、第二外部電極22と第二端面3dとの第二方向Ax2での間隔S25は、内部電極21と第二端面3dとの第二方向Ax2での間隔S21より大きくなっている。間隔S25が間隔S21より大きいことにより、圧電素体3に内在する応力のバランスを整えることができる。そして、分極処理時の積層圧電素子1(圧電素体3)の歪と、駆動時の積層圧電素子1(圧電素体3)の変位とのバランスが良好となる。
内部電極21の電極端面21dの位置と比較すると、第五電極部分25の電極端部25dは、第二方向Ax2に沿って、内部電極21の電極端面21dとの間に距離D21を有している。距離D21は、たとえば、10〜190nmである。
第四電極部分24は、第一端面3cに露出する内部電極21の電極端面21cをすべて覆うように配置されている。内部電極21は、第一端面3cにおいて、第四電極部分24に連結され、内部電極21は、第二外部電極22に電気的に接続される。第五電極部分25は、第一方向Ax1に沿って、内部電極21に対向している。第二外部電極22の第五電極部分25と、内部電極21との距離は、第一方向Ax1に沿って、たとえば、5〜100μmである。第二電極20は、第一側面3e上及び第二側面3f上のいずれにも配置されていない。
第一外部電極11及び第二外部電極22は、共に、たとえば、圧電素体3側から順に、Ni−Cr合金層及びAu層が積層された構造、すなわち、Ni−Cr合金層を下層とし、Au層を上層としたNi−Cr/Au積層構造を有する。第一外部電極11及び第二外部電極22は、共に、たとえば、Ni−Cr合金層、Au層、又はCr層、Ni層といった同様の金属からなる単層構造を有してもよい。第一外部電極11及び第二外部電極22のいずれか一方が、Ni−Cr/Au積層構造を有し、第一外部電極11及び第二外部電極22のいずれか他方が、同様の金属からなる単層構造を有してもよい。第一外部電極11及び第二外部電極22の形成方法としては、たとえば、めっき法が用いられる。めっき法は、スパッタリング法、蒸着法、又は電解めっき法を含む。本実施形態では、第一外部電極11及び第二外部電極22は、めっき層である。
第一外部電極11及び第二外部電極22が積層構造を有する場合、たとえば、Ni−Cr合金層の厚みは、20〜400nmであり、Au層の厚みは、50〜200nmである。第一外部電極11及び第二外部電極22が単層構造を有する場合、たとえば、第一外部電極11及び第二外部電極22の厚みは、70〜600nmである。本実施形態では、圧電素体3が第一外部電極11と第二外部電極22とによって挟まれた構造を有しているので、たとえば、圧電素体3の変形を抑制することができる。
第一外部電極11と、第二電極20の内部電極21との組み合わせは、圧電素体3に電界を印加するための電極として機能する。一方、第二電極20の第外部電極22と、第二電極20の内部電極21との組み合わせは、圧電素体3に電界を印加するための電極としては機能しない。従って、積層圧電素子1は、圧電素体3に電界を印加するための一対の電極、すなわち、第一外部電極11と内部電極21を備えている。
積層圧電素子1では、圧電素体3は、第一外部電極11と内部電極21との間に活性領域EA1を有し、活性領域EA1は、積層圧電素子1に印加された電界に応じて変位する。本実施形態では、特に、第一外部電極11の第一電極部分12と内部電極21と間に活性領域EA1が含まれる。圧電素体3は、内部電極21を挟んで活性領域EA1とは反対側に不活性領域EN1を含む。具体的には、特に、内部電極21と第二外部電極22との間に不活性領域EN1が含まれる。活性領域EA1と不活性領域EN1とは、一つの内部電極21の両側に位置している。
第二電極20では、内部電極21は、たとえば、上述のようにPtなどにより構成されるので、その硬度は低く、また、内部電極21は、圧電素体3と同時焼成されるので、圧電素体3が内部電極21により受ける応力は比較的小さい。このため、内部電極21が圧電素体3の変位を阻害することが抑制されて、内部電極21近傍での活性領域EA1の変位量は比較的大きい。一方、第一電極10では、第一外部電極11は、Ni−Cr合金層によって構成されるので、その硬度は高く、また、第一外部電極11は、焼成後のめっき法などで形成されるので、圧電素体3が第一外部電極11により受ける応力は比較的大きい。このため、第一外部電極11は、圧電素体3の変位を阻害し易く、第一外部電極11近傍での活性領域EA1の変位量は小さくなる傾向がある。本実施形態では、圧電素体3が第一外部電極11により受ける応力は、圧電素体3が内部電極21により受ける応力より大きい。本実施形態では、内部電極21は、焼結金属層である。
積層圧電素子1の作製に際しては、活性領域EA1の分極方向が、第一外部電極11から内部電極21に向かう方向になるように電界が印加される。この方向に電界が印加されるのは、圧電素体3において、たとえば、それに含まれる材料のイオン、たとえば、ペロブスカイト型酸化物(一般式:ABO)では、Bサイトのプラスイオンは、内部電極21から第一外部電極11に向かうよりも、第一外部電極11から内部電極21に向かう方が動きやすいからである。
分極処理は、たとえば、常温下で行なわれる。分極処理は、常温のほか、たとえば、80℃から150℃程度に加熱して行なわれてもよい。加熱して分極処理を行う場合には、分極電界を印加状態からゼロにするときに、圧電素体の温度が常温の状態になっていることが好ましい。エージングによる分極の劣化、積層圧電素子1の駆動による分極の劣化をより効果的に抑制するためである。積層圧電素子1の駆動に際しては、第一外部電極11を含む第一電極10を正極とし、内部電極21を含む第二電極20を負極として電界が印加される。
本実施形態では、圧電素体3が内部電極21により受ける応力が、圧電素体3が第一外部電極11により受ける応力より小さいので、第一外部電極11と内部電極21との間の活性領域EA1は、内部電極21から応力を受ける部分と、第一外部電極11から応力を受ける部分とを有し、これらの部分が受ける応力は、上述したように異なる。更に、活性領域EA1の分極方向が、第一外部電極11から内部電極21に向かう方向である。以上のことから、本実施形態は、圧電素体3(活性領域EA1)では、圧電素体3とは異なる部材から受ける応力が異なる部分を有する構成を実現した上で、分極方向が、一の上記部材(第一外部電極11)から受ける応力が大きい部分から他の上記部材(内部電極21)から受ける応力が小さい部分に向かう方向とされている構成が実現されている。したがって、本実施形態は、大きな変位量を示すとともに、高い信頼性を有する。
第二電極20の内部電極21は、たとえば、圧電素体3との同時焼成によって作製されるので、内部電極21にも焼結反応が起こる。従って、圧電素体3において、内部電極21によって被覆されていない部分がランダムに発生し、内部電極21の被覆率が低くなる傾向がある。一方、第一電極10の第一外部電極11は、焼成後のめっき法などで形成されるので、圧電素体3の第一外部電極11が設置される領域によって被覆されていない部分は生じ難く、第一外部電極11の被覆率が高くなる傾向がある。本実施形態では、第一外部電極11の被覆率は、内部電極21の被覆率より大きい。具体的には、第一外部電極11の被覆率は、95〜100であり、内部電極21の被覆率は、60〜95である。本実施形態では、圧電素体3が第一外部電極11により受ける応力は、圧電素体3が内部電極21により受ける応力より大きい構成が、簡易かつ確実に実現される。
以下、本発明の実施例及び比較例により、積層圧電素子1について更に説明する。本発明は、下記例に制限されない。
(実施例1)
(積層圧電素子の作製)
実施例1に係る積層圧電素子の作製においては、初めに、圧電セラミック材料として、PZTを用いてグリーンシートを作製した。続いて、グリーンシートにおいて、Ptを含む導電性ペーストにより内部電極のための電極パターンを形成し、これを電極パターンが形成されていないグリーンシートと重ね合わせ、積層体グリーンとした。積層体グリーンを焼成し、圧電基板を作製した。圧電基板は、上記電極パターンから形成された内部電極のための電極膜を含む。圧電基板の厚さは、0.05mmであり、内部電極のための電極膜の厚さは、1μm程度であった。
続いて、圧電基板を短冊状に切断し、短冊状の圧電基板の各端面に対して、スパッタリング法により、Ni−Cr/Au積層構造のための積層電極膜を形成した。具体的には、Ni−Cr合金からなる下層用電極膜を形成し、この電極膜の上に、Auからなる上層用電極膜を形成した。下層用電極膜の厚さは、100nm程度であり、上層用電極膜の厚さは、100nm程度であった。積層電極膜は、第一外部電極及び第二外部電極のための電極膜であり、第二外部電極のための積層電極膜は、内部電極のための電極膜に接続されている。
積層電極膜の形成後、分極処理を行った。分極処理においては、第一外部電極のための積層電極膜を正極とし、第二外部電極のための積層電極膜を負極として電界を印加した。分極処理は、常温で行った。
分極処理の後、短冊状の圧電基板を切断し、積層圧電素子を形成した。積層圧電素子は、概ね0.65mm×0.25mm×0.05mmのサイズを有した。
(素子特性の評価)
本実施例で作製した20個の積層圧電素子に対して、交流電界(V[kV/mm])を印加し、分極(P[μC/cm])の大きさを測定した。分極測定では、第一外部電極を正極とし、第二外部電極を負極として電界を印加した。室温下で測定した。
測定結果を図3に示す。図3は、電界と分極との関係を示す線図であり、分極測定を行った結果である。本実施例では、後述の比較例1に比べて、大きな分極が得られることが分かった。本実施例では、さらに、インピーダンスアナライザを用いて、20個の積層圧電素子に対して、素子の圧電特性を計測した。圧電特性の素子間の差は、約5%以内であった。
(信頼性の評価)
本実施例で作製した10個の積層圧電素子に対して、信頼性評価として60℃の環境下において、500Hzの矩形波によって電圧±20Vを印加する駆動試験を行った。駆動試験では、第一外部電極を正極とし、第二外部電極を負極として電界を印加した。駆動試験を500時間行った後に圧電特性の変化を調べた結果、本実施例の全素子において、それらの圧電特性の変化は、2%以内であった。
(比較例1)
(積層圧電素子の作製)
比較例1では、分極処理の条件を除いて、実施例1と同様の条件で積層圧電素子を作製した。分極処理においては、第一外部電極のための積層電極膜を負極とし、第二外部電極のための積層電極膜を正極として電界を印加した。分極処理は、常温で行った。
(素子特性の評価)
本比較例で作製した積層圧電素子に対して、実施例1と同様に、交流電界(V[kV/mm])を印加し、分極(P[μC/cm])を測定した。測定では、第一外部電極を正極とし、第二外部電極を負極として電界を印加した。室温下で測定した。図3に示されるように、本比較例では、実施例1に比べて、測定される分極が小さいことが分かった。本比較例でも、インピーダンスアナライザを用いて、20個の積層圧電素子を用いて、素子の圧電特性を計測した。圧電特性の素子間の差は、約15%であった。
(信頼性の評価)
本比較例で作製した10個の積層圧電素子に対して、実施例1と同様に、信頼性評価のための試験を行った。本比較例でも、第一外部電極を正極とし、第二外部電極を負極として電界を印加した。駆動試験を500時間行った後、本比較例の全素子において、それらの圧電特性が駆動試験前に比べて15%〜20%低下することが分かった。
1…積層圧電素子、3…圧電素体、3a…第一主面、3b…第二主面、3c…第一端面、3d…第二端面、10…第一電極、11…第一外部電極(外部電極)、20…第二電極、21…内部電極、22…第二外部電極、Ax1…第一方向、Ax2…第二方向、EA1…活性領域、EN1…不活性領域。

Claims (4)

  1. 圧電セラミック材料を含むと共に、互いに対向している第一及び第二主面を有する圧電素体と、
    前記第一主面上に形成されている第一外部電極を含む第一電極と、
    前記第一外部電極と対向するように前記圧電素体内に形成されている内部電極と、前記第二主面上に形成されていると共に前記内部電極と電気的に接続されている第二外部電極と、を含む第二電極と、を備え、
    前記圧電素体は、前記第一外部電極と前記内部電極との間に活性領域を含むと共に、前記内部電極を挟んで前記活性領域とは反対側であり、かつ、前記第二外部電極と前記内部電極との間に不活性領域を含み、
    前記圧電素体が前記第一外部電極により受ける応力は、前記圧電素体が前記内部電極により受ける応力より大きく、
    前記活性領域の分極方向は、前記第一外部電極から前記内部電極に向かう方向である、積層圧電素子。
  2. 前記圧電素体に対する前記第一外部電極の被覆率は、前記圧電素体を構成する圧電体層に対する前記内部電極の被覆率より大きい、請求項1に記載の積層圧電素子。
  3. 前記圧電素体は、前記第一及び第二主面対向している第一方向に交差する第二方向で互いに対向している第一及び第二端面を更に有し、
    前記内部電極は、前記第一端面に露出していると共に、前記第二方向で前記第二端面から離間し、
    前記第一外部電極は、前記第二方向で前記第一端面から離間しており、
    前記内部電極と前記第二端面との前記第二方向での間隔と、前記第一外部電極と前記第一端面との前記第二方向での間隔とは、異なっている、請求項1又は2に記載の積層圧電素子。
  4. 前記第二外部電極は、前記第二方向で前記第二端面から離間しており、
    前記第二外部電極と前記第二端面との前記第二方向での間隔は、前記内部電極と前記第二端面との前記第二方向での前記間隔より大きい、請求項3に記載の積層圧電素子。
JP2019226628A 2019-12-16 2019-12-16 積層圧電素子 Active JP6725049B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019226628A JP6725049B1 (ja) 2019-12-16 2019-12-16 積層圧電素子
US17/761,265 US20220376163A1 (en) 2019-12-16 2020-12-11 Laminated piezoelectric element
CN202080065523.8A CN114450811A (zh) 2019-12-16 2020-12-11 层叠压电元件
PCT/JP2020/046375 WO2021125097A1 (ja) 2019-12-16 2020-12-11 積層圧電素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019226628A JP6725049B1 (ja) 2019-12-16 2019-12-16 積層圧電素子

Publications (2)

Publication Number Publication Date
JP6725049B1 true JP6725049B1 (ja) 2020-07-15
JP2021097105A JP2021097105A (ja) 2021-06-24

Family

ID=71523844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019226628A Active JP6725049B1 (ja) 2019-12-16 2019-12-16 積層圧電素子

Country Status (4)

Country Link
US (1) US20220376163A1 (ja)
JP (1) JP6725049B1 (ja)
CN (1) CN114450811A (ja)
WO (1) WO2021125097A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006068245A1 (ja) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd 積層型圧電セラミック部品、及び積層型圧電セラミック部品の製造方法
JP4945801B2 (ja) * 2005-03-24 2012-06-06 株式会社村田製作所 圧電素子、及び圧電素子の製造方法
JP4725432B2 (ja) * 2006-06-15 2011-07-13 Tdk株式会社 積層型圧電素子及び圧電装置
JP5664203B2 (ja) * 2010-12-15 2015-02-04 株式会社村田製作所 電子部品
JP5793860B2 (ja) * 2010-12-22 2015-10-14 株式会社村田製作所 圧電アクチュエータ
JP5644925B1 (ja) * 2013-10-02 2014-12-24 Tdk株式会社 圧電素子

Also Published As

Publication number Publication date
WO2021125097A1 (ja) 2021-06-24
JP2021097105A (ja) 2021-06-24
CN114450811A (zh) 2022-05-06
US20220376163A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
JP5644925B1 (ja) 圧電素子
JP4725432B2 (ja) 積層型圧電素子及び圧電装置
JP2010161286A (ja) 積層型圧電素子及びその製造方法
US10916691B2 (en) Mother piezoelectric element, laminated piezoelectric element, and manufacturing method for laminated piezoelectric element
JP6725049B1 (ja) 積層圧電素子
JP5429140B2 (ja) 圧電アクチュエータ
JPH06232466A (ja) 圧電積層体
JP2009530799A (ja) モノリシック多層アクチュエータの製造方法及びモノリシック多層アクチュエータ
JP6076051B2 (ja) 圧電素子
JP7388177B2 (ja) 圧電素子
JP7243029B2 (ja) 圧電素子
JP2014143219A (ja) セラミックスデバイス、及び圧電デバイス
US9070857B2 (en) Piezoelectric element
JP5589395B2 (ja) 圧電アクチュエータ
JP6015781B2 (ja) 圧電素子
WO2012132662A1 (ja) セラミックスデバイス、及び圧電デバイス
JP2024119222A (ja) 圧電アクチュエータ、及び圧電アクチュエータの製造方法
JP6053467B2 (ja) 圧電素子の製造方法
US20200313069A1 (en) Multilayer piezoelectric element
JPH02132870A (ja) 積層圧電素子
JP5725122B2 (ja) 圧電素子及び圧電素子の製造方法
JP2013012656A (ja) 圧電素子
JP6217688B2 (ja) 圧電素子
JPH09148640A (ja) 積層型圧電アクチュエータ
JPH1126828A (ja) 積層型圧電アクチュエータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191216

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6725049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250