JP5725122B2 - 圧電素子及び圧電素子の製造方法 - Google Patents

圧電素子及び圧電素子の製造方法 Download PDF

Info

Publication number
JP5725122B2
JP5725122B2 JP2013207299A JP2013207299A JP5725122B2 JP 5725122 B2 JP5725122 B2 JP 5725122B2 JP 2013207299 A JP2013207299 A JP 2013207299A JP 2013207299 A JP2013207299 A JP 2013207299A JP 5725122 B2 JP5725122 B2 JP 5725122B2
Authority
JP
Japan
Prior art keywords
piezoelectric element
electrode
piezoelectric
film
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013207299A
Other languages
English (en)
Other versions
JP2015072978A (ja
Inventor
小林 信夫
信夫 小林
龍太 茂谷
龍太 茂谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013207299A priority Critical patent/JP5725122B2/ja
Publication of JP2015072978A publication Critical patent/JP2015072978A/ja
Application granted granted Critical
Publication of JP5725122B2 publication Critical patent/JP5725122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Moving Of The Head To Find And Align With The Track (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、圧電素子及び圧電素子の製造方法に関する。
圧電素子として、圧電素体と、圧電素体上に形成されていると共にAuからなる、圧電素体に電界を印加するための電極と、を備えるものが知られている(たとえば、特許文献1参照)。
特開平6−177450号公報
しかしながら、電極がAu、Ni、又はPtからなる場合、電極と圧電素体との密着性が低く、電極が圧電素体から剥がれるという問題点が生じる懼れがある。
電極が、圧電素体上に形成されていると共にCr又はCr合金からなる第一電極膜と、第一電極膜上に形成されていると共にAu、Ni、又はPtからなる第二電極膜と、を含むことにより、電極と圧電素体との密着性を高めることができる。しかしながら、この場合には、Cr又はCr合金を含む第一電極膜の硬度が高く、また、当該第一電極膜の形成により圧電素体に大きな圧縮応力が生じるため、電極が圧電素体の変位を阻害し、圧電素子の変位量が小さくなるという問題点が生じる懼れがある。
本発明は、電極と圧電素体との接続強度が高く、且つ、変位量を増大させることが可能な圧電素子及び圧電素子の製造方法を提供することを目的とする。
本発明に係る圧電素子は、圧電素体と、圧電素体上に形成されており、チオール基を有する化合物を含む膜と、当該膜上に形成されていると共にAu、Ni、又はPtからなる、圧電素体に電界を印加するための電極と、を備えることを特徴とする。
本発明に係る圧電素子では、チオール基を有する化合物は、チオール基により圧電素体に化学吸着され、上記膜と圧電素体とが密着する。チオール基を有する化合物は、チオール基により電極に化学的に強く結合され、上記膜と電極とが密着する。圧電素体と電極とは、チオール基を有する化合物を含む膜を介して接続されるため、電極と圧電素体との接続強度が高い。本発明では、電極がAu、Ni、又はPtからなることから、電極の硬度は比較的低く、また、電極の形成による生じる応力は比較的小さい。したがって、電極が圧電素体の変位を阻害するのを抑制し、圧電素子の変位量が増大する。
上記膜は、複数のチオール基を有する化合物の単分子膜であってもよい。この場合、電極と圧電素体との接続強度をより一層高めることができる。
本発明に係る圧電素子の製造方法は、圧電素体と、圧電素体に電界を印加するための電極と、を備える圧電素子の製造方法であって、圧電素体に、チオール基を有する化合物を含む膜を形成し、膜に、Au、Ni、又はPtからなる電極を形成することを特徴とする。
本発明に係る圧電素子の製造方法では、チオール基を有する化合物を含む膜が圧電素体に形成されると、チオール基を有する化合物が、チオール基により圧電素体に化学吸着される。これにより、上記膜と圧電素体とが密着する。上記膜に電極が形成されると、チオール基を有する化合物が、チオール基により電極に化学的に強く結合される。これにより、上記膜と電極とが密着する。圧電素体と電極とは、チオール基を有する化合物を含む膜を介して接続されるため、電極と圧電素体との接続強度が高い。本発明では、電極がAu、Ni、又はPtからなることから、電極の硬度は比較的低く、また、電極の形成による生じる応力は比較的小さい。したがって、電極が圧電素体の変位を阻害するのを抑制し、圧電素子の変位量が増大する。
上記膜の形成は、チオール基を有する化合物を含む処理液を接触させることにより行ってもよい。この場合には、チオール基を有する化合物を含む膜を、簡易且つ確実に形成することができる。
本発明によれば、電極と圧電素体との密着性が高く、且つ、変位量を増大させることが可能な圧電素子及び圧電素子の製造方法を提供することができる。
本発明の実施形態に係る圧電素子を示す斜視図である。 本実施形態に係る圧電素子の断面構成を説明する図である。 本実施形態の変形例に係る圧電素子を示す斜視図である。 本実施形態の変形例に係る圧電素子の断面構成を説明する図である。 本実施形態の変形例に係る圧電素子の断面構成を説明する図である。 実施例及び比較例に係る圧電素子における圧電歪定数を示す図表である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
まず、図1及び図2を参照して、本実施形態に係る圧電素子1の構成を説明する。図1は、本実施形態に係る圧電素子を示す斜視図である。図2は、本実施形態に係る圧電素子の断面構成を説明する図である。
圧電素子1は、図1に示されるように、圧電素体3と、膜5と、一対の電極7,8と、を備えている。圧電素子1は、例えば、磁気ディスクを備えたディスク装置などに適用される。すなわち、デュアル・アクチュエータ方式のディスク装置において、ボイスコイルモータ以外の第二のアクチュエータとして、圧電素子1が用いられる。
圧電素体3は、互いに対向する一対の主面3a,3bと、一対の主面3a,3bを連結するように一対の主面3a,3bの対向方向に延びる側面3cと、を有している。本実施形態では、圧電素体3は、直方体形状を呈していることから、すなわち、平面形状が矩形を呈している。したがって、圧電素体3は、4つの側面3cを有している。圧電素体3の厚みは、たとえば、30〜200μmに設定される。
圧電素体3は、圧電セラミック材料からなる。圧電セラミック材料としては、PZT[Pb(Zr、Ti)O]、PT(PbTiO)、PLZT[(Pb、La)(Zr、Ti)O]、又はチタン酸バリウム(BaTiO)などが挙げられる。
膜5は、圧電素体3の各主面3a,3b上に形成されており、チオール基(−SH)を有する化合物(以下、「チオール化合物」と称する)を含む。すなわち、膜5は、各主面3a,3bにチオール化合物を定着させた層であり、いわゆるチオール処理膜である。チオール化合物は、チオール基により圧電素体3に化学吸着されるため、膜5と圧電素体3とが密着する。本実施形態では、膜5は、各主面3a,3b全体を覆うように形成されており、側面3cには膜5が形成されていない。膜5の厚みは、たとえば、0.1〜100nmに設定される。
チオール化合物は、一分子内に、末端基としてチオール基を少なくとも一つ有する化合物である。チオール化合物は、一分子内に、複数のチオール基を有する化合物であることが好ましい。チオール化合物が、複数のチオール基を有する化合物であると、膜5は、当該チオール化合物の単分子膜として構成される。圧電素子1を製造する過程において、後述するように電極膜をスパッタリング法又は蒸着法などにより形成する場合、チオール化合物は、真空下に曝される。このため、チオール化合物は、蒸気圧が低いものが好ましい。
チオール化合物として、たとえば、ペンタエリスリトールテトラキス(3−メルカプトブチレート)、トリスメチルプロパンメルカプトアセテート、ペンタエリスリオールテトラキスメルカプトアセテート、トリメチロールプロパントリス(3−メルカプトプロピオネート)、ペンタエリスリトールテトラキス(3−メルカプトプロピオネート)、ジペンタエリスリトールヘキサキス(3−メルカプトプロピオネート)、又はトリス[2−(メルカプトプロピオニルオキシ)エチル]イソシアヌレートなどが用いられる。
各電極7,8は、膜5上に形成されており膜5全体を覆っている。側面3cは、電極7,8で覆われていない。各電極7,8は、圧電素体3に電界を印加するための電極として機能する。電極7,8は、Au、Ni、又はPtからなる。電極7,8は、たとえば、スパッタリング法や蒸着法などにより形成することができる。膜5を構成するチオール化合物は、チオール基により電極7,8に化学的に強く結合され、膜5と電極7,8とが密着する。すなわち、圧電素体3と電極7,8とは、膜5を介して接続される。電極7,8の厚みは、たとえば、20〜300nmに設定される。
圧電素体3の側面3cは、樹脂(不図示)で覆われていてもよい。この場合、樹脂は、電極7に接するように、側面3c全体を覆うように配置されていることが好ましい。樹脂の材料には、エポキシ樹脂などが用いられる。
ここで、圧電素子1の製造方法について説明する。
まず、圧電基板を用意する。圧電基板は、圧電セラミック材料からなる板状の部材である。圧電基板は、個片化された状態の複数の圧電素体3が繋がった状態である。すなわち、圧電基板は、各主面3a,3bに対応する一対の主面を有する。圧電基板は、複数のセラミックグリーンシートからなる積層体を焼成することにより得られる。圧電基板は、圧電セラミック材料からなるバルク状の焼結体を研磨することによっても得られる。
次に、圧電基板上に、チオール化合物を含む膜を形成する。チオール化合物を含む膜は、圧電基板の外表面にチオール化合物を吸着させることにより形成される。たとえば、チオール化合物を含む処理液を圧電基板に接触させることにより、圧電基板の外表面にチオール化合物を吸着させ、チオール化合物を含む膜を形成する。チオール化合物を含む膜は、少なくとも圧電基板の各主面を覆うように形成されればよい。膜の形成が、チオール化合物を含む処理液を接触させることにより行われることにより、チオール化合物を含む膜を、簡易且つ確実に形成することができる。
処理液は、チオール化合物を水又は有機溶剤(たとえば、エタノール又はアセトンなど)に溶解することにより得られる。圧電基板への処理液の接触は、浸漬法又はスプレー法などが用いられる。処理液は、少なくとも圧電基板の各主面に接触すればよい。圧電基板にチオール化合物を直接吸着させることにより、チオール化合物を含む膜を形成してもよい。過剰に吸着したチオール化合物は、圧電基板に過剰に吸着すると、圧電素体3と電極7との接続性が低下する懼れがある。したがって、洗浄により過剰なチオール化合物を除去することが好ましい。
次に、圧電基板の各主面に対して、電極膜を形成する。電極膜は、主面に形成された、チオール化合物を含む膜上に形成される。電極膜は、Au、Ni、又はPtからなる。電極膜は、スパッタリング法や蒸着法などにより形成される。チオール化合物は、チオール基により圧電基板に化学吸着され、圧電基板に形成された上記膜と圧電基板とが密着する。チオール化合物は、チオール基により電極膜に化学的に強く結合され、圧電基板に形成された上記膜と電極膜とが密着する。すなわち、圧電基板と電極膜とは、圧電基板に形成された上記膜を介して接続される。
以上の過程により、圧電基板、チオール化合物を含む膜、及び電極膜を備える圧電素子基板が得られる。その後、圧電基板の分極処理を実施した後、圧電素子基板を切断する。これにより、圧電素子基板が個片化されて、圧電素子1が得られる。このとき、圧電基板の各主面に形成されている、チオール化合物を含む膜が、膜5となり、電極膜が、電極7,8となる。
圧電素子1は、図3〜図5に示されるように、電極7に接続される内部電極15,17を備えていてもよい。圧電素子1は、圧電素体13と、膜5と、一対の電極7,8と、を備えている。図3は、本実施形態の変形例に係る圧電素子を示す斜視図である。図4及び図5は、本実施形態の変形例に係る圧電素子の断面構成を説明する図である。
圧電素体13は、略直方体形状を呈している。圧電素体13は、互いに対向する一対の端面13aと、互いに対向する一対の第一側面13bと、互いに対向する一対の第二側面13cと、を有している。圧電素体13の長手方向は、一対の端面13aの対向方向である。一対の第一側面13bは、一対の端面13aを連結するように一対の端面13aの対向方向に延びている。一対の第一側面13bは、一対の第二側面13cの対向方向にも延びている。一対の第二側面13cは、一対の端面13aを連結するように一対の端面13aの対向方向に延びている。一対の第二側面13cは、一対の第一側面13bの対向方向にも延びている。圧電素体13の第二側面13cは、上述した側面3cと同様に、樹脂(不図示)で覆われていてもよい。
圧電素体13は、一対の第一側面13bの対向方向に複数の圧電体層が積層されて構成されている。圧電素体13では、複数の圧電体層の積層方向(以下、単に「積層方向」と称する。)が一対の第一側面13bの対向方向と一致する。各圧電体層は、たとえば、上述した圧電セラミック材料を含むセラミックグリーンシートの焼結体から構成される。実際の圧電素体13では、各圧電体層は、各圧電体層の間の境界が視認できない程度に一体化されている。
圧電素子1は、内部電極15と、内部電極17と、を備えている。各内部電極15,17は、たとえば、平面視で、略矩形形状を呈している。各内部電極15,17は、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、Ni、Pt、又はPdなど)からなる。各内部電極15,17は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
内部電極15と内部電極17とは、一対の第一側面13bの対向方向において異なる位置(層)に配置されている。すなわち、内部電極15と内部電極17とは、圧電素体13内において、一対の第一側面13bの対向方向に間隔を有して対向するように配置されている。内部電極15は、一端が一方の端面13aに露出している。内部電極17は、一端が他方の端面13aに露出している。
膜5は、圧電素体13の、一対の端面13a上及び一対の第一側面13b上に形成されている。ここでは、膜5は、各端面13a全体及び各第一側面13b全体を覆うように形成されており、各第二側面13cには膜5が形成されていない。
電極7は、第一電極部分7aと、第二電極部分7bと、第三電極部分7cと、を有している。第一電極部分7aは、一方の端面13aに配置されている。第二電極部分7bは、一方の第一側面13bに配置されている。第三電極部分7cは、他方の第一側面13bに配置されている。電極7の第一〜第三電極部分7a,7b,7cは、圧電素体13上に一体的に形成されている。第一電極部分7aは、膜5を介して、一方の端面13aに露出する内部電極15の端をすべて覆うように配置されている。内部電極15は、一方の端面13aにおいて、第一電極部分7aに膜5を介して接続される。膜5自体は絶縁性を有するものの、単分子膜といったように厚みが極めて薄いことから、トンネル効果により電子が膜5を通り抜ける。これにより、電極7(第一電極部分7a)は、内部電極15に電気的に接続される。
電極8は、第一電極部分8aと、第二電極部分8bと、を有している。第一電極部分8aは、他方の端面13aに配置されている。第二電極部分8bは、一方の第一側面13bに配置されている。電極8の第一及び第二電極部分8a,8bは、圧電素体13上に一体的に形成されている。第一電極部分8aは、膜5を介して、他方の端面13aに露出する内部電極17の端をすべて覆うように配置されている。内部電極17は、他方の端面13aにおいて、第一電極部分8aに膜5を介して接続される。上述したように、トンネル効果により電子が膜5を通り抜けるため、電極8(第一電極部分8a)は、内部電極17に電気的に接続される。
各電極7,8は、内部電極15,17を介して、圧電素体3に電界を印加するための電極としても機能する。図3〜図5に示された圧電素子1では、圧電素体13における、第二電極部分8bと内部電極15とで挟まれた領域、内部電極15と内部電極17とで挟まれた領域、及び、第三電極部分7cと内部電極17とで挟まれた領域が、活性領域となり、電界が印加された際に変位する。
図3〜図5に示された圧電素子1では、各端面13aに膜5が形成されていなくてもよい。また、電極7,8(第一電極部分7a,8a)と内部電極15,17とが直接接続されるように、各端面13aおける内部電極15,17の端が露出する領域のみに膜5が形成されていなくてもよい。
本実施形態に係る圧電素子1において、電極と圧電素体との接続強度が高く、且つ、変位量が増大することを確認するために、実施例に係る圧電素子と比較例に係る圧電素子とで試験を行った。以下、試験及び試験結果を詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
(実施例1)
複数のセラミックグリーンシートからなる積層体を焼成することにより、厚みが50μmである圧電基板を作製する。圧電セラミック材料として、PZTを用いた。作製した圧電基板を、ペンタエリスリトールテトラキス(3−メルカプトブチレート)の1%エタノール溶液に30分間浸漬した後、エタノールで洗浄する。圧電基板の各主面に対し、スパッタリング法により、Auからなり且つ厚みが300nmである電極膜を形成する。分極処理の後、圧電基板を、平面視で1mm×0.3mmのサイズの個品に切断する。これにより、図1及び図2に示された構成を備える圧電素子を得る。
(実施例2)
Ptを含む導電性ペーストにより電極パターンが形成された複数のセラミックグリーンシート及び電極パターンが形成されていないセラミックグリーンシートからなる積層体を焼成することにより、厚みが50μmである圧電基板を作製した後、圧電基板を短冊状に切断する。圧電セラミック材料として、PZTを用いた。短冊状の圧電基板を、ペンタエリスリトールテトラキス(3−メルカプトブチレート)の1%エタノール溶液に30分間浸漬した後、エタノールで洗浄する。圧電基板の各主面及び各端面に対し、スパッタリング法により、Auからなり且つ厚みが300nmである電極膜を形成する。分極処理の後、圧電基板を、平面視で1mm×0.3mmのサイズの個品に切断する。これにより、図3〜図5に示された構成を備える圧電素子を得る。
(実施例3)
複数のセラミックグリーンシートからなる積層体を焼成することにより、厚みが50μmである圧電基板を作製する。圧電セラミック材料として、PZTを用いた。作製した圧電基板を、ペンタエリスリトールテトラキス(3−メルカプトブチレート)の1%エタノール溶液に30分間浸漬した後、エタノールで洗浄する。圧電基板の各主面に対し、スパッタリング法により、Niからなり且つ厚みが300nmである電極膜を形成する。分極処理の後、圧電基板を、平面視で1mm×0.3mmのサイズの個品に切断する。これにより、図1及び図2に示された構成を備える圧電素子を得る。
(実施例4)
複数のセラミックグリーンシートからなる積層体を焼成することにより、厚みが50μmである圧電基板を作製する。圧電セラミック材料として、PZTを用いた。作製した圧電基板を、ペンタエリスリトールテトラキス(3−メルカプトブチレート)の1%エタノール溶液に30分間浸漬した後、エタノールで洗浄する。圧電基板の各主面に対し、スパッタリング法により、Ptからなり且つ厚みが300nmである電極膜を形成する。分極処理の後、圧電基板を、平面視で1mm×0.3mmのサイズの個品に切断する。これにより、図1及び図2に示された構成を備える圧電素子を得る。
(比較例1)
複数のセラミックグリーンシートからなる積層体を焼成することにより、厚みが50μmである圧電基板を作製する。圧電セラミック材料として、PZTを用いた。圧電基板の各主面上に、スパッタリング法により、Crからなり且つ厚みが100nmである下地電極膜を形成する。下地電極膜上に、スパッタリング法により、Auからなり且つ厚みが200nmである電極膜を形成する。分極処理の後、圧電基板を、平面視で1mm×0.3mmのサイズの個品に切断し、圧電素子を得る。
(比較例2)
Ptを含む導電性ペーストにより電極パターンが形成されている複数のセラミックグリーンシート及び電極パターンが形成されていないセラミックグリーンシートからなる積層体を焼成することにより、厚みが50μmである圧電基板を作製した後、圧電基板を短冊状に切断する。圧電セラミック材料として、PZTを用いた。短冊状の圧電基板の各主面及び各端面上に、スパッタリング法により、Crからなり且つ厚みが100nmである下地電極膜を形成する。下地電極膜上に、スパッタリング法により、Auからなり且つ厚みが200nmである電極膜を形成する。分極処理の後、圧電基板を、平面視で1mm×0.3mmのサイズの個品に切断し、圧電素子を得る。
(比較例3)
複数のセラミックグリーンシートからなる積層体を焼成することにより、厚みが50μmである圧電基板を作製する。圧電セラミック材料として、PZTを用いた。圧電基板の各主面上に、スパッタリング法により、Auからなり且つ厚みが300nmである電極膜を形成する。分極処理の後、圧電基板を、平面視で1mm×0.3mmのサイズの個品に切断し、圧電素子を得る。
(試験)
実施例1〜4及び比較例1〜3に係る各圧電素子に±15V(10kHz)の電圧を印加し、レーザードップラー振動計を用いて素子の変位量を測定した。得られた変位量と印加した電圧とにより圧電歪定数(nm/V)を算出した。試験結果を、図6に示す。
図6に示されるように、実施例1、3、及び4に係る圧電素子の圧電歪定数は、9nm/Vであるのに対し、比較例1に係る圧電素子の圧電歪定数は、7nm/Vであった。したがって、実施例1、3、及び4に係る圧電素子は、比較例1に係る圧電素子に比して、変位量が増大することが確認された。比較例3に係る圧電素子では、電極に剥離が生じたため、変位量を測定することができなかった。実施例2に係る圧電素子の圧電歪定数は、16nm/Vであるのに対し、比較例1に係る圧電素子の圧電歪定数は、13nm/Vであった。したがって、実施例2に係る圧電素子も、比較例2に係る圧電素子に比して、変位量が増大することが確認された。
Ptからなる電極には、Au又はNiからなる電極同様に、チオール化合物がチオール基により化学的に強く結合する。したがって、実施例4が実施例3と同様の作用効果を奏したと考察される。
以上のように、上述した圧電素子1では、圧電素体3,13と電極7,8とは、チオール化合物を含む膜5を介して接続されるため、電極7,8と圧電素体3,13との接続強度が高い。圧電素子1では、電極7,8がAu、Ni、又はPtからなることから、電極7,8の硬度は比較的低く、また、電極7,8の形成による生じる応力は比較的小さい。したがって、電極7,8が圧電素体3,13の変位を阻害するのを抑制し、圧電素子1の変位量が増大する。
膜5は、複数のチオール基を有する化合物の単分子膜である場合、電極7,8と圧電素体3,13との接続強度をより一層高めることができる。チオール化合物は、一分子内に、チオール基を一つ有する化合物であってもよい。しかしながら、この場合、電極7,8と圧電素体3,13との接続強度が低下する懼れがあり、チオール化合物は、複数のチオール基を有する化合物であることが好ましい。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
たとえば、圧電素子1(圧電素体3,13)の平面形状は、上述した矩形に限定されず、圧電素子1を適用する箇所にあわせて、円形又は六角形など、適宜変更することができる。
1…圧電素子、3,13…圧電素体、5…チオール基を有する化合物を含む膜、7,8…電極。

Claims (5)

  1. 圧電素体と、
    前記圧電素体上に形成されており、複数のチオール基を有する化合物の単分子膜と、
    前記単分子膜上に形成されていると共にAu、Ni、又はPtからなる、前記圧電素体に電界を印加するための電極と、を備え
    前記単分子膜と前記圧電素体とは、前記複数のチオール基のうちの少なくとも一つのチオール基により前記化合物が前記圧電素体に化学吸着されて、密着し、
    前記単分子膜と前記電極とは、前記複数のチオール基のうちの前記圧電素体に化学吸着される前記少なくとも一つのチオール基以外のチオール基により前記化合物が前記電極に化学的に結合されて、密着していることを特徴とする圧電素子。
  2. 複数のチオール基を有する前記化合物は、ペンタエリスリトールテトラキス(3−メルカプトブチレート)、トリスメチルプロパンメルカプトアセテート、ペンタエリスリオールテトラキスメルカプトアセテート、トリメチロールプロパントリス(3−メルカプトプロピオネート)、ペンタエリスリトールテトラキス(3−メルカプトプロピオネート)、ジペンタエリスリトールヘキサキス(3−メルカプトプロピオネート)、又はトリス[2−(メルカプトプロピオニルオキシ)エチル]イソシアヌレートであることを特徴とする請求項1に記載の圧電素子。
  3. 圧電素体と、前記圧電素体に電界を印加するための電極と、を備える圧電素子の製造方法であって、
    前記圧電素体に、複数のチオール基を有する化合物の単分子膜を形成し、前記複数のチオール基のうちの少なくとも一つのチオール基により前記化合物を前記圧電素体に化学吸着させて、前記単分子膜と前記圧電素体とを密着させ、
    前記単分子膜に、Au、Ni、又はPtからなる前記電極を形成し、前記複数のチオール基のうちの前記圧電素体に化学吸着される前記少なくとも一つのチオール基以外のチオール基により前記化合物を前記電極に化学的に結合させて、前記単分子膜と前記電極とを密着させることを特徴とする圧電素子の製造方法。
  4. 前記単分子膜の形成は、複数のチオール基を有する化合物を含む処理液を接触させることにより行うことを特徴とする請求項3に記載の圧電素子の製造方法。
  5. 複数のチオール基を有する前記化合物は、ペンタエリスリトールテトラキス(3−メルカプトブチレート)、トリスメチルプロパンメルカプトアセテート、ペンタエリスリオールテトラキスメルカプトアセテート、トリメチロールプロパントリス(3−メルカプトプロピオネート)、ペンタエリスリトールテトラキス(3−メルカプトプロピオネート)、ジペンタエリスリトールヘキサキス(3−メルカプトプロピオネート)、又はトリス[2−(メルカプトプロピオニルオキシ)エチル]イソシアヌレートであることを特徴とする請求項3又は4に記載の圧電素子の製造方法。
JP2013207299A 2013-10-02 2013-10-02 圧電素子及び圧電素子の製造方法 Active JP5725122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013207299A JP5725122B2 (ja) 2013-10-02 2013-10-02 圧電素子及び圧電素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013207299A JP5725122B2 (ja) 2013-10-02 2013-10-02 圧電素子及び圧電素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015000886A Division JP6015781B2 (ja) 2015-01-06 2015-01-06 圧電素子

Publications (2)

Publication Number Publication Date
JP2015072978A JP2015072978A (ja) 2015-04-16
JP5725122B2 true JP5725122B2 (ja) 2015-05-27

Family

ID=53015169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013207299A Active JP5725122B2 (ja) 2013-10-02 2013-10-02 圧電素子及び圧電素子の製造方法

Country Status (1)

Country Link
JP (1) JP5725122B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018164047A1 (ja) * 2017-03-06 2019-12-26 コニカミノルタ株式会社 圧電部材、超音波発振素子、超音波プローブ、超音波診断装置、及び圧電部材の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702656B2 (ja) * 1998-07-01 2005-10-05 セイコーエプソン株式会社 圧電素子およびその製造方法
JP2005075746A (ja) * 2003-08-29 2005-03-24 Nippon Paint Co Ltd チオール化合物の製造方法
JP2005327919A (ja) * 2004-05-14 2005-11-24 Seiko Epson Corp デバイスの製造方法及びデバイス、電気光学素子、プリンタ
JP2009123731A (ja) * 2007-11-12 2009-06-04 Seiko Epson Corp セラミック多層基板の製造方法

Also Published As

Publication number Publication date
JP2015072978A (ja) 2015-04-16

Similar Documents

Publication Publication Date Title
JP2567046B2 (ja) 積層型変位素子
US20140035440A1 (en) Piezoelectric device
JP2009527117A (ja) 圧電アクチュエータ
JP2006351602A (ja) 積層型圧電アクチュエータ素子
JP5644925B1 (ja) 圧電素子
JP2010161286A (ja) 積層型圧電素子及びその製造方法
JP6015781B2 (ja) 圧電素子
JP5725122B2 (ja) 圧電素子及び圧電素子の製造方法
CN103155191A (zh) 层叠型压电致动器以及压电振动装置
JP5429140B2 (ja) 圧電アクチュエータ
JP2012504858A (ja) 外部電極を有する圧電アクチュエータ
JP2009267114A (ja) 積層型圧電セラミックス素子およびその製造方法
WO2012132661A1 (ja) セラミックスデバイス、及び圧電デバイス
JP2000340849A (ja) 積層型圧電アクチュエータ
US9070857B2 (en) Piezoelectric element
JPH1174576A (ja) 積層型圧電アクチュエータ
JP6906506B2 (ja) 電気セラミック構成素子、とりわけ多層圧電アクチュエータ
WO2012132662A1 (ja) セラミックスデバイス、及び圧電デバイス
JP7388177B2 (ja) 圧電素子
JP6725049B1 (ja) 積層圧電素子
JP5589395B2 (ja) 圧電アクチュエータ
JPH11238918A (ja) 積層型圧電アクチュエータ
JP2004282053A (ja) 積層型電子部品及びその製法並びに噴射装置
JP2008004764A (ja) 圧電アクチュエータおよびその製造方法、磁気ディスク装置
JPH1126828A (ja) 積層型圧電アクチュエータ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150316

R150 Certificate of patent or registration of utility model

Ref document number: 5725122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150