JP6718002B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6718002B2
JP6718002B2 JP2019125123A JP2019125123A JP6718002B2 JP 6718002 B2 JP6718002 B2 JP 6718002B2 JP 2019125123 A JP2019125123 A JP 2019125123A JP 2019125123 A JP2019125123 A JP 2019125123A JP 6718002 B2 JP6718002 B2 JP 6718002B2
Authority
JP
Japan
Prior art keywords
transistor
potential
circuit
oxide
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019125123A
Other languages
English (en)
Other versions
JP2019195088A (ja
Inventor
黒川　義元
義元 黒川
池田　隆之
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019195088A publication Critical patent/JP2019195088A/ja
Application granted granted Critical
Publication of JP6718002B2 publication Critical patent/JP6718002B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Description

本発明の一態様は、半導体装置、及び電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の
技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
特許文献１には、閾値電圧を制御するための電位をトランジスタのバックゲートに定期的
に与える構成について開示している。
特開２０１４−７３８６号公報
バックゲートに与える電位を外部より与える構成では、バックゲートに印加する電位を別
のトランジスタを用いて定期的に設定する必要がある。そのため、トランジスタのバック
ゲートに印加する電位が一定とはならず、データの保持特性が十分でない虞がある。
本発明の一態様は、新規な半導体装置、新規な電子機器等を提供することを課題の一とす
る。
または、本発明の一態様は、データの保持特性に優れた、新規な構成の半導体装置等を提
供することを課題の一とする。または、本発明の一態様は、トランジスタのバックゲート
に印加する電位を安定した電位とすることができる、新規な構成の半導体装置等を提供す
ることを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、
他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で
言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一
つの課題を解決するものである。
本発明の一態様は、第１の回路と、第２の回路と、バッテリーと、電圧生成回路と、スイ
ッチと、を有する半導体装置であって、第１の回路は、データを保持する機能を有し、第
１の回路は、第１の電位と、第２の電位と、が与えられ、第２の回路は、第１のトランジ
スタと、第２のトランジスタと、を有し、第１のトランジスタは、第１のゲートと、第２
のゲートと、を有し、第２のトランジスタのゲートは、第１のトランジスタのソース又は
ドレインの一方に電気的に接続され、第２の回路は、第２のトランジスタのゲートと第１
のトランジスタのソース又はドレインの一方とを接続するノードでデータに応じた電荷を
保持する機能を有し、スイッチは、第１の回路と、第１の電位を与える配線との導通状態
を制御する機能を有し、バッテリーは、第１の端子と、第２の端子とを有し、バッテリー
の第１の端子は第２の電位を与える配線に電気的に接続され、バッテリーの第１の端子の
電位は、第２の端子の電位よりも高く、電圧生成回路は、第２の電位より小さい第３の電
位を生成する機能を有し、第１のトランジスタの第２のゲートは、バッテリーの第２の端
子に電気的に接続され、第２のゲートと、バッテリーの第２の端子と、は、第３の電位が
与えられる半導体装置である。
本発明の一態様において、電圧生成回路は、スイッチをオフにすることで、第１の回路に
蓄えられた電荷を放電させて、第３の電位を生成する回路である半導体装置が好ましい。
本発明の一態様において、電圧生成回路は、第１の電位を与える動作を間欠的に行うこと
で第３の電位を生成する回路である半導体装置が好ましい。
本発明の一態様において、第１の回路は、ラッチ回路である半導体装置が好ましい。
本発明の一態様において、第１のトランジスタは、酸化物半導体を半導体層に有する半導
体装置が好ましい。
本発明の一態様において、バッテリーは、固体電解質を有する半導体装置が好ましい。
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図
面に記載されている。
本発明の一態様は、新規な半導体装置、新規な電子機器等を提供することができる。
または、本発明の一態様は、データの保持特性に優れた、新規な構成の半導体装置等を提
供することができる。または、本発明の一態様は、トランジスタのバックゲートに印加す
る電位を安定した電位とすることができる、新規な構成の半導体装置等を提供することが
できる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一
つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した
効果を有さない場合もある。
本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための上面図及び断面図。 本発明の一態様を説明するための断面図およびそのエネルギーバンド図。 本発明の一態様を説明するための説明図。 本発明の一態様を説明するための説明図。 本発明の一態様を説明するための説明図。 本発明の一態様を説明するための説明図。 本発明の一態様を説明するための説明図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関
係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語
句に限定されず、状況に応じて適切に言い換えることができる。
なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定する
ものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路
ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている
場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するもの
であり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの
回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本発明の一態様の半導体装置の構成について、図１を用いて説明する。
本明細書等において半導体装置とは、半導体特性を有する装置全般を指す。又は、半導体
特性を利用した回路、あるいは該回路を含むシステム全体を半導体装置という場合がある
。
図１は、本発明の一態様の半導体装置の構成を示すブロック図である。
図１において、半導体装置１００は、回路１１０、回路１２０、バッテリー１３０、電圧
生成回路１４０、及びスイッチ１５０を有する。回路１２０は、トランジスタ１２１及び
トランジスタ１２２を有する。
本発明の一態様では、回路１２０が有するオフ電流が低いトランジスタ１２１を利用して
、回路１１０に記憶したデータを退避させて保持させ、このトランジスタ１２１のバック
ゲートに印加する電位を、回路１１０に対応して設けたバッテリー１３０から与える構成
とする。また本発明の一態様では、トランジスタ１２１のバックゲートに印加する電位、
バッテリー１３０を充電するための電位を、電圧生成回路１４０で生成する構成とする。
電圧生成回路１４０は、スイッチ１５０による半導体装置１００へのパワー・ゲーティン
グを利用して、電位を生成し、バッテリーの充電を行う構成とする。
回路１１０に記憶したデータを退避させて保持するための、回路１２０が有するトランジ
スタ１２１のバックゲートに印加する電位は、バッテリー１３０から与えられる電位とな
る。バッテリー１３０は、トランジスタ１２１のバックゲートの電位を一定の電位に保持
し続けることができるため、電位の変動を小さく保つことができる。また、トランジスタ
１２１のバックゲートの電位をトランジスタの閾値電圧を改善できる電位に保つことで、
回路１２０をデータ保持特性に優れたものとすることができる。
次いで、半導体装置１００の各構成について説明する。
回路１１０は、データｄａｔａを保持することができる機能を有する回路である。回路１
１０は、組み合わせ回路及び／又は順序回路を用いて構成される回路である。回路１１０
の具体的な回路としては、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ
Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラを含むＬＳＩ（Ｌａｒｇ
ｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐ
ｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ ＰＬＤ
）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄ
ｅｖｉｃｅ）が、その範疇に含まれる。回路１１０は、集積回路、論理回路、記憶回路、
ラッチ回路、フリップフロップ、あるいはレジスタという場合がある。回路１１０は、第
１の回路という場合がある。
回路１１０には、パワー・ゲーティングによって電源電圧の供給、停止が制御される。図
１において、電源電圧を与えるための電位として、一例として、電位ＶＶＤＤと、電位Ｖ
ＳＳ１とが与えられる。電位ＶＶＤＤは、電位ＶＤＤと電位ＶＳＳ１とを切り替えること
ができる電位である。電位ＶＶＤＤは、スイッチ１５０の導通状態によって電位ＶＤＤと
電位ＶＳＳ１とを切り替わる。例えばスイッチ１５０がオンで電位ＶＶＤＤが電位ＶＤＤ
のとき、回路１１０には、電源電圧の供給が行われる。また、スイッチ１５０がオフで電
荷の放電が生じることで、電位ＶＶＤＤが電位ＶＤＤから電位ＶＳＳ１となるとき、電源
電圧の供給が停止する。
なお電位ＶＶＤＤはスイッチ１５０と、回路１１０との導通を図る配線の電位に相当する
。また、電位ＶＤＤは電位ＶＳＳ１より高い電位である。電位ＶＳＳ１は、電位ＶＤＤよ
り低い電位であればよく、図１に示すようにグラウンド電位ＧＮＤとすることができる。
回路１２０は、回路１１０への電源電圧の供給が停止する期間、データを保持することが
できる機能を有する回路である。なお回路１２０は、回路１１０と同様に、パワー・ゲー
ティングによって電源電圧の供給、停止が制御される。図１では、電源電圧の供給が停止
してもデータを保持できる構成として、トランジスタ１２１及びトランジスタ１２２とで
構成される回路を具体的な構成として示している。なおデータｄａｔａは、別途入力され
る制御信号によって回路１１０と回路１２０との間で退避あるいは復帰のやり取りが制御
される。回路１２０は、第２の回路という場合がある。
トランジスタ１２１及びトランジスタ１２２によってデータを保持する構成では、トラン
ジスタ１２１のソース及びドレインの一方とトランジスタ１２２のゲートとの間のノード
ＭＮで、データｄａｔａに対応する電荷を保持させて行えばよい。ノードＭＮに保持され
る電荷は、トランジスタ１２１を非導通状態にし続けることで電荷の移動を極めて少なく
することができる。
トランジスタ１２１は、非導通状態とすることでノードＭＮに保持した電荷の移動を極め
て少なくすることができるトランジスタである。ノードＭＮへの電荷の出入りは、トラン
ジスタ１２１のソースとドレインの間の経路が支配的である。この電荷の出入りを少なく
するには、オフ電流が極めて低いトランジスタ１２１であることが好ましい。
トランジスタ１２１は、酸化物半導体を半導体層に用いたトランジスタ（ＯＳトランジス
タという）であることが好ましい。ＯＳトランジスタは、オフ電流が極めて低いトランジ
スタとすることができる。なお図１では、ＯＳトランジスタであることを明示するために
、酸化物半導体を用いたトランジスタの回路記号に「ＯＳ」の記載を付している。またト
ランジスタ１２１は、ｎチャネル型のトランジスタとして説明を行う。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導
通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断
りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしき
い値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の
電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトラン
ジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低
いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ
電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在す
ることを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、
所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られる
Ｖｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン
電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３
Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓ
が−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トラン
ジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、
または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であ
るから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある
。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため
、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを
流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れ
る電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単
位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証
される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例え
ば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラン
ジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当
該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジ
スタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の
温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指
す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。
本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１
Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または
２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体
装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等
において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電
流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２
．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれ
る半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体
装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇ
ｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソー
スとドレインとの間に流れる電流を指す場合がある。
またトランジスタ１２１は、半導体層を間に挟んで存在する一対のゲート（第１のゲート
、第２のゲートともいう）を有する。一方のゲートにはトランジスタ１２１の導通状態を
制御する信号が、他方のゲートには電位ＶＢＧが与えられる構成とする。
電位ＶＢＧは、例えば、トランジスタ１２１の一方のゲートに対応するしきい値電圧Ｖｔ
ｈを制御するための電位である。電位ＶＢＧは、トランジスタの導通状態を制御する信号
の電位よりも低くすることで、しきい値電圧Ｖｔｈを高くできる。その結果、ゲートーソ
ース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタ１２１のオフ電流
を低減できる。
トランジスタ１２２は、ノードＭＮの電位に従って導通状態が制御されるトランジスタで
ある。トランジスタ１２２は、ＯＳトランジスタであってもよいし、シリコンを半導体層
に用いたトランジスタ（Ｓｉトランジスタ）でもよい。トランジスタ１２２をＳｉトラン
ジスタとすることで、ＯＳトランジスタであるトランジスタ１２１と積層して設けること
ができ、半導体装置の小型化を図ることができる。
バッテリー１３０は、第１の端子と、第２の端子とを有する。第１の端子を正極側の端子
、第２の端子を負極側の端子として説明する。すなわち、第１の端子の電位は、第２の端
子の電位よりも高く設定する。例えば、バッテリー１３０の第１の端子は電位ＶＳＳ１を
与える配線に接続する。バッテリー１３０の第２の端子はトランジスタ１２１のバックゲ
ートに与える電位ＶＢＧを与える配線に接続される。
バッテリー１３０の起電力を電圧ＶＢＡＴとすると、第２の端子の電位は、第１の端子の
電位ＶＳＳ１から電圧ＶＢＡＴだけ小さい電位となる。この電位（ＶＳＳ１−ＶＢＡＴ）
をトランジスタ１２１のバックゲートに与える電位ＶＢＧとして用いることで、トランジ
スタ１２１の閾値電圧の制御が図られる。
電位ＶＳＳ１はグラウンド電位のように一定の電位とすることができる。また、電圧ＶＢ
ＡＴはバッテリー１３０が充電されている場合、一定の電圧とすることができる。そのた
め、バッテリー１３０は、トランジスタ１２１のバックゲートの電位を一定の電位に保持
し続けることができ、トランジスタ１２１のバックゲートの電位の変動を小さく保つこと
ができる。また、トランジスタ１２１のバックゲートの電位をトランジスタの閾値電圧を
高くした状態に保つことで、回路１２０をデータ保持特性に優れたものとすることができ
る。
なお電位ＶＢＧを与える配線は、バッテリー１３０を利用した電位（ＶＳＳ１−ＶＢＡＴ
）の他、電圧生成回路１４０の動作によって、より低い電位ＶＳＳ２（＜ＶＳＳ１−ＶＢ
ＡＴ）を与えることができる。この電位ＶＳＳ２が定期的に電位ＶＢＧを与える配線に加
わることで、バッテリー１３０には電圧ＶＢＡＴよりも大きい電圧を端子間に印加するこ
とができる。そのため、バッテリー１３０の充電を定期的に行うことができる。
なおバッテリー１３０は、直列及び／又は並列に複数が接続されて設けていてもよい。な
おバッテリー１３０は、スパッタ法、蒸着法、ＣＶＤ法で形成することのできる無機系固
体電解質を用いて作製することが好ましい。無機系固体電解質は、硫化物系固体電解質や
酸化物系固体電解質を用いることができる。また、高分子系固体電解質を用いてもよい。
さらに、上述した無機系固体電解質と高分子系固体電解質を含む複合的な固体電解質を用
いてもよい。
なおバッテリー１３０は、回路１１０及び回路１２０が有するトランジスタ等の素子に積
層して設けられることが好ましい。バッテリー１３０は、正極活物質と負極活物質とが重
なる領域の面積を０．０１ｃｍ２以上、１ｃｍ２以下程度に小型化し、半導体装置毎に形
成することができる。
電圧生成回路１４０は、電位ＶＶＤＤの変化に従って、電位ＶＳＳ１よりも小さい電位Ｖ
ＳＳ２を生成する機能を有する回路である。一例としては、電圧生成回路１４０では、電
位ＶＶＤＤの変化を利用して電位ＶＳＳ２を生成する。
パワー・ゲーティングによってスイッチ１５０をオフにして、回路１１０に蓄えられた電
荷を放電させる。すると電荷の放電によって電位ＶＶＤＤが変化する。電圧生成回路１４
０では、容量結合を利用して電位ＶＶＤＤの変化に応じて、電圧生成回路１４０内の電位
ＶＳＳ１としたノードの電位を低下するように変化させることにより、電位ＶＳＳ１より
も小さい電位ＶＳＳ２を生成する。
該構成によりパワー・ゲーティングの動作を利用して、電位ＶＳＳ２を生成することがで
きる。そのため、バッテリー１３０ではパワー・ゲーティングの動作毎に、電圧ＶＢＡＴ
よりも大きい電圧を端子間に印加することができる。そのため、バッテリー１３０の充電
を定期的に行うことができる。
スイッチ１５０は、回路１１０と、電位ＶＤＤを与える配線との導通状態を制御する機能
を有する。スイッチ１５０の導通状態を制御することで、電位ＶＶＤＤを、電位ＶＤＤ又
は電位ＶＳＳ１に変化させることができる。スイッチ１５０の一方の端子は、電位ＶＤＤ
が与えられる配線に接続される。またスイッチ１５０の他方の端子は、回路１１０及び電
圧生成回路１４０に接続される。なおスイッチ１５０は、ｐチャネル型のトランジスタを
用いればよい。
次いで図２（Ａ）では、図１に示す半導体装置１００の電圧生成回路１４０、スイッチ１
５０について、具体的な回路構成の一例を図示する。図２（Ｂ）では、半導体装置１００
の動作の一例について説明する。
図２（Ａ）では、図１に示す半導体装置１００の電圧生成回路１４０の一例として、電圧
生成回路１４０Ａを示す。
図２（Ａ）に示す回路図で、電圧生成回路１４０Ａは、容量素子１４１、ダイオード１４
２、１４３を有する。図２（Ａ）において、容量素子１４１、ダイオード１４２、１４３
を互いに接続する配線の電位を、電位Ｖ１４１とする。
容量素子１４１の一方の電極は、電位ＶＶＤＤを与える配線に接続される。容量素子１４
１の他方の電極は、電位Ｖ１４１を与える配線に接続される。ダイオード１４２の一方の
電極は、電位Ｖ１４１を与える配線に接続される。ダイオード１４２の他方の電極は、電
位ＶＳＳ１を与える配線に接続される。ダイオード１４３の一方の電極は、電位ＶＢＧを
与える配線に接続される。ダイオード１４３の他方の電極は、電位Ｖ１４１を与える配線
に接続される。
図２（Ａ）に示す回路図で、スイッチ１５０は、ｐチャネル型のトランジスタ１５１を有
する。
トランジスタ１５１のゲートは、制御信号ＥＰＧを与える配線に接続される。トランジス
タ１５１のソース又はドレインの一方は、電位ＶＤＤを与える配線に接続される。トラン
ジスタ１５１のソース又はドレインの他方は、回路１１０及び電圧生成回路１４０に電位
ＶＶＤＤを与える配線に接続される。制御信号ＥＰＧは、トランジスタ１５１の導通状態
を制御するための信号である。
次いで図２（Ｂ）では、図２（Ａ）に示す半導体装置１００の動作の一例を示すタイミン
グチャート図を示す。図２（Ｂ）では、スイッチ１５０による回路１１０への電源電圧の
供給が行われる状態から、電源電圧の供給が停止する場合に切り替わる際の動作について
説明する。
電源電圧の供給が行われる（Ｐｏｗｅｒ ＯＮ）の期間では、制御信号ＥＰＧを”Ｌ”に
することにより、トランジスタ１５１を導通状態とする。このとき、電位ＶＶＤＤは電位
ＶＤＤとなる。電位ＶＢＧ、Ｖ１４１は電位（ＶＳＳ１−ＶＢＡＴ）となる。従って、ト
ランジスタ１２１のバックゲートの電位は、バッテリー１３０から与える構成とすること
ができる。
次いで電源電圧の供給が停止する（Ｐｏｗｅｒ ＯＦＦ）の期間では、制御信号ＥＰＧを
”Ｈ”にすることにより、トランジスタ１５１を非導通状態とする。このとき、電位ＶＶ
ＤＤは電位ＶＳＳ１（ＧＮＤ）となる。電位ＶＶＤＤが低下することに伴って、電位ＶＢ
Ｇ、Ｖ１４１は容量素子１４１の容量結合によって電位が電位ＶＳＳ２に低下する。その
ため、バッテリー１３０には、起電力ＶＢＡＴ以上の電圧が印加されることで充電される
。バッテリーの充電によって、バッテリー１３０内に電流が流れるため、電位ＶＢＧは次
第に上昇し、電位（ＶＳＳ１−ＶＢＡＴ）となる。そしてバッテリー１３０の充電が停止
するとともに、電位ＶＢＧは電位（ＶＳＳ１−ＶＢＡＴ）で安定になる。
以上、図２（Ａ）、（Ｂ）の回路構成、タイミングチャート図からわかるように本発明の
一態様では、回路１２０が有するオフ電流が低いトランジスタ１２１を利用して、回路１
１０に記憶したデータを退避させて保持させ、このトランジスタ１２１のバックゲートに
印加する電位ＶＢＧを、回路１１０に対応して設けたバッテリー１３０から与える構成と
することができる。また本発明の一態様では、トランジスタ１２１のバックゲートに印加
する電位、バッテリー１３０を充電するための電位を、電圧生成回路１４０で生成する構
成とする。電圧生成回路１４０は、スイッチ１５０による半導体装置１００へのパワー・
ゲーティングを利用して、電位を生成し、バッテリーの充電を行う構成とすることができ
る。
また、回路１１０に記憶したデータを退避させて保持するための、回路１２０が有するト
ランジスタ１２１のバックゲートに印加する電位は、バッテリー１３０から与えられる電
位となる。バッテリー１３０は、トランジスタ１２１のバックゲートの電位ＶＢＧを一定
の電位に保持し続けることができるため、電位の変動を小さく保つことができる。また、
トランジスタ１２１のバックゲートの電位ＶＢＧをトランジスタの閾値電圧を改善できる
電位に保つことで、回路１２０をデータ保持特性に優れたものとすることができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形
態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定
されない。例えば、本発明の一態様として、回路１１０に対応して設けたバッテリー１３
０を利用して、トランジスタ１２１のバックゲートに電圧を印加する場合の例を示したが
、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本
発明の一態様では、回路１１０に対応して設けたバッテリー１３０を、様々な配線や素子
や電極に、電圧を供給するように配置してもよい。または例えば、場合によっては、また
は、状況に応じて、本発明の一態様では、トランジスタ１２１のバックゲートは、様々な
供給源から、電圧が供給されてもよい。または例えば、場合によっては、または、状況に
応じて、本発明の一態様では、トランジスタ１２１のバックゲートは、回路１１０に対応
して設けたバッテリー１３０から、電圧が供給されなくてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態２）
本実施の形態では、上記実施の形態１で説明した異なる回路構成の一例について説明する
。特に本実施の形態では、実施の形態１で示した電圧生成回路とは異なる回路構成、及び
動作について説明する。
図３に示す半導体装置１００の回路図で、電圧生成回路１４０Ｂは、容量素子１４１、ダ
イオード１４２、１４３の他、発振回路１４４を有する。発振回路１４４はインバータ１
４５で構成されるインバータチェインと、制御信号ＥＮと発振回路１４４の出力信号が入
力されるＮＯＲ１４６を有する。
インバータ１４５及びＮＯＲ１４６には、電位ＶＶＤＤが電位ＶＤＤに変化することによ
って電源電圧の供給が行われる。発振回路１４４は制御信号ＥＮに従って発振が制御され
る。図３では、発振回路１４４の出力信号の電位を電位Ｖ１４４とする。
その他の説明については、図２（Ａ）と同様であり、ここでは説明を省略する。
次いで図４では、図３に示す半導体装置１００の動作の一例を示すタイミングチャート図
を示す。図４では、スイッチ１５０による回路１１０への電源電圧の供給が行われる状態
から、電源電圧の供給が停止する場合に切り替わる際の動作について説明する。
電源電圧の供給が行われる（Ｐｏｗｅｒ ＯＮ）の期間では、制御信号ＥＰＧを”Ｌ”に
することにより、トランジスタ１５１を導通状態とする。このとき、電位ＶＶＤＤは電位
ＶＤＤとなる。制御信号ＥＮは、間欠的に”Ｌ”にする。発振回路１４４は、制御信号Ｅ
Ｎを”Ｌ”にする期間で発振する。発振回路１４４の出力信号にあたる電位Ｖ１４４は、
電位ＶＤＤと電位ＶＳＳ１との間で発振するように変化する。電位Ｖ１４１は、電位ＶＳ
Ｓ１と電位ＶＳＳ２との間で発振するように変化する。電位Ｖ１４１が変化して電位ＶＳ
Ｓ２となる間、電位ＶＢＧは、ＶＳＳ２とすることができる。そのため、制御信号ＥＮを
”Ｌ”にするタイミングでバッテリー１３０を充電することができるため、電源電圧が供
給されている期間に定期的にバッテリー１３０の充電を行うことができる。
次いで電源電圧の供給が停止する（Ｐｏｗｅｒ ＯＦＦ）の期間では、制御信号ＥＰＧを
”Ｈ”にすることにより、トランジスタ１５１を非導通状態とする。また、制御信号ＥＮ
も”Ｈ”にする。このとき、電位ＶＶＤＤは電位ＶＳＳ１（ＧＮＤ）となる。電位ＶＢＧ
、Ｖ１４１は、電位Ｖ１４４が低下することに伴って、容量素子１４１の容量結合が生じ
、電位が電位ＶＳＳ２に低下する。そのため、バッテリー１３０には、起電力ＶＢＡＴ以
上の電圧が印加されることで充電される。バッテリーの充電によって、バッテリー１３０
内に電流が流れるため、電位ＶＢＧは次第に上昇し、電位（ＶＳＳ１−ＶＢＡＴ）となる
。そしてバッテリー１３０の充電が停止するとともに、電位ＶＢＧは電位（ＶＳＳ１−Ｖ
ＢＡＴ）で安定になる。
なお電圧生成回路１４０Ｂは、実施の形態１で説明した電圧生成回路１４０Ａと並列に設
け、電位ＶＢＧを定期的に下げて、バッテリーの充電をおこなってもよい。この場合の半
導体装置のブロック図の一例を図５に示す。
以上、図３，４の回路構成、タイミングチャート図からわかるように本発明の一態様では
、回路１２０が有するオフ電流が低いトランジスタ１２１を利用して、回路１１０に記憶
したデータを退避させて保持させ、このトランジスタ１２１のバックゲートに印加する電
位を、回路１１０に対応して設けたバッテリー１３０から与える構成とすることができる
。また本発明の一態様では、トランジスタ１２１のバックゲートに印加する電位、バッテ
リー１３０を充電するための電位を、電圧生成回路１４０で生成する構成とする。電圧生
成回路１４０は、スイッチ１５０による半導体装置１００へのパワー・ゲーティングを利
用して、電位を生成し、バッテリーの充電を行う構成とすることができる。
また、回路１１０に記憶したデータを退避させて保持するための、回路１２０が有するト
ランジスタ１２１のバックゲートに印加する電位ＶＢＧは、バッテリー１３０から与えら
れる電位となる。バッテリー１３０は、トランジスタ１２１のバックゲートの電位ＶＢＧ
を一定の電位に保持し続けることができるため、非充電時の電位の変動を小さく保つこと
ができる。また、トランジスタ１２１のバックゲートの電位ＶＢＧをトランジスタの閾値
電圧を改善できる電位に保つことで、回路１２０をデータ保持特性に優れたものとするこ
とができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態３）
本実施の形態では、上記実施の形態１、２で説明した回路１１０及び回路１２０の一例を
示し、その動作について説明する。図６には、回路１１０及び回路１２０の具体的な回路
図を図示している。なお図６に一例として示す回路１１０及び回路１２０は、データ退避
可能なラッチ回路２００として機能する回路である。電源電圧の供給時には、回路１１０
でデータを保持し、電源電圧の供給停止時には、回路１２０でデータを保持する。
回路１１０は、電源電圧の供給が継続されている期間において、データ”１”又は”０”
に対応する電位を保持することが可能なノードＮ１、ノードＮ２を有する。回路１１０に
は、実施の形態１で説明した電位ＶＶＤＤ及び電位ＶＳＳ１が供給される。
回路１１０は、一例として、インバータ１０１、インバータ１０２、スイッチ１０３、イ
ンバータ１０４及びスイッチ１０５を有する。
なお回路１１０には、一例として、データ信号Ｄ、クロック信号Ｃ、及び反転クロック信
号ＣＢが入力され、出力信号Ｑを出力する。
インバータ１０１の入力端子は、ノードＮ１に接続されている。インバータ１０１の出力
端子は、ノードＮ２に接続されている。
インバータ１０２の入力端子は、ノードＮ２に接続されている。インバータ１０２の出力
端子は、スイッチ１０５の一方の端子に接続されている。またスイッチ１０５の他方の端
子は、ノードＮ１に接続されている。スイッチ１０５は、反転クロック信号ＣＢによって
オン又はオフが制御される。
スイッチ１０３の一方の端子は、データ信号Ｄを与える配線に接続されている。スイッチ
１０３の他方の端子は、ノードＮ１に接続されている。スイッチ１０３は、クロック信号
Ｃによってオン又はオフが制御される。
インバータ１０４の入力端子は、ノードＮ２に接続されている。インバータ１０４の出力
端子は、出力信号Ｑを与える配線に接続されている。
スイッチ１０３及びスイッチ１０５は、一例としてアナログスイッチで構成すればよい。
他にもスイッチ１０３及びスイッチ１０５には、トランジスタを用いることもできる。
なおインバータ１０２及びスイッチ１０５は、別々の構成として示しているが、クロック
ドインバータを用いることで一つの構成としてもよい。
インバータ１０１、１０２、１０４には、電位ＶＶＤＤと電位ＶＳＳ１を与えて電源電圧
を供給する。
回路１２０は、電源電圧の供給が停止されている期間において、データに対応する電位の
保持が可能なノードＭＮ１、ＭＮ２を有する。
回路１２０は、ノードＮ１、Ｎ２のそれぞれに対応して、トランジスタ１２１、トランジ
スタ１２２、容量素子１２３、及びトランジスタ１２４を有する。また、回路１２０は、
回路１１０のノードＮ１，Ｎ２に保持された、データ”１”又は”０”に対応する電位を
、少なくとも電源電圧の供給が停止している期間において保持することが可能なノードＭ
Ｎ１、ＭＮ２を有する。なおトランジスタ１２１，１２２、１２４は、一例として、ｎチ
ャネル型のトランジスタとして説明する。
トランジスタ１２１は、ゲートが、制御信号Ｓａｖｅ（図中、Ｓで表記）が与えられる配
線に接続されている。トランジスタ１２１は、バックゲートが、電位ＶＢＧが与えられる
配線に接続されている。トランジスタ１２１は、ソース又はドレインの一方がノードＮ１
（ノードＮ２）に接続されている。トランジスタ１２１は、ソース又はドレインの他方が
ノードＭＮ１（ＭＮ２）に接続されている。
容量素子１２３は、一方の電極がノードＭＮ１（ＭＮ２）に接続されている。容量素子１
２３は、他方の電極が、電位ＶＳＳ１が与えられる配線に接続されている。なお容量素子
１２３は、トランジスタ１２２のゲート容量等を大きくしておくことで、省略することが
可能である。
トランジスタ１２２は、ゲートがノードＭＮ１（ＭＮ２）に接続されている。トランジス
タ１２２は、ソース又はドレインの一方が、電位ＶＳＳ１が与えられる配線に接続されて
いる。なおトランジスタ１２２は、一例として、ｎチャネル型のトランジスタとして説明
する。
トランジスタ１２４は、ゲートが、制御信号Ｌｏａｄ（図中、Ｌで表記）が与えられる配
線に接続されている。トランジスタ１２４は、ソース又はドレインの一方がトランジスタ
１２２のソース又はドレインの他方に接続されている。トランジスタ１２４は、ソース又
はドレインの他方がノードＮ２（Ｎ１）に接続されている。
制御信号Ｓａｖｅは、ノードＮ１（Ｎ２）とノードＭＮ１（ＭＮ２）との導通状態を切り
替えるための信号である。制御信号ＳａｖｅをＨレベルに切り替えることで、回路１１０
のノードＮ１（Ｎ２）のデータは、ノードＭＮ１（ＭＮ２）に退避することができる。ま
た、制御信号ＳａｖｅをＬレベルに切り替えることで、ノードＭＮ１（ＭＮ２）は、デー
タに対応する電荷を保持し続けることができる。
制御信号Ｌｏａｄは、ノードＮ２（Ｎ１）とトランジスタ１２２のソース又はドレインの
他方との導通状態を切り替えるための信号である。制御信号ＬｏａｄをＨレベルに切り替
えることで、回路１２０のノードＭＮ１（ＭＮ２）のデータは、ノードＮ２（Ｎ１）に復
帰することができる。回路１２０は、ノードＭＮ１（ＭＮ２）に保持される電位の電位差
がトランジスタ１２２のチャネル抵抗の差に反映されるため、回路１１０のノードＮ２（
Ｎ１）に電位差を生じさせることができる。そして回路１１０への電源電圧の供給を再開
することに伴って、回路１１０のデータを復帰することができる。
次いで図６（Ｂ）に、図６（Ａ）に示したラッチ回路２００のタイミングチャートを示す
。
図６（Ｂ）に示すタイミングチャートでは、図６（Ａ）で説明した、各種信号の電位の変
化を示している。ここでは、クロック信号Ｃ、反転クロック信号ＣＢ、データ信号Ｄ、出
力信号Ｑ、制御信号Ｓ、制御信号Ｌ、電位ＶＶＤＤ、ノードＭＮ１の電位、ノードＭＮ２
の電位の変化を示している。
図６（Ｂ）に示すタイミングチャート図において、期間Ｐ１乃至Ｐ４は、ラッチ回路２０
０の状態を表す。期間Ｐ１は、通常動作期間である。期間Ｐ２は、動作停止移行期間であ
る。期間Ｐ３は、動作停止期間である。期間Ｐ４は、動作再開移行期間である。
期間Ｐ１の通常動作期間では、回路１１０は、ラッチ回路として動作することができる。
期間Ｐ２の動作停止移行期間では、クロック信号Ｃ、反転クロック信号ＣＢは変化させな
い。制御信号ＳをＨレベルにして、回路１１０から回路１２０へのデータの退避を行う。
一例として、図６（Ｂ）では、ノードＭＮ１にＨレベル、ノードＭＮ２にＬレベルの電位
を保持する構成を示している。また期間Ｐ２では、ラッチ回路２００への電源電圧の供給
を停止する。
期間Ｐ３の動作停止期間では、各信号をＬレベルの電位とし、ラッチ回路２００の消費電
力はほぼ０とする。なお、ノードＭＮ１（ＭＮ２）の電位は、電流がほとんど流れないた
め、一定値が保たれる。
期間Ｐ４の動作再開移行期間では、まず、クロック信号Ｃ、反転クロック信号ＣＢの電位
を期間Ｐ２の動作停止移行期間の電位にする。そして制御信号ＬをＨレベルにし、電源電
圧の供給を再開する。この時、ノードＭＮ１（ＭＮ２）の電位は、トランジスタ１２２の
チャネル抵抗が異なることを利用して、回路１１０のノードＮ２（Ｎ１）に復元される。
さらに続いて、クロック信号Ｃ、反転クロック信号ＣＢの供給を再開する。そして、期間
Ｐ１の通常動作期間を再開することができる。
以上、図６（Ａ）、（Ｂ）の回路構成及びタイミングチャートでは、データに対応する電
荷を保持するためのトランジスタ１２１のバックゲートに印加する電位を、上記実施の形
態１、２で説明した構成で与える。すなわち、回路１１０に対応して設けたバッテリー１
３０から与える構成とする。バッテリー１３０は、トランジスタ１２１のバックゲートの
電位を一定の電位に保持し続けることができるため、電位の変動を小さく保つことができ
る。また、トランジスタ１２１のバックゲートの電位をトランジスタの閾値電圧を改善で
きる電位に保つことで、回路１２０をデータ保持特性に優れたものとすることができる。
なおバッテリーは、ラッチ回路２００毎に設ける構成としてもよいし、複数のラッチ回路
毎に設ける構成としてもよい。例えば図７（Ａ）に図示するように、回路１１０及び回路
１２０を有する複数のラッチ回路２００に対応して、バッテリー１３０及び電圧生成回路
１４０を設ける構成としてもよい。なお図７（Ａ）では、スイッチ１５０を複数のラッチ
回路２００に対して１つ設ける構成を示しているが、複数設けてもよい。あるいは、図７
（Ｂ）に図示するように、回路１１０及び回路１２０を有する複数のラッチ回路２００に
対応して、一組のバッテリー１３０及び電圧生成回路１４０を設ける構成としてもよい。
図６（Ａ）、（Ｂ）、図７で説明したデータ退避可能なラッチ回路は、演算処理回路とし
て機能する半導体装置内のレジスタとして適用可能である。演算処理回路として機能する
半導体装置一の例について説明する。
図８は、演算処理回路として機能する半導体装置の構成例を示す図である。図８に示す半
導体装置は、演算処理部４０１と、電源部４０２と、を有する。演算処理部４０１は、デ
ータラッチ及びセレクタとしての機能を有する回路４１１と、内部クロック生成及びリセ
ット制御の機能を有する回路４１２と、デコード部４１４と、演算制御部４１６と、レジ
スタセット４２０と、演算部４２２と、アドレスバッファ４２４と、を有する。電源部４
０２は、電源回路４２６を有する。
さらに、演算処理部４０１の各構成要素には電源部４０２により電源電位が供給される。
電源供給制御スイッチ４２７は、上述したスイッチ１５０に相当する。
さらに、演算処理部４０１の各構成要素について説明する。
回路４１１では、入力データのラッチ及び入力データの出力を制御する。
回路４１２では、クロック信号の生成及びリセットのタイミングの制御を行う。
デコード部４１４には、命令レジスタであるレジスタ４１５及び命令デコーダが設けられ
る。デコード部４１４は、入力された命令データのデコードを行い、命令内容を解析する
機能を有する。
演算制御部４１６は、ステート生成部４１８及びレジスタ４１７を有する。さらに、ステ
ート生成部４１８には、レジスタ４１９が設けられる。ステート生成部４１８では、半導
体装置の状態を設定するための信号を生成する。
レジスタセット４２０は、複数のレジスタ４２１を有する。複数のレジスタ４２１には、
プログラムカウンタ、汎用レジスタ、及び演算レジスタとして機能するレジスタが含まれ
る。レジスタセット４２０は、演算処理に必要なデータを格納する機能を有する。
演算部４２２は、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ Ｌｏｇｉｃ Ｕｎｉｔ）４２３を有す
る。演算部４２２は、ＡＬＵ４２３により入力されるデータの演算処理を行う機能を有す
る。なお、演算部４２２にもレジスタを設けてもよい。
アドレスバッファ４２４は、レジスタ４２５を有する。アドレスバッファ４２４は、アド
レスデータのためのバッファゲートである。
さらに、演算処理部４０１には、書き込み制御信号ＷＥ、読み出し制御信号ＲＤが入力さ
れる。また演算処理部４０１には、データバスを介して８ビットのデータが入力される。
また演算処理部４０１には、演算制御信号が入力される。
演算処理部４０１からは、１６ビットアドレスデータが出力される。また演算処理部４０
１からは、バス制御信号が出力される。
書き込み制御信号ＷＥ及び読み出し制御信号ＲＤは、回路４１２、演算制御部４１６、レ
ジスタセット４２０、及びアドレスバッファ４２４に入力される。８ビットのデータは、
データバスを介して、回路４１２、レジスタセット４２０及び演算部４２２に入力される
。演算制御信号は、回路４１２、及び演算制御部４１６に入力される。
１６ビットアドレスデータは、アドレスバッファ４２４から出力される。またバス制御信
号は、演算制御部４１６から出力される。
演算処理部４０１の各回路は、データバスの他、アドレスバス、コントロールバスを介し
て、データ、アドレス、演算制御信号の入出力を行うことができる。
演算処理部４０１に設けられた各レジスタは、データ処理の際にデータを一定期間保持す
る機能を有する。このような機能を有する回路として、図６（Ａ）、（Ｂ）、図７で説明
したデータ退避可能なラッチ回路を適用することができる。そのため、データに対応する
電荷を保持するためのトランジスタ１２１のバックゲートに印加する電位を、上記実施の
形態１、２で説明した構成で与えることができる。すなわち、回路１１０に対応して設け
たバッテリー１３０から与える構成とすることができる。バッテリー１３０は、トランジ
スタ１２１のバックゲートの電位を一定の電位に保持し続けることができるため、電位の
変動を小さく保つことができる。また、トランジスタ１２１のバックゲートの電位をトラ
ンジスタの閾値電圧を改善できる電位に保つことで、回路１２０をデータ保持特性に優れ
たものとすることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態４）
本実施の形態では、上記実施の形態１又は２で説明した半導体装置１００に適用できるト
ランジスタ及びバッテリーの断面図について、図９乃至図１１を用いて説明を行う。
＜断面図の例１＞
図９は、同一基板上に作製された、トランジスタ７２０と、トランジスタ７３０と、バッ
テリー７４０と、を含む半導体装置１０００の断面図を示している。トランジスタ７２０
は基板７００に設けられ、トランジスタ７３０はトランジスタ７２０の上に設けられ、バ
ッテリー７４０はトランジスタ７３０の上に設けられている。
半導体装置１０００は、基板７００と、トランジスタ７２０と、素子分離層７２７と、絶
縁膜７３１と、トランジスタ７３０と、絶縁膜７３２と、絶縁膜７４１と、バッテリー７
４０と、絶縁膜７４２と、プラグ７０１、７０３、７０４及び７０６と、配線７０２及び
７０５と、配線７０７と、を有する。トランジスタ７２０は、ゲート電極７２６と、ゲー
ト絶縁膜７２４と、側壁絶縁層７２５と、ソース領域又はドレイン領域として機能する不
純物領域７２１と、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域やエクステ
ンション領域として機能する不純物領域７２２と、チャネル形成領域７２３と、を有する
。
不純物領域７２１の不純物濃度は、不純物領域７２２よりも高い。ゲート電極７２６およ
び側壁絶縁層７２５をマスクとして用いて、不純物領域７２１及び不純物領域７２２を自
己整合的に形成することができる。
基板７００としては、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半
導体基板、シリコンゲルマニウムを材料とした化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃ
ｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体基板を用いて
形成されたトランジスタは、高速動作が容易である。なお、基板７００としてｐ型の単結
晶シリコン基板を用いた場合、基板７００の一部にｎ型を付与する不純物元素を添加して
ｎ型のウェルを形成し、ｎ型のウェルが形成された領域にｐ型のトランジスタを形成する
ことも可能である。ｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）等を
用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）等を用いること
ができる。
また、基板７００は導電体基板、または絶縁基板上に半導体膜を設けたものでもよい。該
導電体基板としては、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基
板、タングステン基板、タングステン・ホイルを有する基板などが挙げられる。該絶縁基
板として、例えば、ガラス基板、石英基板、プラスチック基板、可撓性基板、貼り合わせ
フィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一
例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライム
ガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）
、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表され
るプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィ
ルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又は塩化ビニ
ルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、
アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
なお、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置して
もよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セ
ロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、
布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）
若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）
、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいト
ランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱
性の付与、軽量化、又は薄型化を図ることができる。
トランジスタ７２０は素子分離層７２７により、基板７００に形成される他のトランジス
タと分離されている。
トランジスタ７２０としてシリサイド（サリサイド）を有するトランジスタや、側壁絶縁
層を有さないトランジスタを用いてもよい。シリサイド（サリサイド）を有する構造であ
ると、ソース領域およびドレイン領域がより低抵抗化でき、半導体装置の高速化が可能で
ある。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能であ
る。
トランジスタ７３０は、酸化物半導体トランジスタである。トランジスタ７３０の詳細に
ついては、後述する実施の形態５で説明を行う。
なおトランジスタ７２０が設けられる層を省略して、基板７００上に直接トランジスタ７
３０を形成することも可能である。この場合の断面図を図１１に示す。
ここで、下層に設けられるトランジスタ７２０にシリコン系半導体材料を用いた場合、ト
ランジスタ７２０の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリン
グボンドを終端し、トランジスタ７２０の信頼性を向上させる効果がある。一方、上層に
設けられるトランジスタ７３０に酸化物半導体を用いた場合、トランジスタ７３０の半導
体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の
一つとなるため、トランジスタ７３０の信頼性を低下させる要因となる場合がある。した
がって、シリコン系半導体材料を用いたトランジスタ７２０の上層に酸化物半導体を用い
たトランジスタ７３０を積層して設ける場合、これらの間に水素の拡散を防止する機能を
有する絶縁膜７３１を設けることは特に効果的である。絶縁膜７３１により、下層に水素
を閉じ込めることでトランジスタ７２０の信頼性が向上することに加え、下層から上層に
水素が拡散することが抑制されることでトランジスタ７３０の信頼性も同時に向上させる
ことができる。
絶縁膜７３１としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ７３０を覆うように、トランジス
タ７３０上に水素の拡散を防止する機能を有する絶縁膜７３２を形成することが好ましい
。絶縁膜７３２としては、絶縁膜７３１と同様の材料を用いることができ、特に酸化アル
ミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物お
よび酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって
、トランジスタ７３０を覆う絶縁膜７３２として酸化アルミニウム膜を用いることで、ト
ランジスタ７３０に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化
物半導体膜への水および水素の混入を防止することができる。
プラグ７０１、７０３、７０４及び７０６並びに配線７０２、７０５及び７０７は、銅（
Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）
、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（
Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の低抵抗材料からなる
単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層
とすることが好ましい。特に、プラグ７０１、７０３、７０４及び７０６並びに配線７０
２、７０５及び７０７に、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化
マンガンを形成し、該酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
バッテリー７４０は、充電することで連続使用時間を回復することが可能な二次バッテリ
ーであり、且つ、固体電解質を含む全固体電池である。
また、バッテリー７４０は、半導体製造プロセスを用いて作製することができる。なお、
半導体製造プロセスとは、成膜工程、結晶化工程、メッキ工程、洗浄工程、リソグラフィ
工程、エッチング工程、研磨工程、不純物注入工程、熱処理工程など、半導体デバイスを
製造するときに用いられる手法全般を表す。
なお、バッテリー７４０の詳細については、後述する実施の形態５で説明を行う。
絶縁膜７４１は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ジ
ルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タン
タルまたは酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
バッテリー７４０がリチウムを含む場合、絶縁膜７４１はリチウムの拡散を防ぐ（ブロッ
クする）機能を有することが好ましい。バッテリー７４０に含まれるリチウムが、可動イ
オンとして半導体素子（トランジスタ７２０またはトランジスタ７３０）へ侵入すると、
半導体素子の劣化を引き起こす。絶縁膜７４１がリチウムイオンをブロックすることで、
信頼性の高い半導体装置を提供することができる。
バッテリー７４０がリチウムを含む場合、絶縁膜７４１は、フッ素、塩素、臭素、ヨウ素
などのハロゲンを含むことが好ましい。絶縁膜７４１がハロゲンを含むことで、アルカリ
金属であるリチウムと容易に結合し、リチウムが絶縁膜７４１の中で固定化され、リチウ
ムが絶縁膜７４１の外へ拡散することを防ぐことができる。
例えば、絶縁膜７４１として、窒化シリコンをＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法で成膜した場合、原料ガス中に体積比で３％から６％、例えば
５％ほどのハロゲンを含むガスを混入させておくと、得られる窒化シリコン膜中にハロゲ
ンが取り込まれる。絶縁膜７４１に含まれるハロゲン元素は、二次イオン質量分析法（Ｓ
ＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得
られる濃度を、１×１０１７ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０１８ａｔｏｍ
ｓ／ｃｍ３以上、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以上とする。
絶縁膜７４２は、バッテリー７４０を保護する機能を有する。絶縁膜７４２としては、例
えば樹脂（ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ
樹脂、フェノール樹脂など）、ガラス、アモルファス化合物、セラミックス等の絶縁性材
料を用いることができる。また、樹脂の層間に、吸水層としてフッ化カルシウムなどを有
する層を設けてもよい。絶縁膜７４２は、スピンコート法、インクジェット法などによっ
て形成する事ができる。また、絶縁膜７４２は、酸化シリコン、酸化窒化シリコン、窒化
酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニ
ウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ラン
タン、酸化セシウム、酸化タンタルまたは酸化マグネシウムの一種以上を選択して、単層
または積層で作製してもよい。
半導体装置１０００は、バッテリー７４０の上に、さらに半導体素子を作製してもよい、
この場合、絶縁膜７４１と同様に、絶縁膜７４２にリチウムの拡散を防ぐ（ブロックする
）機能を有することが好ましい。絶縁膜７４２がリチウムをブロックすることで、信頼性
の高い半導体装置を提供することができる。
バッテリー７４０の上に半導体素子を作製する場合、絶縁膜７４２は、絶縁膜７４１と同
様に、フッ素、塩素、臭素、ヨウ素などのハロゲンを含むことが好ましい。絶縁膜７４２
がハロゲンを含むことで、アルカリ金属であるリチウムと容易に結合し、リチウムが絶縁
膜７４２の外へ拡散することを防ぐことができる。
なお、図９乃至図１１において、符号及びハッチングパターンが与えられていない領域は
絶縁体で構成された領域を表している。該領域には、酸化アルミニウム、窒化酸化アルミ
ニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸
化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含
む絶縁体を用いることができる。また、該領域には、ポリイミド樹脂、ポリアミド樹脂、
アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いるこ
ともできる。
図９の半導体装置１０００は、バッテリー７４０の上部に、ヒートシンク、水冷クーラー
、冷却ファンなどの冷却装置を設けることが好ましい。冷却装置を設けることで、バッテ
リー７４０の発熱による、半導体装置１０００の誤動作を防ぐことができる。
＜断面図の例２＞
図９では、トランジスタ７２０がプレーナ型のトランジスタの場合を示したが、トランジ
スタ７２０の形状はこれに限定されない。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴ
Ｅ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の
例を、図１０に示す。
図１０に示す半導体装置１１００は、基板７００に設けられたＦＩＮ型のトランジスタ７
５０を有する点で、図９の半導体装置１０００と相違する。図１０において、左側に示し
たトランジスタ７５０は、トランジスタのチャネル長方向の断面図を示し、右型に示した
トランジスタ７５０は、トランジスタのチャネル幅方向の断面図を示している。
図１０では、基板７００の上に、絶縁膜７５７が設けられている。基板７００は、先端の
細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁膜が設けられていても
よい。その絶縁膜は、凸部を形成するときに、基板７００がエッチングされないようにす
るためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例
えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。基板７００の
凸部の上には、ゲート絶縁膜７５４が設けられ、その上には、ゲート電極７５６及び側壁
絶縁層７５５が設けられている。基板７００には、ソース領域又はドレイン領域として機
能する不純物領域７５１と、ＬＤＤ領域やエクステンション領域として機能する不純物領
域７５２と、チャネル形成領域７５３が形成されている。なお、ここでは、基板７００が
、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない
。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
半導体装置１１００のその他の構成要素に関しては、半導体装置１０００の記載を参照す
る。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態４で説明したバッテリー７４０に適用できる、バッテ
リー７４０Ａ乃至７４０Ｄの構成例について、上面図及び断面図を用いて説明する。
＜バッテリーの構成例１＞
図１２（Ａ）は、バッテリー７４０Ａの上面図であり、図１２（Ａ）における一点鎖線Ｘ
−Ｙにおける断面図を図１２（Ｂ）に示す。なお、図１２（Ａ）では、図の明瞭化のため
に一部の要素を拡大、縮小、または省略して図示している。
図１２（Ａ）に示すバッテリー７４０Ａは、絶縁膜５０１と、絶縁膜５０１上に形成され
た正極集電体層５０２と、正極集電体層５０２上に形成された正極活物質層５０３と、正
極活物質層５０３上に形成された固体電解質層５０４と、固体電解質層５０４上に形成さ
れた負極活物質層５０５と、負極活物質層５０５上に形成された負極集電体層５０６と、
を有し、正極集電体層５０２及び正極活物質層５０３は正極として機能し、負極集電体層
５０６及び負極活物質層５０５は負極として機能する。さらに、少なくとも負極集電体層
５０６上に、絶縁膜５０７が成膜され、絶縁膜５０７の開口部には、配線５０８が形成さ
れ、配線５０８は、正極集電体層５０２又は負極集電体層５０６と電気的に接続されてい
る。
また、図示していないが、固体電解質層５０４と正極活物質層５０３の界面、または固体
電解質層５０４と負極活物質層５０５の界面に、リチウム層が形成されていてもよい。こ
のリチウム層は、バッテリー７４０Ａにおいて、キャリアとなるリチウムを正極活物質層
または負極活物質層へ供給する（プレドープともいう。）ための層である。なお、上記リ
チウム層は、被形成面全てに形成されていてもよい。また、リチウム層と接して、銅層ま
たはニッケル層が形成されてもよい。該銅層またはニッケル層の形状は、リチウム層と略
同一であればよい。該銅層またはニッケル層は、リチウム層から、正極活物質層または負
極活物質層へリチウムのプレドープを行う際に、集電体として機能することができる。
なお、上記プレドープによってリチウム層の全てのリチウムが正極活物質層または負極活
物質層へドープされてもよいし、リチウム層が残っていてもよい。このようにプレドープ
後もリチウム層が残っていることによって、その後、バッテリーの充放電による不可逆容
量で消失したリチウムを補充するために用いることができる。
絶縁膜５０１の詳細は、実施の形態４における絶縁膜７４１に関する記載を参照すればよ
い。
正極集電体層５０２、正極活物質層５０３、負極活物質層５０５および負極集電体層５０
６は、スパッタリング法、ＣＶＤ法、ナノインプリント法、蒸着法などにより形成するこ
とができる。スパッタリング法を用いた場合、ＲＦではなくＤＣ電源を用いて成膜するこ
とが好ましい。ＤＣ電源を用いたスパッタリング法は、成膜レートが大きく、そのためタ
クトが短くなり、好ましい。正極集電体層５０２、正極活物質層５０３、負極活物質層５
０５および負極集電体層５０６の膜厚は、例えば１００ｎｍ以上１００μｍ以下とすれば
よい。
正極集電体層５０２は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）および白金
（Ｐｔ）の一種以上を選択して、単層または積層で用いればよい。また、上記金属の合金
またはこれらを主成分とする化合物を含む導電膜を、単層または積層で用いてもよい。
正極活物質層５０３は、コバルト酸リチウム、リン酸鉄リチウム、マンガン酸リチウム、
ニッケル酸リチウムおよび酸化バナジウムの一種以上を選択して、単層または積層で用い
ればよい。
また正極活物質層５０３はオリビン型構造のリチウム含有複合リン酸塩を用いることがで
きる。リチウム含有複合リン酸塩（一般式ＬｉＭＰＯ４（Ｍは、Ｆｅ（ＩＩ）、Ｍｎ（Ｉ
Ｉ）、Ｃｏ（ＩＩ）、Ｎｉ（ＩＩ）の一以上））の代表例としては、ＬｉＦｅＰＯ４、Ｌ
ｉＮｉＰＯ４、ＬｉＣｏＰＯ４、ＬｉＭｎＰＯ４、ＬｉＦｅａＮｉｂＰＯ４、ＬｉＦｅａ
ＣｏｂＰＯ４、ＬｉＦｅａＭｎｂＰＯ４、ＬｉＮｉａＣｏｂＰＯ４、ＬｉＮｉａＭｎｂＰ
Ｏ４（ａ＋ｂは１以下、０＜ａ＜１、０＜ｂ＜１）、ＬｉＦｅｃＮｉｄＣｏｅＰＯ４、Ｌ
ｉＦｅｃＮｉｄＭｎｅＰＯ４、ＬｉＮｉｃＣｏｄＭｎｅＰＯ４（ｃ＋ｄ＋ｅは１以下、０
＜ｃ＜１、０＜ｄ＜１、０＜ｅ＜１）、ＬｉＦｅｆＮｉｇＣｏｈＭｎｉＰＯ４（ｆ＋ｇ＋
ｈ＋ｉは１以下、０＜ｆ＜１、０＜ｇ＜１、０＜ｈ＜１、０＜ｉ＜１）等がある。
固体電解質層５０４は、スパッタ法、蒸着法、ＣＶＤ法で形成することのできる無機系固
体電解質を用いる。無機系固体電解質は、硫化物系固体電解質や酸化物系固体電解質を用
いることができる。
硫化物系固体電解質としては、例えば、Ｌｉ７Ｐ３Ｓ１１、Ｌｉ３．２５Ｐ０．９５Ｓ４
、Ｌｉ１０ＧｅＰ２Ｓ１２、Ｌｉ３．２５Ｇｅ０．２５Ｐ０．７５Ｓ４、Ｌｉ２Ｓ−Ｐ２
Ｓ５、Ｌｉ２Ｓ−ＧｅＳ２、Ｌｉ２Ｓ−ＳｉＳ２−Ｌｉ３ＰＯ４、Ｌｉ２Ｓ−ＳｉＳ２−
Ｇａ２Ｓ３、Ｌｉ２Ｓ−ＳｉＳ２−Ｌｉ４ＳｉＯ４、ＬｉＩ−Ｌｉ２Ｓ−Ｐ２Ｓ５、Ｌｉ
Ｉ−Ｌｉ２Ｓ−Ｂ２Ｓ３、ＬｉＩ−Ｌｉ２Ｓ−ＳｉＳ２、等のリチウム複合硫化物材料が
挙げられる。
また、酸化物系固体電解質としては、Ｌｉ１．３Ａｌ０．３Ｔｉ１．７（ＰＯ４）３、Ｌ
ｉ１．０７Ａｌ０．６９Ｔｉ１．４６（ＰＯ４）３、Ｌｉ４ＳｉＯ４−Ｌｉ３ＢＯ３、Ｌ
ｉ２．９ＰＯ３．３Ｎ０．４６、Ｌｉ３．６Ｓｉ０．６Ｐ０．４Ｏ４、Ｌｉ１．５Ａｌ０
．５Ｇｅ１．６（ＰＯ４）３、Ｌｉ２Ｏ、Ｌｉ２ＣＯ３、Ｌｉ２ＭｏＯ４、Ｌｉ３ＰＯ４
、Ｌｉ３ＶＯ４、Ｌｉ４ＳｉＯ４、ＬＬＴ（Ｌａ２／３−ｘＬｉ３ｘＴｉＯ３）、ＬＬＺ
（Ｌｉ７Ｌａ３Ｚｒ２Ｏ１２）等のリチウム複合酸化物および酸化リチウム材料が挙げら
れる。
また、固体電解質層５０４には、塗布法等により形成するＰＥＯ（ポリエチレンオキシド
）等の高分子系固体電解質を用いてもよい。さらに、上述した無機系固体電解質と高分子
系固体電解質を含む複合的な固体電解質を用いてもよい。
負極活物質層５０５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（
Ｓｎ）、アルミニウム（Ａｌ）、リチウム（Ｌｉ）、チタン酸リチウム、ニオブ酸リチウ
ム、酸化ニオブ、酸化タンタル、酸化ケイ素の一種以上を選択して、単層または積層で用
いればよい。
負極集電体層５０６は、チタン（Ｔｉ）、銅（Ｃｕ）、ステンレス、鉄（Ｆｅ）、金（Ａ
ｕ）、白金（Ｐｔ）およびニッケル（Ｎｉ）の一種以上を選択して、単層または積層で用
いればよい。また、上記金属の合金またはこれらを主成分とする化合物を含む導電膜を、
単層または積層で用いてもよい。
絶縁膜５０７の詳細は、実施の形態４における絶縁膜７４２に関する記載を参照すればよ
い。
配線５０８の詳細は、実施の形態４における配線７０７に関する記載を参照すればよい。
なお、バッテリー７４０Ａは、図１２（Ｂ）に示す正極と負極の上下関係を入れ替えても
よい。つまり、下から順に、負極集電体層５０６、負極活物質層５０５、固体電解質層５
０４、正極活物質層５０３、正極集電体層５０２を作製してもよい。
例えば、正極活物質層５０３に膜厚が１μｍのＬｉＦｅＰＯ４を用いた場合、バッテリー
７４０Ａの容量を計算すると、およそ６０μＡｈ／ｃｍ２の容量が得られる。
例えば、正極活物質層５０３に膜厚が１μｍのＬｉＣｏＯ２を用いた場合、バッテリー７
４０Ａの容量を計算すると、およそ７０μＡｈ／ｃｍ２の容量が得られる。
例えば、正極活物質層５０３に膜厚が１μｍのＬｉＭｎ２Ｏ４を用いた場合、バッテリー
７４０Ａの容量を計算すると、およそ６０μＡｈ／ｃｍ２の容量が得られる。
なお、上記の計算は全て、負極活物質層５０５にリチウムを仮定し、それぞれの正極活物
質の理論容量値（ＬｉＦｅＰＯ４は１７０ｍＡｈ／ｇ、ＬｉＣｏＯ２は１３７ｍＡｈ／ｇ
、ＬｉＭｎ２Ｏ４は１４８ｍＡｈ／ｇ）を用いて計算を行った。
バッテリー７４０Ａは、バックゲートの電位の保持に必要な電力量に応じて、バッテリー
７４０Ａの面積及び容量を決定すればよい。例えば、正極活物質層５０３にＬｉＦｅＰＯ
４を用いた場合、上記計算結果を用いると、バッテリー７４０Ａの面積（正極活物質層５
０３と負極活物質層５０５が重なる部分の面積）を、０．０１ｃｍ２以上、１ｃｍ２以下
に収めることで、バッテリー７４０Ａの容量を０．６μＡｈ以上、６０μＡｈ以下にする
ことができる。
また、バッテリーに接続されるバックゲートの電位の保持に必要な電力量に応じて、複数
のバッテリー７４０Ａを、直列および／または並列に接続してもよい。特に、積層された
複数のバッテリー７４０Ａを直列および／または並列に接続することで、バッテリーのエ
ネルギー密度を大きくし、且つ占有面積を小さくできるので好ましい。
なお正極活物質層５０３、及び負極活物質層５０５は、必要に応じて、活物質の密着性を
高めるための結着剤（バインダ）、を有してもよい。
バインダとしては、例えば水溶性の高分子を含むことが好ましい。水溶性の高分子として
は、例えば多糖類などを用いることができる。多糖類としては、カルボキシメチルセルロ
ース（ＣＭＣ）、メチルセルロース、エチルセルロース、ヒドロキシプロピルセルロース
およびジアセチルセルロース、再生セルロースなどのセルロース誘導体や、澱粉、などを
用いることができる。
また、バインダとしては、スチレン−ブタジエンゴム（ＳＢＲ）、スチレン・イソプレン
・スチレンゴム、アクリロニトリル・ブタジエンゴム、ブタジエンゴム、エチレン・プロ
ピレン・ジエン共重合体などのゴム材料を用いることが好ましい。これらのゴム材料は、
前述の水溶性高分子と併用して用いると、さらに好ましい。
または、バインダとしては、ポリスチレン、ポリアクリル酸メチル、ポリメタクリル酸メ
チル（ＰＭＭＡ）、ポリアクリル酸ナトリウム、ポリビニルアルコール（ＰＶＡ）、ポリ
エチレンオキシド（ＰＥＯ）、ポリプロピレンオキシド、ポリイミド、ポリ塩化ビニル、
ポリテトラフルオロエチレン、ポリエチレン、ポリプロピレン、イソブチレン、ポリエチ
レンテレフタレート、ナイロン、ポリフッ化ビニリデン（ＰＶｄＦ）、ポリアクリロニト
リル（ＰＡＮ）、等の材料を用いることが好ましい。
バインダは上記のうち二種類以上を組み合わせて使用してもよい。
また、正極活物質層５０３、及び負極活物質層５０５は、活物質層の導電性を高めるため
の導電助剤等を有してもよい。
導電助剤としては、例えば天然黒鉛、メソカーボンマイクロビーズ等の人造黒鉛、炭素繊
維などを用いることができる。炭素繊維としては、例えばメソフェーズピッチ系炭素繊維
、等方性ピッチ系炭素繊維等の炭素繊維を用いることができる。また炭素繊維として、カ
ーボンナノファイバーやカーボンナノチューブなどを用いることができる。カーボンナノ
チューブは、例えば気相成長法などで作製することができる。また、導電助剤として、例
えばカーボンブラック（アセチレンブラック（ＡＢ）など）又はグラフェンなどの炭素材
料を用いることができる。また、例えば、銅、ニッケル、アルミニウム、銀、金などの金
属粉末や金属繊維、導電性セラミックス材料等を用いることができる。
薄片状のグラフェンは、高い導電性を有するという優れた電気特性、及び柔軟性並びに機
械的強度という優れた物理特性を有する。そのため、グラフェンを、導電助剤として用い
ることにより、活物質同士の接触点や、接触面積を増大させることができる。
なお、本明細書において、グラフェンは、単層のグラフェン、又は２層以上１００層以下
の多層グラフェンを含む。単層グラフェンとは、π結合を有する１原子層の炭素分子のシ
ートのことをいう。また、酸化グラフェンとは、上記グラフェンが酸化された化合物のこ
とをいう。なお、酸化グラフェンを還元してグラフェンを形成する場合、酸化グラフェン
に含まれる酸素は全て脱離されずに、一部の酸素はグラフェンに残存する。グラフェンに
一部の酸素が含まれる場合、酸素の割合は、ＸＰＳ（Ｘ線光電子分光法）で測定した場合
にグラフェン全体の２％以上２０％以下、好ましくは３％以上１５％以下である。
また、必要に応じて、固体電解質層５０４の中に、正極と負極が短絡しないように、セパ
レータを設けてもよい。セパレータは、空孔が設けられた絶縁体を用いることが好ましい
。例えば、セルロース、ガラス繊維、セラミックス、或いはナイロン（ポリアミド）、ビ
ニロン（ポリビニルアルコール系繊維）、ポリエステル、アクリル、ポリオレフィン、ポ
リウレタンを用いた合成繊維等で形成されたものを用いることができる。
＜バッテリーの構成例２＞
図１３に、本発明の一態様に含まれるバッテリーの一例を示す。図１３（Ａ）は、バッテ
リー７４０Ｂの上面図であり、図１３（Ａ）における一点鎖線Ｘ−Ｙにおける断面図を、
図１３（Ｂ）に示す。なお、図１３（Ａ）では、図の明瞭化のために一部の要素を拡大、
縮小、または省略して図示している。
図１３（Ｂ）に示すバッテリー７４０Ｂは、絶縁膜５０１と、絶縁膜５０１上の同一平面
上に形成された正極集電体層５０２および負極集電体層５０６と、正極集電体層５０２上
の正極活物質層５０３と、負極集電体層５０６上の負極活物質層５０５と、少なくとも正
極活物質層５０３および負極活物質層５０５と接する固体電解質層５０４と、を有し、正
極集電体層５０２および正極活物質層５０３は正極として機能し、負極集電体層５０６お
よび負極活物質層５０５は負極として機能する。さらに、少なくとも固体電解質層５０４
上に絶縁膜５０７が形成され、絶縁膜５０７の開口部には配線５０８が形成され、配線５
０８は、正極集電体層５０２または負極集電体層５０６と、電気的に接続されている。
バッテリー７４０Ｂは、正極集電体層５０２と負極集電体層５０６が同一平面上に形成さ
れ、図１３（Ｂ）のＸＹ方向に正極と負極が存在する点で、図１２のバッテリー７４０Ａ
と異なる。バッテリー７４０Ｂを図１３（Ｂ）に示す構成にすることで、正極と負極の間
にある一定の距離を設けることが可能になり、正極と負極の短絡を防ぐことができる。
バッテリー７４０Ｂのそれぞれの構成要素に関する詳細は、図１２のバッテリー７４０Ａ
の記載を参照すればよい。
なお、バッテリー７４０Ｂの正極集電体層５０２と負極集電体層５０６を、同一材料で同
時に形成してもよい。正極と負極の集電体層を同一材料で同時に形成することで、製造工
程を簡略化することができる。
＜バッテリーの構成例３＞
図１４に、本発明の一態様に含まれるバッテリーの一例を示す。図１４（Ａ）は、バッテ
リー７４０Ｃの上面図であり、図１４（Ａ）における一点鎖線Ｘ−Ｙにおける断面図を、
図１４（Ｂ）に示す。なお、図１４（Ａ）では、図の明瞭化のために一部の要素を拡大、
縮小、または省略して図示している。
図１４（Ｂ）に示すバッテリー７４０Ｃは、絶縁膜５０１と、絶縁膜５０１上の同一平面
上に形成された正極集電体層５０２および負極集電体層５０６と、正極集電体層５０２上
に形成された正極活物質層５０３と、少なくとも正極活物質層５０３、絶縁膜５０１及び
負極集電体層５０６の上に形成された固体電解質層５０４と、固体電解質層５０４を介し
て正極活物質層５０３の一部と重なり、固体電解質層５０４及び負極集電体層５０６上に
形成された負極活物質層５０５と、を有し、正極集電体層５０２および正極活物質層５０
３は正極として機能し、負極集電体層５０６および負極活物質層５０５は負極として機能
する。さらに、少なくとも負極活物質層５０５上に絶縁膜５０７が形成され、絶縁膜５０
７の開口部には配線５０８が形成され、配線５０８は、正極集電体層５０２または負極集
電体層５０６と、電気的に接続されている。
図１４（Ｂ）に示すバッテリー７４０Ｃは、負極活物質層５０５が、固体電解質層５０４
の上に形成されている点で、図１２（Ｂ）に示すバッテリー７４０Ａと異なる。バッテリ
ー７４０Ｃを図１４（Ｂ）に示す構成にすることで、短絡を防ぐために正極集電体層５０
２と負極集電体層５０６との間に、ある一定の距離を設けることができ、イオンの移動を
効率よく行うために、正極活物質層５０３と負極活物質層５０５の距離を近づけることが
できる。
バッテリー７４０Ｃのそれぞれの構成要素に関する詳細は、図１２のバッテリー７４０Ａ
の記載を参照すればよい。
なお、バッテリー７４０Ｃは、正極と負極の上下関係を入れ替えてもよい。つまり、下か
ら順に、負極活物質層５０５、固体電解質層５０４、正極活物質層５０３を形成してもよ
い。
また、バッテリー７４０Ｃの正極集電体層５０２と負極集電体層５０６を、同一材料で同
時に形成してもよい。正極と負極の集電体層を同一材料で同時に形成することで、製造工
程を簡略化することができる。
＜バッテリーの構成例４＞
図１５に、本発明の一態様に含まれるバッテリーの一例を示す。図１５（Ａ）は、バッテ
リー７４０Ｄの断面図である。
図１５（Ａ）に示すバッテリー７４０Ｄは、絶縁膜５０１と、絶縁膜５０１上に形成され
た正極集電体層５０２と、正極集電体層５０２上に形成された正極活物質層５０３と、正
極活物質層５０３上に形成された固体電解質層５０４と、固体電解質層５０４上に形成さ
れた絶縁膜５１０と、固体電解質層５０４および絶縁膜５１０上に形成された負極活物質
層５０５と、負極活物質層５０５上に形成された負極集電体層５０６と、を有し、正極集
電体層５０２及び正極活物質層５０３は正極として機能し、負極集電体層５０６及び負極
活物質層５０５は負極として機能する。さらに、少なくとも負極集電体層５０６の上に、
絶縁膜５０７が形成されている。また、図示されていないが、正極集電体層５０２及び負
極集電体層５０６は、配線を介して外部と電気的に接続されている。
図１５（Ａ）に示すバッテリー７４０Ｄは、固体電解質層５０４と負極活物質層５０５が
接する領域が電池として機能し、電池として機能しない領域は、絶縁膜５１０が固体電解
質層５０４と負極活物質層５０５の間に存在することで、正極と負極の短絡を防ぐことが
できる。
絶縁膜５１０は、例えば、有機樹脂又は無機絶縁材料を用いることができる。有機樹脂と
しては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エ
ポキシ樹脂、又はフェノール樹脂等を用いることができる。無機絶縁材料としては、酸化
シリコン、酸化窒化シリコン等を用いることができる。絶縁膜５１０の作製が容易となる
ため、特に感光性の樹脂を用いることが好ましい。絶縁膜５１０の形成方法は、特に限定
されず、例えば、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法（インクジェ
ット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いればよい。
バッテリー７４０Ｄのその他の構成要素に関する詳細は、図１２のバッテリー７４０Ａの
記載を参照すればよい。
なお、バッテリー７４０Ｄは図１５（Ｂ）に示すように、正極活物質層５０３の上に、絶
縁膜５１０を形成してもよい。
なお、図１５（Ａ）及び（Ｂ）に示すバッテリー７４０Ｄは、正極と負極の上下関係を入
れ替えてもよい。つまり、下から順に、負極集電体層５０６、負極活物質層５０５、固体
電解質層５０４、正極活物質層５０３、正極集電体層５０２を作製してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態４で示した酸化物半導体を半導体層に有するトランジスタ
７３０（ＯＳトランジスタ）について図を用いて説明する。なお、本実施の形態に示すＯ
Ｓトランジスタは一例であり、本発明に用いることができるトランジスタの形状はこれに
限定されない。
＜酸化物半導体トランジスタの構成例＞
図１６（Ａ）乃至図１６（Ｄ）は、トランジスタ７３０の上面図および断面図である。図
１６（Ａ）は上面図であり、図１６（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図１６
（Ｂ）に相当し、図１６（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図１６（Ｃ）に相
当し、図１６（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図１６（Ｄ）に相当する。な
お、図１６（Ａ）乃至図１６（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、
または省略して図示している。また、一点鎖線Ｙ１−Ｙ２方向をチャネル長方向、一点鎖
線Ｘ１−Ｘ２方向をチャネル幅方向と呼称する場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域
、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）と
ドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトラン
ジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域にお
ける、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジ
スタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
トランジスタ７３０は、基板６４０上の絶縁膜６５１と、絶縁膜６５１上のゲート電極６
７４と、ゲート電極６７４上の絶縁膜６５２と、絶縁膜６５２上に、第１の酸化物半導体
６６１、第２の酸化物半導体６６２の順で形成された積層と、該積層の一部と電気的に接
続するソース電極６７１およびドレイン電極６７２と、該積層の一部、ソース電極６７１
の一部、およびドレイン電極６７２の一部を覆う第３の酸化物半導体６６３と、該積層の
一部、ソース電極６７１の一部、ドレイン電極６７２の一部、第３の酸化物半導体６６３
と重なるゲート絶縁膜６５３およびゲート電極６７３と、ソース電極６７１およびドレイ
ン電極６７２、ならびにゲート電極６７３上の絶縁膜６５４と、絶縁膜６５４上の絶縁膜
６５５を有する。なお、第１の酸化物半導体６６１、第２の酸化物半導体６６２および第
３の酸化物半導体６６３をまとめて、酸化物半導体６６０と呼称する。
なお、ソース電極６７１（および／又は、ドレイン電極６７２）の、少なくとも一部（又
は全部）は、第２の酸化物半導体６６２（および／又は、第１の酸化物半導体６６１）な
どの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部）
に設けられている。
または、ソース電極６７１（および／又は、ドレイン電極６７２）の、少なくとも一部（
又は全部）は、第２の酸化物半導体６６２（および／又は、第１の酸化物半導体６６１）
などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部
）と、接触している。または、ソース電極６７１（および／又は、ドレイン電極６７２）
の、少なくとも一部（又は全部）は、第２の酸化物半導体６６２（および／又は、第１の
酸化物半導体６６１）などの半導体層の少なくとも一部（又は全部）と、接触している。
または、ソース電極６７１（および／又は、ドレイン電極６７２）の、少なくとも一部（
又は全部）は、第２の酸化物半導体６６２（および／又は、第１の酸化物半導体６６１）
などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部
）と、電気的に接続されている。または、ソース電極６７１（および／又は、ドレイン電
極６７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体６６２（および／又
は、第１の酸化物半導体６６１）などの半導体層の一部（又は全部）と、電気的に接続さ
れている。
または、ソース電極６７１（および／又は、ドレイン電極６７２）の、少なくとも一部（
又は全部）は、第２の酸化物半導体６６２（および／又は、第１の酸化物半導体６６１）
などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部
）に、近接して配置されている。または、ソース電極６７１（および／又は、ドレイン電
極６７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体６６２（および／又
は、第１の酸化物半導体６６１）などの半導体層の一部（又は全部）に、近接して配置さ
れている。
または、ソース電極６７１（および／又は、ドレイン電極６７２）の、少なくとも一部（
又は全部）は、第２の酸化物半導体６６２（および／又は、第１の酸化物半導体６６１）
などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部
）の横側に配置されている。または、ソース電極６７１（および／又は、ドレイン電極６
７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体６６２（および／又は、
第１の酸化物半導体６６１）などの半導体層の一部（又は全部）の横側に配置されている
。
または、ソース電極６７１（および／又は、ドレイン電極６７２）の、少なくとも一部（
又は全部）は、第２の酸化物半導体６６２（および／又は、第１の酸化物半導体６６１）
などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部
）の斜め上側に配置されている。または、ソース電極６７１（および／又は、ドレイン電
極６７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体６６２（および／又
は、第１の酸化物半導体６６１）などの半導体層の一部（又は全部）の斜め上側に配置さ
れている。
または、ソース電極６７１（および／又は、ドレイン電極６７２）の、少なくとも一部（
又は全部）は、第２の酸化物半導体６６２（および／又は、第１の酸化物半導体６６１）
などの半導体層の、表面、側面、上面、および／又は、下面の少なくとも一部（又は全部
）の上側に配置されている。または、ソース電極６７１（および／又は、ドレイン電極６
７２）の、少なくとも一部（又は全部）は、第２の酸化物半導体６６２（および／又は、
第１の酸化物半導体６６１）などの半導体層の一部（又は全部）の上側に配置されている
。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。
本発明の一態様のトランジスタは、チャネル長が１０ｎｍ以上１０００ｎｍ以下、好まし
くはチャネル長が２０ｎｍ以上５００ｎｍ以下、より好ましくはチャネル長が３０ｎｍ以
上３００ｎｍ以下のトップゲート型構造である。
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
＜基板＞
基板６４０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された
基板であってもよい。この場合、トランジスタ７３０のゲート電極６７３、ソース電極６
７１、およびドレイン電極６７２の一つは、上記の他のデバイスと電気的に接続されてい
てもよい。
＜下地絶縁膜＞
絶縁膜６５１、絶縁膜６５２は、基板６４０からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体６６０に酸素を供給する役割を担うことができる。したがって、絶縁
膜６５１、絶縁膜６５２は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも
多い酸素を含む絶縁膜であることがより好ましい。例えば、ＴＤＳ分析にて、酸素原子に
換算した、酸素の脱離量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。ま
た、上述のように基板６４０が他のデバイスが形成された基板である場合、絶縁膜６５２
は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。上記ＴＤＳ分析時における膜の
表面基板温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範
囲が好ましい。
絶縁膜６５１、絶縁膜６５２は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネ
シウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イッ
トリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化
タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウム
などの窒化物絶縁膜、または上記材料を混合した膜を用いて形成することができる。
＜酸化物半導体＞
酸化物半導体６６０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−
Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある
。とくに、酸化物半導体６６０としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ
、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）を用いると好ましい。
ただし、酸化物半導体６６０は、インジウムを含む酸化物に限定されない。酸化物半導体
６６０は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
酸化物半導体６６０がスパッタリング法で作製されたＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物
を成膜するために用いるターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満た
すことが好ましい。このようなターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：
Ｍ：Ｚｎ＝２：１：３が好ましい。なお、成膜される酸化物半導体６６０の原子数比はそ
れぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプ
ラスマイナス４０％の変動を含む。
次に、第１の酸化物半導体６６１、第２の酸化物半導体６６２、および第３の酸化物半導
体６６３の積層により構成される酸化物半導体６６０の機能およびその効果について、図
１７（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図１７（Ａ）は、図１６（
Ｂ）に示すトランジスタ７３０のチャネル部分を拡大した図で、図１７（Ｂ）は、図１７
（Ａ）にＡ１−Ａ２の鎖線で示した部位のエネルギーバンド構造を示している。また、図
１７（Ｂ）は、トランジスタ７３０のチャネル形成領域のエネルギーバンド構造を示して
いる。
図１７（Ｂ）中、Ｅｃ６５２、Ｅｃ６６１、Ｅｃ６６２、Ｅｃ６６３、Ｅｃ６５３は、そ
れぞれ、絶縁膜６５２、第１の酸化物半導体６６１、第２の酸化物半導体６６２、第３の
酸化物半導体６６３、ゲート絶縁膜６５３の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（
ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖ
ｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社
ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のスパッタリングターゲットを用いて形
成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４
．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のスパッタリングター
ゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、
電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のス
パッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップ
は約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ
＝１：６：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエ
ネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝１：６：８のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ
−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。
また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のスパッタリングターゲットを用いて
形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約
４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングタ
ーゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ
、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の
スパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャッ
プは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁膜６５２とゲート絶縁膜６５３は絶縁体であるため、Ｅｃ６５３とＥｃ６５２は、Ｅ
ｃ６６１、Ｅｃ６６２、およびＥｃ６６３よりも真空準位に近い（電子親和力が小さい）
。
また、Ｅｃ６６１は、Ｅｃ６６２よりも真空準位に近い。具体的には、Ｅｃ６６１は、Ｅ
ｃ６６２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅ
Ｖ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に
近いことが好ましい。
また、Ｅｃ６６３は、Ｅｃ６６２よりも真空準位に近い。具体的には、Ｅｃ６６３は、Ｅ
ｃ６６２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅ
Ｖ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に
近いことが好ましい。
また、第１の酸化物半導体６６１と第２の酸化物半導体６６２との界面近傍、および、第
２の酸化物半導体６６２と第３の酸化物半導体６６３との界面近傍では、混合領域が形成
されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において
、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は第２の酸化物半導
体６６２を主として移動することになる。そのため、第１の酸化物半導体６６１と絶縁膜
６５２との界面、または、第３の酸化物半導体６６３とゲート絶縁膜６５３との界面に準
位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、第１の酸化
物半導体６６１と第２の酸化物半導体６６２との界面、および第３の酸化物半導体６６３
と第２の酸化物半導体６６２との界面に準位が存在しないか、ほとんどないため、当該領
域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有
するトランジスタ７３０は、高い電界効果移動度を実現することができる。
なお、図１７（Ｂ）に示すように、第１の酸化物半導体６６１と絶縁膜６５２の界面、お
よび第３の酸化物半導体６６３とゲート絶縁膜６５３の界面近傍には、不純物や欠陥に起
因したトラップ準位Ｅｔ６００が形成され得るものの、第１の酸化物半導体６６１、およ
び第３の酸化物半導体６６３があることにより、第２の酸化物半導体６６２と当該トラッ
プ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ７３０は、チャネル幅方向において、第２の
酸化物半導体６６２の上面と側面が第３の酸化物半導体６６３と接し、第２の酸化物半導
体６６２の下面が第１の酸化物半導体６６１と接して形成されている（図１６（Ｃ）参照
）。このように、第２の酸化物半導体６６２を第１の酸化物半導体６６１と第３の酸化物
半導体６６３で覆う構成とすることで、上記トラップ準位の影響をさらに低減することが
できる。
ただし、Ｅｃ６６１またはＥｃ６６３と、Ｅｃ６６２とのエネルギー差が小さい場合、第
２の酸化物半導体６６２の電子が該エネルギー差を越えてトラップ準位に達することがあ
る。トラップ準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ
、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ６６１、およびＥｃ６６３と、Ｅｃ６６２とのエネルギー差を、それぞれ０
．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変
動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい
。
また、第１の酸化物半導体６６１、および第３の酸化物半導体６６３のバンドギャップは
、第２の酸化物半導体６６２のバンドギャップよりも広いほうが好ましい。
第１の酸化物半導体６６１および第３の酸化物半導体６６３には、例えば、Ａｌ、Ｔｉ、
Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを第２の酸化物半導体６６２よりも
高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以
上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結
合するため、酸素欠損が酸化物半導体に生じることを抑制する機能を有する。すなわち、
第１の酸化物半導体６６１および第３の酸化物半導体６６３は、第２の酸化物半導体６６
２よりも酸素欠損が生じにくいということができる。
なお、第１の酸化物半導体６６１、第２の酸化物半導体６６２、第３の酸化物半導体６６
３が、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ
、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、第１の酸化
物半導体６６１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、第２の酸化物半導体
６６２をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、第３の酸化物半導体６６３を
Ｉｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３
がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ
２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このと
き、第２の酸化物半導体６６２において、ｙ２がｘ２以上であるとトランジスタの電気特
性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの
電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
第１の酸化物半導体６６１および第３の酸化物半導体６６３のＺｎおよびＯを除いてのＩ
ｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏ
ｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ
％以上とする。また、第２の酸化物半導体６６２のＺｎおよびＯを除いてのＩｎおよびＭ
の原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未
満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とす
る。
第１の酸化物半導体６６１および第３の酸化物半導体６６３の厚さは、３ｎｍ以上１００
ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体６６２
の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好
ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体６６２は、第１の酸
化物半導体６６１および第３の酸化物半導体６６３より厚い方が好ましい。
なお、酸化物半導体をチャネルとするトランジスタに安定した電気特性を付与するために
は、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×
１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さ
らに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元
素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度
を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。
当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。し
たがって、第１の酸化物半導体６６１、第２の酸化物半導体６６２および第３の酸化物半
導体６６３の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体を真性または実質的に真性とするためには、ＳＩＭＳ分析において、例えば
、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコ
ン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃ
ｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃
度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域にお
いて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体のある
深さにおいて、または、酸化物半導体のある領域において、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。
また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半
導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、
例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、
シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍ
ｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有
していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導
体のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３
未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジス
タのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ
、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を
数ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。
本実施の形態に例示するトランジスタ７３０は、酸化物半導体６６０のチャネル幅方向を
電気的に取り囲むようにゲート電極６７３が形成されているため、酸化物半導体６６０に
対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される（
図１６（Ｃ）参照）。すなわち、酸化物半導体の全体的にゲート電界が印加させることと
なり、電流はチャネルとなる第２の酸化物半導体６６２全体に流れるようになり、さらに
オン電流を高められる。
＜酸化物半導体の結晶構造＞
次に、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔ
ｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察する
と、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認
することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の
低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、基板の曲げによる変形など、外力に対
する耐性がＰｏｌｙ−Ｓｉトランジスタまたは単結晶Ｓｉトランジスタより強く、例えば
プラスチックなど柔軟性の高い基板に適している。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
また、ＣＡＡＣ−ＯＳ膜をスパッタリング法で成膜するために、以下の条件を適用するこ
とが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状またはペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレー
ションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：４：４、３：１：２
または２：１：３である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製す
るターゲットによって適宜変更すればよい。
＜ゲート電極＞
ゲート電極６７３、ゲート電極６７４は、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（
Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ
）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（
Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）から選ばれた金属元素、上述した金属元
素を成分とする合金、または上述した金属元素を組み合わせた合金等を用いて形成するこ
とができる。また、ゲート電極６７３、ゲート電極６７４は、一層構造でも、二層以上の
積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、
窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タング
ステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミ
ニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、Ｃｕ−Ｍｎ合金膜の単
層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜を積層する二層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜
を積層し、さらにその上にＣｕ−Ｍｎ合金膜を積層する三層構造等がある。特にＣｕ−Ｍ
ｎ合金膜は、電気抵抗が低く、且つ、酸素を含む絶縁膜との界面に酸化マンガンを形成し
、Ｃｕの拡散を防ぐことができるため好ましい。
また、ゲート電極６７３、ゲート電極６７４には、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とする
こともできる。
＜ゲート絶縁膜＞
ゲート絶縁膜６５３には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒
化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化
イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび
酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜６５３は
上記材料の積層であってもよい。なお、ゲート絶縁膜６５３に、ランタン（Ｌａ）、窒素
、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
また、ゲート絶縁膜６５３の積層構造の一例について説明する。ゲート絶縁膜６５３は、
例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム
、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがっ
て、酸化シリコンを用いた場合と比べて、ゲート絶縁膜６５３の膜厚を大きくできるため
、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいト
ランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶
質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の
小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好
ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明
の一態様は、これらに限定されない。
＜ソース電極およびドレイン電極＞
ソース電極６７１およびドレイン電極６７２は、ゲート電極６７３と同様の材料で作製す
ることができる。特にＣｕ−Ｍｎ合金膜は、電気抵抗が低く、且つ、酸化物半導体６６０
との界面に酸化マンガンを形成し、Ｃｕの拡散を防ぐことができるため好ましい。
＜保護絶縁膜＞
絶縁膜６５４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有する。絶縁膜６５４を設けることで、酸化物半導体６６０からの酸素の外部
への拡散と、外部から酸化物半導体６６０への水素、水等の入り込みを防ぐことができる
。絶縁膜６５４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効
果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化
物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜と
しては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、
酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等があ
る。
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁膜６５４に適用するのに好ましい。したがって、酸化アル
ミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特
性の変動要因となる水素、水分などの不純物の酸化物半導体６６０への混入防止、酸化物
半導体６６０を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁膜６
５２からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる
。
＜層間絶縁膜＞
また、絶縁膜６５４上には絶縁膜６５５が形成されていることが好ましい。当該絶縁膜に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該酸化物絶縁膜は上記材料の積層であってもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器について、図１８を用いて説明を行う。
図１８（Ａ）乃至図１８（Ｆ）は、電子機器を示す図である。これらの電子機器は、筐体
５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００
５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することがで
きる。
図１８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図１８（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図１８（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図１８（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図１８（Ｅ）はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャ
ッターボタン５０１５、受像部５０１６、等を有することができる。図１８（Ｆ）は携帯
型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、
等を有することができる。
図１８（Ａ）乃至図１８（Ｆ）に示す電子機器は、様々な機能を有することができる。例
えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プロ
グラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図１８（Ａ）乃至図１８
（Ｆ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。
本実施の形態において述べた電子機器は、複数のバッテリーを内蔵し、無線充電できる無
線受信部を有することを特徴とする。
また、図１９（Ａ）及び図１９（Ｂ）に電子機器の使用例について説明する。
図１９（Ａ）は、車などの移動体の車内で情報端末を操作している例を示す。
５１０３はハンドルであり、内部にアンテナを有している。ハンドル５１０３内部のアン
テナから電子機器５１００に電力供給できるようにする。電子機器５１００は複数のバッ
テリーを有しており、そのうちの少なくとも一つが無線充電によって充電される。ハンド
ル５１０３に電子機器５１００を固定できるような治具を設けてもよい。ハンドル５１０
３に電子機器５１００を固定すれば、ハンドフリーで電話、またはテレビ電話をかけるこ
ともできる。また、電子機器５１００に設けたマイクで音声認証し、操縦者の音声によっ
て車を操縦することもできる。
例えば、電子機器５１００を停車中に操作して位置情報を表示部５１０２に表示させるこ
とができる。また、車の表示部５１０１に表示していない情報、例えばエンジン回転数、
ハンドル角度、温度、タイヤ空気圧などを表示部５１０２に表示させてもよい。表示部５
１０２はタッチ入力機能を有する。また、車外を撮影する１つまたは複数のカメラを用い
て車外の様子を表示部５１０２に表示させることもでき、例えばバックモニターとしても
用いることができる。また、居眠り運転を防止するために、車から走行速度などの情報を
無線で受信し、走行速度をモニタリングしながら走行時は、電子機器５１００から運転手
を撮影し、目を閉じている状態が長いと電子機器５１００を振動させる、または、警告音
や、音楽が流れるようにする設定などを運転手が適宜選択できる。また、車の停止時には
運転手の撮影を停止して省電力を図り、さらに停止中には無線で電子機器５１００のバッ
テリーを充電することができるようにしてもよい。
車などの移動体においては、上述したように様々な利用が考えられ、電子機器５１００は
、そのいろいろな機能を持たせるために多くのセンサや、複数のアンテナが内蔵されるこ
とが望まれる。車などの移動体は、電源を有しているが制限があり、移動体を駆動させる
電力などを考慮すると、電子機器５１００に使用する電力はなるべく少なく抑えることが
好ましく、特に電気自動車などは電子機器５１００が使用する消費電力によって走行距離
が短くなる恐れがある。電子機器５１００にいろいろな機能を持たせても同時に全ての機
能を使用することは少なく、必要に応じて１つの機能または２つの機能だけ使用すること
が多い。機能ごとにバッテリーを用意し、複数のバッテリーを有する電子機器５１００に
いろいろな機能を持たせる場合、使用したい機能だけをオン状態としてそれぞれの機能に
対応するバッテリーから電力を供給することで省電力化が図れる。さらに、複数のバッテ
リーのうち、停止している機能に対応するバッテリーは、車に設けたアンテナから無線充
電することができる。
また、図１９（Ｂ）は、飛行機などの機内で情報端末を操作している例を示す。飛行機な
どの機内においては個人の情報端末を使用できる時間などが制限されることもあり、長時
間のフライトである場合には飛行機に備え付けの情報端末が使用できることが望まれる。
電子機器５２００は、映画やゲームや宣伝などの映像を表示する表示部５２０２を有して
おり、通信機能により現在の飛行位置や、残りの到着時間などをリアルタイムに取得でき
る情報端末である。また、表示部５２０２はタッチ入力機能を有する。
また、シート５２０１に設けられた凹部に電子機器５２００をはめこみ、電子機器５２０
０と重なる位置にアンテナ設置部５２０３を設け、はめ込んでいる間は無線充電できるよ
うにする。また、電子機器５２００は、使用者が体調不良などを乗務員に連絡したい場合
の電話や連絡ツールとしても機能させることができる。電子機器５２００に翻訳機能など
を持たせておけば、乗務員とは言語の異なる乗員であっても電子機器５２００の表示部５
２０２を用いてコミュニケーションをとることができる。また、隣り合った言語の異なる
乗員同士でも電子機器５２００の表示部５２０２を用いてコミュニケーションをとること
ができる。また、例えば、乗員が寝ている間、表示部５２０２に「睡眠中」と英語表示さ
せ続ける、など伝言板としても機能させることもできる。
電子機器５２００は、機能ごとにバッテリーを複数有し、複数のバッテリーを有する電子
機器であり、使用したい機能だけをオン状態とし、使用していない機能をオフ状態とし、
省電力化が図れる。さらに、複数のバッテリーのうち、停止している機能に対応するバッ
テリーは、アンテナ設置部５２０３から無線充電することができる。
また、機内においては、危険物は持ち込むことが困難であり、小型バッテリーを複数有す
る電子機器５２００は、安全性が高く、例え一つのバッテリーが爆発したとしてもサイズ
が小さいため、被害がほとんどなく、筐体内での焼け付きに抑えることができる。また、
故障、爆発、または破壊によって、一つのバッテリーが使えなくなっても他のバッテリー
を用いることで電子機器５２００が有する機能の一部は使用できる。
また、飛行機の電力系統の異常があった場合、複数のシートにそれぞれある電子機器５２
００の複数のバッテリーを非常用に使用できるように設計してもよい。複数のシートにそ
れぞれある電子機器５２００は全て同じ製品であり、同じ設計であるため、非常用電源と
して直列接続できるようにシステムを構築してもよい。
電子機器５２００が有する複数の小型バッテリーとしては、リチウムポリマー電池などの
リチウムイオン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ、レドック
スキャパシタのいずれか一、または複数種用いることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態８）
本実施の形態では、本発明の一態様である人工臓器の例を示す。
図２０は、ペースメーカの一例を示す断面模式図である。
ペースメーカ本体５３００は、バッテリー５３０１ａ、５３０１ｂと、レギュレータと、
制御回路と、アンテナ５３０４と、右心房へのワイヤ５３０２、右心室へのワイヤ５３０
３とを少なくとも有している。
ペースメーカ本体５３００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下
静脈５３０５及び上大静脈５３０６を通過させて一方のワイヤ先端が右心室、もう一方の
ワイヤ先端が右心房に設置されるようにする。
また、アンテナ５３０４で電力が受信でき、その電力は複数のバッテリー５３０１ａ、５
３０１ｂに充電され、ペースメーカの交換頻度を少なくすることができる。ペースメーカ
本体５３００は複数のバッテリーを有しているため、安全性が高く、一方が故障したとし
てももう一方が機能させることができるため、補助電源としても機能する。また、ペース
メーカに設けるバッテリーをさらに複数に分けて薄型のバッテリーとすれば、ＣＰＵなど
を含む制御回路が設けられているプリント基板に搭載し、ペースメーカ本体５３００の小
型化や、ペースメーカ本体５３００の厚さを薄くすることができる。
また、電力を受信できるアンテナ５３０４とは別に、生理信号を送信できるアンテナを有
していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装
置で確認できるような心臓活動を監視するシステムを構成してもよい。
本実施の形態により、小型化や薄型化が実現できれば、ペースメーカ本体５３００を埋め
込んだ場所に生じる凸部を目立たない大きさにすることができる。
なお、このペースメーカの設置方法も一例であって、心臓疾患に合わせて様々な形態とな
る場合がある。
また、本実施の形態は、ペースメーカに限定されない。ペースメーカよりも普及している
人工臓器として人工内耳がある。人工内耳は音を電気信号に変え、蝸牛の中に入れた刺激
装置で聴神経を直接刺激する装置である。
人工内耳は手術で耳の奥などに埋め込む第１の装置と、音をマイクで拾って埋め込んだ第
１の装置へ送る第２の装置とで構成される。第１の装置と第２の装置は電気的には接続さ
れておらず、ワイヤレスで送受信するシステムである。第１の装置は、音を変換した電気
信号を受信するアンテナと、蝸牛に達するワイヤとを少なくとも有している。また、第２
の装置は、音を電気信号に変換するための音声処理部と、その電気信号を第１の装置に送
信する送信回路とを少なくとも有している。
本実施の形態では、第１の装置と第２の装置の両方に小型のバッテリーを設けることで、
人工内耳の小型化を図ることができる。
また、人工内耳は小児の段階で手術して埋め込むことが多く、小型化が望まれている。
本実施の形態により、人工内耳の小型化が実現できれば、人工内耳を埋め込んだ場所に生
じる凸部を目立たない大きさにすることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態９）
本実施の形態では、本発明の一態様であるウェアラブルな電子機器の例を示す。
複雑な外形形状の電子機器とする場合、複数の小型のバッテリーを適宜、所定の場所に配
置させることで、電子機器の設計の自由度を上げることができる。図２１（Ａ）に示すよ
うに電子機器５４００は、円筒形であり、人体に装着するためには、１つのバッテリーよ
りも複数のバッテリーに分けて適宜配置することで重量感を緩和させることができる。ま
た、多くの機能を持たせると、待機時のバッテリーの消費が多くなるため、機能ごとにバ
ッテリーを用意する。複数のバッテリーを有する電子機器５４００にいろいろな機能を持
たせる場合、使用したい機能だけをオン状態としてそれぞれの機能に対応するバッテリー
から電力を供給することで省電力化が図れる。
図２１（Ａ）に示すように電子機器５４００は、左腕の上腕部に位置する服５４０１の上
から装着している。服５４０１としては、軍服、防護服、スーツ、制服、宇宙服などの袖
のある服が挙げられる。装着する方法としては特に限定されないが、上腕部に重なる服に
縫製加工によって縫い付ける方式や、上腕部に重なる服に面状ファスナなどを設けて電子
機器５４００を貼り付ける方式、バンドや留め金などで固定する方式、帯状の板バネを巻
きつける方式などがある。
また、電子機器５４００はアンテナを有しており、電子機器５４００を肌の上から装着し
、無線充電を行っている場合の斜視図を図２１（Ｂ）に示す。図２１（Ｂ）では、上腕５
４０２に電子機器５４００を装着している。皮膚に接するため、電子機器５４００の肌に
触れる表面は、肌に優しいフィルムや、皮革、紙、布などの天然素材を用いることが好ま
しい。また、５４１２は、電力送信装置であり、電子機器５４００に電波５４１３を用い
て無線で充電を行うことができる。また、電力だけでなく、その他の情報も送受信できる
アンテナや回路を設けることで、その他の情報も送受信できる。例えば、新規デバイスを
スマートフォンのように用いることもできる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態１０）
本実施の形態では、図２２を用いて、本発明の一態様に適用することのできる電子デバイ
スの一例について説明する。
図２２（Ａ）は眼鏡型デバイス５５００の上面図、図２２（Ｂ）はその斜視図である。
眼鏡型デバイス５５００は、装着時に使用者の側頭部に沿って配置される部分、以下テン
プル部というが、左右のテンプル部それぞれに複数の二次電池５５０１を有する。
また眼鏡型デバイス５５００は、端子部５５０４を有していてもよい。端子部５５０４か
ら二次電池５５０１に充電をすることができる。また二次電池５５０１同士は電気的に接
続されていることが好ましい。二次電池５５０１同士が電気的に接続されていることで、
一つの端子部５５０４から全ての二次電池５５０１に充電をすることができる。
また眼鏡型デバイス５５００は、表示部５５０２を有していてもよい。また制御部５５０
３を有していてもよい。制御部５５０３により、二次電池５５０１の充放電を制御し、ま
た表示部５５０２に表示する画像データを生成することができる。また制御部５５０３に
無線通信機能を有するチップを搭載することで、外部とデータの送受信が行える。
また、図２２（Ｃ）の上面図に示すように、表示部５５０２を有さない眼鏡型デバイス５
５１０としてもよい。眼鏡型デバイス５５１０には、外付けの表示部５５１２を取り付け
てもよい。眼鏡型デバイス５５１０に外付けの表示部５５１２を取り付けることで、使用
者の目と表示部５５１２との距離を調整することが容易となる。
また、眼鏡型デバイス５５１０と、外付けの表示部５５１２との間で無線通信および無線
給電を行ってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
ＭＮ ノード
ＭＮ１ ノード
ＭＮ２ ノード
Ｎ１ ノード
Ｎ２ ノード
Ｐ１ 期間
Ｐ２ 期間
Ｐ３ 期間
Ｐ４ 期間
ＶＤＤ 電位
ＶＶＤＤ 電位
Ｖ１４１ 電位
Ｖ１４４ 電位
Ｖ２ 電位
ＶＳＳ１ 電位
ＶＳＳ２ 電位
ＶＢＧ 電位
ＧＮＤ グラウンド電位
Ｘ１−Ｘ２ 一点鎖線
Ｘ３−Ｘ４ 一点鎖線
Ｙ１−Ｙ２ 一点鎖線
１００ 半導体装置
１０１ インバータ
１０２ インバータ
１０３ スイッチ
１０４ インバータ
１０５ スイッチ
１１０ 回路
１２０ 回路
１２１ トランジスタ
１２２ トランジスタ
１２３ 容量素子
１２４ トランジスタ
１３０ バッテリー
１４０ 電圧生成回路
１４０Ａ 電圧生成回路
１４０Ｂ 電圧生成回路
１４１ 容量素子
１４２ ダイオード
１４３ ダイオード
１４４ 発振回路
１４５ インバータ
１５０ スイッチ
１５１ トランジスタ
２００ ラッチ回路
４０１ 演算処理部
４０２ 電源部
４１１ 回路
４１２ 回路
４１４ デコード部
４１５ レジスタ
４１６ 演算制御部
４１７ レジスタ
４１８ ステート生成部
４１９ レジスタ
４２０ レジスタセット
４２１ レジスタ
４２２ 演算部
４２３ ＡＬＵ
４２４ アドレスバッファ
４２５ レジスタ
４２６ 電源回路
４２７ 電源供給制御スイッチ
５０１ 絶縁膜
５０２ 正極集電体層
５０３ 正極活物質層
５０４ 固体電解質層
５０５ 負極活物質層
５０６ 負極集電体層
５０７ 絶縁膜
５０８ 配線
５１０ 絶縁膜
６４０ 基板
６５１ 絶縁膜
６５２ 絶縁膜
６５３ ゲート絶縁膜
６５４ 絶縁膜
６５５ 絶縁膜
６６０ 酸化物半導体
６６１ 酸化物半導体
６６２ 酸化物半導体
６６３ 酸化物半導体
６７１ ソース電極
６７２ ドレイン電極
６７３ ゲート電極
６７４ ゲート電極
７００ 基板
７０１ プラグ
７０２ 配線
７０３ プラグ
７０４ プラグ
７０５ 配線
７０７ 配線
７２０ トランジスタ
７２１ 不純物領域
７２２ 不純物領域
７２３ チャネル形成領域
７２４ ゲート絶縁膜
７２５ 側壁絶縁層
７２６ ゲート電極
７２７ 素子分離層
７３０ トランジスタ
７３１ 絶縁膜
７３２ 絶縁膜
７４０ バッテリー
７４０Ａ バッテリー
７４０Ｂ バッテリー
７４０Ｃ バッテリー
７４０Ｄ バッテリー
７４１ 絶縁膜
７４２ 絶縁膜
７５０ トランジスタ
７５１ 不純物領域
７５２ 不純物領域
７５３ チャネル形成領域
７５４ ゲート絶縁膜
７５５ 側壁絶縁層
７５６ ゲート電極
７５７ 絶縁膜
１０００ 半導体装置
１１００ 半導体装置
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５１００ 電子機器
５１０１ 表示部
５１０２ 表示部
５１０３ ハンドル
５２００ 電子機器
５２０１ シート
５２０２ 表示部
５２０３ アンテナ設置部
５３００ ペースメーカ本体
５３０１ａ バッテリー
５３０１ｂ バッテリー
５３０２ ワイヤ
５３０３ ワイヤ
５３０４ アンテナ
５３０５ 鎖骨下静脈
５４００ 電子機器
５４０１ 服
５４０２ 上腕
５４１３ 電波
５５００ 眼鏡型デバイス
５５０１ 二次電池
５５０２ 表示部
５５０３ 制御部
５５０４ 端子部
５５１０ 眼鏡型デバイス
５５１２ 表示部

Claims (3)

  1. 第１の回路と、
    第２の回路と、
    バッテリーと、
    電圧生成回路と、
    スイッチと、を有する半導体装置であって、
    前記第１の回路は、データを保持する機能を有し、
    前記スイッチは、前記第１の回路への第１の電位の供給を制御する機能を有し、
    前記第２の回路は、第１のトランジスタを有し、
    前記第２の回路は、前記第１のトランジスタを介して与えられた、前記データに応じた電荷を保持する機能を有し、
    前記バッテリーは、第１の端子と、第２の端子とを有し、
    前記バッテリーの第１の端子は第２の電位を与える配線に電気的に接続され、
    前記バッテリーの第１の端子の電位は、前記第２の端子の電位よりも高く、
    前記電圧生成回路は、前記第２の電位より小さい第３の電位を生成する機能を有し、
    前記第１のトランジスタは、第１のゲートと、第２のゲートと、を有し、
    前記第１のトランジスタの前記第２のゲートは、前記バッテリーの第２の端子に電気的に接続され、
    前記第３の電位は、前記第２のゲートと、前記バッテリーの第２の端子とに与えられる半導体装置であって、
    前記スイッチがオフになることで前記第１の回路に蓄えられた電荷が放電されると、前記電圧生成回路は、前記第３の電位を生成する半導体装置。
  2. 請求項１において、
    前記第１の回路は、ラッチ回路である半導体装置。
  3. 請求項１または請求項２において、
    前記第１のトランジスタは、酸化物半導体を半導体層に有する半導体装置。
JP2019125123A 2014-08-08 2019-07-04 半導体装置 Expired - Fee Related JP6718002B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014162476 2014-08-08
JP2014162476 2014-08-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015153763A Division JP6553444B2 (ja) 2014-08-08 2015-08-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2019195088A JP2019195088A (ja) 2019-11-07
JP6718002B2 true JP6718002B2 (ja) 2020-07-08

Family

ID=55268203

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015153763A Expired - Fee Related JP6553444B2 (ja) 2014-08-08 2015-08-04 半導体装置
JP2019125123A Expired - Fee Related JP6718002B2 (ja) 2014-08-08 2019-07-04 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015153763A Expired - Fee Related JP6553444B2 (ja) 2014-08-08 2015-08-04 半導体装置

Country Status (2)

Country Link
US (2) US9520873B2 (ja)
JP (2) JP6553444B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6739150B2 (ja) 2014-08-08 2020-08-12 株式会社半導体エネルギー研究所 半導体装置、発振回路、位相同期回路及び電子機器
WO2018015833A1 (en) 2016-07-19 2018-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
WO2018122658A1 (en) 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10355646B2 (en) * 2017-12-20 2019-07-16 Globalfoundries Inc. Power amplifier for millimeter wave devices
JP2019179861A (ja) * 2018-03-30 2019-10-17 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR20210096212A (ko) 2018-12-19 2021-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지의 과방전 방지 회로 및 이차 전지 모듈

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125295A (ja) * 1982-01-22 1983-07-26 Hitachi Ltd 集積化電源素子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0444257A (ja) * 1990-06-07 1992-02-14 Mitsubishi Electric Corp 半導体集積回路装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5581692A (en) * 1994-09-07 1996-12-03 International Business Machines Corporation Automatic clearing of power supply fault condition in suspend system
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6141259A (en) * 1998-02-18 2000-10-31 Texas Instruments Incorporated Dynamic random access memory having reduced array voltage
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
DE10102129B4 (de) * 2001-01-18 2005-06-23 Texas Instruments Deutschland Gmbh Schaltungsanordnung zur Erzeugung einer Referenzspannung
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6788130B2 (en) * 2002-09-25 2004-09-07 Texas Instruments Incorporated Efficient charge pump capable of high voltage operation
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008181634A (ja) * 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5145932B2 (ja) * 2007-12-28 2013-02-20 日本電気株式会社 電力回生回路
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011070905A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
US9058047B2 (en) * 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8213242B2 (en) * 2010-09-23 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cells having a row-based read and/or write support circuitry
US8891285B2 (en) * 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8958263B2 (en) 2011-06-10 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6108935B2 (ja) * 2012-04-27 2017-04-05 株式会社半導体エネルギー研究所 スタンダードセル、半導体装置、及び電子機器
JP6126419B2 (ja) * 2012-04-30 2017-05-10 株式会社半導体エネルギー研究所 半導体装置、電子機器
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10290908B2 (en) 2014-02-14 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6542542B2 (ja) * 2014-02-28 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US10204898B2 (en) 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6739150B2 (ja) 2014-08-08 2020-08-12 株式会社半導体エネルギー研究所 半導体装置、発振回路、位相同期回路及び電子機器
JPWO2016020802A1 (ja) 2014-08-08 2017-06-15 株式会社半導体エネルギー研究所 半導体装置、変換回路及び電子機器

Also Published As

Publication number Publication date
JP6553444B2 (ja) 2019-07-31
US9520873B2 (en) 2016-12-13
JP2019195088A (ja) 2019-11-07
US20160043716A1 (en) 2016-02-11
JP2016038930A (ja) 2016-03-22
US10084447B2 (en) 2018-09-25
US20170093394A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
JP6718002B2 (ja) 半導体装置
JP6726730B2 (ja) 半導体装置
JP7142135B2 (ja) 半導体装置
JP6896045B2 (ja) 蓄電装置
WO2020128722A1 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
JPWO2016020802A1 (ja) 半導体装置、変換回路及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200611

R150 Certificate of patent or registration of utility model

Ref document number: 6718002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees