JP5145932B2 - 電力回生回路 - Google Patents

電力回生回路 Download PDF

Info

Publication number
JP5145932B2
JP5145932B2 JP2007340045A JP2007340045A JP5145932B2 JP 5145932 B2 JP5145932 B2 JP 5145932B2 JP 2007340045 A JP2007340045 A JP 2007340045A JP 2007340045 A JP2007340045 A JP 2007340045A JP 5145932 B2 JP5145932 B2 JP 5145932B2
Authority
JP
Japan
Prior art keywords
circuit
charge
secondary battery
timing
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007340045A
Other languages
English (en)
Other versions
JP2009165218A (ja
Inventor
隆志 眞子
貞彦 三浦
潤 砂村
昌弘 野村
直彦 杉林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007340045A priority Critical patent/JP5145932B2/ja
Publication of JP2009165218A publication Critical patent/JP2009165218A/ja
Application granted granted Critical
Publication of JP5145932B2 publication Critical patent/JP5145932B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Dram (AREA)

Description

この発明は、半導体集積回路(LSI)などにおいて、電荷を放出する回路からの電荷の一部を一時蓄積し、この一時蓄積した電荷を必要とする回路に供給することにより電力の回生を行う電力回生回路に関するものである。
昨今、LSI自身が消費する電力の低減は最重要課題の一つであり、低消費電力で動作可能なデバイスの検討が活発に行われている。その中には、一定時間毎に記憶保持のための再書き込み(リフレッシュ)を行う必要があるDRAM(ダイナミック型メモリセル)のリフレッシュ動作時に捨てている電荷の一部を回生することにより、LSIの消費電力を低減する試みがある。
例えば、特許文献1には、DRAMのリフレッシュ動作時に、第1の駆動信号線に蓄えられている電荷のすべてを接地線に放出する代わりに、その電荷の一部をスイッチを介して第2の駆動信号線に回生することによって、電源から第2の駆動信号線に供給する電荷量を低減する方法が示されている。
また、例えば、特許文献2には、第1の駆動信号線に蓄えられた電荷を直接第2の駆動信号線に回生するのではなく、一旦キャパシタに蓄積した後に、そのキャパシタに蓄積された電荷を必要に応じて第2の駆動信号線に回生する方法が示されている。また、これと同種の回生方法が特許文献3,4などにも示されている
特許文献2に示された回生方法は、電荷放出のタイミングと次段への電荷注入のタイミングが必ずしも同時でなくても良いことや、電荷を受け渡しする駆動信号線の組み合わせが任意に選びやすい点などから、特許文献1に示された回生方法よりも自由度が高い。
特開平3−295477号公報(特許第3255947号) 特開平10−302466号公報 特開2006−172535号公報 特開平9−146490号公報(特許第3241577号) 特開2004−281593号公報(特許第3989389号)
このように、特許文献2に示された回生方法では、ひとつの駆動信号線から放出される電荷を、一時的に蓄積し、次に駆動信号線をチャージする際に再利用することで、LSIの総消費電力を低減することが期待できる。しかし、この回生方法では、電荷蓄積デバイスとしてキャパシタを用いているので、電荷の再利用効率を高くすることが難しいという問題があった。
図4を用いてこの問題について説明する。この例では、電荷の蓄積に1個のキャパシタを用いるものとし、第1の駆動信号線の電荷を第1の駆動信号線の対地容量と同じ容量を持つキャパシタ(蓄積キャパシタ)に蓄積する場合を考える。
図4(a)に示すように、第1の駆動信号線の電位がVccで、蓄積キャパシタが空である状態で、第1の駆動信号線と蓄積キャパシタとの間を電気的に接続すると、図4(b)に示すように、第1の駆動信号線に溜まっていた電荷の1/2が蓄積キャパシタに移動し、対地電位が1/2Vccとなる。
次に、第1の駆動信号線と蓄積キャパシタとの間を切断し、蓄積キャパシタと第2の駆動信号線とを接続すると、図4(c)に示すように、対地電位は1/4Vccとなり、蓄積キャパシタの電荷の1/2が第2の駆動信号線の充電に使われ、全工程では、もともとの第1の駆動信号線の電荷の1/4が第2の駆動信号線の充電に再利用されたことになる。なお、図4(c)において、第1の駆動信号線に残された電荷は、第1の駆動信号線を接地線に接続することによって、放出している。
電荷蓄積にキャパシタを用いた場合の電荷の再利用率は、信号線容量と蓄積キャパシタ容量との比によって決定される。蓄積キャパシタ容量が信号線容量のk倍であるとすると、電荷再利用率ηは、η=k/(1+k)2 となる。このため、電荷蓄積にキャパシタを用いた場合の電荷の再利用率は、図4に示したk=1の場合が最大であることがわかる。
このように、電荷蓄積にキャパシタを用いた場合、最適な容量を持つ電荷蓄積用キャパシタを用いたとしても、もともとの第1の駆動信号線の電荷の1/4しか第2の駆動信号線に送ることができず、電荷の再利用効率を高くすることが難しい。
本発明は、このような課題を解決するためになされたもので、その目的とするところは、電荷の再利用効率を高め、LSIなどの消費電力をさらに低減することができる電力回生回路を提供することにある。
このような目的を達成するために本発明は、2次電池と、2次電池と電荷を放出する第1の回路との間に設けられた第1のスイッチ回路と、2次電池と電荷を必要とする第2の回路との間に設けられた第2のスイッチ回路と、第1のスイッチ回路を介する第1の回路からの放出電荷の2次電池への充電タイミングと第2のスイッチ回路を介する第2の回路への2次電池からの充電電荷の放電タイミングとを制御する駆動回路とを備え、第1の回路および第2の回路は、ダイナミック型メモリセルもしくはその駆動信号線であり、駆動回路は、第1の回路に残されている電荷を接地線に放出するタイミングを充電タイミングとし、第2の回路に電荷を注入するタイミングを放電タイミングとし、充電タイミングで第1のスイッチ回路を介して第1の回路からの放出電荷の2次電池への充電を行った後、放電タイミングで第2のスイッチ回路を介して第2の回路への2次電池からの充電電荷の放電を行うことを特徴とする。
この発明によれば、第1の回路に残されている電荷を接地線に放出するタイミングで、第1の回路と2次電池とを第1のスイッチ回路を介して接続すると、第1の回路からの放出電荷が2次電池に送られ、この放出電荷によって2次電池が充電される。次に、第2の回路に電荷を注入するタイミングで、第2の回路と2次電池とを第2のスイッチ回路を介して接続すると、2次電池の充電電荷が第2の回路へ送られる。この場合、2次電池は、電荷蓄積用キャパシタと異なり、充電電荷の全てを第2の回路へ送ることが可能である。これにより、例えば、2次電池の起電力を第1の回路および第2の回路の電源電圧Vccの1/2とし、2次電池に第1の回路の電荷の1/2を充電させた場合、この1/2の電荷が第2の回路へ送られるものとなり、電荷の再利用効率が高まる。
本発明において、2次電池の起電力を第1の回路および第2の回路の電源電圧の1/2とすると、電荷の再利用効率を最大とすることが可能となる。また、本発明の一例として、2次電池を、半導体基板上に作成されたマイクロ2次電池とすることが考えられる
本発明によれば、電荷蓄積キャパシタの代わりに2次電池を設け、第1の回路および第2の回路をダイナミック型メモリセルもしくはその駆動信号線とし、第1のスイッチ回路を介する第1の回路(電荷を放出する回路)からの放出電荷の2次電池への充電タイミングと第2のスイッチ回路を介する第2の回路(電荷を必要とする回路)への2次電池からの充電電荷の放電タイミングとを駆動回路によって制御するようにしたので、2次電池の充電電荷の全てを第2の回路へ送るようにして、電荷の再利用効率を高め、LSIなどの消費電力をさらに低減することができるようになる。
以下、本発明を図面に基づいて詳細に説明する。
〔基本原理〕
図1はこの発明に係る電力回生回路の基本原理を説明する図である。この例では、電荷の蓄積に1個の2次電池を用いるものとし、この2次電池(蓄積2次電池)の起電力が第1および第2駆動信号線の最大対地電圧(電源電圧)Vccの1/2であるものとする。
図1(a)に示すように、第1の駆動信号線の電位がVccで、蓄積2次電池が空である状態で、第1の駆動信号線と蓄積2次電池との間を電気的に接続すると、図1(b)に示すように、第1の駆動信号線に溜まっていた電荷の1/2が蓄積2次電池に放出され、この放出電荷によって蓄積2次電池が充電されるものとなる。
次に、第1の駆動信号線と蓄積2次電池との間を切断し、蓄積2次電池と第2の駆動信号線とを接続すると、図1(c)に示すように、蓄積2次電池の充電電荷の全てが第2の駆動信号線に放電され、第2の駆動信号線の対地電位が1/2Vccとなる。これにより、蓄積2次電池の充電電荷の全てが第2の駆動信号線の充電に使われ、全工程では、もともとの第1の駆動信号線の電荷の1/2が第2の駆動信号線の充電に再利用されたことになる。なお、図1(c)において、第1の駆動信号線に残された電荷は、第1の駆動信号線を接地線に接続することによって、放出している。
電荷蓄積に2次電池を用いた場合の電荷の再利用率は2次電池の起電力によって決定される。この場合、電荷再利用率ηは、2次電池の起電力が1/2Vccの場合に最大となる。すなわち、2次電池の起電力が信号線電圧のm倍とすると、電荷再利用率ηは、m≧0.5の時には、η=1−m、m<0.5の時には、η=mとなるため、2次電池の起電力が、1/2Vccの時に最大となる。
このように、電荷蓄積に2次電池を用いた場合、2次電池の起電力を1/2Vccとすると、もともとの第1の駆動信号線の電荷の1/2を第2の駆動信号線に送ることができるようになる。これにより、電荷蓄積にキャパシタを用いた場合と比較し、電荷の再利用効率が高まるものとなり、LSIなどの消費電力をさらに低減することができるようになる。
また、もともとの電荷が溜まっていた第1の駆動信号線から2次電池へ、2次電池から第2の駆動信号線へ、電荷を移送するため、チャージポンプなどの昇圧手段を用いる必要は特になく、単純にスイッチ等で回路を接続するだけでよい。
〔実施の形態〕
図2は上述した基本原理に基づく本発明に係る電力回生回路の一実施の形態の要部を示す図である。同図において、101は電荷を放出する回路(第1の回路)であり、102は電荷を必要とする回路(第2の回路)であり、第1の回路101と第2の回路102との間に本発明に係る電力回生回路103が接続されている。
電力回生回路103の内部には、トランジスタなどで形成される第1のスイッチ回路104および第2のスイッチ回路105と、2次電池106と、駆動回路107とが設けられている。
第1のスイッチ回路104は、固定接点104aと可動接点104b〜104dとを備え、固定接点104aが第1の回路101に接続され、可動接点104bが開放端子とされ、可動接点104cが2次電池106の正極性側に接続され、可動接点104dが接地されている。
第2のスイッチ回路105は、固定接点105aと可動接点105b〜105dとを備え、固定接点105aが第2の回路102に接続され、可動接点105bが開放端子とされ、可動接点105cが2次電池106の正極性側に接続され、可動接点105dが電源電圧Vccの供給ラインに接続されている。
駆動回路107は、第1のスイッチ回路104における固定接点104aと可動接点104b〜104dとの間の接続状態および第2のスイッチ回路105における固定接点105aと可動接点105b〜105dとの間の接続状態を制御する機能を有している。駆動回路107は、初期状態において、第1のスイッチ回路104における固定接点104aと可動接点104bとの間を接続状態とし、第2のスイッチ回路105における固定接点105aと可動接点105bとの間を接続状態とする。
なお、電力回生回路103において、2次電池106の負極性側は接地されており、2次電池106の起電力は1/2Vccとされている。また、第1の回路101および第2の回路102の電源電圧はVccとされている。
また、この実施の形態において、第1の回路101および第2の回路102は、DRAMもしくはその駆動信号線とされている。また、電力回生回路103において、2次電池106は、半導体基板上に形成されたマイクロ2次電池とされている。
マイクロ2次電池は、例えば特許文献5などにも記載されているので、ここでの詳細な説明は省略する。特許文献5には、マイクロ2次電池の一例として、半導体素子基板それ自体の表面改質により半導体素子基板の表面の一部に形成した多孔質膜を負極活物質とする固体薄膜2次電池が示されている。本実施の形態では、このようなマイクロ2次電池を、2次電池106として用いる。
〔2次電池への充電(充電工程)〕
駆動回路107は、第1の回路101から電荷を放出する必要が生じた場合、スイッチ回路104の固定接点104aと可動接点104cとを接続する。これにより、固定接点104aが可動接点104cを介して2次電池106の正極性側に接続され、第1の回路101の端子電位(固定接点104aの電位)が2次電池106の起電力(1/2Vcc)と等しくなるまで、第1の回路101から2次電池106に対して、電荷の移動が起こる。すなわち、第1の回路101からの放出電荷がスイッチ回路104を介して2次電池106に流れ込み、2次電池106の充電が行われる。
そして、駆動回路107は、2次電池106の充電を終了した後、必要に応じてスイッチ回路104の固定接点104aを可動接点104dに接続し、第1の回路101に残された電荷の接地線への放出を行い、しかる後に固定接点104aを可動接点104bに接続し、スイッチ回路104における固定接点104aと可動接点104b〜104dとの間の接続状態を初期状態に戻す。
〔2次電池からの放電(放電工程)〕
駆動回路107は、第2の回路102に電荷を供給する必要が生じた場合、スイッチ回路105の固定接点105aと可動接点105cとを接続する。これにより、固定接点105aが可動接点105cを介して2次電池106の正極性側に接続され、第2の回路102の端子電位(固定接点105aの電位)が2次電池106の起電力(1/2Vcc)と等しくなるまで、2次電池106から第2の回路102に対して、電荷の移動が起こる。すなわち、2次電池106からの充電電荷がスイッチ回路105を介して第2の回路102へ流れ込み、2次電池106からの放電が行われる。
そして、駆動回路107は、2次電池106からの放電を終了した後、必要に応じてスイッチ回路105の固定接点105aを可動接点105dに接続し、第2の回路102の端子電位が電源電圧Vccになるまで電荷の注入を行い、しかる後に固定接点105aを可動接点105bに接続し、スイッチ回路105における固定接点105aと可動接点105b〜105dとの間の接続状態を初期状態に戻す。
駆動回路107は、DRAMのリフレッシュを行う際、上述した充電工程と放電工程とを繰り返すことにより、第1の回路101から放出される電荷の一部を第2の回路102の充電に再利用する。この場合、上述した本発明の基本原理でも説明したように、もともとの第1の回路101の電荷の1/2を第2の回路102に送ることができるので、電荷蓄積にキャパシタを用いた場合と比較し、電荷の再利用効率が高まるものとなる。
なお、図2に示した電力回生回路103では、スイッチ回路104および105として固定接点と3つの可動接点とを備えた3路タイプのスイッチ回路を用いるようにしたが、必ずしもこのような3路タイプのスイッチ回路としなくてもよい。また、2次電池106をマイクロ2次電池としたが、必ずしもマイクロ2次電池としなくてもよい。
図3に本発明に係る電力回生回路の基本構成を示す。本発明に係る電力回生回路200は、2次電池201と、2次電池201と電荷を放出する回路(第1の回路)202との間に設けられた第1のスイッチ回路203と、2次電池201と電荷を必要とする回路(第2の回路)204との間に設けられた第2のスイッチ回路205と、第1のスイッチ回路203を介する第1の回路202からの放出電荷の2次電池201への充電タイミングと第2のスイッチ回路205を介する第2の回路204への2次電池201からの充電電荷の放電タイミングとを制御する駆動回路206とを備えている。
本発明に係る電力回生回路の基本原理を説明する図である。 本発明に係る電力回生回路の一実施の形態の要部を示す図である。 本発明に係る電力回生回路の基本構成を示す図である。 電荷蓄積にキャパシタを用いた場合の問題を説明する図である。
符号の説明
101…第1の回路(電荷を放出する回路)、102…第2の回路(電荷を必要とする回路)、103…電力再生回路、104…第1のスイッチ回路、105…第2のスイッチ回路、106…2次電池、107…駆動回路、200…電力再生回路、201…2次電池、202…電荷を放出する回路(第1の回路)、203…第1のスイッチ回路、204…電荷を必要とする回路(第2の回路)、205…第2のスイッチ回路、206…駆動回路。

Claims (4)

  1. 2次電池と、
    前記2次電池と電荷を放出する第1の回路との間に設けられた第1のスイッチ回路と、
    前記2次電池と電荷を必要とする第2の回路との間に設けられた第2のスイッチ回路と、
    前記第1のスイッチ回路を介する前記第1の回路からの放出電荷の前記2次電池への充電タイミングと前記第2のスイッチ回路を介する前記第2の回路への前記2次電池からの充電電荷の放電タイミングとを制御する駆動回路とを備え、
    前記第1の回路および前記第2の回路は、
    ダイナミック型メモリセルもしくはその駆動信号線であり、
    前記駆動回路は、
    前記第1の回路に残されている電荷を接地線に放出するタイミングを前記充電タイミングとし、
    前記第2の回路に電荷を注入するタイミングを前記放電タイミングとし、
    前記充電タイミングで前記第1のスイッチ回路を介して前記第1の回路からの放出電荷の前記2次電池への充電を行った後、
    前記放電タイミングで前記第2のスイッチ回路を介して前記第2の回路への前記2次電池からの充電電荷の放電を行う
    ことを特徴とする電力回生回路。
  2. 請求項1に記載された電力回生回路において、
    前記2次電池は、その起電力が前記第1の回路および前記第2の回路の電源電圧の1/2である
    ことを特徴とする電力回生回路。
  3. 請求項1又は2に記載された電力回生回路において、
    前記2次電池は、半導体基板上に作成されたマイクロ2次電池である
    ことを特徴とする電力回生回路。
  4. 請求項1〜3の何れか1項に記載された電力回生回路において、
    前記駆動回路は、
    前記充電タイミングで前記第1の回路からの放出電荷の前記2次電池への充電を行った後、前記放電タイミングで前記第2の回路への前記2次電池からの充電電荷の放電を行うことにより、前記ダイナミック型メモリセルのリフレッシュを行う
    ことを特徴とする電力回生回路。
JP2007340045A 2007-12-28 2007-12-28 電力回生回路 Expired - Fee Related JP5145932B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007340045A JP5145932B2 (ja) 2007-12-28 2007-12-28 電力回生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007340045A JP5145932B2 (ja) 2007-12-28 2007-12-28 電力回生回路

Publications (2)

Publication Number Publication Date
JP2009165218A JP2009165218A (ja) 2009-07-23
JP5145932B2 true JP5145932B2 (ja) 2013-02-20

Family

ID=40967185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007340045A Expired - Fee Related JP5145932B2 (ja) 2007-12-28 2007-12-28 電力回生回路

Country Status (1)

Country Link
JP (1) JP5145932B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6126419B2 (ja) * 2012-04-30 2017-05-10 株式会社半導体エネルギー研究所 半導体装置、電子機器
EP2916425B1 (en) 2012-10-30 2020-10-21 Bae, Youn-soo Load current regenerating circuit and electrical device having load current regenerating circuit
JP6553444B2 (ja) * 2014-08-08 2019-07-31 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247867A (ja) * 1996-03-11 1997-09-19 Canon Inc 充放電装置

Also Published As

Publication number Publication date
JP2009165218A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
JP2009118727A (ja) ハイブリッド電源
JP2009171694A (ja) 充電装置
US20170361712A1 (en) Electric vehicle
CN104641533A (zh) 用于控制电池的装置和方法
KR20140008101A (ko) 배터리 팩, 이의 충전 방법, 및 배터리 팩을 포함하는 자동차
JP5145932B2 (ja) 電力回生回路
US20160197496A1 (en) Energy devices with ultra-capacitor structures and methods thereof
TW201113880A (en) DRAM positive wordline voltage compensation device for array device threshold voltage and method thereof
US20130039127A1 (en) Non-volatile static random access memory devices and methods of operations
JP2007166723A (ja) 充放電システムおよび電子機器
CN102096366B (zh) 一种成像盒芯片和成像盒
JP2012095525A (ja) エネルギー貯蔵体の電圧安定化装置及びその方法
CN101997336B (zh) 以双电荷层电容器及二次电池为电源的自行式搬送系统
EP1278202A3 (en) Nonvolatile semiconductor storage device
CN101995881A (zh) 以双电荷层电容器及二次电池为电源的自行式搬送系统
JP2009225491A (ja) 自動搬送車システム及び搬送車
JP5018063B2 (ja) 車両用電源装置
JP4933465B2 (ja) 直流電源システムおよびその充電制御方法
TWI296153B (en) Apparatus and method of driving non-volatile dram
JPH10257687A (ja) 充電制御回路
JP6147317B2 (ja) 給電制御装置
JP2009004164A (ja) 蓄熱システム及びこれを備えた車両
US9064557B2 (en) Systems and methods for non-volatile memory
JPH09294332A (ja) バッテリパックの低消費電力モード制御装置
JP2009055702A (ja) 電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees