JPS58125295A - 集積化電源素子 - Google Patents
集積化電源素子Info
- Publication number
- JPS58125295A JPS58125295A JP57007592A JP759282A JPS58125295A JP S58125295 A JPS58125295 A JP S58125295A JP 57007592 A JP57007592 A JP 57007592A JP 759282 A JP759282 A JP 759282A JP S58125295 A JPS58125295 A JP S58125295A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power source
- circuit
- electrolyte battery
- back bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はダイナミックＲＡＭに係り、特にそのバックバ
イアス電源がＲＡＭチップ上に集積化した固体電解質電
池によって支援されたダイナミックＲＡＭ ＣｄＲＡＭ
）に関する。
イアス電源がＲＡＭチップ上に集積化した固体電解質電
池によって支援されたダイナミックＲＡＭ ＣｄＲＡＭ
）に関する。
従来のバックバイアス電圧Ｖｍｉは、ｄＲＡ Ｍ中に内
蔵し九ｖ■発生回路で行っていた。このｖｌ！１発生回
路は大根幅で常時発振しており、実際には数μＡしか必
要でないのに発振回路は数ｍＡ消費する。また電流容量
が不足気味なので、ｄｌ’ＬＡＭのリフレッシュ時の大
ピーク電流のため、メモリ動作も不安定になるなどの欠
点があった。
蔵し九ｖ■発生回路で行っていた。このｖｌ！１発生回
路は大根幅で常時発振しており、実際には数μＡしか必
要でないのに発振回路は数ｍＡ消費する。また電流容量
が不足気味なので、ｄｌ’ＬＡＭのリフレッシュ時の大
ピーク電流のため、メモリ動作も不安定になるなどの欠
点があった。
第１図に示すように、Ｖｍｍ＝ＯＶでもトランジスタの
しきい電圧Ｖｙｉが正（１の場合）の場合には電源投入
時に発振を開始するが、トランジスタが微細になってが
つ高性能なトランジスタを形成し叱場合には第１図２の
ような特性を示すことが多い。この場合にはｔｓ電源投
入時トランジスタのＶｔｉは負であり、最早発振回路は
働かないばか抄か、メモリとしても動作しない。
しきい電圧Ｖｙｉが正（１の場合）の場合には電源投入
時に発振を開始するが、トランジスタが微細になってが
つ高性能なトランジスタを形成し叱場合には第１図２の
ような特性を示すことが多い。この場合にはｔｓ電源投
入時トランジスタのＶｔｉは負であり、最早発振回路は
働かないばか抄か、メモリとしても動作しない。
したがってトランジスタを微細にし、かつ第１図の１の
特性のようなトランジスタを構成しなければならない場
合には、大幅にトランジスタ特性を犠牲にしなければな
らない。
特性のようなトランジスタを構成しなければならない場
合には、大幅にトランジスタ特性を犠牲にしなければな
らない。
本発明はこの従来の内蔵したＶｍｍ発生回路の欠点を根
本的罠除去し、第１図２の特性を許容しかつ外部からの
導入端子をもたない定電圧源としても安定なＶｍｍ電源
を提供することにある。
本的罠除去し、第１図２の特性を許容しかつ外部からの
導入端子をもたない定電圧源としても安定なＶｍｍ電源
を提供することにある。
上記目的を達成する次めに％ｄＲＡＭチップ上に固体電
解質電池を集積化する。固体電解質電池の容量を十分大
きいものとすれば、充電なしに放電し続けることができ
るが、充電回路を内蔵すれば、容量の小さな固体電解質
電池で間に合うので、適宜選択することができる。
解質電池を集積化する。固体電解質電池の容量を十分大
きいものとすれば、充電なしに放電し続けることができ
るが、充電回路を内蔵すれば、容量の小さな固体電解質
電池で間に合うので、適宜選択することができる。
固体電解質電池は正確力’ｒｔ８ｔ 、 ｖｓｅ、 Ｖ
ｅｎｔｓ ＊ＮｉＰ３．等、負極はＬｉ、Ｌｉ−ｈｔ、
Ｌｉ−８ｉ等、電解質は、ＬｉＩ、 Ｌｉ、ｓｉｏ、−
Ｌｔ３ｐｏ、 、 Ｌｉ Ｉ−Ａｚ、ｏ、等でそれぞれ
１つづつで構成できる。
ｅｎｔｓ ＊ＮｉＰ３．等、負極はＬｉ、Ｌｉ−ｈｔ、
Ｌｉ−８ｉ等、電解質は、ＬｉＩ、 Ｌｉ、ｓｉｏ、−
Ｌｔ３ｐｏ、 、 Ｌｉ Ｉ−Ａｚ、ｏ、等でそれぞれ
１つづつで構成できる。
以下、本発明の一実施例を第２図により説明する。
メモリパッケージ３は外部からＶｃｃ（＋５Ｖ）とＶｓ
ｓ（ＧＶ、ＧＮＤ）の２電源端子をもち、メモリ回路４
には、ｖｃｃとＶｓｓの他にＶｍｍ端子をもつ。このＶ
ｍｍ端子には負荷抵抗６を介して固体電解質電池５が１
つ以上直列に接続されている。
ｓ（ＧＶ、ＧＮＤ）の２電源端子をもち、メモリ回路４
には、ｖｃｃとＶｓｓの他にＶｍｍ端子をもつ。このＶ
ｍｍ端子には負荷抵抗６を介して固体電解質電池５が１
つ以上直列に接続されている。
Ｌｉを主体とする固体電解質電池の起電力は約２Ｖであ
るから、少くともｖ■として一３ｖ必要なら２ヶ直列に
接続する必要があるが、−２ｖでよいときには一つのみ
でも足る。従って、直列接続数は設計によって最適化し
つるので、その数に限定はない。
るから、少くともｖ■として一３ｖ必要なら２ヶ直列に
接続する必要があるが、−２ｖでよいときには一つのみ
でも足る。従って、直列接続数は設計によって最適化し
つるので、その数に限定はない。
正極と負極の面積と厚さをそれぞれ０．２ ｃｗｒ ”
と０．４ｍとすれば５ｍＡＨ程度の電力量となる。
と０．４ｍとすれば５ｍＡＨ程度の電力量となる。
第３図に本発明の他の実施例を示す。第２図に示した実
施例に加えてＶｍｍを充電するためＫ Ｖ ａｓより低
い電位Ｖｏｗを発生する充電回路７を加え、さらに逆流
防止回路８を加え、さらに負荷抵抗９を加えたものであ
る。この場合には、充電回路７が正常に動作するまで固
体電解質電池５が放電するのみなので、電池５の容量は
前実施例に比べて大幅に小さくてよく、電池５の集積化
の問題も軽減される。
施例に加えてＶｍｍを充電するためＫ Ｖ ａｓより低
い電位Ｖｏｗを発生する充電回路７を加え、さらに逆流
防止回路８を加え、さらに負荷抵抗９を加えたものであ
る。この場合には、充電回路７が正常に動作するまで固
体電解質電池５が放電するのみなので、電池５の容量は
前実施例に比べて大幅に小さくてよく、電池５の集積化
の問題も軽減される。
第４図に固体電解質電池の集積化構造の一例をご
示す。メモリチップ上に〆ＶＤやスパッタによる８ １
０２、− Ｐ ８ Ｇ＊ Ｓ ’ ＠ Ｎ４に代表され
るメモリ保護膜を被着し、正極１１をスパッタ法やＣＶ
Ｄ法で選択的に被着する。さらに電解質１２を選択的に
被着した後負極１３を選択的に被着し、接続孔１６を介
してｌ；’ ｅ −ｐＪ ｉ −Ｃｒ合金、Ｎｉ、Ｃｒ
。
０２、− Ｐ ８ Ｇ＊ Ｓ ’ ＠ Ｎ４に代表され
るメモリ保護膜を被着し、正極１１をスパッタ法やＣＶ
Ｄ法で選択的に被着する。さらに電解質１２を選択的に
被着した後負極１３を選択的に被着し、接続孔１６を介
してｌ；’ ｅ −ｐＪ ｉ −Ｃｒ合金、Ｎｉ、Ｃｒ
。
Ｔｉ、Ｗ、ＭＯ等に代表される電極１５を被着してそれ
ぞれ子端子、一端子とする。選択的に被着する方法は公
知のホトエツチング法で行うこともできるし、不用な部
分をリフトオフ材で覆っておき、所望の膜を全面に被着
した後り７トオフ材を溶解すればこの上に被着された部
分は除去されるのでホトエツチングと同様のパターンを
得ることができる。
ぞれ子端子、一端子とする。選択的に被着する方法は公
知のホトエツチング法で行うこともできるし、不用な部
分をリフトオフ材で覆っておき、所望の膜を全面に被着
した後り７トオフ材を溶解すればこの上に被着された部
分は除去されるのでホトエツチングと同様のパターンを
得ることができる。
本発明によれば、安定したバックバイアス電圧Ｖｍｍを
供給でき、メモリの安定動作が可能なばかりでなく、ｖ
ｌｌ＝Ｏｖ時に負のしきい値電圧Ｖｔｎをもつトランジ
スタで構成される、あるいはＶｍｍ＝Ｏｖでは正常動作
しない回路にも用いることができる点でｄＲＡＭＲＡＭ
設計上白由度の拡大となり、ひいては高性能のｄＲＡＭ
を実現できる。
供給でき、メモリの安定動作が可能なばかりでなく、ｖ
ｌｌ＝Ｏｖ時に負のしきい値電圧Ｖｔｎをもつトランジ
スタで構成される、あるいはＶｍｍ＝Ｏｖでは正常動作
しない回路にも用いることができる点でｄＲＡＭＲＡＭ
設計上白由度の拡大となり、ひいては高性能のｄＲＡＭ
を実現できる。
第１図はトランジスタ特性を示す図、第２図。
第３図、および第４図は本発明の実施例を示す図である
。 １・・・トランジスタ特性、２・・・トランジスタ特性
、３・・・メモリパッケージ、４・・・メモリ回路、５
・・・固体電解質電池、６・・・負荷抵抗、７・・・充
電回路、８・・・逆流防止回路、９・・・負荷抵抗、１
ｏ・・・メモリ保護膜、１１・・・正極、１２・・・電
解質％１３・・・負極、第 １ 図 市 ３ 図 ％４［Ｄ ＩＩ ／υ 第１頁の続き ０発 明 者 工藤徹− 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内
。 １・・・トランジスタ特性、２・・・トランジスタ特性
、３・・・メモリパッケージ、４・・・メモリ回路、５
・・・固体電解質電池、６・・・負荷抵抗、７・・・充
電回路、８・・・逆流防止回路、９・・・負荷抵抗、１
ｏ・・・メモリ保護膜、１１・・・正極、１２・・・電
解質％１３・・・負極、第 １ 図 市 ３ 図 ％４［Ｄ ＩＩ ／υ 第１頁の続き ０発 明 者 工藤徹− 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内
Claims (1)
- 【特許請求の範囲】 １、チップ上に固体電解質電池を集積化し、これをバッ
クバイアス用電源としたダイナミックＲＡＭから成るこ
とを特徴とする集積化電源素子。 ２、上記ダイナミックＲＡＭにおいて、上記固体電解質
電池に充電する回路を追加したことを特徴とする特許請
求の範囲第１項記載の集積化電源素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007592A JPS58125295A (ja) | 1982-01-22 | 1982-01-22 | 集積化電源素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007592A JPS58125295A (ja) | 1982-01-22 | 1982-01-22 | 集積化電源素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58125295A true JPS58125295A (ja) | 1983-07-26 |
Family
ID=11670072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57007592A Pending JPS58125295A (ja) | 1982-01-22 | 1982-01-22 | 集積化電源素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125295A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002058148A1 (en) * | 2001-01-16 | 2002-07-25 | International Business Machines Corporation | Apparatus and method for forming a battery in an integrated circuit |
| JP2017097946A (ja) * | 2011-06-10 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019195088A (ja) * | 2014-08-08 | 2019-11-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020512663A (ja) * | 2017-03-30 | 2020-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 固体リチウム・ベースの電池および固体リチウム・ベースの電池を形成する方法 |
-
1982
- 1982-01-22 JP JP57007592A patent/JPS58125295A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002058148A1 (en) * | 2001-01-16 | 2002-07-25 | International Business Machines Corporation | Apparatus and method for forming a battery in an integrated circuit |
| US6650000B2 (en) | 2001-01-16 | 2003-11-18 | International Business Machines Corporation | Apparatus and method for forming a battery in an integrated circuit |
| JP2004523860A (ja) * | 2001-01-16 | 2004-08-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路内に電池を形成する方法と装置 |
| GB2399451A (en) * | 2001-01-16 | 2004-09-15 | Ibm | Apparatus and method for forming a battery in an integrated circuit |
| GB2399451B (en) * | 2001-01-16 | 2005-08-17 | Ibm | Apparatus and method for forming a battery in an integrated circuit |
| JP4726391B2 (ja) * | 2001-01-16 | 2011-07-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路内に電池を形成する方法と装置 |
| JP2017097946A (ja) * | 2011-06-10 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019195088A (ja) * | 2014-08-08 | 2019-11-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020512663A (ja) * | 2017-03-30 | 2020-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 固体リチウム・ベースの電池および固体リチウム・ベースの電池を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3703516B2 (ja) | 発振回路 | |
| JPS5931570A (ja) | 全固体薄膜リチウム二次電池 | |
| JPS58125295A (ja) | 集積化電源素子 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JPH0261711A (ja) | 電源回路およびそれを用いたｉｃカード | |
| JP3944226B2 (ja) | バックアップ回路 | |
| JPS6113248B2 (ja) | ||
| JPH08205526A (ja) | 半導体集積回路の内部電圧昇圧回路 | |
| JPH0410159B2 (ja) | ||
| JP3532276B2 (ja) | 基板バイアス回路 | |
| JP3553508B2 (ja) | 発信回路 | |
| JPS6142167Y2 (ja) | ||
| JPS63277469A (ja) | 定電圧発生回路 | |
| JPH0243606A (ja) | 半導体集積回路装置 | |
| JP3088202B2 (ja) | 半導体集積回路装置 | |
| JPS6231340A (ja) | 電池電源切換回路 | |
| JPS601715B2 (ja) | メモリ回路 | |
| JPS58215817A (ja) | 無安定マルチバイブレ−タ | |
| JPS6213114Y2 (ja) | ||
| JPH0418255Y2 (ja) | ||
| JPS63181519A (ja) | 不揮発性マスタ−スレ−ブフリツプフロツプ回路 | |
| JPH07334256A (ja) | 電源回路 | |
| JPS5824878B2 (ja) | ハンドウタイキオクソウチ | |
| JPS5864696A (ja) | 半導体メモリセル | |
| JPS60224329A (ja) | Ｍｏｓ集積回路素子の入力回路 |