JP3088202B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3088202B2 JP3088202B2 JP04202401A JP20240192A JP3088202B2 JP 3088202 B2 JP3088202 B2 JP 3088202B2 JP 04202401 A JP04202401 A JP 04202401A JP 20240192 A JP20240192 A JP 20240192A JP 3088202 B2 JP3088202 B2 JP 3088202B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- transistor
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に機能選択回路に関する。
関し、特に機能選択回路に関する。
【０００２】
【従来の技術】従来の機能選択回路は図２に示すよう
に、Ｎ型ＭＯＳＦＥＴ８と９とインバータ回路１１と、
入力ゲート回路１２とから構成されている。ところで、
機能選択回路で内部動作を切換える場合、図２に示すパ
ッド１０に電源、又は接地電位を印加するか、パッド１
０をフローティングにしておくことにより切換えを行
う。ただし、従来の機能選択回路は図２に示すようにＰ
4，Ｐ5点の電位を固定させるためのＭＯＳＦＥＴ９を有
している。Ｐ4点は、ＭＯＳＦＥＴ９により接地電位に
固定され、Ｐ5点は、インバータ回路１１により電源電
位に固定される。
に、Ｎ型ＭＯＳＦＥＴ８と９とインバータ回路１１と、
入力ゲート回路１２とから構成されている。ところで、
機能選択回路で内部動作を切換える場合、図２に示すパ
ッド１０に電源、又は接地電位を印加するか、パッド１
０をフローティングにしておくことにより切換えを行
う。ただし、従来の機能選択回路は図２に示すようにＰ
4，Ｐ5点の電位を固定させるためのＭＯＳＦＥＴ９を有
している。Ｐ4点は、ＭＯＳＦＥＴ９により接地電位に
固定され、Ｐ5点は、インバータ回路１１により電源電
位に固定される。
【０００３】
【発明が解決しようとする課題】従来の機能選択回路
は、パッド１０のフローティング時にインバータ回路１
１のゲートフローティングを防止して電位を固定するた
めにＭＯＳＦＥＴ９を有している。しかし、機能選択の
ためにパッド１０に電源電位を印加すると、ＭＯＳＦＥ
Ｔ９を介して電源端子と接地端子の間に貫通電流Ｉが流
れるという欠点があった。この貫通電流Ｉは、低消費電
力化の妨げとなり、接地電位へ悪影響を与える。
は、パッド１０のフローティング時にインバータ回路１
１のゲートフローティングを防止して電位を固定するた
めにＭＯＳＦＥＴ９を有している。しかし、機能選択の
ためにパッド１０に電源電位を印加すると、ＭＯＳＦＥ
Ｔ９を介して電源端子と接地端子の間に貫通電流Ｉが流
れるという欠点があった。この貫通電流Ｉは、低消費電
力化の妨げとなり、接地電位へ悪影響を与える。
【０００４】本発明の目的は、機能選択回路のパッドに
電源電位を印加しても、電源端子から接地端子への貫通
電流が流れない低消費型機能選択回路を持つ半導体集積
回路装置を提供することにある。
電源電位を印加しても、電源端子から接地端子への貫通
電流が流れない低消費型機能選択回路を持つ半導体集積
回路装置を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路は、入力パッドと入力
ゲート回路との間に、インバータ回路と前記インバータ
回路の入力と第１の電源との間にその電流路が接続され
その制御電極が前記インバータ回路の出力に接続された
第１のトランジスタとを備えた機能選択回路が接続され
ている半導体集積回路において、前記半導体集積回路の
電源投入時に所定期間前記電源を前記機能選択回路に電
気的に接続する手段を有するものである。また前記手段
は、前記電源と前記機能選択回路の出力との間にその電
流路が接続された第２のトランジスタと、前記第２のト
ランジスタの制御電極には前記電源の投入時にそのトラ
ンジスタをオン状態とし所定期間後にそのトランジスタ
をオフ状態とする制御回路とを備えているものである。
また前記第１のトランジスタはＮ型ＭＯＳＦＥＴであ
り、前記第２のトランジスタはＮ型デプレッションＭＯ
ＳＦＥＴであり、前記制御回路は基板電位発生回路とそ
の出力に接続された遅延回路を有するものである。
め、本発明に係る半導体集積回路は、入力パッドと入力
ゲート回路との間に、インバータ回路と前記インバータ
回路の入力と第１の電源との間にその電流路が接続され
その制御電極が前記インバータ回路の出力に接続された
第１のトランジスタとを備えた機能選択回路が接続され
ている半導体集積回路において、前記半導体集積回路の
電源投入時に所定期間前記電源を前記機能選択回路に電
気的に接続する手段を有するものである。また前記手段
は、前記電源と前記機能選択回路の出力との間にその電
流路が接続された第２のトランジスタと、前記第２のト
ランジスタの制御電極には前記電源の投入時にそのトラ
ンジスタをオン状態とし所定期間後にそのトランジスタ
をオフ状態とする制御回路とを備えているものである。
また前記第１のトランジスタはＮ型ＭＯＳＦＥＴであ
り、前記第２のトランジスタはＮ型デプレッションＭＯ
ＳＦＥＴであり、前記制御回路は基板電位発生回路とそ
の出力に接続された遅延回路を有するものである。
【０００６】
【作用】ディプレション型ＮＭＯＳＦＥＴ１により、機
能選択回路の初段インバータ４のゲート電位を固定す
る。１がオフ状態となった後は、入力ゲート回路７に対
して何等影響を与えることがない。この状態では、電源
端子と接地端子との間に貫通電流が流れなくなる。
能選択回路の初段インバータ４のゲート電位を固定す
る。１がオフ状態となった後は、入力ゲート回路７に対
して何等影響を与えることがない。この状態では、電源
端子と接地端子との間に貫通電流が流れなくなる。
【０００７】
【実施例】以下、本発明の一実施例を図により説明す
る。図１は、本発明の一実施例を示す回路図である。
る。図１は、本発明の一実施例を示す回路図である。
【０００８】図１において、Ｎ型ＭＯＳＦＥＴ２は、パ
ッド３と接地電位との間に接続している。ＭＯＳＦＥＴ
２のゲートには、入力ゲート回路７を接続し、そのゲー
トとパッド３との間にインバータ回路４を接続してい
る。
ッド３と接地電位との間に接続している。ＭＯＳＦＥＴ
２のゲートには、入力ゲート回路７を接続し、そのゲー
トとパッド３との間にインバータ回路４を接続してい
る。
【０００９】ディプレション型ＮＭＯＳＦＥＴ１は、ド
レイン電極が電源電位に接続しており、ソース電極が初
段インバータ回路４の出力側に接続しており、そのゲー
トに遅延回路６を介して基板電位発生回路５を接続して
いる。
レイン電極が電源電位に接続しており、ソース電極が初
段インバータ回路４の出力側に接続しており、そのゲー
トに遅延回路６を介して基板電位発生回路５を接続して
いる。
【００１０】ここに、インバータ回路４及び入力ゲート
回路７に対応してディプレション型ＮＭＯＳＦＥＴ１に
より形成される電位固定のためのトランジスタを構成し
ている。
回路７に対応してディプレション型ＮＭＯＳＦＥＴ１に
より形成される電位固定のためのトランジスタを構成し
ている。
【００１１】パッド３がフローティング状態で電源を投
入した場合、図３のようにＰ3点は、半導体集積回路に
所定の電源電位が付与されたばかりの状態０Ｖから基板
電位発生回路５が動作状態となり、−２．５Ｖ〜３．０
Ｖの電位まで下降する。
入した場合、図３のようにＰ3点は、半導体集積回路に
所定の電源電位が付与されたばかりの状態０Ｖから基板
電位発生回路５が動作状態となり、−２．５Ｖ〜３．０
Ｖの電位まで下降する。
【００１２】上記の状態の場合、Ｐ3点が０Ｖの状態に
おいて、ディプレション型ＮＭＯＳＦＥＴ１は常時オン
の状態にあるため、電源端子からＰ2点へ電流が流れ、
Ｐ2点の電位は徐々に上昇する。Ｐ2点の電位がＭＯＳＦ
ＥＴ２のスレッショルド電圧を超えると、ＭＯＳＦＥＴ
２がオン状態となり、Ｐ1点の電位を接地電位に引き落
す。
おいて、ディプレション型ＮＭＯＳＦＥＴ１は常時オン
の状態にあるため、電源端子からＰ2点へ電流が流れ、
Ｐ2点の電位は徐々に上昇する。Ｐ2点の電位がＭＯＳＦ
ＥＴ２のスレッショルド電圧を超えると、ＭＯＳＦＥＴ
２がオン状態となり、Ｐ1点の電位を接地電位に引き落
す。
【００１３】上記の動作を終えてからＰ3点がディプレ
ション型ＮＭＯＳＦＥＴ１のスレッショルド電圧を超え
オフ状態となるように遅延回路６でＰ3点の電圧がマイ
ナスに引かれだすまでの時間を遅らせる。
ション型ＮＭＯＳＦＥＴ１のスレッショルド電圧を超え
オフ状態となるように遅延回路６でＰ3点の電圧がマイ
ナスに引かれだすまでの時間を遅らせる。
【００１４】ディプレション型ＮＭＯＳＦＥＴ１がオフ
状態となった後は入力ゲート回路７に対して、何等の影
響も与えることがない。
状態となった後は入力ゲート回路７に対して、何等の影
響も与えることがない。
【００１５】又、図２の従来の電位固定用ＭＯＳＦＥＴ
９を図１のディプレション型ＮＭＯＳＦＥＴ１にするこ
とにより、パッド３に電源電位を印加しても、ディプレ
ション型ＮＭＯＳＦＥＴ１がオフ状態となった後は、電
源端子と接地端子の間に貫通電流が流れる経路が存在し
なくなる。
９を図１のディプレション型ＮＭＯＳＦＥＴ１にするこ
とにより、パッド３に電源電位を印加しても、ディプレ
ション型ＮＭＯＳＦＥＴ１がオフ状態となった後は、電
源端子と接地端子の間に貫通電流が流れる経路が存在し
なくなる。
【００１６】
【発明の効果】以上説明したように本発明は、パッドの
電位固定のためのＭＯＳＦＥＴをディプレション型ＮＭ
ＯＳＦＥＴに変えることにより、パッドに電源電位を印
加しても、電源端子と接地端子の間に貫通電流は流れな
い。従って、低消費電力の半導体集積回路を提供するこ
とができる。
電位固定のためのＭＯＳＦＥＴをディプレション型ＮＭ
ＯＳＦＥＴに変えることにより、パッドに電源電位を印
加しても、電源端子と接地端子の間に貫通電流は流れな
い。従って、低消費電力の半導体集積回路を提供するこ
とができる。
【図１】本発明の一実施例を示す回路図である。
【図２】従来の機能選択回路を示す回路図である。
【図３】図１に示した回路の電源投入時の各接点の電位
変化を示した図である。
変化を示した図である。
【符号の説明】 １ ディプレション型ＮＭＯＳＦＥＴ ２，８，９ Ｎ型ＭＯＳＦＥＴ ３，１０ パッド ４，１１ インバータ回路 ５ 基板電位発生回路 ６ 遅延回路 ７，１２ 入力ゲート回路
Claims (3)
- 【請求項１】 入力パッドと入力ゲート回路との間に、
インバータ回路と前記インバータ回路の入力と第１の電
源との間にその電流路が接続されその制御電極が前記イ
ンバータ回路の出力に接続された第１のトランジスタと
を備えた機能選択回路が接続されている半導体集積回路
において、 前記半導体集積回路の電源投入時に所定期間前記電源を
前記機能選択回路に電気的に接続する手段を有すること
を特徴とする半導体集積回路。 - 【請求項２】 前記手段は、前記電源と前記機能選択回
路の出力との間にその電流路が接続された第２のトラン
ジスタと、前記第２のトランジスタの制御電極には前記
電源の投入時にそのトランジスタをオン状態とし所定期
間後にそのトランジスタをオフ状態とする制御回路とを
備えている請求項１に記載の半導体集積回路。 - 【請求項３】 前記第１のトランジスタはＮ型ＭＯＳＦ
ＥＴであり、前記第２のトランジスタはＮ型デプレッシ
ョンＭＯＳＦＥＴであり、前記制御回路は基板電位発生
回路とその出力に接続された遅延回路を有する請求項２
に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04202401A JP3088202B2 (ja) | 1992-07-29 | 1992-07-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04202401A JP3088202B2 (ja) | 1992-07-29 | 1992-07-29 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653426A JPH0653426A (ja) | 1994-02-25 |
| JP3088202B2 true JP3088202B2 (ja) | 2000-09-18 |
Family
ID=16456895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04202401A Expired - Fee Related JP3088202B2 (ja) | 1992-07-29 | 1992-07-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088202B2 (ja) |
-
1992
- 1992-07-29 JP JP04202401A patent/JP3088202B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653426A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JPH08107601A (ja) | 電動車両用電源装置 | |
| JPH10214487A (ja) | 電力散逸制御を有する集積回路 | |
| US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
| JP3737240B2 (ja) | 半導体集積回路装置 | |
| JP3088202B2 (ja) | 半導体集積回路装置 | |
| JPH08293744A (ja) | 半導体回路 | |
| JPH09130996A (ja) | 電源切り換え回路 | |
| JP2864050B2 (ja) | 電源切り換え回路 | |
| KR970063900A (ko) | 기생 트랜지스터가 포함된 전력 mos 트랜지스터를 갖는 반도체 장치 | |
| JP2001345684A (ja) | 出力回路 | |
| JP3540872B2 (ja) | 起動回路 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JP2003051548A (ja) | 半導体集積回路装置およびそれを用いた携帯端末 | |
| JP4048723B2 (ja) | 太陽電池の充電回路とそれを搭載した半導体装置 | |
| JP3698040B2 (ja) | 両極性レベルシフト回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH01268311A (ja) | 出力回路 | |
| US6492721B1 (en) | High-voltage signal detecting circuit | |
| JPH0519876A (ja) | 半導体集積回路装置 | |
| JPS5880564A (ja) | 電圧検出回路 | |
| JP2594470Y2 (ja) | 基準電圧発生回路 | |
| JPH0629794A (ja) | 半導体集積回路装置 | |
| JPH06276699A (ja) | 電源回路 | |
| JPH118939A (ja) | 電源回路およびバッテリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |