JP2001345684A

JP2001345684A - 出力回路

Info

Publication number: JP2001345684A
Application number: JP2000165845A
Authority: JP
Inventors: Takeshi Ishikawa; 武志石川; Fukuo Ishikawa; 富久夫石川
Original assignee: Denso Corp; Anden Co Ltd
Current assignee: Denso Corp; Denso Electronics Corp
Priority date: 2000-06-02
Filing date: 2000-06-02
Publication date: 2001-12-14
Anticipated expiration: 2020-06-02
Also published as: JP3643298B2

Abstract

(57)【要約】【課題】駆動回路への電源供給が断たれた状態で、主
電源に接続されたスイッチング素子を確実にオフ状態と
する。【解決手段】電源線３１を介して制御電圧ＶB が与え
られると、駆動回路２３は、チャージポンプ回路２２の
昇圧電圧ＶCPを用いて指令信号ＳD に従ってＭＯＳＦＥ
Ｔ２５をオンオフ駆動する。この場合、ゲートシンク回
路２４は、出力がハイインピーダンスとなってＭＯＳＦ
ＥＴ２５のゲートから電気的に切り離される。制御電圧
ＶB が断たれると、駆動回路２３は、出力がハイインピ
ーダンスとなってＭＯＳＦＥＴ２５をオフ駆動できない
が、それに代わりゲートシンク回路２４のトランジスタ
３４がオンとなってＭＯＳＦＥＴ２５をオフ駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主電源の電圧をス
イッチング素子を介して負荷に出力する出力回路に関す
る。

【０００２】

【従来の技術】例えば自動車において用いられる負荷
（モータ、ソレノイド、ランプなど）は、バッテリ（主
電源）から出力回路を介して電源供給されるようになっ
ている。図７（ａ）は、この出力回路の電気的構成の一
例を示している。すなわち、出力回路１は、ハイサイド
スイッチとして動作するＮチャネル型のＭＯＳＦＥＴ２
（スイッチング素子）を備えており、そのドレインはバ
ッテリ（図示せず）の正側端子と接続されてバッテリ電
圧ＶBATT（例えば１４Ｖ）が与えられるようになってい
る。ＭＯＳＦＥＴ２のソースと車体アースとの間には、
負荷３が接続されている。

【０００３】自動車において用いられる負荷３は電流容
量の大きいものが多く、こうした負荷３に対してはバッ
テリと当該負荷３とを接続する電源供給経路４に車両用
メインスイッチ（例えばイグニッションスイッチ：図示
せず）を介在させないようになっている。これは、車両
用メインスイッチの電流容量が比較的小さいことによ
る。

【０００４】さらに、出力回路１は、バッテリからイグ
ニッションスイッチを介して与えられる制御電圧ＶB を
昇圧するチャージポンプ回路５と、指令信号ＳD に従っ
てＭＯＳＦＥＴ２を駆動する駆動回路６とを備えてい
る。これらチャージポンプ回路５と駆動回路６とは、例
えば一つのＩＣとして構成されている。このような構成
では、イグニッションスイッチが「ＯＦＦ」の位置にあ
る場合、チャージポンプ回路５および駆動回路６がバッ
テリから切り離されるので、これら回路に動作電流（暗
電流）が流れることがなくなり、自動車を長期間にわた
って使用しない場合であってもバッテリあがりを防止す
ることができる。

【０００５】また、上記構成に替えて、図７（ｂ）に示
す出力回路７が用いられる場合もある。この出力回路７
においては、チャージポンプ回路５の入力はイグニッシ
ョンスイッチを介することなく直接バッテリに接続され
ており、さらに暗電流カット回路８が設けられている。
この暗電流カット回路８は、ＭＯＳＦＥＴ２が所定時間
以上継続してオフ状態とされる場合、チャージポンプ回
路５および駆動回路６への電源供給をカットするもので
ある。この出力回路７によっても、出力回路１と同様に
暗電流に起因するバッテリあがりを防止できる。

【０００６】

【発明が解決しようとする課題】イグニッションスイッ
チが「ＯＦＦ」の位置にある場合あるいは節電回路８が
節電動作を行っている場合、駆動回路６には電源供給が
なされないので、駆動回路６の出力状態はハイインピー
ダンスとなり、駆動回路６は実質的にＭＯＳＦＥＴ２の
ゲートから切り離された状態となる。この時、ＭＯＳＦ
ＥＴ２のドレイン・ソース間にはバッテリ電圧ＶBATTが
印加され続けている。

【０００７】この状態であっても、通常は、ＭＯＳＦＥ
Ｔ２のゲート・ソース間に接続された抵抗９によりゲー
ト電位はソース電位に固定されるので、ゲート・ソース
間電圧は０ＶとなってＭＯＳＦＥＴ２はオフ状態を維持
する。

【０００８】しかしながら、例えばＭＯＳＦＥＴ２が前
記ＩＣに内蔵されているものにおいて、その製造工程時
にゲート・ドレイン間にパーティクルが付着したり露光
時にパーティクルが存在すると、ゲート・ドレイン間の
絶縁抵抗が低下してドレインからゲートに対しリーク電
流が流れ易くなる。また、ＭＯＳＦＥＴ２が前記ＩＣに
対して外付けされているものにおいても、その基板上に
半田屑などの導電性異物が付着したり、基板の被水、基
板の層間短絡などにより、ドレイン端子からゲート端子
に対してリーク電流が流れ易くなる。図７（ａ）、
（ｂ）においては、破線で示すリーク抵抗１０により、
ゲート・ドレイン間の絶縁抵抗の低下を等価的に表して
いる。また、これとは別の原因、例えばノイズが混入し
た場合においても、そのノイズによりゲートの電位が変
動し易くなる。

【０００９】こうした場合であっても、ゲート・ドレイ
ン間のリーク電流やノイズに起因して流れる電流はゲー
ト・ソース間に接続された抵抗９を通過するので、ＭＯ
ＳＦＥＴ２の誤作動が防止されるようになっている。し
かし、ＭＯＳＦＥＴ２をチャージポンプ回路５の出力電
圧を用いて駆動する場合、チャージポンプ回路５からの
駆動電流出力が小さいという事情があるため、抵抗９に
ついてリーク電流やノイズに起因して流れる電流を十分
に通過させるだけの低い抵抗値とすることができない。
その結果、上記リーク電流などによりゲート・ソース間
が上昇してしまう。そして、このリーク電流が大きい場
合（つまりリーク抵抗１０の抵抗値が小さい場合）に
は、ゲート・ソース間電圧がＭＯＳＦＥＴ２のしきい値
電圧ＶTHを超えるため、ＭＯＳＦＥＴ２がオンしてしま
う。

【００１０】図８は、出力回路１の各部の電圧波形を示
すもので、上から順にバッテリ電圧ＶBATT、制御電圧Ｖ
B 、指令信号ＳD 、ＭＯＳＦＥＴ２のゲート電圧、ＭＯ
ＳＦＥＴ２のソース電圧を表している。この図８におい
て、時刻ｔ４から時刻ｔ５までの期間でＭＯＳＦＥＴ２
が非駆動状態となっており、上述したようにＭＯＳＦＥ
Ｔ２が断続的にオンしている。

【００１１】この場合、ＭＯＳＦＥＴ２はその飽和領域
でオンするので、ドレイン・ソース間電圧が大きい状態
でドレイン電流が流れることになり、ＭＯＳＦＥＴ２に
は大きなドレイン損失が発生する。また、本来オフすべ
き負荷３に電流が流れるため、負荷３に対する制御精度
が低下するといった問題も発生する。

【００１２】本発明は、上記事情に鑑みてなされたもの
で、その目的は、駆動回路への電源供給が断たれた状態
であっても、主電源に接続されたスイッチング素子を確
実にオフ状態とすることができる出力回路を提供するこ
とにある。

【００１３】

【課題を解決するための手段】請求項１に記載した手段
によれば、駆動用電源から駆動回路に電圧が供給されて
いる場合にあっては、駆動回路はスイッチング素子の制
御端子に対してオン駆動またはオフ駆動するための電圧
（または電流）を与える。そして、例えばオン駆動電圧
が印加されると、スイッチング素子を介して負荷に対し
主電源の電圧が出力され、オフ駆動電圧が印加される
と、スイッチング素子は負荷に対して主電源の電圧を遮
断するよう動作する。

【００１４】一方、出力回路を非動作とするために駆動
用電源から駆動回路への電圧供給が行われない場合にあ
っては、駆動回路は動作を停止する。この場合、駆動回
路の出力状態は例えばハイインピーダンスになるので、
駆動回路は、スイッチング素子を（オン駆動は勿論）オ
フ駆動できなくなる。しかし、この場合には駆動回路に
代わりオン防止回路が制御端子に対してオフ駆動するた
めの電圧（または電流）を与えるので、例えばスイッチ
ング素子の端子間にリーク電流が流れ得るような場合あ
るいはノイズなどにより制御端子の電位変動が生じ得る
ような場合であっても、スイッチング素子を確実にオフ
状態とすることができる。

【００１５】その結果、出力回路を非動作とした場合に
おいて、負荷に流れる電流を確実に遮断でき、また、ス
イッチング素子が不十分に（つまりバイポーラトランジ
スタの場合には能動領域、ＦＥＴの場合には飽和領域
で）オンすることによる素子損失の発生を防止すること
ができる。

【００１６】請求項２に記載した手段によれば、節電回
路は、スイッチング素子のオフ駆動状態が持続した場合
に駆動用電源から前記駆動回路への電圧供給を停止す
る。この節電機能は、例えば車両などにおいてバッテリ
あがりを防止するために設けられており、本出力回路
は、こうした節電状態にある場合でもスイッチング素子
を確実にオフ状態に保持することができる。

【００１７】請求項３に記載した手段によれば、駆動用
電源から駆動回路に供給される電圧レベルが、駆動回路
がスイッチング素子をオフ駆動するのに不十分なレベル
にまで低下した場合に、オン防止回路はその低下を検出
してスイッチング素子をオフ駆動するようになる。

【００１８】請求項４に記載した手段によれば、駆動用
電源から駆動回路への電圧供給が停止されて、駆動回路
の出力状態が非動作状態例えばハイインピーダンスとな
った場合に、オン防止回路はその状態を検出してスイッ
チング素子をオフ駆動するようになる。

【００１９】請求項５に記載した手段によれば、節電回
路が駆動用電源から駆動回路への電圧供給を停止する
と、オン防止回路はその節電状態を検出してスイッチン
グ素子をオフ駆動するようになる。

【００２０】請求項６に記載した手段によれば、オン防
止回路を構成する第１のトランジスタは、駆動用電源か
ら駆動回路への電圧供給の有無によりオンとオフとが切
り替わり、第２のトランジスタは、第１のトランジスタ
のオンオフ状態すなわち出力信号に基づいてスイッチン
グ素子をオフ駆動する。このオン防止回路は、構成が簡
単であって、消費電流が小さいという利点を有する。

【００２１】請求項７に記載した手段によれば、第２の
トランジスタは、主電源により動作する定電流回路によ
りバイアスされているので、主電源の電圧レベルが変化
するような場合であっても、第２のトランジスタは最適
な状態にバイアスされる。また、請求項８に記載した手
段によれば、第２のトランジスタは、主電源から抵抗を
介してバイアスされており、構成が簡単となる。

【００２２】請求項９、１０に記載した手段によれば、
スイッチング素子は、電源供給経路において負荷に対す
るハイサイドスイッチ、ロウサイドスイッチとして動作
するので、何れか負荷の接続形態に適した出力回路形態
を使用できる。

【００２３】

【発明の実施の形態】（第１の実施形態）以下、本発明
の出力回路を自動車に搭載された負荷に対して適用した
第１の実施形態について、図１および図２を参照しなが
ら説明する。出力回路の電気的構成を示す図１におい
て、出力回路２１は、負荷駆動用ＩＣ（図１において一
点鎖線で示す）に内蔵されたチャージポンプ回路２２、
駆動回路２３およびゲートシンク回路２４（オン防止回
路に相当）と、負荷駆動用ＩＣが搭載された基板に半田
付けされたＮチャネル型のＭＯＳＦＥＴ２５（スイッチ
ング素子に相当）、抵抗２６およびツェナーダイオード
２７とから構成されている。抵抗２６とツェナーダイオ
ード２７とは、ＭＯＳＦＥＴ２５のゲート・ソース間に
接続されている。

【００２４】ＭＯＳＦＥＴ２５のドレインは、電源線２
８を介して主電源たるバッテリ（図示せず）の正側端子
に接続されており、常にバッテリ電圧ＶBATT（例えば１
４Ｖ）が印加された状態とされている。また、ＭＯＳＦ
ＥＴ２５のソースと車体アース２９（以下、アース２９
と称す）との間には、負荷３０（モータ、ソレノイド、
ランプなど）が接続されている。この構成により、ＭＯ
ＳＦＥＴ２５は、負荷３０に対してハイサイドスイッチ
として動作するようになっている。

【００２５】バッテリの負側端子は車体にアースされて
おり、バッテリの正側端子から電源線２８、ＭＯＳＦＥ
Ｔ２５、負荷３０、アース２９を介してバッテリの負側
端子に至る経路が、本発明でいう電源供給経路に相当す
る。なお、電源線２８に車両用メインスイッチ例えばイ
グニッションスイッチ（図示せず）を介在させないの
は、イグニッションスイッチの電流容量が比較的小さい
ことによる。

【００２６】一方、負荷駆動用ＩＣには、バッテリの正
側端子から前記イグニッションスイッチおよび電源線３
１を介して制御電圧ＶB が与えられるようになってい
る。また、負荷駆動用ＩＣのグランド端子３２は、バッ
テリの負側端子に接続されている。このイグニッション
スイッチを介して接続されたバッテリが、本発明でいう
駆動用電源に相当する。

【００２７】チャージポンプ回路２２は、駆動回路２３
がハイサイドスイッチとしてのＭＯＳＦＥＴ２５を十分
にオン駆動できるように、バッテリ電圧ＶBATTよりも少
なくともそのゲート・ソース間電圧以上高い昇圧電圧Ｖ
CPを生成するための回路である。このチャージポンプ回
路２２は、具体的には図示しないが、多段に接続された
コンデンサおよびダイオードと発振回路とからなる周知
の回路構成となっている。

【００２８】駆動回路２３は、スイッチ回路２３ａ、チ
ャージポンプ回路２２の出力端子とスイッチ回路２３ａ
との間に接続された定電流回路２３ｂ、およびスイッチ
回路２３ａとグランド端子３２との間に接続された定電
流回路２３ｃから構成されている。スイッチ回路２３ａ
は、例えば図示しない他のＩＣに組み込まれたＣＰＵか
らの指令信号ＳD に従って、定電流回路２３ｂ側または
定電流回路２３ｃ側に切り替わるようになっている。

【００２９】本実施形態において特徴を有するゲートシ
ンク回路２４は、エミッタ接地の回路形態を持つ２つの
トランジスタ３３、３４（それぞれ第１のトランジス
タ、第２のトランジスタに相当）を主体として以下のよ
うに構成されている。すなわち、トランジスタ３３のベ
ースは、抵抗３５を介して電源線３１に接続されるとと
もに、抵抗３６を介してグランド端子３２に接続されて
いる。また、そのコレクタは、トランジスタ３４のベー
スに接続されている。一方、トランジスタ３４のベース
は、バイアス用の抵抗３７を介して電源線２８に接続さ
れるとともに、抵抗３８を介してグランド端子３２に接
続されている。また、そのコレクタは、抵抗３９を介し
てＭＯＳＦＥＴ２５のゲートに接続されている。なお、
抵抗３８は必要に応じて接続すれば良い。また、ＭＯＳ
ＦＥＴ２５のゲート・ドレイン間が完全に短絡した場合
には、抵抗３９にバッテリ電圧ＶBATTがそのまま印加さ
れるので、抵抗３９の抵抗値はその場合の抵抗損失を考
慮して設定されている。

【００３０】次に、本実施形態の作用について、出力回
路２１の各部の電圧波形を示す図２を参照しながら説明
する。図２に示す各波形は、上から順にバッテリ電圧Ｖ
BATT、制御電圧ＶB 、ＣＰＵからの指令信号ＳD 、ＭＯ
ＳＦＥＴ２５のゲート電圧、ＭＯＳＦＥＴ２５のソース
電圧、トランジスタ３３のコレクタ電圧、トランジスタ
３４のコレクタ電圧を表している。

【００３１】まず、キーシリンダー（図示せず）に挿入
したキーを「ＯＦＦ」位置から「ＡＣＣ」位置または
「ＯＮ」位置にまで回動した場合（図２において時刻ｔ
１１から時刻ｔ１４までの間）について説明する。この
場合、イグニッションスイッチがオンとなり、バッテリ
から電源線３１を介して負荷駆動用ＩＣに制御電圧ＶB
（１４Ｖ）が与えられる。この制御電圧ＶB が与えられ
ると、チャージポンプ回路２２は昇圧動作を行って昇圧
電圧ＶCPを生成する。

【００３２】ＣＰＵからＨレベルのオン指令信号ＳD が
入力されている期間（図２において時刻ｔ１１から時刻
ｔ１２までの間および時刻ｔ１３から時刻ｔ１４までの
間）において、駆動回路２３は、スイッチ回路２３ａを
定電流回路２３ｂ側に切り替え、ＭＯＳＦＥＴ２５のゲ
ート・ソース間に接続された抵抗２６に対して一定電流
を流すように動作する。その結果、ＭＯＳＦＥＴ２５
は、そのゲート電圧がほぼ昇圧電圧ＶCPになるよう駆動
（オン駆動）され、ＭＯＳＦＥＴ２５は線形領域におい
てオン状態となる。このオン駆動状態においては、ＭＯ
ＳＦＥＴ２５のドレイン・ソース間電圧ＶDSは十分に小
さくなるので、出力回路２１は、ドレイン損失を小さく
抑えつつ負荷３０に対してほぼバッテリ電圧ＶBATTに近
い電圧（ＶBATT−ＶDS）を出力することができる。

【００３３】これに対し、ＣＰＵからＬレベルのオフ指
令信号ＳD が入力されている期間（図２において時刻ｔ
１２から時刻ｔ１３までの間）において、駆動回路２３
は、スイッチ回路２３ａを定電流回路２３ｃ側に切り替
え、ＭＯＳＦＥＴ２５のゲートからグランド端子３２に
対し一定電流を流し出すように動作する。その結果、Ｍ
ＯＳＦＥＴ２５は、そのゲート電圧がほぼグランド電圧
（０Ｖ）になるように駆動（オフ駆動）され、ＭＯＳＦ
ＥＴ２５は確実にオフ状態となる。

【００３４】また、ＣＰＵからの指令信号ＳD のレベル
にかかわらず、ゲートシンク回路２４のトランジスタ３
３はオンとなり、そのコレクタ電圧はほぼ０Ｖ（より正
確には飽和電圧ＶCE(sat) ）になる。これに伴ってトラ
ンジスタ３４がオフとなる。その結果、ゲートシンク回
路２４は、出力がハイインピーダンスとなって、ＭＯＳ
ＦＥＴ２５のゲートから電気的に切り離された状態とな
る。つまり、ゲートシンク回路２４は、駆動回路２３に
よるＭＯＳＦＥＴ２５の駆動動作を妨げないようになっ
ている。

【００３５】続いて、自動車が使用されない場合などに
おいて、キーシリンダーに挿入したキーが「ＯＦＦ」位
置とされた場合（図２において時刻ｔ１４から時刻ｔ１
５までの間）について説明する。この場合、イグニッシ
ョンスイッチがオフ状態となり、電源線３１を介して負
荷駆動用ＩＣに与えられる制御電圧ＶB は０Ｖとなる。
この状態では、チャージポンプ回路２２は昇圧動作を停
止する。また、駆動回路２３は、その定電流回路２３
ｂ、２３ｃの動作が停止するために出力状態がハイイン
ピーダンスとなって、ＭＯＳＦＥＴ２５を（オン駆動は
勿論）オフ駆動することができなくなる。なお、イグニ
ッションスイッチがオフ状態の場合、ＣＰＵからの指令
信号ＳD はＬレベルとなっている。

【００３６】一方、ゲートシンク回路２４にあっては、
電源線３１の制御電圧ＶB が０Ｖになるのでトランジス
タ３３にベース電流が供給されず、トランジスタ３３は
オフする。これに伴って、電源線２８から抵抗３７を介
してトランジスタ３４にベース電流が流れ、トランジス
タ３４がオンする。その結果、ＭＯＳＦＥＴ２５のゲー
トには、抵抗３９およびトランジスタ３４のコレクタ・
エミッタ間を介してほぼ０Ｖの電圧が与えられる。つま
り、負荷駆動用ＩＣへの電圧供給が断たれた場合、ゲー
トシンク回路２４は駆動回路２３に代わってＭＯＳＦＥ
Ｔ２５をオフ駆動するようになる。

【００３７】以上説明した出力回路２１を用いると以下
の効果が得られる。すなわち、「発明が解決しようとす
る課題」において説明したように、ＭＯＳＦＥＴ２５が
搭載された基板上に半田屑などの導電性異物が付着した
り、基板が被水したり、基板に層間短絡が存在すると、
ゲート端子とドレイン端子との間の絶縁抵抗が低下し、
これら端子間にリーク電流が流れ易くなる。また、自動
車に搭載された他の機器などからの外来ノイズがある場
合、そのノイズによる誘導を受けてゲートの電位が変動
し易くなる。一般にチャージポンプ回路２２の出力電流
能力は低いので、ＭＯＳＦＥＴ２５のゲート・ソース間
に接続された抵抗２６の抵抗値を低くできず、上記リー
ク電流やノイズに起因する電流はＭＯＳＦＥＴ２５をオ
ンさせるように作用してしまう。

【００３８】これに対し、本実施形態の出力回路２１に
よれば、イグニッションスイッチがオフ状態とされ負荷
駆動用ＩＣへの電圧供給が断たれた場合であっても、ゲ
ートシンク回路２４によりＭＯＳＦＥＴ２５がオフ駆動
されるので、上記リーク電流やノイズに起因する電流に
よりＭＯＳＦＥＴ２５がオンすることを極力防止するこ
とができる。

【００３９】しかも、このゲートシンク回路２４におい
て、ＭＯＳＦＥＴ２５をオフ駆動するトランジスタ３４
は、バッテリ電圧ＶBATTによりバイアスされて動作する
ので、（負荷駆動用ＩＣへの電圧供給が断たれた場合に
おいて）ＭＯＳＦＥＴ２５にバッテリ電圧ＶBATTが印加
されている限り常にＭＯＳＦＥＴ２５がオフ駆動される
ようになる。

【００４０】従って、イグニッションスイッチがオフさ
れた場合、ＭＯＳＦＥＴ２５を確実にオフすることがで
き、負荷３０に流れる電流を確実に遮断することができ
る。これにより、従来構成において生じた問題すなわち
ＭＯＳＦＥＴ２５が飽和領域で不十分にオン状態となっ
てドレイン損失が発生するといった事態も発生し得なく
なる。

【００４１】また、自動車が使用されない場合（イグニ
ッションスイッチがオフされた場合）には、負荷駆動用
ＩＣ内の回路のうちチャージポンプ回路２２および駆動
回路２３の動作が停止し、ゲートシンク回路２４のみが
動作する。しかも、ゲートシンク回路２４は、２つのト
ランジスタ３３、３４を主体とした簡単な回路構成とな
っており消費電流が小さい。このため、自動車が使用さ
れない場合における出力回路２１の動作電流（暗電流）
が小さくなり、バッテリ電圧ＶBATTが低下しにくくなっ
ている。

【００４２】（第２の実施形態）次に、本発明の第２の
実施形態について、出力回路の電気的構成を示す図３を
参照しながら説明する。なお、図３において、図１と同
一構成部分には同一符号を付して示し、ここでは異なる
構成部分についてのみ説明する。

【００４３】出力回路４０は、前記出力回路２１に対
し、ゲートシンク回路の構成と負荷駆動用ＩＣへの電圧
供給状態の検出方法とを異にする。すなわち、ゲートシ
ンク回路４１（オン防止回路に相当）のトランジスタ３
３のベースは、駆動回路２３の出力端子（つまりＭＯＳ
ＦＥＴ２５のゲート）に接続されており、トランジスタ
３４のベースは、バイアス用の定電流回路４２を介して
電源線２８に接続されている。

【００４４】この構成において、イグニッションスイッ
チ（図示せず）がオンとなり、バッテリ（図示せず）か
ら電源線３１を介して負荷駆動用ＩＣに制御電圧ＶB が
与えられると、駆動回路２３はＣＰＵからの指令信号Ｓ
D に応じてスイッチ回路２３ａを切り替える。

【００４５】指令信号ＳD がＨレベルの場合、定電流回
路２３ｂの電流は、ＭＯＳＦＥＴ２５のゲート・ソース
間の抵抗２６に流れるとともに、ゲートシンク回路４１
のトランジスタ３３のベースに流れ込む。このため、Ｍ
ＯＳＦＥＴ２５がオンするとともに、トランジスタ３３
がオン、トランジスタ３４がオフとなる。その結果、ゲ
ートシンク回路４１は、その出力がハイインピーダンス
となって、ＭＯＳＦＥＴ２５のゲートから電気的に切り
離された状態となる。

【００４６】また、指令信号ＳD がＬレベルの場合、定
電流回路２３ｃによりＭＯＳＦＥＴ２５がオフするとと
もに、トランジスタ３３がオフ、トランジスタ３４がオ
ンとなる。従って、ＭＯＳＦＥＴ２５は、駆動回路２３
とゲートシンク回路４１の両者によってオフ駆動される
ことになる。このように、負荷駆動用ＩＣに制御電圧Ｖ
B が供給されている場合には、ゲートシンク回路４１
は、駆動回路２３によるＭＯＳＦＥＴ２５の駆動動作を
妨げないようになっている。

【００４７】これに対し、イグニッションスイッチがオ
フとなり、電源線３１を介して負荷駆動用ＩＣに与えら
れる制御電圧ＶB が０Ｖになると、駆動回路２３の出力
状態がハイインピーダンスとなって、ＭＯＳＦＥＴ２５
をオフ駆動できなくなる。この場合には、ゲートシンク
回路４１のトランジスタ３３にベース電流が流れないの
で、トランジスタ３３はオフとなる。これに伴って、ト
ランジスタ３４のベースには定電流回路４２によりベー
ス電流が供給され、トランジスタ３４はオンする。これ
により、ＭＯＳＦＥＴ２５のゲートには、抵抗３９およ
びトランジスタ３４のコレクタ・エミッタ間を介してほ
ぼ０Ｖの電圧が与えられる。つまり、負荷駆動用ＩＣへ
の電圧供給が断たれた場合、ゲートシンク回路４１は駆
動回路２３に代わってＭＯＳＦＥＴ２５をオフ駆動する
ようになる。

【００４８】以上述べた構成および作用により、本実施
形態によっても第１の実施形態と同様の効果を得ること
ができる。また、ゲートシンク回路４１のトランジスタ
３４は、抵抗ではなく定電流回路４２によりバイアスさ
れるので、バッテリ電圧ＶBATTが変動する場合であって
も、トランジスタ３４は確実にオンしてＭＯＳＦＥＴ２
５を十分にオフ駆動することができる。

【００４９】（第３の実施形態）図４には、本発明の第
３の実施形態が示されており、以下これについて前記第
１の実施形態と異なる部分についてのみ説明する。図４
に示される出力回路４３は、前記出力回路２１に対し、
電源供給経路におけるＭＯＳＦＥＴ２５と負荷３０との
接続形態が異なる。すなわち、負荷３０は、電源線２８
とＭＯＳＦＥＴ２５のドレインとの間に接続されてお
り、ＭＯＳＦＥＴ２５のソースはアースに接続されてい
る。この構成によれば、ＭＯＳＦＥＴ２５は、負荷３０
に対してロウサイドスイッチとして動作するようにな
り、前記出力回路２１において必要としていたチャージ
ポンプ回路２２が不要となる。本実施形態によっても、
第１の実施形態と同様の作用および効果を得ることがで
きる。

【００５０】（第４の実施形態）図５には、本発明の第
４の実施形態が示されており、以下これについて前記第
１の実施形態と異なる部分についてのみ説明する。図５
に示される出力回路４４は、前記出力回路２１に対し、
ゲートシンク回路の構成が異なる。すなわち、出力回路
４４のゲートシンク回路４５（オン防止回路に相当）
は、前記出力回路２１のゲートシンク回路２４における
トランジスタ３３、３４に替えて、Ｎチャネル型のＭＯ
ＳＦＥＴ４６、４７（それぞれ第１のトランジスタ、第
２のトランジスタに相当）を採用した構成となってい
る。

【００５１】この構成によっても、第１の実施形態と同
様の作用および効果を得ることができる。また、ゲート
シンク回路４５にＭＯＳＦＥＴ４６、４７を採用したの
で、ゲートシンク回路４５の消費電流が一層低減し、自
動車が使用されない場合（イグニッションスイッチがオ
フ状態とされた場合）におけるバッテリの電圧低下を一
層抑制できる。

【００５２】（第５の実施形態）次に、前記第２の実施
形態を変形した第５の実施形態について、出力回路の電
気的構成を示す図６を参照しながら説明する。なお、図
６において、図２と同一構成部分には同一符号を付して
示し、ここでは異なる構成部分についてのみ説明する。

【００５３】本実施形態は、前記第２の実施形態に対
し、負荷駆動用ＩＣに対する電圧供給形態が異なる。す
なわち、出力回路４８が組み込まれた負荷駆動用ＩＣに
は、図示しないバッテリ（本発明でいう主電源および駆
動用電源に相当）の正側端子から電源線２８を介してバ
ッテリ電圧ＶBATTが与えられるようになっている。この
場合には、負荷駆動用ＩＣへの電圧供給経路にイグニッ
ションスイッチ（図示せず）が介在しないので、それに
代わる暗電流カット回路４９（節電回路に相当）が設け
られている。

【００５４】この暗電流カット回路４９は、電源線２８
とチャージポンプ回路２２との間に接続されており、Ｃ
ＰＵ（図示せず）からの指令信号ＳD が所定時間以上継
続してＬレベルにある状態（ＭＯＳＦＥＴ２５がオフ駆
動されている状態）を検出すると、節電信号（図示せ
ず）を出力し、節電状態に移行してチャージポンプ回路
２２を電源線２８から切り離すようになっている。この
節電状態においては、チャージポンプ回路２２は昇圧動
作を停止する。また、駆動回路２３は、その出力状態が
ハイインピーダンスとなって、ＭＯＳＦＥＴ２５をオフ
駆動することができなくなる。つまり、節電状態は、第
２の実施形態においてイグニッションスイッチがオフさ
れた状態と同様となる。

【００５５】この出力回路４８によれば、自動車が使用
されない場合などにおいてＭＯＳＦＥＴ２５が所定時間
以上継続してオフ状態とされる場合、暗電流カット回路
４９がチャージポンプ回路２２（ひいては駆動回路２
３）への電圧供給を停止するので、チャージポンプ回路
２２および駆動回路２３に流れる動作電流（暗電流）が
カットされバッテリ電圧ＶBATTの低下を防止できる。

【００５６】そして、この節電状態にあっては、第２の
実施形態と同様の作用により、ゲートシンク回路４１が
駆動回路２３に代わってＭＯＳＦＥＴ２５をオフ駆動す
るようになるので、本実施形態の出力回路４８によって
も第２の実施形態と同様の効果が得られる。

【００５７】（その他の実施形態）なお、本発明は上記
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
各実施形態に示す出力回路においては、スイッチング素
子としてＭＯＳＦＥＴ２５を使用したが、これに替えて
ＩＧＢＴ、バイポーラトランジスタなどを使用しても良
い。この場合であっても、コレクタ・ゲート間やコレク
タ・ベース間のリーク電流または誘導ノイズに起因して
ＭＯＳＦＥＴ２５がオンすることを防止できる。

【００５８】各実施形態においてスイッチング素子にＰ
チャネル型のＭＯＳＦＥＴを採用し、それに伴ってチャ
ージポンプ回路２２、駆動回路２３およびゲートシンク
回路２４、４１、４５の構成を適宜変更した場合であっ
ても、上述した各実施形態と同様の作用、効果を得るこ
とができる。

【００５９】各実施形態において、ＭＯＳＦＥＴ２５、
抵抗２６およびツェナーダイオード２７は、負荷駆動用
ＩＣに対して外付けされていたが、負荷駆動用ＩＣに内
蔵された構成としても良い。この構成では、製造工程時
にゲート・ドレイン間にパーティクルが付着したり露光
時にパーティクルが存在すると、ゲート・ドレイン間の
絶縁抵抗が低下してリーク電流が流れ易くなる場合があ
る。こうした場合であっても、各実施形態の出力回路２
１、４０、４３、４４、４８によれば、リーク電流によ
りＭＯＳＦＥＴ２５がオンすることを防止できる。

【００６０】チャージポンプ回路２２、駆動回路２３お
よびゲートシンク回路２４、４１、４５は負荷駆動用Ｉ
Ｃ内に形成されていたが、ＩＣ化されていなくても良
い。各実施形態において、負荷駆動用ＩＣには制御電圧
ＶB としてバッテリ電圧ＶBATTがイグニッションスイッ
チを介して（あるいは直接）供給されていたが、バッテ
リ電圧ＶBATTを定電圧化した電圧Ｖcc（例えば５Ｖ）が
供給されるように構成しても良い。

【００６１】各実施形態に示す出力回路は、自動車に搭
載されたバッテリ（主電源）の電圧ＶBATTを負荷３０に
対して出力するように構成されていたが、これら主電源
や負荷は自動車に搭載されたものに限定されない。

【００６２】第１の実施形態ではＭＯＳＦＥＴ２５がハ
イサイドスイッチとなるよう接続され、第３の実施形態
ではＭＯＳＦＥＴ２５がロウサイドスイッチとなるよう
接続さている。このように、本発明の出力回路は、スイ
ッチング素子がハイサイドスイッチとロウサイドスイッ
チの何れの形態であっても適用できるので、第２、第
４、第５の各実施形態において負荷３０を電源線２８と
ＭＯＳＦＥＴ２５のドレインとの間に接続した回路構成
としても良い。

【００６３】第１、第３、第４の各実施形態ではトラン
ジスタ３４（ＭＯＳＦＥＴ４７）は電源線２８から抵抗
３７を介してバイアスされているが、定電流回路により
バイアスされる構成としても良い。また、第２、第５の
各実施形態ではＭＯＳＦＥＴ２５が定電流回路４２によ
りバイアスされているが、電源線２８から抵抗を介して
バイアスされる構成としても良い。

【００６４】第２、第３、第５の各実施形態において、
第１、第２のトランジスタとしてバイポーラトランジス
タ３３、３４に替えてＭＯＳＦＥＴを用いても良い。第
５の実施形態において、ゲートシンク回路４１は、駆動
回路２３の出力状態に基づいて駆動回路２３への電圧供
給が停止されたかどうかを検出するが、節電状態に移行
したことを示す節電信号に基づいて検出するようにして
も良い。また、暗電流カット回路４９は、ＣＰＵからの
節電信号に基づいて節電状態に移行するようにしても良
い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す出力回路の電気
的構成図

【図２】出力回路における各部の電圧波形図

【図３】本発明の第２の実施形態を示す図１相当図

【図４】本発明の第３の実施形態を示す図１相当図

【図５】本発明の第４の実施形態を示す図１相当図

【図６】本発明の第５の実施形態を示す図１相当図

【図７】従来技術を示す図１相当図

【図８】図２相当図

【符号の説明】

４８は出力回路、２３は駆動回路、２４、４１、４５は
ゲートシンク回路（オン防止回路）、２５はＭＯＳＦＥ
Ｔ（スイッチング素子）、３０は負荷、３３はトランジ
スタ（第１のトランジスタ）、３４はトランジスタ（第
２のトランジスタ）、３７は抵抗、４２は定電流回路、
４６はＭＯＳＦＥＴ（第１のトランジスタ）、４７はＭ
ＯＳＦＥＴ（第２のトランジスタ）、４９は暗電流カッ
ト回路（節電回路）である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者石川富久夫愛知県安城市篠目町井山３番地アンデン株式会社内Ｆターム(参考） 5H740 AA08 BA12 BB01 BB07 BC02 HH03 HH05 MM01 5J055 AX06 AX52 AX64 BX16 CX23 DX22 DX64 EX06 EX07 EY01 EY13 EY21 EZ03 EZ18 FX12 FX17 FX35 GX01 GX04

Claims

【特許請求の範囲】

【請求項１】主電源と負荷とを接続する電源供給経路
に設けられたスイッチング素子と、駆動用電源から電圧の供給を受けることにより動作可能
となって前記スイッチング素子を駆動する駆動回路と、前記主電源により動作するものであって、前記駆動用電
源から前記駆動回路への電圧供給状態を検出し、前記駆
動用電源からの電圧供給が停止されている期間、前記ス
イッチング素子をオフ状態に保持するオン防止回路とか
ら構成されていることを特徴とする出力回路。
【請求項２】前記スイッチング素子のオフ駆動状態が
持続した場合に、前記駆動用電源から前記駆動回路への
電圧供給を停止する節電回路を備えていることを特徴と
する請求項１記載の出力回路。
【請求項３】前記オン防止回路は、前記駆動用電源か
ら供給される電圧レベルに基づいて前記電圧供給状態を
検出するように構成されていることを特徴とする請求項
１または２記載の出力回路。
【請求項４】前記オン防止回路は、前記駆動回路の出
力状態に基づいて前記電圧供給状態を検出することを特
徴とする請求項１または２記載の出力回路。
【請求項５】前記オン防止回路は、前記節電回路の動
作状態に基づいて前記電圧供給状態を検出することを特
徴とする請求項２記載の出力回路。
【請求項６】前記オン防止回路は、前記駆動用電源から前記駆動回路への電圧供給状態に応
じてオンとオフとが切り替わる第１のトランジスタと、この第１のトランジスタの出力信号に基づいて前記スイ
ッチング素子をオフ駆動する第２のトランジスタとから
構成されていることを特徴とする請求項１ないし５の何
れかに記載の出力回路。
【請求項７】前記第２のトランジスタは、前記主電源
により動作する定電流回路によりバイアスされているこ
とを特徴とする請求項６記載の出力回路。
【請求項８】前記第２のトランジスタは、前記主電源
から抵抗を介してバイアスされていることを特徴とする
請求項６記載の出力回路。
【請求項９】前記スイッチング素子は、前記電源供給
経路において前記負荷に対するハイサイドスイッチとな
るように接続されていることを特徴とする請求項１ない
し８の何れかに記載の出力回路。
【請求項１０】前記スイッチング素子は、前記電源供
給経路において前記負荷に対するロウサイドスイッチと
なるように接続されていることを特徴とする請求項１な
いし８の何れかに記載の出力回路。