JP6711645B2 - 銅の成膜装置、銅の成膜方法、銅配線形成方法 - Google Patents

銅の成膜装置、銅の成膜方法、銅配線形成方法 Download PDF

Info

Publication number
JP6711645B2
JP6711645B2 JP2016035760A JP2016035760A JP6711645B2 JP 6711645 B2 JP6711645 B2 JP 6711645B2 JP 2016035760 A JP2016035760 A JP 2016035760A JP 2016035760 A JP2016035760 A JP 2016035760A JP 6711645 B2 JP6711645 B2 JP 6711645B2
Authority
JP
Japan
Prior art keywords
copper
cui
wiring
forming
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016035760A
Other languages
English (en)
Other versions
JP2017152628A (ja
Inventor
智 山内
智 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibaraki University NUC
Original Assignee
Ibaraki University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibaraki University NUC filed Critical Ibaraki University NUC
Priority to JP2016035760A priority Critical patent/JP6711645B2/ja
Priority to PCT/JP2017/005390 priority patent/WO2017145876A1/ja
Priority to TW106105561A priority patent/TW201741488A/zh
Publication of JP2017152628A publication Critical patent/JP2017152628A/ja
Application granted granted Critical
Publication of JP6711645B2 publication Critical patent/JP6711645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、銅の成膜装置、成膜方法に関する。また、この成膜方法を用いて層間絶縁層上に銅配線を形成する銅配線形成方法、及びこの銅配線に関する。
近年、ＬＳＩ（半導体集積回路）における配線の構造としては、複数の配線層が層間絶縁層を介して積層された多層配線構造が広く用いられている。ここでは、特に配線の低抵抗化が要求されるため、配線層を構成する材料として、電気抵抗率の低い銅が用いられている。銅配線を形成する方法としては、一般的に、銅自身のドライエッチングを行わないダマシン法が用いられている。図７は、ダマシン法によって銅の多層配線を形成する場合の工程について示す。ここで、この多層配線においては、下側の第１配線層と上側の第２配線層とがビアで接続されているものとする。第１配線層、ビア、第２配線層とそれぞれ主に銅から構成された銅配線であり、これらが各々所望の形状とされて接続されるように形成される。
図７（ａ）に示されるように、ここでは、半導体（Ｓｉ）で構成されたウェハ上において、ＳｉＯ２等で構成された層間絶縁層（絶縁層）７０中に、図中紙面垂直方向に延伸する第１配線層７１が形成されている。第１配線層７１も銅で形成されているものとする。次に、図７（ｂ）に示されるように、これらを覆って層間絶縁層（絶縁層）７２を形成する。その後、図７（ｃ）に示されるように、第１配線層７１上の層間絶縁層７２に、第１配線層７１の表面を露出させるように、ドライエッチングによって開口（凹部）７２Ａを形成する（凹部形成工程）。ここで、この開口７２Ａの形状は、第１配線層７１とその上に形成される第２配線層との間の接続に用いられるビアの形状に対応する。
その後、図７（ｄ）に示されるように、開口７２Ａの内部を含む全面に薄くバリアメタル層（下地金属層）７３を形成する（下地金属層形成工程）。バリアメタル層７３は例えばＴｉＮ等で構成される。その後、図７（ｅ）に示されるように、開口７２Ａを埋め込むように、銅層３００を充分厚く全面に形成する（銅層形成工程）。その後、銅層３００に対してＣＭＰ（化学機械研磨）を行うことにより、層間絶縁層７２上の銅層３００及びバリアメタル層７３を除去する（ＣＭＰ工程）。ＣＭＰにおいては、銅を化学反応させかつ機械的研磨を同時に行うために、銅層３００は除去されるが層間絶縁層７２は除去されない条件でＣＭＰを行うことができる。また、バリアメタル層７３は充分薄く、このＣＭＰの際に除去されるため、結局、図７（ｆ）に示されるように、開口７２Ａ中においてのみ銅層３００及びバリアメタル層７３を残存させることができ、これ以外の銅層３００及びバリアメタル層７３は全て除去される。このため、開口７２Ａ中の銅層３００及びバリアメタル層７３（主体は銅層３００）がビア７４となる。図７（ｆ）に示されるように、この際の表面は平坦となる。なお、上記のバリアメタル層７３としては、銅層３００を電解めっきを用いて形成する場合には、その際のシード層となるものを用いる、あるいはこのシード層とバリアメタル層との積層構造を上記のバリアメタル層７３とすることができる。
その後、図７（ｇ）に示されるように、上記の平坦な表面上に再び層間絶縁層７５を形成し（絶縁層形成工程）、図７（ｈ）に示されるように、層間絶縁層７５中に、前記の開口７２Ａよりも大きな溝（凹部）７５Ａを形成する（凹部形成工程）。溝７５Ａの形状は、第２配線層の形状に対応し、溝７５Ａ（第２配線層）も第１配線層７１と同様に図中紙面垂直方向に延伸している。その後、図７（ｉ）に示されるように、図７（ｄ）と同様にバリアメタル層７３を形成（下地金属層形成工程）した後に、図７（ｊ）に示されるように、図７（ｅ）と同様に溝７５Ａを埋め込むように、銅層３００を充分厚く全面に形成する（銅層形成工程）。その後、前記と同様にＣＭＰを行うこと（ＣＭＰ工程）により、図７（ｋ）に示されるように、溝７５Ａ中においてのみ残存した銅層３００及びバリアメタル層７３が第２配線層７６となる。なお、第１配線層７１についても、第２配線層７６と同様の構造、製造方法とすることができる。
上記の製造方法においては、ビア７４、第２配線層７６等の銅配線を形成するために、（１）下層配線上への層間絶縁層の形成及び凹部形成工程、（２）下地金属層形成工程、（３）銅層形成工程、（４）ＣＭＰ工程、の各工程を、ビア７４を形成するに際しては第１配線層７１を上記の下層配線として、第２配線層７６を形成するに際してはビア７４を上記の下層配線として、繰り返し行っている。このように、これらをビアの形成と配線層の形成毎に行う方法はシングルダマシン法と呼称される。これに対して、第１配線層上においてビアに対応した開口と第２配線層に対応した溝とを連続して層間絶縁層中に形成した後に、これらの開口と溝とを一括して埋め込む銅層を形成し、その後でＣＭＰを行うことによってビアと第２配線層とを一括して形成するデュアルダマシン法も行われている。
ドライエッチングを用いて銅の微細加工を行うことは、銅よりも抵抗率の高いアルミニウム等と比べて、一般的には困難である。上記の製造方法においては、銅（銅層３００）の加工はＣＭＰのみによって行われ、銅のドライエッチングは不要であるため、銅を用いた微細配線を形成する上ではこうした製造方法は特に好ましい。また、ＣＭＰ工程直後（図７（ｆ）、図７（ｋ））においては、表面が平坦化されているために、ビアや配線層を多数積層させる多層配線構造を形成する上では、上記の製造方法は特に好ましい。図７においては２つの配線層に関わる構造（第１配線層７１から第２配線層７６に至る構造）の製造方法が記載されたが、上記の工程を繰り返すことによってより多層の構造を製造することもできる。
ここで、配線抵抗を充分低く、かつ配線の信頼性を高めるためには、銅層形成工程（図７（ｅ）（ｊ））において、後にビア７４、第２配線層７６となる銅層３００を、開口７２Ａや溝７５Ａ中を充分緻密に埋め込んで形成することが必要である。こうした要求が満たされる銅層３００の成膜方法としては、主に電解めっき（例えば特許文献１）が用いられている。また、ＣＶＤ（化学気相成長）法も用いられている（例えば特許文献２）。また、これらの方法と比べて埋め込み性に劣るスパッタリング法を用いた場合でも、成膜後に４００℃程度の熱処理を行いリフローを起こすことによって、同様の銅層３００を形成できることも知られている（例えば特許文献３）。
特開平１１−４５８８７号公報 特開２０００−２９９２９６号公報 特開平８−２６４５３５号公報
銅層３００の成膜方法として上記のいずれを用いた場合であっても、ビアや配線層を形成するためには、銅層３００の成膜後に上記のようにＣＭＰを用いることが必要である。この際、ＣＭＰの直後においては、ＣＭＰにおいて使用されたスラリーに起因する汚染（微細粒子等）がウェハ上で発生した。この汚染は、ＬＳＩの欠陥の原因となるため、この汚染の除去のために、充分な洗浄工程がＣＭＰ後に必要となった。また、実際には上記の工程は大面積（３００ｍｍφ以上）のウェハ上で行われ、この際にＣＭＰの面内均一性を確保することは困難であった。このため、実際にはビアや配線層としてのパターンだけでなく、ＣＭＰの面内均一性を確保するためだけに設けられ製造後のデバイスにおいては全く機能することのないダミーパターンも同時に設ける必要があり、デバイス設計上において制限が発生した。このため、上記の製造方法における製造コストを低減することは困難であった。
このため、上記の製造方法（銅配線形成方法）によって、安価な半導体装置を得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の銅の成膜装置は、基板上に銅を成膜する銅の成膜装置であって、前記基板を減圧雰囲気下で内部に収容する成膜チャンバと、前記基板の温度を２５０〜３５０℃の範囲とする基板加熱手段と、ＣｕＩ（ヨウ化銅（Ｉ））蒸気を前記成膜チャンバ中で前記基板に照射するＣｕＩ蒸気発生手段と、を具備することを特徴とする。
本発明の銅の成膜装置において、前記ＣｕＩ蒸気発生手段は、固体状のＣｕＩ（ヨウ化銅（Ｉ））を含む原料を加熱して気化させて前記ＣｕＩ蒸気を生成することを特徴とする。
本発明の銅の成膜装置は、前記ＣｕＩ蒸気発生手段において、前記原料を３００〜４００℃の温度に加熱することを特徴とする。
本発明の銅の成膜装置において、前記成膜チャンバ内の圧力は１×１０−３Ｔｏｒｒ以下とされることを特徴とする。
本発明の銅の成膜装置において、前記成膜チャンバの内面は絶縁体で構成され、かつその温度が２００℃以上とされたことを特徴とする。
本発明の銅の成膜方法は、基板における少なくとも部分的に導電性とされた表面上に銅を成膜する銅の成膜方法であって、前記基板の温度を２５０〜３５０℃の温度とし、減圧雰囲気下でＣｕＩ（ヨウ化銅（Ｉ））蒸気を前記表面に照射することを特徴とする。
本発明の銅の成膜方法は、ＣｕＩ（ヨウ化銅（Ｉ））を含む固体の原料を減圧雰囲気下で３００〜４００℃の温度に加熱することによって前記ＣｕＩ蒸気を生成することを特徴とする。
本発明の銅の成膜方法は、前記原料及び前記基板の雰囲気の圧力を１×１０−３Ｔｏｒｒ以下とすることを特徴とする。
本発明の銅配線形成方法は、絶縁層中に埋め込まれた銅配線を形成する銅配線形成方法であって、前記銅配線に対応する凹部を前記絶縁層に形成する凹部形成工程と、前記凹部の底面において露出する下地金属層の上において、前記銅の成膜方法によって選択的に銅を成膜する銅層形成工程と、を具備することを特徴とする。
本発明の銅配線形成方法は、前記凹部形成工程と前記銅層形成工程の間に、前記下地金属層を前記底面上に形成する下地金属層形成工程を具備することを特徴とする。
本発明の銅配線形成方法において、前記銅配線は前記絶縁層の下の下層配線と接続するように形成され、前記下地金属層を前記下層配線の表面に形成することを特徴とする。
本発明は以上のように構成されているので、銅配線を用いた半導体装置を安価に得ることができる。
本発明の実施の形態に係る銅の成膜装置の構成を示す図である。 ＣｕＩの蒸発速度の温度依存性を、大気圧下（ａ）、減圧雰囲気下（ｂ）で測定した結果、及び両者を比較した結果（ｃ）である。 本発明の実施の形態に係る銅の成膜方法において、導電性の基板上における銅の成膜速度と基板温度Ｔｓｕｂとの間の関係を調べた結果である。 本発明の実施の形態に係る銅の成膜方法によってＴｉＮ上に成長したＣｕのＸ線回折結果である。 本発明の実施の形態に係る銅の成膜方法における銅の成膜速度のアレニウスプロットである。 本発明の銅配線形成方法の一例を示す工程断面図である。 従来の銅配線形成方法の一例を示す工程断面図である。
まず、本発明の実施の形態に係る銅の成膜装置、成膜方法について説明する。図１は、この成膜装置１の構成を模式的に示す構成図である。この成膜装置１は、通常知られる真空蒸着装置と類似しているが、使用されるソース及びその成膜条件に特徴を有する。
図１において、銅薄膜が成膜されるべき基板１００は、成膜チャンバ１０中において、基板載置部２０において図中下向き（銅が成膜されるべき面が下向き）に設置される。このため、基板１００は、その周辺部において基板保持具（図示せず）を用いて係止される。基板載置部２０中には電熱式の基板加熱ヒータ（基板加熱手段）２１及び熱電対２２が埋め込まれ、基板加熱ヒータ２１に通電をすることによって、基板１００の温度を室温以上に上げることができ、かつこの温度を熱電対２２を用いて測定することによって、基板１００の温度を所望の値に制御することができる。この制御は、パーソナルコンピュータ（図示せず）等を用いて行うことができる。
成膜チャンバ１０内は、排気ポート１０Ａを介して図示の範囲外にある真空ポンプ（油回転ポンプ、油拡散ポンプ、ドライポンプ等）によって減圧（真空排気）される。この際、真空ゲージ（図示せず）も成膜チャンバ１０に設けられているため、前記の基板１００の温度と同様に、成膜チャンバ１０内の真空度（圧力）も測定することができ、この圧力を所望の値にすることができる。
成膜チャンバ１０の下側において基板１００と対向する箇所には、坩堝（ＣｕＩ蒸気発生手段）３０が設けられている。坩堝３０には原料加熱ヒータ（ＣｕＩ蒸気発生手段）３１及び熱電対３２が装着されており、前記の基板載置部２０と同様に、坩堝３０の温度を測定し、その制御をすることができる。
また、基板１００と坩堝３０との間には、シャッタ１１が設けられており、シャッタ１１は、シャッタ軸１１Ａの周りで成膜チャンバ１０の外側から回動させることが可能とされる。これにより、基板１００に対する銅薄膜の成膜のオン・オフを制御することができる。
ここで、坩堝３０内には、銅の成膜の原料となる粒子が充填されている。この粒子は、ヨウ化銅（Ｉ）（ＣｕＩ）で構成され、その純度は例えば９９．９９９％以上とされる。上記の構成においては、真空中で坩堝３０を加熱することによって、気体状のＣｕＩ（ＣｕＩ蒸気）が生成され、基板１００はこのＣｕＩ蒸気に曝される。これによって、基板１００にＣｕＩではなくＣｕ（銅）を成膜させることができる。以下に、この点について説明する。
まず、ＣｕＩの加熱に際しての蒸発特性について説明する。加熱に際して、ＣｕＩは溶解せずに昇華し、ＣｕＩ蒸気が発生する。図２は、ＣｕＩの温度と蒸発速度との関係を大気圧下（ａ）、圧力を１０−５Ｔｏｒｒとした場合（ｂ）、において測定した結果であり、図２（ｃ）は両者を比較して同時に示した図である。この結果より、成膜チャンバ１０内を減圧して１０−５Ｔｏｒｒとすることによって、３００℃程度の低い温度でもＣｕＩ蒸気を発生させることができる。
上記の成膜装置１においてこのような条件でＣｕＩ蒸気を発生させ、基板１００の温度Ｔｓｕｂを３００℃程度としたところ、基板１００としてノンドープ（高抵抗）のＳｉの表面に窒化チタン（ＴｉＮ）を成膜したものを用いた場合には、基板１００（ＴｉＮ）上にはＣｕＩではなくＣｕ（銅薄膜）を形成させることができた。また、同条件で基板１００としてノンドープのＳｉが露出したものを用いた場合には、基板１００上には何も成膜されなかった。図３は、この際のＣｕの成膜速度と基板１００の温度Ｔｓｕｂとの間の関係を調べた結果である。ここでは成膜速度はＣｕＩの蒸発量当たりの成長膜厚としている。少なくとも図示された範囲内（Ｔｓｕｂ＝３００℃周辺）では、ＴｉＮ上にはＣｕが成膜され、ノンドープのＳｉ上には何も成膜されない。
ここで、ＣｕＩにおいて、Ｃｕの電気陰性度は１．９、Ｉの電気陰性度は２．５程度であり、両者の差は０．６程度であり大きくない。このため、ＣｕＩ分子では大きな分極は発生しにくく、絶縁体表面にＣｕＩ分子は付着しにくい。更に、図２（ｂ）の結果より、仮にＣｕＩ分子が基板１００に付着してもＴｓｕｂが３００℃程度ではＣｕＩ分子は基板１００から蒸発しやすい。このため、少なくともＴｓｕｂが３００℃程度の場合にＣｕＩが基板１００上に堆積することはない。このため、上記の結果は、ＴｉＮ上ではＣｕＩが解離することによって発生したＣｕが堆積し、ノンドープのＳｉ上ではＣｕＩの解離が起こらないために何も堆積しないことを示している。
図４（ａ）は、上記の成膜方法によってＴｉＮ上に成長したＣｕのＸ線回折結果であり、図４（ｂ）はその一部の詳細である。ここでは、（２００）配向したＴｉＮが形成された（１００）Ｓｉ基板が用いられているため、これらに対応したピークも観測されている。この結果より、ここで成長しているのは主に（１１１）配向したＣｕであることがわかる。（１１１）配向の割合（配向度）は９５％と高く、Ｃｕは柱状結晶で構成されている。すなわち、このＣｕは、基板１００の表面と垂直に延伸する柱状結晶構造を具備し、柱状結晶の延伸方向は（１１１）方向となっている。ここで、（１１１）配向度は、θ―２θ・Ｘ線回折パターンでのＣｕの全ての回折ピークの積分強度に対する（１１１）に対応した全ての回折ピークの積分強度の比として定義される。
図５は、図３に示した成膜速度のアレニウスプロットである。この結果より、その活性化エネルギーは８５ｋＪ／ｍｏｌである。一方、ＣｕＩの解離エネルギーは、２８９±６３ｋＪ／ｍｏｌ（Ｙｕ−Ｒａｎ Ｌｕｏ、Ｃｏｍｐｒｅｈｅｎｓｉｖｅ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｃａｌ Ｂｏｎｄ Ｅｎｅｒｇｉｅｓ、ＣＲＣ Ｐｒｅｓｓ、２００７）であり、図５から得られた活性化エネルギーよりも明らかに大きい。
このため、ＴｉＮ上で特に容易にＣｕＩ分子が解離するメカニズムが存在すると考えられる。なお、ＴｉＮと同様に、導電性のあるＴａＮやＲｕ上においても、ＴｉＮと同様に上記の構成によってＣｕを成膜させることができた。また、上記のようなノンドープのＳｉの他に、絶縁性のＳｉＯ２やＳｉＮ上においても、ノンドープのＳｉ上と同様に、Ｃｕを成膜させることはできなかった。
この結果より、上記の構成においては、ＣｕＩ分子は導電性の金属材料の表面では３００℃程度の温度で容易に解離し、絶縁体の表面ではこうした現象は起こらないために、Ｃｕは成膜しないと考えられる。このため、詳細は定かではないが、この分解反応には、基板１００中の伝導電子とＣｕＩ分子との間での電子交換が寄与していると考えられる。
このため、基板１００の温度Ｔｓｕｂを３００℃程度とすることによって、絶縁体の上には何も堆積させず、導電性の金属材料の上においてのみＣｕを堆積させることができる。このため、基板１００の表面において選択的に金属層（下地金属層）を露出させ、金属層以外の領域を絶縁層で形成した場合には、金属層の上のみに選択的に銅層を形成することができる。こうした特性は、後述するように、多層配線を形成する上では、特に好ましく用いることができる。
このように銅の選択的な成膜を行うためには、図３の結果より、Ｔｓｕｂは２５０〜３５０℃の範囲とすることが好ましい。また、図２に示されるように減圧雰囲気下でＣｕＩ蒸気を発生させるためには、坩堝３０の温度を３００〜４００℃の範囲とすることが好ましく、成膜チャンバ１０内の圧力は１×１０−３Ｔｏｒｒ以下とすることが好ましい。
また、成膜チャンバ１０内における基板１００以外の箇所にＣｕやＣｕＩが堆積した場合には、堆積層の剥離等によって微細粒子が発生し基板１００等の汚染の原因となる。こうした不要なＣｕやＣｕＩの堆積を抑制するためには、成膜チャンバ１００内における基板１００以外の箇所を上記の絶縁性の基板１００と同様とすることが有効である。このために、成膜チャンバ１０の内壁を絶縁体で構成し、かつその温度を２００℃以上とすることが好ましい。また、例えば基板載置部２０において基板１００を係止して保持する基板保持具も、絶縁体で構成することが好ましい。
次に上記の銅の成膜方法（銅の成膜装置１）を用いて多層配線構造を形成する方法（銅配線形成方法）について説明する。図６は、この銅配線形成方法を示す工程断面図であり、図７に対応する。ここで、開口（凹部）７２Ａを形成するまでの図７（ｃ）以前の工程については共通であるため、これよりも後の工程についてのみ記載する。
まず、図６（ａ）に示されるように、例えばＴｉＮで構成されたバリアメタル（下地金属層）５０を開口７２Ａの底部においてのみ形成する（下地金属層形成工程）。このためには、例えばバリアメタル層５０を全面に形成した後に、開口７２Ａの底部以外のバリアメタル層５０をドライエッチングによって除去すればよい。あるいは、第１配線層７１の上面全面にバリアメタル層５０を予め形成していてもよく、この場合においても、開口７２Ａの底部においてのみバリアメタル層５０が露出する。
その後、図６（ｂ）に示されるように、上記の成膜方法により、銅層２００をバリアメタル５０の上側のみに選択的に形成することができる（銅層形成工程）。このため、上記の成膜方法における成長時間を制御することにより、図６（ｃ）に示されるように、ＣＭＰを用いずに、銅層２００で構成されたビア５１を開口７２Ａ中に形成することができる。すなわち、ＣＭＰを用いずに、図７（ｆ）と同様の形態としてビア５１を形成することができる。この際、ビア５１が形成された状態での表面を平坦とすることもできる。
その後、図６（ｄ）に示されるように、図７（ｇ）と同様に層間絶縁層（絶縁層）７５を形成し（絶縁層形成工程）、図６（ｅ）に示されるように、その底部においてビア５１を露出させるように溝（凹部）７５Ａを層間絶縁層７５中に形成する（凹部形成工程）。その後、図６（ｆ）に示されるように、図６（ａ）と同様に、溝７５Ａの底部においてのみバリアメタル層５０を形成する（下地金属層形成工程）。この際、例えば層間絶縁層７５を形成する前に図６（ｆ）に示されるようにバリアメタル層５０をパターニングして形成し、その後に層間絶縁層７５及び溝７５Ａを形成してもよい。すなわち、溝７５Ａの底部においてのみバリアメタル層５０が露出する構成を実現すればよい。
その後、図６（ｇ）に示されるように、図６（ｂ）と同様に上記の成膜方法により、銅層２００をバリアメタル層５０の上のみに選択的に形成することができる（銅層形成工程）。このため、上記の成膜方法における成長時間を制御することにより、図６（ｈ）に示されるように、ＣＭＰを用いずに、銅層２００で構成された第２配線層５２を溝７５Ａ中に形成することができる。この際、第２配線層５２が形成された状態での表面を平坦とすることもできる。
この銅配線形成方法によれば、従来の製造方法（図７）と同様に、第１配線層７１上にビア５１、第２配線層５２を順次形成することができる。この際、図６の製造方法においては、ビア５１、第２配線層５２を形成するために、（１）下層配線上への層間絶縁層の形成及び凹部形成工程、（２）下地金属層形成工程、（３）銅層形成工程、の各工程を、ビア５１を形成するに際しては第１配線層７１を上記の下層配線として、第２配線層５２を形成するに際してはビア５１を下層配線として、繰り返し行っている。図７の製造方法と同様に、上記の各工程を繰り返すことにより、更なる多層構造の配線を形成することも明らかである。ただし、図７の製造方法とは異なり、この場合にＣＭＰ工程は不要である。
このため、ＣＭＰに起因する汚染を除去するための工程が不要となる。また、銅の成膜速度の均一性は、例えば図１の構成においてＣｕＩ源となる坩堝（ＣｕＩ蒸気発生手段）３０を大型化する、あるいはこれを並列に複数設ける、等の構成によって高めることができる。また、坩堝３０と基板１００との間の間隔を小さくすることにより、成膜速度を高め、スループットを高めることができる。図１の構成においては、坩堝３０の構成は単純であるため、こうした改良は容易である。また、ＣＭＰのように、均一性を高めるためにダミーパターンを設けることも不要である。このため、銅配線が用いられた半導体装置を安価に得ることができる。
前記の通り、上記の銅の成膜装置１によって導電性の基板１００上に成長した銅層２００は（１１１）配向の割合（配向度）が高い柱状結晶で構成されている。図６に示された製造方法においては、銅層２００の形成時（図６（ｂ）、図６（ｇ））においては表面が図中上向きとされたバリアメタル層５０のみが存在するため、銅成膜時の状況は、前記の導電性の基板１００が用いられた場合と同様である。このため、図４において測定された銅層と同様に、ビア５１、第２配線層５２は、基板面に垂直な方向に延伸する柱状の構造を具備する柱状結晶で構成される。ビア５１に対応した開口７２Ａ、第２配線層５２に対応した溝７５Ａは、基板面に対して垂直な方向に掘り下げられた凹部であるため、上記の銅成膜方法によれば、開口７２Ａ、溝７５Ａの形状に適合して銅層２００を成長させることができ、開口７２Ａ、溝７５Ａ内で銅層２００を緻密な構造とすることができる。
この場合、前記の通り、バリアメタル層（下地金属層）５０を（２００）配向したＴｉＮで構成した場合には、銅配線となるビア５１中の銅層２００、第２配線層５２中における銅層２００は（１１１）配向した柱状結晶で構成される。この際の（１１１）配向の配向度は９０％以上となる。銅結晶の（１１１）面は最緻密面であるため、こうした（１１１）配向した銅結晶は、配線の低抵抗化、高信頼性化のためには特に好ましい。
これに対して、前記の通り、図７に示される銅層３００の形成方法としては、電解めっき、ＣＶＤ法、スパッタリング法（及びスパッタリング後のリフロー）等があるが、これらの形成方法においては、いずれも特定の方向性がない成膜方法で銅が堆積する。このため、この銅層３００は上記の銅層２００のような柱状構造を具備せず、この銅層３００（ビア７４、第２配線層７６）を緻密な構造とすることは困難である。
すなわち、上記の銅配線形成方法により、緻密であるために低抵抗であり信頼性の高い銅配線を、安価に得ることができる。
なお、上記の例において、図１の坩堝３０内の原料は高純度ＣｕＩであるものとしたが、同様にＣｕＩ蒸気を発生できる限りにおいて、高純度ＣｕＩを原料として用いる必要はない。また、上記の例では、坩堝３０と原料加熱ヒータ３１とが組み合わされ、固体状のＣｕＩを加熱してＣｕＩ蒸気を発生するＣｕＩ蒸気発生手段が用いられたが、ＣｕＩ蒸気発生手段の形態は、原料の形状や銅成膜を行う対象の基板の形態、大きさ等に応じて、他の構成のものを用いることができる。しかしながら、固体状のＣｕＩを加熱してＣｕＩ蒸気を生成するＣｕＩ蒸気発生手段は、その構造が単純であり銅の成膜装置を安価とすることができるため、特に好ましい。
また、基板加熱手段としても、基板の温度を上記の適正な範囲に設定することができる限りにおいて上記の基板加熱ヒータ２１以外の構成のものを用いることができるが、上記の電熱式の基板加熱ヒータ２１は特に安価であるため、好ましい。
また、図６の銅配線形成方法以外においても、上記の銅の成膜方法によれば、部分的に露出した金属層（下地金属層）の上に銅配線を形成することができる。このため、本発明の銅配線形成方法によって形成される銅配線の形態は、図６におけるビア５１、第２配線層５２のような形態に限定されない。
１ 成膜装置（銅の成膜装置）
１０ 成膜チャンバ
１０Ａ 排気ポート
１１ シャッタ
１１Ａ シャッタ軸
２０ 基板載置部
２１ 基板加熱ヒータ（基板加熱手段）
２２、３２ 熱電対
３０ 坩堝（ＣｕＩ蒸気発生手段）
３１ 原料加熱ヒータ（ＣｕＩ蒸気発生手段）
５０、７３ バリアメタル層（下地金属層）
５１、７４ ビア
５２、７６ 第２配線層
７０、７２、７５ 層間絶縁層（絶縁層）
７１ 第１配線層
７２Ａ 開口（凹部）
７５Ａ 溝（凹部）
１００ 基板
２００、３００ 銅層

Claims (11)

  1. 基板上に銅を成膜する銅の成膜装置であって、
    前記基板を減圧雰囲気下で内部に収容する成膜チャンバと、
    前記基板の温度を２５０〜３５０℃の範囲とする基板加熱手段と、
    ＣｕＩ（ヨウ化銅（Ｉ））蒸気を前記成膜チャンバ中で前記基板に照射するＣｕＩ蒸気発生手段と、
    を具備することを特徴とする銅の成膜装置。
  2. 前記ＣｕＩ蒸気発生手段は、固体状のＣｕＩ（ヨウ化銅（Ｉ））を含む原料を加熱して気化させて前記ＣｕＩ蒸気を生成することを特徴とする請求項１に記載の銅の成膜装置。
  3. 前記ＣｕＩ蒸気発生手段において、前記原料を３００〜４００℃の温度に加熱することを特徴とする請求項２に記載の銅の成膜装置。
  4. 前記成膜チャンバ内の圧力は１×１０−３Ｔｏｒｒ以下とされることを特徴とする請求項１から請求項３までのいずれか１項に記載の銅の成膜装置。
  5. 前記成膜チャンバの内面は絶縁体で構成され、かつその温度が２００℃以上とされたことを特徴とする請求項１から請求項４までのいずれか１項に記載の銅の成膜装置。
  6. 基板における少なくとも部分的に導電性とされた表面上に銅を成膜する銅の成膜方法であって、
    前記基板の温度を２５０〜３５０℃の温度とし、減圧雰囲気下でＣｕＩ（ヨウ化銅（Ｉ））蒸気を前記表面に照射することを特徴とする銅の成膜方法。
  7. ＣｕＩ（ヨウ化銅（Ｉ））を含む固体の原料を減圧雰囲気下で３００〜４００℃の温度に加熱することによって前記ＣｕＩ蒸気を生成することを特徴とする請求項６に記載の銅の成膜方法。
  8. 前記原料及び前記基板の雰囲気の圧力を１×１０−３Ｔｏｒｒ以下とすることを特徴とする請求項６又は７に記載の銅の成膜方法。
  9. 絶縁層中に埋め込まれた銅配線を形成する銅配線形成方法であって、
    前記銅配線に対応する凹部を前記絶縁層に形成する凹部形成工程と、
    前記凹部の底面において露出する下地金属層の上において、請求項６から請求項８までのいずれか１項に記載の銅の成膜方法によって選択的に銅を成膜する銅層形成工程と、
    を具備することを特徴とする銅配線形成方法。
  10. 前記凹部形成工程と前記銅層形成工程の間に、前記下地金属層を前記底面上に形成する下地金属層形成工程を具備することを特徴とする請求項９に記載の銅配線形成方法。
  11. 前記銅配線は前記絶縁層の下の下層配線と接続するように形成され、前記下地金属層を前記下層配線の表面に形成することを特徴とする請求項９に記載の銅配線形成方法。
JP2016035760A 2016-02-26 2016-02-26 銅の成膜装置、銅の成膜方法、銅配線形成方法 Active JP6711645B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016035760A JP6711645B2 (ja) 2016-02-26 2016-02-26 銅の成膜装置、銅の成膜方法、銅配線形成方法
PCT/JP2017/005390 WO2017145876A1 (ja) 2016-02-26 2017-02-15 銅の成膜装置、銅の成膜方法、銅配線形成方法、銅配線
TW106105561A TW201741488A (zh) 2016-02-26 2017-02-20 銅之成膜裝置、銅之成膜方法、銅配線形成方法、銅配線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016035760A JP6711645B2 (ja) 2016-02-26 2016-02-26 銅の成膜装置、銅の成膜方法、銅配線形成方法

Publications (2)

Publication Number Publication Date
JP2017152628A JP2017152628A (ja) 2017-08-31
JP6711645B2 true JP6711645B2 (ja) 2020-06-17

Family

ID=59685117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016035760A Active JP6711645B2 (ja) 2016-02-26 2016-02-26 銅の成膜装置、銅の成膜方法、銅配線形成方法

Country Status (3)

Country Link
JP (1) JP6711645B2 (ja)
TW (1) TW201741488A (ja)
WO (1) WO2017145876A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113923893B (zh) * 2021-09-23 2023-10-20 华中科技大学 一种大气压下等离子体容性耦合放电镀铜的装置及方法
JP2023050573A (ja) * 2021-09-30 2023-04-11 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214387A (ja) * 1998-01-22 1999-08-06 Matsushita Electron Corp 半導体装置およびその製造方法
JP3121587B2 (ja) * 1998-03-30 2001-01-09 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 金属を付着させる装置
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
JP4589450B1 (ja) * 2009-08-13 2010-12-01 株式会社ＳＫＬｉｎｋ 回路基板の製造方法

Also Published As

Publication number Publication date
JP2017152628A (ja) 2017-08-31
WO2017145876A1 (ja) 2017-08-31
TW201741488A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
TWI436428B (zh) 釕金屬覆蓋層之形成方法
KR101198107B1 (ko) 비결정 탄소막, 반도체 장치, 성막 방법, 성막 장치 및 기억 매체
KR101188503B1 (ko) 카보닐 원료를 사용한 금속막의 성막 방법, 다층 배선 구조의 형성 방법, 반도체 장치의 제조 방법 및 성막 장치
JP5983162B2 (ja) 半導体装置の製造方法
JP6336866B2 (ja) 半導体デバイスの製造方法、基板処理装置およびプログラム
JP2010539698A5 (ja)
KR20100113475A (ko) 루테늄의 선택적 증착을 반도체 장치의 제조 과정에 부가하는 방법
JPH01264258A (ja) 半導体装置およびその製造方法
JP6935667B2 (ja) 成膜方法
JP2007027627A (ja) 気相堆積方法
JP6467239B2 (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
JP6711645B2 (ja) 銅の成膜装置、銅の成膜方法、銅配線形成方法
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
JP4960193B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP5194393B2 (ja) 半導体装置の製造方法
JP2002524837A (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
EP3961677B1 (en) Method of forming carbon layer and method of forming interconnect structure
JP5303568B2 (ja) 半導体装置の製造方法
US10522361B2 (en) Atomic layer deposition method
JP3653053B2 (ja) 配線構造並びにその形成方法及び装置
KR20220028935A (ko) 인터커넥트 구조체의 형성방법
KR101261548B1 (ko) 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법
JP2003068741A (ja) 半導体装置及びその製造方法
JP5362029B2 (ja) 半導体装置の製造方法
JP2011205005A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200528

R150 Certificate of patent or registration of utility model

Ref document number: 6711645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250