JP6679744B2 - 注入フォトレジストを剥離するための方法 - Google Patents

注入フォトレジストを剥離するための方法 Download PDF

Info

Publication number
JP6679744B2
JP6679744B2 JP2018544905A JP2018544905A JP6679744B2 JP 6679744 B2 JP6679744 B2 JP 6679744B2 JP 2018544905 A JP2018544905 A JP 2018544905A JP 2018544905 A JP2018544905 A JP 2018544905A JP 6679744 B2 JP6679744 B2 JP 6679744B2
Authority
JP
Japan
Prior art keywords
crust
emission
plasma
stripping process
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018544905A
Other languages
English (en)
Other versions
JP2019507957A (ja
Inventor
リウ ウェイ−ホア
リウ ウェイ−ホア
カン チュン−イェン
カン チュン−イェン
エム． ヴァニアプラ ヴィジェイ
エム． ヴァニアプラ ヴィジェイ
エム． ファン−ヴー ハイ−アウ
エム． ファン−ヴー ハイ−アウ
マ シャウミン
マ シャウミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mattson Technology Inc
Original Assignee
Mattson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mattson Technology Inc filed Critical Mattson Technology Inc
Publication of JP2019507957A publication Critical patent/JP2019507957A/ja
Application granted granted Critical
Publication of JP6679744B2 publication Critical patent/JP6679744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Plasma Technology (AREA)

Description

優先権の主張
本願は、２０１６年２月２６日に出願された米国特許出願第６２／３００，３７０号、発明の名称「Ｉｍｐｌａｎｔｅｄ Ｐｈｏｔｏｒｅｓｉｓｔ Ｓｔｒｉｐｐｉｎｇ Ｐｒｏｃｅｓｓ Ｂｙ Ｌａｙｅｒｓ Ｕｓｉｎｇ Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｓｔｒｉｐｐｅｒｓ」の優先権の利益を主張する。本願は、２０１６年３月２日に出願された米国特許出願第６２／３０２，４８５号、発明の名称「Ｉｍｐｌａｎｔｅｄ Ｐｈｏｔｏｒｅｓｉｓｔ Ｓｔｒｉｐｐｉｎｇ Ｐｒｏｃｅｓｓ」の優先権の利益を主張するものであり、その開示内容は、参照により本願に組み込まれる。
分野
本発明は、一般的に、半導体の製造に関し、より詳細には、半導体プロセスにおけるフォトレジストおよび残留物を除去するための方法に関する。
プラズマプロセスは、半導体ウェハおよび他の基板に関する析出、エッチング、レジスト除去、および関連するプロセスを行うために半導体産業において広く使用されている。プラズマプロセス装置を、例えば、集積回路の製造におけるフォトレジスト剥離の用途に使用することができる。先進ノード（例えば、２０ｎｍ以下のノード）のためのフォトレジスト塗布、それに続くイオン注入は、困難な問題を提起する可能性がある。例えば、注入中にイオンドーズ量の大部分を受けたフォトレジストには硬化した「クラスト（外殻）」が形成される可能性がある。注入が行われなかった残りのフォトレジスト（例えば「バルク」フォトレジスト）は、クラストによって部分的または完全に被覆される可能性がある。
残留物は歩留まりの低下をもたらす可能性があるので、ドーパント活性化のために基板が熱アニーリング処理される前に、イオン注入後にフォトレジストをきれいに除去し、残留物が存在しないようにすることが望ましいと考えられる。いくつかの例では、この除去を、（１）プラズマス剥離およびそれに続く湿式洗浄、（２）プラズマ剥離のみ、または（３）湿式剥離のみ、によって達成することができる。
プラズマストリッパにおけるレジスト灰除去プロセスは、等方性プロセスであると考えられる。レジスト灰除去プロセスは、フォトレジストの底部におけるクラストを除去することができ、またそれに続いて、バルクフォトレジストを除去することができる。プラズマ剥離プロセスによってフォトレジストが完全に除去される場合、残留物の一部は、プラズマ剥離中に残留物が硬化することによって、後続の湿式剥離によって洗浄されないことがある。したがって、先進ノード（例えば２０／１６ｎｍのノード）に関しては、多数の製造業者が、イオン注入後のレジスト剥離には湿式剥離のみを使用することに切り替えている。湿式剥離のみを使用することによって、酸化を低減することができる。しかしながら、フォトレジストが湿式剥離のみによって除去される場合、イオン注入中に形成されたクラスト層を除去するためには、より侵襲性の化学反応が必要とされると考えられる。そのような化学反応は基板を侵蝕させる可能性があり、また欠陥をもたらす可能性がある。
本発明の実施形態の態様および利点の一部を、下記に記載するか、または下記の記載より理解することができるか、または実施形態の実践によって理解することができる。
本発明の１つの例示的態様は、基板からフォトレジストを除去するための剥離プロセスに関する。プロセスは、バルクフォトレジストと、バルクフォトレジストに形成されたクラストと、を有している基板をプロセスチャンバ内に配置するステップを含む。プロセスは、プロセスチャンバ内で第１の剥離プロセスを開始するステップを含む。プロセスは、第１の剥離プロセス中にプラズマに関連付けられた発光信号を取得するステップを含む。プロセスは、少なくとも部分的に発光信号に基づいて、クラストの少なくとも一部の除去に関連付けられた端点を識別するステップを含む。プロセスは、少なくとも部分的に端点に基づいて、第１の剥離プロセスを終了するステップを含む。プロセスは、基板からフォトレジストを除去するために第２の剥離プロセスを開始するステップを含む。
本発明のこの実施例に対して種々の変更および修正を行うことができる。他の例示的な態様は、基板からフォトレジストを除去するためのシステム、方法、プロセス、および装置に関する。
様々な実施形態のそれらの特徴、態様および利点ならびに別の特徴、態様および利点は、下記の記載および添付の特許請求の範囲を参照することによってより良く理解されるであろう。本願に組み込まれ、また本願の一部を成す添付の図面には、本発明の実施形態が図示されており、明細書と共に、関連する原理を説明するために用いられる。
当業者のための実施形態の詳細な説明を、添付の図面を参照しながら下記に記載する。
イオン注入中の反応に由来するクラスト層を示す、イオン注入後のフォトレジストの断面図を示す。 本発明の実施例による例示的な方法のフローチャートを示す。 クラスト除去を示唆する端点を表す例示的な発光信号を示す。 本発明の実施例による、フォトレジストの上部から除去されたクラスト層の上部部分を示す例示的な断面図を示す。 本発明の実施例による例示的な処理装置を示す。
以下では、複数の実施形態を詳細に参照するが、それらのうちの１つまたは複数の例が図面に図示されている。各実施例は、実施形態を説明するために提示されており、本発明を限定するものではない。実際には、本発明の範囲または精神から逸脱することなく、実施形態に対して種々の修正および変更を行えることは当業者には明らかであろう。例えば、ある実施形態の一部として図示または説明される特徴を、別の実施形態と共に使用して、さらに別の実施形態をもたらすことができる。したがって、本発明の種々の態様は、そのような修正および変更も対象とすることが意図されている。
本発明の種々の例示的な態様は、基板からフォトレジストを除去するための剥離プロセスに関する。例えば、このプロセスを、低ドーズ量注入剥離（ＬＤＩＳ）／高ドーズ量注入剥離（ＨＤＩＳ）に関する、水平方向および／または垂直方向からの種々の層の個別の除去の一部として使用することができる。いくつかの実施形態では、プラズマ剥離プロセスを、歩留まりを向上させるための、低減された酸化物形成、低減された基板損失、および表面洗浄の要件に関するより広範なプロセス要件を満たすために、湿式剥離プロセス（例えば湿式洗浄プロセス）と組み合わせることができる。より詳細には、いくつかの実施形態では、プラズマ剥離プロセスをクラストの除去に使用することができ、また湿式剥離プロセスをバルクフォトレジストの除去に使用することができる。本発明の例示的な態様による剥離プロセスを、集積回路の製造における先進ノード（例えば、１６ｎｍ未満のノード）に使用することができる。これは、異なる統合スキームによる、乾式および湿式の異なる剥離の組み合わせの使用を可能にし、これによって剥離プロセスウィンドウを拡大することができる。
より詳細には、本発明の実施例によれば、プラズマ剥離プロセスを、クラスト除去のために使用することができる。プラズマ剥離プロセスに関する端点を求めるために、プラズマ剥離プロセス中に誘起されるプラズマに関連付けられた発光信号を使用することができる。発光信号における端点は、クラストの除去を示唆することができるか、または場合によっては、バルクフォトレジストからのクラスト上部部分の除去を示唆することができる。端点に達していれば、湿式剥離プロセスを使用してバルクフォトレジストを除去することができる。
このようにして、本発明の種々の態様は、多数の技術的な効果および利点を提供することができる。例えば、プラズマ剥離プロセスは、クラストの上部部分の方向性の除去を実現することができる。クラストの上部部分の除去に続くバルクフォトレジストの湿式剥離によって、酸化を低減することができる。湿式剥離に先行して行われるクラストの上部部分の除去によって、湿式剥離プロセス中の侵襲性の化学反応を減少させることもでき、これによって欠陥が低減される。
いくつかの実施形態においては、上述の技術的な効果および利点を、バルクフォトレジストおよび（例えばイオン注入中に）バルクフォトレジストに形成されるクラストを有している基板をプロセスチャンバ内に配置するステップを含むことができるプロセスによって提供することができる。プロセスは、プロセスチャンバ内で第１の剥離プロセスを開始するステップを含むことができる。プロセスは、第１の剥離プロセス中にプラズマに関連付けられた発光信号を取得するステップを含むことができる。プロセスは、少なくとも部分的に発光信号に基づいて、クラストの少なくとも一部の除去に関連付けられた端点を識別するステップを含むことができる。プロセスは、少なくとも部分的に端点に基づいて、第１の剥離プロセスを終了するステップを含むことができる。プロセスは、基板からフォトレジストを除去するために第２の剥離プロセスを開始するステップを含むことができる。いくつかの実施形態においては、プロセスは、第２の剥離プロセスに続けて、後続の（１つまたは複数の）処理プロセス（例えばアニールプロセス）を実行するステップを含むことができる。
いくつかの実施形態においては、バルクフォトレジストからクラストの少なくとも一部を除去するように、第１の剥離プロセスを実施することができる。バルクフォトレジストの少なくとも一部を除去するように、第２の剥離プロセスを実施することができる。第１の剥離プロセスは、プロセスチャンバ内で誘起されたプラズマに基板を晒すプラズマ剥離プロセスであってよい。第２の剥離プロセスは、湿式剥離プロセスであってよい。
いくつかの実施形態においては、発光信号（例えば、約３００ｎｍ〜約８００ｎｍの範囲の１つまたは複数の波長、例えば約３０９ｎｍ、例えば約７７７ｎｍに関連付けられた発光信号）が、高発光フェーズと、それに続く降下後に存在する低発光フェーズと、を含むことができる。高発光フェーズは、低発光フェーズよりも高い発光に関連付けることができる。
いくつかの実施形態においては、端点が、クラストの除去を示唆する、発光信号における所定の点に対応すると考えられる。例えば、端点は、発光信号が高発光フェーズから降下した後の極小値の閾値内にある所定の点に対応すると考えられる。
いくつかの実施形態においては、端点が、クラストの上部部分の除去を示唆する、発光信号における所定の点に対応すると考えられる。例えば、端点は、発光信号の高発光フェーズ中に生じる極小値の閾値内にある所定の点に対応すると考えられる。
本発明の種々の態様は、図示および考察のために「基板」または「ウェハ」を参照して考察される。当業者は、本明細書における開示によって、本発明の種々の例示的な態様を任意の半導体基板、ワークピース、または他の適切な基板に関連付けて使用できることを理解するであろう。さらに、数値と共に「約」という語を使用する場合、これは記載した数値の１０％以内を表すことが意図されている。
図１は、イオン注入後の基板６０上の例示的なフォトレジスト（例えば、基板上の１つまたは複数の層）を示す。より詳細には、イオン注入後に、フォトレジスト１００と注入種との反応によって、フォトレジスト１００（例えば、「バルク」フォトレジスト）の上部部分および側面の一部を包囲するように「クラスト」１２０が形成される。クラスト１２０は、バルクフォトレジスト１００の上部に形成された上部部分１２５と、バルクフォトレジスト１００の側面に形成された側部部分１２８と、を含むと考えられる。クラスト１２０の上部部分１２５は、最も厚くなると考えられ、クラスト１２０の側部部分１２８の厚さは底部に向かって先細りになる。
図２は、本発明の実施例による、フォトレジスト（例えば、バルクフォトレジストおよびクラスト）を除去するための例示的な剥離プロセス（２００）のフローチャートを示す。図２を、プラズマ処理装置、例えば図５に図示したプラズマ処理装置を少なくとも部分的に使用して実施することができる。さらに図２には、図示および考察のために特定の順序で実行される種々のステップが示されている。当業者であれば、本明細書における開示によって、本明細書に開示する方法またはプロセスのいずれかの種々のステップを、本発明の範囲から逸脱することなく適合することができる、修正することができる、編成することができる、同時に実行することができる、省略することができる、かつ／または種々のやり方で（例えば、複数のサブステップを含むように）拡張することができることを理解するであろう。
ステップ２０２においては、プロセスが、プロセスチャンバ、例えばプラズマプロセスチャンバ内に基板を配置するステップを含むことができる。基板は、上述のように、イオン注入の結果、バルクフォトレジスト上に形成されたクラストを含んでいる可能性がある。基板の一例は、図１に示されている。いくつかの実施形態においては、プロセスチャンバが、そのプロセスチャンバ内のプロセスガスにおいて誘起プラズマを誘起するように構成された誘起プラズマ源を含むことができる。誘起プラズマは、基板からクラストを除去するためのラジカルおよびニュートラルを生成することができる。プロセスチャンバの一例は、図５に示されている。
図２のステップ２０４を参照すると、プロセスは、プロセスチャンバ内で、第１の剥離プロセス、例えばプラズマ剥離プロセスを開始するステップを含むことができる。例示的なプラズマ剥離プロセスは、ラジカルおよびニュートラルを生成するためにプロセスガスにプラズマを誘起する誘起プラズマ源を使用することができる。ラジカルおよびニュートラルを、本発明の実施例による、バルクレジストからのクラストの剥離に使用することができる。いくつかの実施形態においては、プラズマ剥離プロセスを、例えばＣＦ4を添加する侵襲性の化学反応でもって実施することができる。
プラズマ剥離プロセスに関する例示的なプロセスパラメータは以下の通りである。
温度：約２０℃〜約８０℃、例えば約２５℃
圧力：約１５ｍＴ〜約１００ｍＴ、例えば約４０ｍＴ
ＲＦ電源：約３００Ｗ〜約２，０００Ｗ、例えば約１，５００Ｗ
Ｏ2流量：約５００ｓｃｃｍ〜約３，０００ｓｃｃｍ
ＣＦ4流量：約０％〜約２％、例えば０〜２０ｓｃｃｍ
上記のプロセスパラメータは、単に例示を目的として挙げたものに過ぎない。当業者であれば、本明細書における開示によって、いくつかの実施形態においては、本発明の範囲から逸脱することなく、プラズマ剥離プロセスに別のプロセスパラメータを使用できることを理解するであろう。
ステップ２０６においては、方法が、プラズマ剥離プロセスに関して、プラズマに関連付けられた発光信号を取得するステップを含むことができる。発光信号は例えば、時間にわたる、プラズマから放出された電磁放射の１つまたは複数の波長のスペクトルパワーを表すことができる。発光信号は、種々のソースから得ることができる。いくつかの実施形態においては、発光信号をプロセス中にリアルタイムで測定することができる。いくつかの実施形態においては、発光信号は、基板またはテスト基板の以前の処理に関連付けられたデータ（例えば履歴データ）を基礎とするものであってよい。
例えば、テスト基板の処理中に、種々の剥離プロセスのための発光信号を取得することができる。発光信号を解析して、剥離プロセスのためのモデル発光スペクトルを求めるために使用することができる。モデル発光スペクトルを、種々のやり方で（例えば平均値、加重平均値、または他のアルゴリズムを使用して）求めることができる。モデル発光スペクトルを、本発明の実施例による端点の識別のための発光信号として使用することができる。
図３においては、本発明の実施例による、処理中のプラズマに関連付けられた発光信号３００がグラフで表示されている。図３に示されたグラフにおいては、水平軸に時間がプロットされており、また垂直軸にはスペクトルパワーがプロットされている。発光信号３００を、約３００ｎｍ〜約８００ｎｍの範囲の１つまたは複数の波長、例えば約３０９ｎｍ、例えば約７７７ｎｍに関連付けることができる。図３に示されているように、発光信号３００は、高発光フェーズ３０５と、それに続く降下３１５後に存在する低発光フェーズ３２５と、を含むことができる。高発光フェーズ３０５は、低発光フェーズ３２５よりも高い発光に関連付けることができる。
図２のステップ２０８を参照すると、プロセス２００は、発光信号に基づいて端点に到達したか否かを判定することができる。いくつかの実施形態においては、端点が、バルクフォトレジストからのクラストの除去を示唆する、発光信号における所定の点に対応すると考えられる。例えば、図３を参照すると、高発光フェーズ３０５からの降下３１５後の発光信号３００における極小値（例えばディップ）の閾値内にある点３１０が、バルクフォトレジストからのクラストの除去を示していると考えられる。
いくつかの実施形態においては、プラズマ剥離プロセス中にプラズマに関連付けられた、測定された発光信号を解析することによって、端点をリアルタイムで求めることができる。高発光フェーズ３０５からの降下に続く極小値の閾値内にある発光信号における所定の点（例えば、図３における点３１０）に達すると、コントローラまたは他の制御装置は、端点に達したと判定することができる。
いくつかの実施形態においては、実行されている特定のプラズマ剥離プロセスに関して、履歴データまたはテストデータに関連付けられた発光信号（例えばモデル発光信号）を解析することによって、端点を求めることができる。発光信号における高発光フェーズ３０５からの降下に続く極小値の閾値内にある所定の点に対応する、剥離プロセス開始後の時間（例えば約２２．６秒）を識別することができる。端点を、識別された時間に応じて求めることができる。
いくつかの実施形態においては、端点が、バルクフォトレジストからのクラストの上部部分のみの除去を示唆する、発光信号における所定の点に対応すると考えられる。例えば、図３を参照すると、本発明者は、高発光フェーズ３０５中の、発光信号３００における極小値（例えばディップ）の閾値内にある点３２０が、バルクフォトレジストからのクラストの上部部分のみの除去を示していると考えられることを発見した。
いくつかの実施形態においては、プラズマ剥離プロセス中にプラズマに関連付けられた、測定された発光信号を解析することによって、端点をリアルタイムで求めることができる。高発光フェーズ３０５の間の極小値の閾値内にある発光信号における所定の点（例えば、図３における点３２０）に達すると、コントローラまたは他の制御装置は、端点に達したと判定することができる。
いくつかの実施形態においては、実行されている特定のプラズマ剥離プロセスに関して、履歴データまたはテストデータに関連付けられた発光信号（例えばモデル発光信号）を解析することによって、端点を求めることができる。発光信号における高発光フェーズ３０５の間の極小値の閾値内にある所定の点に対応する、剥離プロセス開始後の時間（例えば約１５．８秒）を識別することができる。端点を、識別された時間に応じて求めることができる。
図４には、プラズマ剥離プロセスに関して端点が求められた後の例示的なフォトレジストが示されている。図示されているように、クラスト１２０の上部部分は、プラズマ剥離プロセス中に除去されている。バルクフォトレジスト１００の側面に形成されたクラスト１２０の側部部分１２８は、本発明の例示的な態様によって求められた、第１の剥離プロセスの端点に残っている可能性がある。
図２のステップ２０８を参照すると、端点に達したと判定されない場合には、プロセスはステップ２１０に進み、プラズマプロセスは、端点に達したと判定されるまで第１の剥離プロセスを継続する。端点に達したと判定された場合には、プロセスはステップ２１２に進み、第１の剥離プロセスが終了される。
ステップ２１４においては、プロセスが、フォトレジストのバルクを除去するために第２の剥離プロセスを実行するステップを含む。いくつかの実施形態においては、第２の剥離プロセスは、湿式剥離プロセスであってよい。湿式剥離プロセスは、例えば、湿式化学浴を使用することができる。クラストの少なくとも一部は湿式剥離プロセスに先行して除去されているので、湿式剥離プロセスには、侵襲性の低い化学反応を使用することができる。例えば、いくつかの実施形態においては、湿式剥離プロセスは、過酸化水素および水酸化アンモニウムを含む浴を使用することができる。
ステップ２１６においては、プロセスが、基板における後続の処理ステップを実行するステップを含むことができる。一例として、基板におけるドーパントを活性化するために、アニーリングプロセスを実行することができる。他の後続の処理ステップを、本発明の範囲から逸脱することなく、集積回路の製造技術に即して実行することができる。
図５には、本発明の実施例によるフォトレジスト除去プロセスの一部を成すプラズマ剥離プロセスを実行するために使用することができる例示的なプラズマ処理装置５００が示されている。装置５００は、ＲＦ電源５０６によって給電が行われるプラズマ源５０４にガスを供給することができるガス注入口５０２を含むことができる。プラズマ５０９が生成され、このプラズマ５０９に基板５１０が晒される。基板５１０を、載置台５１２において支持することができ、この載置台５１２には、プラズマ５０９中のイオンを加速させるためにＲＦバイアス５１４を印加することができる。ポンプ（図示せず）が排出チャネル５１６に接続されている。この処理装置５００は、図示および考察のために示されたものである。当業者であれば、本明細書における開示によって、本発明の範囲から逸脱することなく、本明細書に開示した例示的なプロセスの種々の態様を実施するために他の処理装置を使用できることを理解するであろう。
いくつかの実施形態においては、図５に示されているように、装置５００は、基板５１０に関連付けられた発光信号（例えば、図３の発光信号３００）を取得するように構成されている発光センサ５２５を含むことができる。発光センサ５２５は、例えば光学分光計であってよい。
発光信号を、１つまたは複数のコントローラ５２２に供給することができる。１つまたは複数のコントローラ５２２は、本発明の実施例による、発光信号から識別された端点に基づいて剥離プロセスの終了を制御することができる。１つまたは複数のコントローラは、１つまたは複数のスタンドアローン型のコントローラであってもよいし、装置に関する全体の制御システムの一部であってもよい。いくつかの実施形態においては、１つまたは複数のコントローラが、１つまたは複数のプロセッサおよび１つまたは複数のメモリデバイスを含むことができる。１つまたは複数のメモリデバイスは、実行時に、種々の演算、例えば本発明の実施例に従い端点を求めることをプロセッサに実行させるコンピュータ可読命令を記憶することができる。１つまたは複数のコントローラ５２２を、装置５００に設けることができるか、または装置５００から離れた場所に設けることができる。発光信号を、任意の適切な通信プロトコルを使用して、センサ５２５から任意の適切な通信媒体（例えば有線式の通信媒体、無線式の通信媒体、または有線式の通信媒体と無線式の通信媒体との組み合わせ）を介して伝達することができる。
本発明の対象を、その特定の実施例に関連させて詳細に説明したが、当業者であれば、上述の事項を理解することによって、そのような実施形態についての代替形態、変更形態、および等価形態を容易にもたらすことができることは自明である。したがって、本開示の範囲は例示的なものであって限定的なものではなく、本発明の対象は、当業者には容易に明らかであるように、本発明の対象に対するそのような修正、変更および／または追加を含めることを排除するものではない。

Claims (15)

  1. 基板からフォトレジストを除去するための方法において、
    バルクフォトレジストと、前記バルクフォトレジストに形成されたクラストと、を有している基板をプロセスチャンバ内に配置するステップと、
    前記プロセスチャンバ内で第１の剥離プロセスを開始するステップと、
    前記第１の剥離プロセス中にプラズマに関連付けられた発光信号を取得するステップと、
    少なくとも部分的に前記発光信号に基づいて、前記クラストの少なくとも一部の除去に関連付けられた端点を識別するステップと、
    少なくとも部分的に前記端点に基づいて、前記第１の剥離プロセスを終了するステップと、
    前記基板から前記フォトレジストを除去するために第２の剥離プロセスを開始するステップと、
    を含み
    前記端点は、前記クラストの上部部分の除去を示唆する、前記発光信号における所定の点に対応し、
    前記クラストの上部部分の除去を示唆する前記発光信号における前記点は、前記発光信号の高発光フェーズ中に生じる極小値の閾値内にある、
    方法。
  2. 前記バルクフォトレジストから前記クラストの少なくとも一部を除去するように、前記第１の剥離プロセスを実施することができる、
    請求項１記載の方法。
  3. 前記バルクフォトレジストの少なくとも一部を除去するように、前記第２の剥離プロセスを実施することができる、
    請求項１記載の方法。
  4. 前記第１の剥離プロセスは、前記プロセスチャンバ内で誘起されたプラズマに前記基板を晒すプラズマ剥離プロセスである、
    請求項２記載の方法。
  5. 前記第２の剥離プロセスは、湿式剥離プロセスである、
    請求項３記載の方法。
  6. 前記発光信号は、約３００ｎｍ〜約８００ｎｍの範囲の１つまたは複数の波長に関連付けられている、
    請求項１記載の方法。
  7. 前記発光信号は、高発光フェーズと、前記高発光フェーズに続く降下後に存在する低発光フェーズと、を含み、
    前記高発光フェーズは、前記低発光フェーズよりも高い発光に関連付けられている、
    請求項１記載の方法。
  8. 前記端点は、前記クラストの除去を示唆する、前記発光信号における所定の点に対応する、
    請求項７記載の方法。
  9. 前記クラストの除去を示唆する前記発光信号における前記点は、前記発光信号が前記高発光フェーズから降下した後の極小値の閾値内にある、
    請求項８記載の方法。
  10. 前記方法は、前記第２の剥離プロセスに続けて、後続の処理プロセスを実行するステップを含む、
    請求項１記載の方法。
  11. 前記後続の処理プロセスは、アニールプロセスを含む、
    請求項１０記載の方法。
  12. 前記クラストは、イオン注入プロセス中に形成される、
    請求項１記載の方法。
  13. 基板からフォトレジストを除去するための剥離方法において、
    バルクフォトレジストと、バルクフォトレジスト層に形成されたクラストと、を有している基板をプラズマプロセスチャンバ内に配置するステップと、
    前記プラズマプロセスチャンバ内でプラズマ剥離プロセスを開始するステップと、
    前記クラストの上部部分の除去を示唆する発光信号における所定の点に対応する端点で前記プラズマ剥離プロセスを終了するステップと、
    前記プラズマ剥離プロセスの終了後に、前記基板から前記バルクフォトレジストおよび前記クラストの残留物を除去するために湿式剥離プロセスを開始するステップと、
    を含む方法。
  14. 前記発光信号は、高発光フェーズと、前記高発光フェーズに続く降下後に存在する低発光フェーズと、を含み、
    前記高発光フェーズは、前記低発光フェーズよりも高い発光に関連付けられている、
    請求項１３記載の方法。
  15. 前記クラストの除去を示唆する前記発光信号における前記点は、高発光フェーズ中の極小値の閾値内にある、
    請求項１３記載の方法。
JP2018544905A 2016-02-26 2017-02-24 注入フォトレジストを剥離するための方法 Active JP6679744B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662300370P 2016-02-26 2016-02-26
US62/300,370 2016-02-26
US201662302485P 2016-03-02 2016-03-02
US62/302,485 2016-03-02
PCT/US2017/019265 WO2017147365A1 (en) 2016-02-26 2017-02-24 Implanted photoresist stripping process

Publications (2)

Publication Number Publication Date
JP2019507957A JP2019507957A (ja) 2019-03-22
JP6679744B2 true JP6679744B2 (ja) 2020-04-15

Family

ID=59679478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018544905A Active JP6679744B2 (ja) 2016-02-26 2017-02-24 注入フォトレジストを剥離するための方法

Country Status (6)

Country Link
US (1) US10078266B2 (ja)
JP (1) JP6679744B2 (ja)
KR (1) KR102148833B1 (ja)
CN (1) CN108701586B (ja)
TW (1) TWI697940B (ja)
WO (1) WO2017147365A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804109B2 (en) 2017-10-03 2020-10-13 Mattson Technology, Inc. Surface treatment of silicon and carbon containing films by remote plasma with organic precursors
US11387111B2 (en) 2018-04-13 2022-07-12 Mattson Technology, Inc. Processing of workpieces with reactive species generated using alkyl halide
WO2020081226A1 (en) 2018-10-15 2020-04-23 Mattson Technology, Inc. Ozone for selective hydrophilic surface treatment
US10950416B2 (en) 2018-11-16 2021-03-16 Mattson Technology, Inc. Chamber seasoning to improve etch uniformity by reducing chemistry
US10403492B1 (en) 2018-12-11 2019-09-03 Mattson Technology, Inc. Integration of materials removal and surface treatment in semiconductor device fabrication
KR20210131441A (ko) 2019-04-30 2021-11-02 매슨 테크놀로지 인크 메틸화 처리를 사용한 선택적 증착
US11189464B2 (en) * 2019-07-17 2021-11-30 Beijing E-town Semiconductor Technology Co., Ltd. Variable mode plasma chamber utilizing tunable plasma potential
CN110854068B (zh) * 2019-10-28 2022-06-07 Tcl华星光电技术有限公司 Tft阵列基板的制备方法及tft阵列基板
WO2021087178A1 (en) * 2019-10-29 2021-05-06 Hzo, Inc. Plasma ashing for coated devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271435A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd レジストの剥離方法
JPH06124923A (ja) * 1992-10-09 1994-05-06 Miyagi Oki Denki Kk プラズマアッシング装置におけるレジストアッシング終点検出方法
JPH10189545A (ja) * 1996-12-26 1998-07-21 Sony Corp プラズマアッシング装置
JP2000231202A (ja) * 1999-02-12 2000-08-22 Tokyo Ohka Kogyo Co Ltd レジストのアッシング方法
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP2001274139A (ja) * 2000-03-23 2001-10-05 Nec Corp アッシング装置およびアッシング方法
US6777173B2 (en) * 2002-08-30 2004-08-17 Lam Research Corporation H2O vapor as a processing gas for crust, resist, and residue removal for post ion implant resist strip
JP4322484B2 (ja) * 2002-08-30 2009-09-02 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20040195208A1 (en) * 2003-02-15 2004-10-07 Pavel Elizabeth G. Method and apparatus for performing hydrogen optical emission endpoint detection for photoresist strip and residue removal
US7799685B2 (en) 2003-10-13 2010-09-21 Mattson Technology, Inc. System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing
KR20050110540A (ko) * 2004-05-19 2005-11-23 삼성에스디아이 주식회사 반도체 소자 형성 방법
US7947605B2 (en) 2006-04-19 2011-05-24 Mattson Technology, Inc. Post ion implant photoresist strip using a pattern fill and method
US7605063B2 (en) 2006-05-10 2009-10-20 Lam Research Corporation Photoresist stripping chamber and methods of etching photoresist on substrates
JP4926639B2 (ja) * 2006-10-06 2012-05-09 東京エレクトロン株式会社 レジスト剥離の終点検出方法およびレジスト剥離方法
US8093157B2 (en) 2007-07-03 2012-01-10 Mattson Technology, Inc. Advanced processing technique and system for preserving tungsten in a device structure
WO2010021020A1 (ja) * 2008-08-18 2010-02-25 アクアサイエンス株式会社 レジスト除去方法及びレジスト除去装置
US20110143548A1 (en) * 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US8772170B2 (en) 2010-09-01 2014-07-08 Arizona Board Of Regents On Behalf Of The University Of Arizona Enhanced stripping of implanted resists
US9613825B2 (en) * 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
CN103092009B (zh) * 2011-11-08 2015-05-20 无锡华润华晶微电子有限公司 用作等离子注入的掩蔽层的光刻胶的去除方法

Also Published As

Publication number Publication date
TW201742113A (zh) 2017-12-01
TWI697940B (zh) 2020-07-01
JP2019507957A (ja) 2019-03-22
US20170248849A1 (en) 2017-08-31
WO2017147365A1 (en) 2017-08-31
CN108701586B (zh) 2022-09-30
US10078266B2 (en) 2018-09-18
CN108701586A (zh) 2018-10-23
KR20180093096A (ko) 2018-08-20
KR102148833B1 (ko) 2020-08-28

Similar Documents

Publication Publication Date Title
JP6679744B2 (ja) 注入フォトレジストを剥離するための方法
TWI502640B (zh) 結合式氧化矽蝕刻及污染物移除程序
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
TWI673791B (zh) 高深寬比結構中的接觸窗清洗
TWI782742B (zh) 處理裝置及處理系統
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
US7700494B2 (en) Low-pressure removal of photoresist and etch residue
US20150050812A1 (en) Wafer-less auto clean of processing chamber
US9147556B2 (en) Plasma processing method and plasma processing apparatus
US20160079096A1 (en) Wet Clean Process for Cleaning Plasma Processing Chamber Components
US8992689B2 (en) Method for removing halogen-containing residues from substrate
JP2010199126A (ja) プラズマ処理方法およびプラズマ処理装置
US20200105508A1 (en) Methods and Systems for Managing Byproduct Material Accumulation During Plasma-Based Semiconductor Wafer Fabrication Process
JP2013191802A (ja) 半導体装置の製造方法
JP5153143B2 (ja) 銅表面に対する表面還元、不動態化、腐食防止、および活性化のための方法
TW202135125A (zh) 具有多個電漿單元的處理腔室
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
JP2013143390A (ja) プラズマ処理方法
KR101078723B1 (ko) 반도체 소자의 제조방법
CN106876303B (zh) 一种刻蚀方法
TW554389B (en) Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning
US20230230810A1 (en) Plasma processing gas, plasma processing method, and plasma processing apparatus
JP6328703B2 (ja) 半導体装置の製造方法
US20180330943A1 (en) Halogen abatement for high aspect ratio channel device damage layer removal for epi growth
JP2005079422A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250