CN106876303B - 一种刻蚀方法 - Google Patents

一种刻蚀方法 Download PDF

Info

Publication number
CN106876303B
CN106876303B CN201710033545.6A CN201710033545A CN106876303B CN 106876303 B CN106876303 B CN 106876303B CN 201710033545 A CN201710033545 A CN 201710033545A CN 106876303 B CN106876303 B CN 106876303B
Authority
CN
China
Prior art keywords
etching
pedestal
wafer
temperature
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710033545.6A
Other languages
English (en)
Other versions
CN106876303A (zh
Inventor
雷通
易海兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710033545.6A priority Critical patent/CN106876303B/zh
Publication of CN106876303A publication Critical patent/CN106876303A/zh
Application granted granted Critical
Publication of CN106876303B publication Critical patent/CN106876303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开的一种刻蚀方法，包括以下步骤，步骤S1、在第一温度氛围中对一晶圆进行刻蚀反应，在刻蚀过程中生成副产物并覆盖于晶圆表面；步骤S2、在第二温度氛围中对晶圆表面的副产物进行挥发处理；将步骤S1和步骤S2作为一个完整的周期，进行至少两次以上的循环处理。因此很大程度上优化了晶圆的刻蚀工艺且能进行多片晶圆的工艺生产，产量较高，并保证晶圆在蚀刻过程中的副产物被完全去除，大大的提高了晶圆的良率。

Description

一种刻蚀方法
技术领域
本发明涉及集成电路技术领域，尤其是涉及到一种刻蚀方法。
背景技术
现有技术中的集成电路制造工艺利用批量处理技术，也就是在同一衬底上形成大量复杂的多种器件，并将其相互连接以具有完整的电子功能，其中任意一工艺所产生的缺陷都有可能导致电路的制作失败。例如：一旦集成电路制造工艺中刻蚀副产物未完全去除都有可能导致电路的开路或者短路等。因此在集成电路制造工艺中，如何避免刻蚀副产物的发生以及如何进一步的进行刻蚀优化是必须关注的问题，尤其是随着集成电路的飞速发展，器件的集成度越来越高，器件的尺寸也越来越小，对晶圆进行刻蚀工艺也要求的越来越高。
SiCoNi刻蚀技术通常用于金属沉积前的预清洗，其作用是去除表面的氧化硅，降低接触电阻，该刻蚀工艺最大的特点就是SiO2/Si的刻蚀选择比较高(大于20:1)。目前SICoNi制程也被用来进行形貌修正例如在STI(Shallow Trench Isolation，浅沟槽隔离)填充时，可以用来消除STI上方的残留物。
图1为传统的SiCoNi反应腔示意图。其中，晶圆(Wafer)基板(Pedestal)1一般温度保持在35℃左右，晶圆上方的喷头(showerhead)2具有加热功能，温度一般保持在180℃左右，SiCoNi蚀刻过程可以简述为6个步骤：1、刻蚀剂形成(通过等离子体的注入通道3完成)；2、低温下刻蚀(所形成的刻蚀副产物为固态，会覆盖在表面阻挡进一步蚀刻)；3、晶圆上升靠近高温Showerhead；4、副产物在高温下挥发；5、被气化的副产物被抽走；6、晶圆降回到初始低温位置(通过抽送装置4运输产品)。
该反应腔中刻蚀工艺在一定程度上优化了刻蚀工艺，但只能进行两片晶圆的工艺生产，产量较低，且无法保证SiCoNi蚀刻过程中的副产物被完全去除，导致晶圆良率较低。
发明内容
鉴于上述问题，本发明提供一种刻蚀装置与方法，通过该装置与方法可以解决反应腔中刻蚀工艺在一定程度上优化了刻蚀工艺，但只能进行两片晶圆的工艺生产，产量较低，且无法保证SiCoNi蚀刻过程中的副产物被完全去除的缺陷。
本发明解决上述技术问题所采用的技术方案为：
一种刻蚀装置，其中，所述装置包括：
若干基座；
所述基座包括若干第一基座与若干第二基座，且所述若干第一基座与所述若干第二基座交替排列；
且在利用所述刻蚀装置进行刻蚀工艺时，所述第一基座的温度低于所述第二基座的温度。
较佳的，上述的刻蚀装置，其中，所述基座设置于一SiCoNi反应腔室中。
较佳的，上述的刻蚀装置，其中，所述第一基座与所述第二基座的数量相同。
较佳的，上述的刻蚀装置，其中，所述第一基座与所述第二基座均至少为2个。
较佳的，上述的刻蚀装置，其中，所述第一基座与所述第二基座之间的温度控制相互独立。
较佳的，上述的刻蚀装置，其中，利用所述刻蚀装置进行刻蚀工艺时，所述第一基座的温度为25℃～35℃。
较佳的，上述的刻蚀装置，其中，利用所述刻蚀装置进行刻蚀工艺时，所述第二基座的温度为170℃～190℃。
较佳的，上述的刻蚀装置，其中，所述基座正上方均还设有一气体喷头，且各所述基座均包括一射频开关。
较佳的，上述的刻蚀装置，其中，所述射频开关的工作状态相互独立。
较佳的，上述的刻蚀装置，其中，利用所述刻蚀装置进行刻蚀工艺时，所述第一基座对应的射频开关为打开状态，所述第二基座对应的射频开关为关闭状态。
一种刻蚀方法，其中，所述方法包括：
步骤S1、在第一温度氛围中对一晶圆进行刻蚀反应，在刻蚀过程中生成副产物并覆盖于所述晶圆表面；
步骤S2、在第二温度氛围中对晶圆表面的副产物进行挥发处理；
将步骤S1和步骤S2作为一个完整的周期，进行至少两次以上的循环处理。
较佳的，上述的刻蚀方法，其中，对晶圆进行刻蚀反应时，同时通入NF3和NH3。
较佳的，上述的刻蚀方法，其中，在进行刻蚀工艺时，所述第一温度为25℃～35℃。
较佳的，上述的刻蚀方法，其中，在进行刻蚀工艺时，所述第二温度为170℃～190℃。
上述技术方案具有如下优点或有益效果：
本发明公开的一种刻蚀装置与方法，通过提供刻蚀装置为包括若干数量第一基座与第二基座交替排列的反应腔室，并将晶圆传送于该反应腔室中，依次经过第一基座—第二基座—第一基座—第二基座进行处理并如此循环，从而完成晶圆刻蚀—挥发—刻蚀—挥发的循环过程，因此很大程度上优化了晶圆的刻蚀工艺且能进行多片晶圆的工艺生产，产量较高，并保证晶圆在蚀刻过程中的副产物被完全去除，大大的提高了晶圆的良率。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1是现有技术中SiCoNi反应腔示意图；
图2是本发明实施例中SiCoNi反应腔俯视图的示意图；
图3是本发明实施例中SiCoNi反应过程示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
为了优化晶圆的刻蚀工艺且同时能进行多片晶圆的工艺生产，并保证SiCoNi反应腔室在进行蚀刻晶圆的过程中的副产物被完全去除，提高晶圆的良率，本发明提供一种刻蚀装置与方法，具体的如图2和图3所示。
在本发明的实施例中，涉及到一种刻蚀装置，该装置具体为具有若干数量基座的SiCoNi反应腔室，该反应腔室中的SiCoNi刻蚀技术用于去除一晶圆表面的氧化硅，降低接触电阻；另外该SiCoNi反应腔室中的若干数量的基座，具体的包括：若干第一基座、若干第二基座，优选的，该第一基座与第二基座的数量均至少为2个。在一种可选但非限制性的实施例中，该第一基座与第二基座呈交替排列的方式形成圈形状，如图2所示。
SiCoNi刻蚀技术刻蚀晶圆的原理为低温刻蚀晶圆之后并对应的进行晶圆表面的副产物的高温挥发，因此在本发明的实施例中，反应腔室中的第一基座与第二基座的数量相同，且在进行刻蚀工艺时，第一基座的温度要低于第二基座的温度。
优选的，利用该刻蚀装置进行刻蚀工艺时，第一基座的温度为25℃～35℃(如28℃、30℃或32℃以及在该范围内的其他温度)。
优选的，利用该刻蚀装置进行刻蚀工艺时，第二基座的温度为170℃～190℃(如170℃、180℃或190℃以及在该范围内的其他温度)。
另外，因SiCoNi刻蚀技术刻蚀晶圆需要对反应腔室中第一基座与第二基座中的温度分别进行严格控制，因此优选的，第一基座与第二基座之间的温度控制是相互独立的，互不影响。
在本发明的实施例中，如图2所示，第一基座与第二基座的数量优选均为2个，即该第一基座包括基座5a和基座5b，第二基座包括基座6a和基座6b，其中，第一基座与第二基座的正上方均设有一个用于通入刻蚀气体的气体喷头(图中未示出)，该四个气体喷头的气体控制系统是统一控制的；同时第一基座与第二基座上均具有发射射频(Radio frequency)的射频开关(图中未示出)，该射频用于激发上述刻蚀气体形成刻蚀性较强的另一刻蚀气体，并进一步的对晶圆进行刻蚀反应。
优选的，上述刻蚀气体为NF3和NH3。
因射频可以有效的激发上述刻蚀气体形成刻蚀性较强的另一刻蚀气体，且SiCoNi刻蚀技术刻蚀晶圆的原理为低温刻蚀后并对应的进行晶圆表面的副产物的高温挥发，因此在第二基座与第一基座中的射频开关的工作状态相互独立控制，相互不受到影响；优选的，第一基座(包括基座5a和基座5b)中的射频开关为打开状态，第二基座(包括基座6a和基座6b)中的射频开关为关闭状态，进而满足后续对晶圆进行刻蚀工艺的要求。
在本发明的实施例中，基于上述的一种刻蚀装置，本发明还涉及到一种刻蚀方法。
步骤S1、将该晶圆传送于SiCoNi反应腔室中，具体的先将该晶圆传送于第一温度氛围中进行对晶圆一定厚度的后续刻蚀过程，该第一温度氛围由上述第一基座中的基座5a提供(即将该晶圆传送于基座5a中)，该步骤中因通过气体喷头于基座5a中通入刻蚀气体NF3和NH3，同时保持基座5a的射频开关为打开状态，因此当晶圆传送于基座5a中进行刻蚀时，刻蚀气体NF3和NH3会在射频的激发下形成较强的刻蚀气体NH4F和NH4F·HF，NH4F和NH4F·HF能够刻蚀氧化硅(该晶圆表面的一氧化硅膜)形成一固态的副产物(NH4F)2SiF6，该副产物吸附于晶圆表面，同时该副产物会阻止后续刻蚀工艺的进一步进行。
如图3所示，为了进一步的限制SiCoNi刻蚀工艺中刻蚀晶圆上氧化硅的厚度如(其中每次刻蚀)，在本发明的实施例中，优选的，对晶圆进行刻蚀工艺时，上述的第一温度为25℃～35℃(如28℃、30℃或32℃以及在该范围内的其他温度)。
优选的，该基座5a的射频开关发射的射频为100W～1000W(如300W、600W或900W以及在该范围内的其他射频)。
优选的，射频开关发射射频的时间为10S～100S(如30s、50s或70s以及在该范围内的其他时间)。
优选的，由该气体喷头通入的刻蚀气体NF3和NH3的气体流量为1000sccm～10000sccm(如3000sccm、5000sccm或70000sccm以及在该范围内的其他流量)；对于上述刻蚀工艺的参数限制，本领域技术人员应当了解为为了限制SiCoNi刻蚀工艺中刻蚀晶圆上氧化硅的不同厚度，其刻蚀工艺参数会根据工艺要求进行相应的调整。
步骤S2、将经过步骤S1处理后的晶圆继续传送于反应腔室的第二温度氛围中进行晶圆表面副产物的高温挥发；该第二温度氛围由上述第二基座中的基座6a提供(即将该晶圆传送于基座6a中)。该步骤中因基座6a的射频开关为关闭状态，因此即使于基座6a中通入刻蚀气体NF3和NH3也不会有刻蚀性较强的刻蚀气体NH4F和NH4F·HF的形成，因此该过程中为晶圆表面的副产物(NH4F)2SiF6的高温挥发。
在本发明的实施例中，优选的，对晶圆进行刻蚀工艺时，上述的第二温度为170℃～190℃(如170℃、180℃或190℃以及在该范围内的其他温度)。
步骤S3、将步骤S2处理后的晶圆继续传送于基座5b中，重复步骤S1的过程，且该基座5b与基座5a内的环境相同，在此不予赘述。
步骤S4、继续将步骤S3处理后的晶圆传送于基座6b中，重复步骤S2的过程，且该基座6b与基座6a内的环境相同，在此不予赘述。
在本发明的实施例中，将步骤S1和步骤S2作为一个完整的周期，进行上述的两次循环处理，以完全满足刻蚀工艺的要求同时完全去除晶圆表面的副产物的残留；但本领域技术人员应当理解为不同要求的刻蚀工艺，进行上述将步骤S1和步骤S2作为一个完整的周期进行循环处理的次数不同，有的刻蚀工艺需循环处理两次以上。
通过本发明的刻蚀装置与方法，上述晶圆在经过两个循环的SiCoNi刻蚀工艺处理后被传出反应腔室，因此在满足刻蚀工艺的要求的同时也可以保证晶圆表面的副产物被完全去除，提高晶圆的良率，且通过本发明的技术方案一个反应腔室可以同时进行多个晶圆的刻蚀工艺，一定程度上也提高了晶圆的产量。
综上所述，本发明公开的一种刻蚀装置与方法，通过提供刻蚀装置为包括若干数量第一基座与第二基座交替排列的反应腔室，并将晶圆传送于该反应腔室中，依次经过第一基座—第二基座—第一基座—第二基座进行处理并如此循环，从而完成晶圆刻蚀—挥发—刻蚀—挥发的循环过程，因此很大程度上优化了晶圆的刻蚀工艺且能进行多片晶圆的工艺生产，产量较高，并保证晶圆在蚀刻过程中的副产物被完全去除，大大的提高了晶圆的良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种刻蚀方法，其特征在于，应用于一种刻蚀装置，所述刻蚀装置包括：
若干基座，每个所述基座的正上方还设有一气体喷头用以通入第一刻蚀气体；
每个所述基座均包括一射频开关，用于开启射频以激发所述第一刻蚀气体形成刻蚀性更强的第二刻蚀气体；
所述基座包括若干第一基座与若干第二基座，且所述若干第一基座与所述若干第二基座交替排列；
所述第一基座的所述射频开关与所述第二基座的所述射频开关的工作状态相互独立；
所述刻蚀方法包括：
步骤S1、在第一温度氛围中对一晶圆进行刻蚀反应，在刻蚀过程中生成副产物并覆盖于所述晶圆表面；
步骤S2、在第二温度氛围中对晶圆表面的副产物进行挥发处理；
将步骤S1和步骤S2作为一个完整的周期，进行至少两次以上的循环处理。
2.如权利要求1所述的刻蚀方法，其特征在于，对晶圆进行刻蚀反应时，同时通入NF3和NH3。
3.如权利要求1所述的刻蚀方法，其特征在于，在进行刻蚀工艺时，所述第一温度为25℃～35℃。
4.如权利要求1所述的刻蚀方法，其特征在于，在进行刻蚀工艺时，所述第二温度为170℃～190℃。
CN201710033545.6A 2014-09-01 2014-09-01 一种刻蚀方法 Active CN106876303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710033545.6A CN106876303B (zh) 2014-09-01 2014-09-01 一种刻蚀方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710033545.6A CN106876303B (zh) 2014-09-01 2014-09-01 一种刻蚀方法
CN201410440490.7A CN104269371B (zh) 2014-09-01 2014-09-01 一种刻蚀装置与方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410440490.7A Division CN104269371B (zh) 2014-09-01 2014-09-01 一种刻蚀装置与方法

Publications (2)

Publication Number Publication Date
CN106876303A CN106876303A (zh) 2017-06-20
CN106876303B true CN106876303B (zh) 2019-09-13

Family

ID=52160882

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410440490.7A Active CN104269371B (zh) 2014-09-01 2014-09-01 一种刻蚀装置与方法
CN201710033545.6A Active CN106876303B (zh) 2014-09-01 2014-09-01 一种刻蚀方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410440490.7A Active CN104269371B (zh) 2014-09-01 2014-09-01 一种刻蚀装置与方法

Country Status (1)

Country Link
CN (2) CN104269371B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881621A (zh) * 2023-01-10 2023-03-31 广州粤芯半导体技术有限公司 浅沟槽隔离结构及其制备方法、半导体结构和芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543672A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 去除自然氧化硅层和形成自对准硅化物的方法
CN103972161A (zh) * 2014-05-08 2014-08-06 上海华力微电子有限公司 一种用于硅通孔形貌修正的SiCoNi蚀刻方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452945C (zh) * 2007-06-20 2009-01-14 中微半导体设备(上海)有限公司 包含多个处理平台的去耦合反应离子刻蚀室
CN101345204B (zh) * 2007-07-13 2010-12-01 北京北方微电子基地设备工艺研究中心有限责任公司 被处理体的保持装置及其温度控制方法
JP5224855B2 (ja) * 2008-03-05 2013-07-03 東京エレクトロン株式会社 電極ユニット、基板処理装置及び電極ユニットの温度制御方法
CN101736326B (zh) * 2008-11-26 2011-08-10 中微半导体设备(上海)有限公司 电容耦合型等离子体处理反应器
JP5781803B2 (ja) * 2011-03-30 2015-09-24 東京エレクトロン株式会社 温度制御方法及びプラズマ処理システム
US9177780B2 (en) * 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543672A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 去除自然氧化硅层和形成自对准硅化物的方法
CN103972161A (zh) * 2014-05-08 2014-08-06 上海华力微电子有限公司 一种用于硅通孔形貌修正的SiCoNi蚀刻方法

Also Published As

Publication number Publication date
CN106876303A (zh) 2017-06-20
CN104269371B (zh) 2017-05-17
CN104269371A (zh) 2015-01-07

Similar Documents

Publication Publication Date Title
US8298949B2 (en) Profile and CD uniformity control by plasma oxidation treatment
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
JP6071514B2 (ja) 静電チャックの改質方法及びプラズマ処理装置
KR102434563B1 (ko) 처리 방법
JP2015073096A5 (zh)
CN105762072A (zh) 使用no活化的用于硅氧化物的各向同性原子层蚀刻
JP7023376B2 (ja) 単一プラズマ室における、フィン電界効果トランジスタ形成のための原子層堆積及びエッチング
JP6679744B2 (ja) 注入フォトレジストを剥離するための方法
JP2016076621A5 (zh)
JP7142611B2 (ja) 処理装置
JP6107709B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
US9147556B2 (en) Plasma processing method and plasma processing apparatus
JP2009302181A (ja) プラズマエッチング処理方法およびプラズマエッチング処理装置
TWI809086B (zh) 蝕刻方法及電漿處理裝置
CN106876303B (zh) 一种刻蚀方法
JP2023540291A (ja) 選択的異方性金属エッチング
CN103137443A (zh) 无定形碳硬掩膜层的形成方法及刻蚀方法
JP7045199B2 (ja) 基板処理装置および基板処理方法
KR101731792B1 (ko) 실리콘나이트라이드막의 건식식각방법
JP5171091B2 (ja) プラズマ処理方法
KR102658106B1 (ko) 타이트한 공간들에서 실리콘을 등방성으로 에칭하기 위한 잔여물이 없는 시스템들 및 방법들
KR101575131B1 (ko) 기판 처리 방법
JP2021093523A (ja) 基板上のパターン形状を制御する方法及び装置
US9524866B2 (en) Method for making semiconductor devices including reactant treatment of residual surface portion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant