JP6617509B2 - 発振器、電子機器、及び、移動体 - Google Patents

Description

本発明は、振動体及び半導体装置を基板に実装して構成される発振器に関する。さらに、本発明は、そのような発振器を用いた電子機器及び移動体等に関する。

例えば、水晶振動体及び半導体装置（ＩＣ）を基板に実装して、水晶発振器を構成することが行われている。そのような水晶発振器においては、ＩＣを実装する前に、水晶振動体に接続された２つのモニター端子を用いて、水晶振動体を強励振させて特性を改善したり、水晶振動体を外部測定装置に接続して特性を検査することが行われている。従って、一般的に、水晶振動体とモニター端子とを接続する配線パターンが長くなって、デジタル回路からのノイズ等の外来ノイズの影響を受け易くなる。その結果、発振周波数が設定値からずれたり、位相歪が生じたりするという問題がある。

関連する技術として、特許文献１には、配線基板上に半導体パッケージと水晶振動子とが実装された水晶発振装置が開示されている。半導体パッケージは、水晶振動子の接続用となる第１外部端子及び第２外部端子を備える。配線基板には、第１外部端子から延伸して水晶振動子の一端に接続される第１配線パターンと、第２外部端子から第１配線パターンと略同一方向に延伸して水晶振動子の他端に接続される第２配線パターンとが形成される。

さらに、配線基板には、第１配線パターンと第２配線パターンとの間の領域に配置され、接地電源電圧に電気的に接続される第３配線パターンが形成される。それにより、第１外部端子と第２外部端子との間のピン間の寄生容量を低減し、また、ピン間のカップリングノイズを低減することが可能になる。その結果、寄生容量の低減やノイズ耐性の向上の要求を満たすことができる。

特開２０１２−１８６７８４号公報（段落００２１−００２２、図１）

しかしながら、特許文献１においては、水晶振動子と第１外部端子及び第２外部端子とを接続する第１配線パターン及び第２配線パターンが、略同一方向に延伸して長くなると共に、接地電源電圧に電気的に接続される第３配線パターンがそれらの間に形成される。従って、水晶振動子と接地配線パターンとの間の寄生容量が大きくなり、その影響によって発振周波数の可変範囲が狭くなるので、発振器の特性が制限されてしまう。

また、特許文献１には、水晶振動子に接続される第１外部端子及び第２外部端子のノイズ耐性を向上させることは開示されているが、それ以外の端子のノイズ耐性を向上させることに関しては、特に開示されていない。

そこで、上記の点に鑑み、本発明の第１の目的は、発振周波数の可変範囲を狭くすることなく、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響を低減した発振器を提供することである。また、本発明の第２の目的は、そのような発振器を用いた電子機器及び移動体等を提供することである。

以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る発振器は、互いに対向する第１の面及び第２の面に第１の配線層及び第２の配線層がそれぞれ配置されると共に、複数のスルーホールを通して第１の配線層と第２の配線層とが電気的に接続された基板と、基板の第１の面に配置され、振動片を挟む２つの電極を第１の配線層に電気的に接続する１組の端子を有する振動体と、基板の第２の面に配置され、発振動作を行って発振信号を生成する少なくとも１つの半導体装置であって、第２の配線層及び第１の配線層を介して振動体の１組の端子にそれぞれ電気的に接続された第１の端子及び第２の端子と、発振周波数を制御するためのデジタル制御信号が供給される第３の端子とを有し、第１及び第２の端子の各々と振動体の１組の端子との間の距離が、第３の端子と振動体の１組の端子との間の距離よりも短い少なくとも１つの半導体装置とを備える。

本発明の第１の観点によれば、振動体と少なくとも１つの半導体装置とを基板の両面にそれぞれ配置してスルーホールを通して接続することにより、振動体の１組の端子と半導体装置の第１及び第２の端子とをそれぞれ接続する配線を短くして、それらの配線の寄生容量を低減することができる。その結果、発振周波数の可変範囲を狭くすることなく、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響を低減した発振器を提供することができる。

ここで、少なくとも１つの半導体装置が、電源電位が供給される第４の端子、及び、基準電位が供給される第５の端子をさらに有し、基板の第１の面又は内部に、第４又は第５の端子に電気的に接続されたシールドパターンが配置されても良い。それにより、振動体と少なくとも１つの半導体装置との間にシールドパターンが配置されるので、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響をさらに低減することができる。

また、少なくとも１つの半導体装置が、発振周波数を制御するための制御電圧が供給される第６の端子をさらに有し、第６の端子と振動体の１組の端子との間の距離が、第３の端子と振動体の１組の端子との間の距離よりも短いことが望ましい。それにより、制御電圧が供給される第６の端子が、デジタル制御信号が供給される第３の端子よりも発振回路の近くに配置されるので、デジタル制御信号がノイズとなって発振動作に与える影響を低減することができる。

さらに、少なくとも１つの半導体装置が、発振信号、又は、発振信号に基づいて生成されるクロック信号を出力する第７の端子をさらに有し、第７の端子と振動体の１組の端子との間の距離が、第３の端子と振動体の１組の端子との間の距離よりも短いことが望ましい。それにより、発振信号又はクロック信号を出力する第７の端子が、デジタル制御信号が供給される第３の端子よりも発振回路の近くに配置されるので、デジタル制御信号がノイズとなって発振動作に与える影響を低減することができる。

以上において、基板と、基板の第１の面の周辺領域において基板の第１の面よりも突出した第１の側壁と、基板の第２の面の周辺領域において基板の第２の面よりも突出した第２の側壁とが、振動体及び少なくとも１つの半導体装置をそれぞれ収容する２つのキャビティーを有するパッケージを構成しても良い。それにより、パッケージが、振動体及び少なくとも１つの半導体装置を安全に保護することができる。

その場合に、発振器が、第２の側壁の主面に配置され、少なくとも１つの半導体装置の複数の端子にそれぞれ電気的に接続された複数の外部接続端子をさらに備えても良い。それにより、発振器をプリント配線基板等に実装する際に、外部接続端子の電気的接続が容易になる。

本発明の第２の観点に係る電子機器は、上記いずれかの発振器を備える。また、本発明の第３の観点に係る移動体は、上記いずれかの発振器を備える。本発明の第２又は第３の観点によれば、発振周波数の可変範囲を狭くすることなく、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響を低減した発振器を用いて生成された正確なクロック信号で動作する電子機器又は移動体を提供することができる。

本発明の第１の実施形態に係る水晶発振器の断面図。 図１に示す水晶発振器の底面図。 第１の実施形態に係る水晶発振器を用いたＰＬＬ回路の構成例を示す図。 図３に示すＶＣＸＯの構成例を示す回路図。 複数の端子間の寄生容量とスプリアスレベルとの関係を示す図。 本発明の第２の実施形態に係る水晶発振器の断面図。 図６に示す水晶発振器の底面図。 本発明の第３の実施形態に係る水晶発振器の断面図。 本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図。 本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図。 本発明の一実施形態に係る移動体の構成例を示すブロック図。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。以下の実施形態においては、発振器の一例として、水晶振動体を用いた水晶発振器について説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る水晶発振器の断面図である。図１に示すように、水晶発振器１１０は、パッケージ１０と、パッケージ１０の一方の主面に形成されたキャビティー内に実装された水晶振動体２０と、パッケージ１０の他方の主面に形成されたキャビティー内に実装された少なくとも１つの半導体装置（ＩＣ）とを含んでいる。本実施形態においては、一例として、２つの半導体装置３０及び４０が用いられる。また、水晶発振器１１０は、水晶振動体２０を覆う蓋部５０を含んでいる。

パッケージ１０は、例えば、第１の基板１１の両面に、側壁を形成する第２の基板１２及び第３の基板１３が積層されて構成され、Ｈ型の断面を有している。第１の基板１１〜第３の基板１３は、例えば、セラミック等の絶縁体で構成される。第１の基板１１は、互いに対向する第１の面１１ａ及び第２の面１１ｂを有している。なお、第１の基板１１の第１の面１１ａ及び第２の面１１ｂは、互いに略平行でも良い。

第２の基板１２は、第１の基板１１の第１の面１１ａの周辺領域において、第１の基板１１の第１の面１１ａよりも突出した第１の側壁を構成している。また、第３の基板１３は、第１の基板１１の第２の面１１ｂの周辺領域において、第１の基板１１の第２の面１１ｂよりも突出した第２の側壁を構成している。第１の基板１１と第１及び第２の側壁とは、水晶振動体２０と半導体装置３０及び４０とをそれぞれ収容する２つのキャビティーを有するパッケージ１０を構成している。それにより、パッケージ１０が、水晶振動体２０と半導体装置３０及び４０とを安全に保護することができる。

第１の基板１１の第１の面１１ａには、第１の配線層６０が配置されており、第１の基板１１の第２の面１１ｂには、第２の配線層７０が配置されている。第１の基板１１には複数のスルーホールが形成されており、それらのスルーホールを通して、第１の配線層６０と第２の配線層７０とが電気的に接続されている。

水晶振動体２０は、第１の基板１１の第１の面１１ａに配置され、振動片として圧電体である水晶片２１と、水晶片２１を挟む第１の電極２２及び第２の電極２３と、それらの電極２２及び２３を第１の配線層６０に接続する１組の端子２４を有している。１組の端子２４を介して電極２２と電極２３との間に交流電圧を印加することにより、圧電効果によって水晶振動体２０の機械的振動が励起される。

また、水晶振動体２０を覆う蓋部５０が、第１の基板１１の第１の面１１ａの周辺領域に設けられた側壁（第２の基板１２）に接合されている。蓋部５０は、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、又は、それらの合金等で構成される。水晶振動体２０が収容されるキャビティー内には、ヘリウム等の不活性ガスを封入しても良い。

半導体装置３０は、第１の基板１１の第２の面１１ｂに配置され、配線層７０及び６０を介して水晶振動体２０の１組の端子２４に電気的に接続されている。それにより、半導体装置３０は、発振動作を行って発振信号を生成する。半導体装置４０は、第１の基板１１の第２の面１１ｂに配置され、半導体装置３０の発振周波数を制御する。半導体装置３０及び４０の各々は、例えば、パッケージに封入されていない半導体チップ（ベアチップ）でも良い。ベアチップは、フリップチップボンディング等によって第１の基板１１の第２の面１１ｂに実装される。

図２は、図１に示す水晶発振器の底面図である。図２におけるＩ−Ｉは、図１によって示される断面の位置を表している。図２に示すように、第１の基板１１の第２の面１１ｂには、第２の配線層７０に含まれている配線パターン７１〜７３及び他の配線パターン（図示せず）が配置されている。各々の配線パターンの一部は、半導体装置３０及び４０のそれぞれの端子に電気的に接続されるＩＣ接続パッドを構成している。

また、配線パターン７１及び７２は、水晶振動体２０の１組の端子２４を介して電極２２及び２３にそれぞれ電気的に接続されている。半導体装置３０及び４０を実装する前に、モニター端子としての配線パターン７１及び７２にプローブ針を当接させ、外部装置を用いて水晶振動体２０の共振特性を測定しながら、レーザーで電極２３をトリミングすることにより、水晶振動体２０の共振周波数が調整される。

あるいは、モニター端子としての配線パターン７１及び７２にプローブ針を当接させ、大きな交流電圧を水晶振動体２０の電極２２及び２３に印加することにより、水晶振動体２０を強励振させて特性を改善することが行われる。また、水晶振動体２０の電極２２及び２３を外部測定装置に接続して、水晶振動体２０の特性を検査しても良い。例えば、外部測定装置から水晶振動体２０の電極２２及び２３に印加される電圧を変化させながら、共振周波数やインピーダンス等を測定することにより、測定値の大きさや変化量に基づいて、水晶振動体２０が良品であるか不良品であるかを判定することができる。

第２の側壁の主面（図２に示す面）１３ｃには、半導体装置３０及び４０の複数の端子にそれぞれ電気的に接続された複数の外部接続端子８１〜８８が配置されている。それにより、水晶発振器１１０をプリント配線基板等に実装する際に、外部接続端子８１〜８８の電気的接続が容易になる。

第１の配線層６０、第２の配線層７０、及び、外部接続端子８１〜８８は、例えば、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の導電体で構成される。また、複数のスルーホール内には、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、又は、タングステン（Ｗ）等の導電体が充填される。

例えば、外部接続端子８１及び８８には、電源電位ＶＣＣ及び基準電位ＶＥＥがそれぞれ供給される。外部接続端子８２及び８３は、発振信号に基づいて生成される反転クロック信号及びクロック信号をそれぞれ出力するために用いられる。なお、クロック信号は差動信号でなくても良く、その場合には、クロック信号を出力する外部接続端子の数は１つで良い。

外部接続端子８４〜８６には、発振周波数を制御するためのデジタル制御信号が供給される。なお、デジタル制御信号が供給される外部接続端子の数は１つ以上であれば良い。外部接続端子８７は、発振信号を出力するために用いられる。外部回路において発振信号の替りにクロック信号が用いられる場合には、外部接続端子８７を別の用途に用いたり、省略しても良い。

一例として、半導体装置３０は、端子３１〜３８を有しており、半導体装置４０は、端子４１〜４６を有している。半導体装置３０の端子３１及び３２は、配線層７０及び６０を介して、水晶振動体２０の１組の端子２４にそれぞれ電気的に接続されている。半導体装置３０の端子３３及び３８は、第３の基板１３に形成された複数のスルーホールを通して、外部接続端子８１及び８８にそれぞれ電気的に接続されている。半導体装置３０の端子３４、３５、３７は、第３の基板１３に形成された複数のスルーホールを通して、外部接続端子８２、８３、８７にそれぞれ電気的に接続されている。

半導体装置３０の端子３６は、配線パターン７３を介して、半導体装置４０の端子４６に電気的に接続されている。それにより、半導体装置４０の端子４６から出力される制御電圧が、半導体装置３０の端子３６に供給される。半導体装置４０の端子４１及び４２は、第３の基板１３に形成された複数のスルーホールを通して、外部接続端子８１及び８８にそれぞれ電気的に接続されている。半導体装置４０の端子４３〜４５は、第３の基板１３に形成された複数のスルーホールを通して、外部接続端子８４〜８６にそれぞれ電気的に接続されている。

本実施形態においては、水晶振動体２０と半導体装置３０及び４０とが第１の基板１１の両面にそれぞれ配置されているので、水晶振動体２０の１組の端子２４に電気的に接続される半導体装置３０の端子３１及び３２の各々と水晶振動体２０の１組の端子２４との間の距離が、発振周波数を制御するためのデジタル制御信号が供給される半導体装置４０の端子４３〜４５の各々と水晶振動体２０の１組の端子２４との間の距離よりも小さくなっている。

例えば、図１に示すように、半導体装置３０の端子３２の中心位置と水晶振動体２０の１組の端子２４の中心位置との間のＸ軸方向における距離を「ａ」とし、半導体装置４０の端子４５の中心位置と水晶振動体２０の１組の端子２４の中心位置との間のＸ軸方向における距離を「ｂ」とすると、ａ＜ｂが成立する。さらに、ａ＜ｂ／４とすることが望ましい。ここで、Ｘ軸方向は、第１の基板１１の長手方向に相当する。

本発明の第１の実施形態によれば、水晶振動体２０と半導体装置３０及び４０とを第１の基板１１の両面にそれぞれ配置してスルーホールを通して接続することにより、水晶振動体２０の１組の端子２４と半導体装置３０の端子３１及び３２とをそれぞれ接続する配線を短くして、それらの配線の寄生容量を低減することができる。その結果、発振周波数の可変範囲を狭くすることなく、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響を低減した水晶発振器１１０を提供することができる。

また、図１及び図２に示す例においては、発振周波数を制御するための制御電圧が供給される端子３６と水晶振動体２０の１組の端子２４との間の距離が、デジタル制御信号が供給される端子４３〜４５の各々と水晶振動体２０の１組の端子２４との間の距離よりも短くなっている。それにより、制御電圧が供給される端子３６が、デジタル制御信号が供給される端子４３〜４５よりも発振回路の近くに配置されるので、デジタル制御信号がノイズとなって発振動作に与える影響を低減することができる。

さらに、図１及び図２に示す例においては、発振信号又はクロック信号を出力する端子３４、３５、３７の各々と水晶振動体２０の１組の端子２４との間の距離が、デジタル制御信号が供給される端子４３〜４５の各々と水晶振動体２０の１組の端子２４との間の距離よりも短くなっている。それにより、発振信号又はクロック信号を出力する端子３４、３５、３７が、デジタル制御信号が供給される端子４３〜４５よりも発振回路の近くに配置されるので、デジタル制御信号がノイズとなって発振動作に与える影響を低減することができる。

＜ＰＬＬ回路の構成＞
図３は、本発明の第１の実施形態に係る水晶発振器を用いたＰＬＬ回路の構成例を示すブロック図である。図３に示すように、このＰＬＬ回路は、ロジック回路１０１と、インターフェース（Ｉ／Ｆ）回路１０２と、水晶発振器１１０とを含んでいる。

水晶発振器１１０は、シリアルインターフェース（Ｉ／Ｆ）４０１と、ＤＡＣ（デジタル／アナログ変換器）４０２と、ＬＰＦ（ローパスフィルター）４０３と、ＶＣＸＯ（電圧制御水晶発振器）３０１と、出力回路３０２とを含んでいる。ここで、シリアルインターフェース４０１〜ＬＰＦ４０３は、半導体装置４０に内蔵されており、ＶＣＸＯ３０１及び出力回路３０２は、半導体装置３０に内蔵されている。

図４は、図３に示すＶＣＸＯの構成例を示す回路図である。図４に示すように、ＶＣＸＯ３０１は、ＮＰＮバイポーラトランジスターＱ１と、キャパシターＣ１〜Ｃ４と、抵抗Ｒ１〜Ｒ４と、バッファーアンプＢＡ１とを含んでいる。端子３１と端子３２との間には、水晶振動体２０が接続されている。

端子３３には、電源電位ＶＣＣが供給され、端子３８には、基準電位ＶＥＥが供給される。抵抗Ｒ１及びＲ２は、水晶振動体２０の２つの電極の間に直列に接続されている。キャパシターＣ１及びＣ２は、水晶振動体２０の２つの電極と基準電位ＶＥＥの配線との間にそれぞれ接続されている。キャパシターＣ３は、水晶振動体２０の一方の電極とトランジスターＱ１のコレクターとの間に接続されている。キャパシターＣ４は、水晶振動体２０の他方の電極とトランジスターＱ１のベースとの間に接続されている。

トランジスターＱ１のコレクターは、抵抗Ｒ３を介して電源電位ＶＣＣの配線に接続されており、エミッターは、基準電位ＶＥＥの配線に接続されている。抵抗Ｒ４は、トランジスターＱ１のコレクターとベースとの間に接続されている。バッファーアンプＢＡ１は、トランジスターＱ１のコレクターに生成される発振信号をバッファーして、図３に示すロジック回路１０１及び出力回路３０２に供給する。出力回路３０２は、例えば、発振信号に基づいて、ＬＶＰＥＣＬ（Low-Voltage Positive Emitter-Coupled Logic）規格のクロック信号ＯＵＴ及び反転クロック信号ＯＵＴＸを生成して外部回路に出力する。

トランジスターＱ１は反転増幅動作を行い、コレクターに生成される発振信号が、水晶振動体２０等を介してベースにフィードバックされる。その際に、水晶振動体２０は、トランジスターＱ１によって印加される交流電圧によって振動する。その振動は固有の共振周波数において大きく励起されて、水晶振動体２０が負性抵抗として動作する。その結果、ＶＣＸＯ３０１は、主に水晶振動体２０の共振周波数によって決定される発振周波数で発振する。

ただし、キャパシターＣ１又はＣ２の容量値を変更することによって、ＶＣＸＯ３０１の発振周波数を微調整することができる。そこで、図４に示す例においては、キャパシターＣ１及びＣ２が、例えば、端子３６に供給される制御電圧に従って容量値が変化する可変容量ダイオード（バラクタダイオード）で構成される。可変容量ダイオードは、カソードとアノードとの間に印加される逆バイアス電圧に従って容量値を変化させる。

再び図３を参照すると、ロジック回路１０１は、ＶＣＸＯ３０１から供給される発振信号の位相又は周波数を基準信号の位相又は周波数と比較することによって誤差信号を生成し、誤差信号をインターフェース回路１０２に出力する。インターフェース回路１０２は、ロジック回路１０１から出力される誤差信号に基づいて、ＶＣＸＯ３０１の発振周波数を制御するためのデジタル制御信号を生成する。デジタル制御信号のシリアル伝送においては、ＳＰＩ規格又はＩ２Ｃ規格等を用いることができる。

例えば、インターフェース回路１０２は、シリアル伝送を行うためのシリアルクロック信号と、発振周波数を調整するためのシリアルの制御データと、半導体装置（チップ）を選択するためのチップセレクト信号とを生成しても良い。インターフェース回路１０２は、それらのデジタル制御信号を、半導体装置４０に内蔵されているシリアルインターフェース４０１に出力する。ノイズ源となるシリアルクロック信号及び制御データは、図２に示す端子４４及び４５にそれぞれ出力される。

シリアルインターフェース４０１は、インターフェース回路１０２から出力されるデジタル制御信号を受信して、制御データをＤＡＣ４０２に供給する。ＤＡＣ４０２は、シリアルインターフェース４０１から供給される制御データを制御電圧に変換する。ＬＰＦ４０３は、ＤＡＣ４０２から出力される制御電圧にローパスフィルター処理を施す。ＬＰＦ４０３から出力される制御電圧は、図２に示す端子３６を介してＶＣＸＯ３０１に供給される。それにより、ＶＣＸＯ３０１の発振周波数を外部から制御することができる。

図５は、複数の端子間の寄生容量と発振信号におけるスプリアスレベルとの関係を示す図である。図５において、横軸は、寄生容量（Ｆ）を表しており、縦軸は、基本波（キャリアー）に対する１Ｈｚ当りのスプリアスレベル（ｄＢｃ／Ｈｚ）を表している。スプリアスとは、高調波や低調波や寄生振動等によって発生する基本波以外の成分のことをいう。また、実線は、測定値を表しており、測定誤差も含まれている。一方、破線は、計算値を表している。

図５の（Ａ）は、図２に示す半導体装置３０の端子３１と半導体装置４０の端子４５との間の寄生容量とスプリアスレベルとの関係を示している。計算値によれば、スプリアスレベルを−１２０ｄＢｃ／Ｈｚにするためには、端子間の寄生容量を１．１４×１０^−１６Ｆにする必要がある。

図５の（Ｂ）は、図２に示す半導体装置３０の端子３２と半導体装置４０の端子４５との間の寄生容量とスプリアスレベルとの関係を示している。計算値によれば、スプリアスレベルを−１２０ｄＢｃ／Ｈｚにするためには、端子間の寄生容量を６．０５×１０^−１５Ｆにする必要がある。

図５の（Ｃ）は、図２に示す半導体装置３０の端子３６と半導体装置４０の端子４５との間の寄生容量とスプリアスレベルとの関係を示している。計算値によれば、スプリアスレベルを−１２０ｄＢｃ／Ｈｚにするためには、端子間の寄生容量を６．２８×１０^−１４Ｆにする必要がある。

一般に、基本波に混入するデジタル信号のノイズのパワーＰｄは、デジタル信号の電圧をＶｄ、ノイズ発生源とノイズ受信側との間の寄生容量をＣｄ、ノイズ受信側と基準電位の配線との間の容量をＣｇとすると、次式（１）で表される。
Ｐｄ＝ＱＶ＝Ｃｄ^３・Ｃｇ／（Ｃｄ＋Ｃｇ）^３・Ｖｄ^２ ・・・（１）
ここで、デジタル信号の電圧Ｖｄは、使用される電子機器によって定められ、ノイズ受信側の容量Ｃｇは、発振周波数の可変範囲に影響するので変更することができない。従って、ノイズの影響を低減するためには、寄生容量Ｃｄを小さくするしかない。

一方で、ＶＣＸＯの制御電圧入力端子に入力されるアナログノイズのパワーＰａは、アナログノイズの電圧をＶａとすると、次式（２）で表される。
Ｐａ＝（Ｃｄ＋Ｃｇ）・Ｖａ^２ ・・・（２）
デジタル制御を行う発振器においては、デジタルノイズをアナログノイズよりも十分小さくして、アナログ制御を行う発振器と遜色ないノイズ特性にすることが望まれている。そこで、式（１）及び（２）に従って、Ｐｄ＜Ｐａとなるための寄生容量Ｃｄの値を試算すると、次のようになる。

例えば、Ｃｇとして通常の挿入容量１０ｐＦを代入し、Ｖｄとして電源電圧と同じ３．３Ｖを代入し、Ｖａとして一般的なノイズレベル６０ｎＶ／Ｈｚ^１／２を代入して、Ｐｄ＜Ｐａとなるための寄生容量Ｃｄを式（１）及び（２）から求めると、０．０６９ａＦ（アトファラド：１０^−１８Ｆ）以下となる。これは、ノイズ受信側の容量Ｃｇの約１５万分の１に相当する。

寄生容量Ｃｄは、次式（３）で表される。
Ｃｄ＝ε０・εｒ・Ｓ／ｒ ・・・（３）
ここで、ε０は、真空の誘電率であり、εｒは、絶縁材料の比誘電率であり、Ｓは、並走するノイズ発生源パターンとノイズ受信側パターンとの対向面積であり、ｒは、ノイズ発生源パターンとノイズ受信側パターンとの間の距離である。

寄生容量Ｃｄを小さくするためには、２つのパターンの対向面積Ｓを小さくするか、又は、２つのパターン間の距離ｒを大きくすれば良い。パターンの幅を細くすることには、製造工程上の制約があるので、２つのパターンの対向面積Ｓを小さくするためには、パターンの長さを短くすることが最も堅実な方法である。

そこで、本実施形態においては、水晶振動体２０と半導体装置３０及び４０とを第１の基板１１の両面にそれぞれ配置してスルーホールを通して接続することにより、最もノイズ受信感度の高い端子３１及び３２（図２）に接続される配線パターンを短くして、上記の条件Ｐｄ＜Ｐａを達成することを主眼としている。

＜第２の実施形態＞
図６は、本発明の第２の実施形態に係る水晶発振器の断面図である。第２の実施形態においては、第１の基板１１の第１の面１１ａに、半導体装置３０又は４０において電源電位ＶＣＣが供給される端子又は基準電位ＶＥＥが供給される端子に電気的に接続されたシールドパターン６１が配置されている。その他の点に関しては、第２の実施形態は、第１の実施形態と同様でも良い。

図７は、図６に示す水晶発振器の底面図である。図７におけるＶＩ−ＶＩは、図６によって示される断面の位置を表している。この例においては、シールドパターン６１が、第１の基板１１に形成されたスルーホールを介して、外部接続端子８１から電源電位ＶＣＣが供給される端子４１に電気的に接続されている。

シールドパターン６１は、例えば、配線層６０の材料と同様の材料で構成され、平面視で半導体装置４０よりも広い領域に配置されても良い。また、スルーホールを図中のＹ軸方向に長く形成することにより、スルーホール内に充填された導電体もシールド材として機能する。その場合には、Ｚ軸方向及びＸ軸方向の電磁誘導に対するシールド効果が得られるので、水晶振動体２０と半導体装置３０の端子３１及び３２とを電磁誘導から保護することができる。

＜第３の実施形態＞
図８は、本発明の第３の実施形態に係る水晶発振器の断面図である。第３の実施形態においては、第１の基板１１の内部に、半導体装置３０又は４０において電源電位ＶＣＣが供給される端子又は基準電位ＶＥＥが供給される端子に電気的に接続されたシールドパターン６２が配置されている。その他の点に関しては、第３の実施形態は、第１又は第２の実施形態と同様でも良い。

第１の基板１１は、基板９１と基板９２とを積層することによって構成され、基板９１の図中上面、又は、基板９２の図中下面に、シールドパターン６２が配置されている。この例においては、シールドパターン６２が、基板９１に形成されたスルーホールを介して、外部接続端子８１から電源電位ＶＣＣが供給される端子４１（図７参照）に電気的に接続されている。

シールドパターン６２は、例えば、配線層６０の材料と同様の材料で構成され、平面視で半導体装置４０よりも広い領域に配置されても良い。さらに、シールドパターン６１が、基板９２の図中上面に配置されても良い。シールドパターン６１は、基板９２に形成されたスルーホールを介して、シールドパターン６２に電気的に接続されている。

本発明の第２又は第３の実施形態によれば、第１の実施形態における効果に加えて、水晶振動体２０と半導体装置４０との間にシールドパターン６１又は６２が配置されるので、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響をさらに低減することができる。

＜電子機器＞
次に、本発明のいずれかの実施形態に係る水晶発振器を用いた電子機器について説明する。
図９は、本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図である。この電子機器は、本発明のいずれかの実施形態に係る水晶発振器１１０と、ＣＰＵ１２０と、操作部１３０と、ＲＯＭ（リードオンリー・メモリー）１４０と、ＲＡＭ（ランダムアクセス・メモリー）１５０と、通信部１６０と、表示部１７０と、音声出力部１８０とを含んでいる。なお、図９に示す構成要素の一部を省略又は変更しても良いし、あるいは、図９に示す構成要素に他の構成要素を付加しても良い。

水晶発振器１１０は、デジタル制御信号によって制御される発振周波数で発振動作を行うことにより、クロック信号を生成する。水晶発振器１１０によって生成されるクロック信号は、ＣＰＵ１２０等を介して、電子機器の各部に供給される。

ＣＰＵ１２０は、水晶発振器１１０から供給されるクロック信号に同期して動作し、ＲＯＭ１４０等に記憶されているプログラムに従って、各種の信号処理や制御処理を行う。例えば、ＣＰＵ１２０は、操作部１３０から供給される操作信号に応じて各種の信号処理を行ったり、外部との間でデータ通信を行うために通信部１６０を制御する。あるいは、ＣＰＵ１２０は、表示部１７０に各種の画像を表示させるための画像信号を生成したり、音声出力部１８０に各種の音声を出力させるための音声信号を生成する。

操作部１３０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ１２０に出力する。ＲＯＭ１４０は、ＣＰＵ１２０が各種の信号処理や制御処理を行うためのプログラムやデータ等を記憶している。また、ＲＡＭ１５０は、ＣＰＵ１２０の作業領域として用いられ、ＲＯＭ１４０から読み出されたプログラムやデータ、操作部１３０を用いて入力されたデータ、又は、ＣＰＵ１２０がプログラムに従って実行した演算結果等を一時的に記憶する。

通信部１６０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ１２０と外部装置との間のデータ通信を行う。表示部１７０は、例えば、ＬＣＤ（液晶表示装置）等を含み、ＣＰＵ１２０から供給される画像信号に基づいて各種の情報を表示する。また、音声出力部１８０は、例えば、スピーカー等を含み、ＣＰＵ１２０から供給される音声信号に基づいて音声を出力する。

上記の電子機器としては、例えば、携帯電話機等の移動端末、スマートカード、電卓、電子辞書、電子ゲーム機器、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。

図１０は、本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図である。この例においては、時計及びタイマーについて説明する。本発明の一実施形態に係る時計は、本発明のいずれかの実施形態に係る水晶発振器１１０と、分周器１１１と、操作部１３０と、表示部１７０と、音声出力部１８０と、計時部１９０とを含んでいる。また、本発明の一実施形態に係るタイマーは、音声出力部１８０の替りに制御部２００を含んでいる。なお、図１０に示す構成要素の一部を省略又は変更しても良いし、あるいは、図１０に示す構成要素に他の構成要素を付加しても良い。

分周器１１１は、例えば、複数のフリップフロップ等で構成され、水晶発振器１１０から供給されるクロック信号を分周して、計時用の分周クロック信号を生成する。計時部１９０は、例えば、カウンター等で構成され、分周器１１１から供給される分周クロック信号に基づいて計時動作を行って、現在時刻やアラーム時刻を表す表示信号や、アラーム音を発生するためのアラーム信号を生成する。

操作部１３０は、計時部１９０に現在時刻やアラーム時刻を設定するために用いられる。表示部１７０は、計時部１９０から供給される表示信号に従って、現在時刻やアラーム時刻を表示する。音声出力部１８０は、計時部１９０から供給されるアラーム信号に従って、アラーム音を発生する。

タイマーの場合には、アラーム機能の替りにタイマー機能が設けられる。即ち、計時部１９０は、現在時刻が設定時刻に一致したことを表すタイマー信号を生成する。制御部２００は、計時部１９０から供給されるタイマー信号に従って、タイマーに接続されている機器をオン又はオフさせる。

本実施形態によれば、発振周波数の可変範囲を狭くすることなく、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響を低減した水晶発振器１１０を用いて生成された正確なクロック信号で動作する電子機器を提供することができる。

＜移動体＞
次に、本発明のいずれかの実施形態に係る水晶発振器を用いた移動体について説明する。移動体としては、例えば、自動車、自走式ロボット、自走式搬送機器、列車、船舶、飛行機、又は、人工衛星等が該当する。

図１１は、本発明の一実施形態に係る移動体の構成例を示すブロック図である。図１１に示すように、この移動体は、本発明のいずれかの実施形態に係る水晶発振器１１０を含み、さらに、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子制御式一定速度走行装置２３０等の各種の電子制御式装置を搭載している。なお、図１１に示す構成要素の一部を省略又は変更しても良いし、あるいは、図１１に示す構成要素に他の構成要素を付加しても良い。

水晶発振器１１０は、デジタル制御信号によって制御される発振周波数で発振動作を行うことにより、クロック信号を生成する。水晶発振器１１０によって生成されるクロック信号は、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子制御式一定速度走行装置２３０等に供給される。

電子制御式燃料噴射装置２１０は、水晶発振器１１０から供給されるクロック信号に同期して動作し、ガソリンエンジン等の予混合燃焼機関において、所定のタイミングで液体の燃料を吸入空気に霧状に噴射する。電子制御式ＡＢＳ（アンチロック・ブレーキ・システム）装置２２０は、水晶発振器１１０から供給されるクロック信号に同期して動作し、ブレーキをかけるように操作が行われた際に、ブレーキを徐々に強力に駆動して、移動体が滑り始めたらブレーキを一旦緩めてから再び駆動することを繰り返す。電子制御式一定速度走行装置２３０は、水晶発振器１１０から供給されるクロック信号に同期して動作し、移動体の速度を監視しながら、移動体の速度が一定となるようにアクセル又はブレーキ等を制御する。

本実施形態によれば、発振周波数の可変範囲を狭くすることなく、デジタル回路からのノイズ等の外来ノイズが発振動作に与える影響を低減した水晶発振器１１０を用いて生成された正確なクロック信号で動作する移動体を提供することができる。

上記の実施形態においては、水晶振動体を用いた水晶発振器について説明したが、本発明は、以上説明した実施形態に限定されるものではなく、水晶以外の圧電体等を用いた発振器にも適用することができる。このように、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１０…パッケージ、１１〜１３、９１、９２…基板、２０…水晶振動体、２１…水晶片、２２、２３…電極、２４…１組の端子、３０、４０…半導体装置、３１〜３８、４１〜４６…半導体装置の端子、５０…蓋部、６０、７０…配線層、６１、６２…シールドパターン、７１〜７３…配線パターン、８１〜８８…外部接続端子、１０１…ロジック回路、１０２…インターフェース回路、１１０…水晶発振器、１１１…分周器、１２０…ＣＰＵ、１３０…操作部、１４０…ＲＯＭ、１５０…ＲＡＭ、１６０…通信部、１７０…表示部、１８０…音声出力部、１９０…計時部、２００…制御部、２１０…電子制御式燃料噴射装置、２２０…電子制御式ＡＢＳ装置、２３０…電子制御式一定速度走行装置、３０１…ＶＣＸＯ、３０２…出力回路、４０１…シリアルインターフェース、４０２…ＤＡＣ、４０３…ＬＰＦ、Ｑ１…トランジスター、Ｃ１〜Ｃ４…キャパシター、Ｒ１〜Ｒ４…抵抗、ＢＡ１…バッファーアンプ

Claims (8)

1. 互いに対向する第１の面及び第２の面と、前記第１の面に配置された第１の配線層と、前記第２の面に配置された第２の配線層と、を有し、複数のスルーホールを通して前記第１の配線層と前記第２の配線層とが電気的に接続された基板と、
   振動片と、前記振動片を挟む２つの電極と、前記２つの電極を前記第１の配線層に電気的に接続する１組の端子とを有し、前記基板の前記第１の面に配置される振動体と、
   前記第２の配線層及び前記第１の配線層を介して前記振動体の１組の端子にそれぞれ電気的に接続された第１の端子及び第２の端子を有し、前記基板の前記第２の面に配置された第１の半導体装置と、
   発振周波数を制御するためのデジタル制御信号が供給される第３の端子を有し、前記基板の前記第２の面に配置された第２の半導体装置と、を備え、
   前記第１の半導体装置は、前記デジタル制御信号が供給される端子を有しておらず、
   前記第１の半導体装置と前記第２の半導体装置とが並んでいる方向に沿った断面視において、前記第１及び第２の端子の各々と前記振動体の１組の端子との間の距離のいずれもが、前記第３の端子と前記振動体の１組の端子との間の距離よりも短い、発振器。
2. 前記第１の半導体装置が、電源電位が供給される第４の端子、及び、基準電位が供給される第５の端子をさらに有し、
   前記基板の前記第１の面又は前記基板の内部に、前記第４の端子又は前記第５の端子に電気的に接続されたシールドパターンが配置されている、請求項１記載の発振器。
3. 前記第１の半導体装置が、発振周波数を制御するための制御電圧が供給される第６の端子をさらに有し、
   前記第１の半導体装置と前記第２の半導体装置とが並んでいる方向に沿った断面視において、前記第６の端子と前記振動体の１組の端子との間の距離が、前記第３の端子と前記振動体の１組の端子との間の距離よりも短い、請求項１又は２記載の発振器。
4. 前記第１の半導体装置が、発振信号、又は、発振信号に基づいて生成されるクロック信号を出力する第７の端子をさらに有し、
   前記第１の半導体装置と前記第２の半導体装置とが並んでいる方向に沿った断面視において、前記第７の端子と前記振動体の１組の端子との間の距離が、前記第３の端子と前記振動体の１組の端子との間の距離よりも短い、請求項１〜３のいずれか１項記載の発振器。
5. 前記基板、および前記基板の第１の面の周辺領域において前記基板の第１の面よりも突出した第１の側壁から構成され、前記振動体を収容している第１のキャビティーと、
   前記基板、および前記基板の第２の面の周辺領域において前記基板の第２の面よりも突出した第２の側壁から構成され、前記第１の半導体装置および前記第２の半導体装置を収容している第２のキャビティーと、
   を有するパッケージを構成する、請求項１〜４のいずれか１項記載の発振器。
6. 前記第２の側壁の主面に配置され、前記第１の半導体装置および前記第２の半導体装置の複数の端子にそれぞれ電気的に接続された複数の外部接続端子をさらに備える、請求項５記載の発振器。
7. 請求項１〜６のいずれか１項記載の発振器を備える電子機器。
8. 請求項１〜６のいずれか１項記載の発振器を備える移動体。

Images