CN109309478A - 振动器件、电子设备以及移动体 - Google Patents

Abstract

本发明提供振动器件、电子设备以及移动体。能够适当地对两个振子的振荡频率进行温度补偿。振动器件包含：第1振子，其生成基准时钟信号；第2振子，其生成第1时钟信号，该第1时钟信号的频率根据所述基准时钟信号而调整；以及电路装置，其具备第1振子的振荡频率的温度补偿用的温度传感器。温度传感器以在与电路装置的基板垂直的方向上俯视时第1振子和温度传感器重叠的方式配置在电路装置中。

Description

振动器件、电子设备以及移动体

技术领域

本发明涉及振动器件、电子设备以及移动体等。

背景技术

在通过使压电振子等振子振荡而生成时钟信号的振动器件中，需要使振子的振荡频率高精度化。作为高精度化的方法，已知根据检测温度来补偿振荡频率的温度特性的方法。

作为振动器件的一例，在专利文献1中公开了一种使用两个石英振荡器来实现时间数字转换的现有技术。在该专利文献1的现有技术中，使用两个石英振荡器生成第1、第2时钟信号(时钟脉冲)，边沿一致检测电路检测第1、第2时钟信号的下降沿相互一致的同步点。然后，当检测到同步点时，同步计数器与第1、第2时钟信号同步地开始计数处理，根据计数处理的结果进行计算从开始脉冲到停止脉冲的未知时间的时间测定。

专利文献1：日本特开平5-087954号公报

在专利文献1中，由于生成第1、第2时钟信号的两个石英振荡器分别通过彼此独立地振荡的石英振荡器实现，因此，可能无法进行适当的温度补偿。由于两个石英振荡器的振荡频率影响时间数字转换的性能(例如，时间的测定精度、时间分辨率)，因此，期望对两个石英振荡器的振荡频率适当地进行温度补偿。

发明内容

本发明是为了解决所述课题中的至少一部分而完成的，作为以下形态或方式来实现。

本发明的一个方式涉及振动器件，所述振动器件包含：第1振子，其生成基准时钟信号；第2振子，其生成第1时钟信号，该第1时钟信号的频率根据所述基准时钟信号而调整；以及电路装置，其具备基板和所述第1振子的振荡频率的温度补偿用的温度传感器，所述第1振子以在与所述基板垂直的方向上的俯视时所述第1振子与所述温度传感器重叠的方式被配置于所述电路装置。

根据本发明的一个方式，在俯视时，温度传感器以第1振子和温度传感器重叠的方式配置在电路装置中，由此，温度传感器能够适当地检测出第1振子的温度。由此能够根据由温度传感器检测出的温度高精度地对第1振子的振荡频率进行温度补偿。并且，在本发明的一个方式中，根据使用第1振子生成的基准时钟信号来调整使用第2振子生成的第1时钟信号的频率。由于基准时钟信号的频率已被温度补偿，因此，其结果是，能够得到与第1时钟信号的频率被高精度地温度补偿的情况相同的状态。这样，能够适当地对第1、第2振子的振荡频率进行温度补偿。例如能够实现电路装置进行的处理的高性能化等。

此外，在本发明的一个方式中，也可以是，所述第1振子被第1支承部支承于所述电路装置，所述第2振子被第2支承部支承于所述电路装置。

这样，成为第1、第2振子分别被第1、第2支承部支承于电路装置的结构。因此，能够提供在实现处理电路的处理的高性能化等的情况下紧凑地收纳第1、第2振子和电路装置的小型振动器件等。此外，在降低了第1支承部的高度时，使得温度传感器与第1振子之间的距离缩短，从而能够高精度地测定第1振子的温度。

此外，在本发明的一个方式中，也可以是，所述第1支承部将所述第1振子的端子电极和所述电路装置的第1端子电连接，所述第2支承部将所述第2振子的端子电极和所述电路装置的第2端子电连接。

这样，能够有效利用用于借助电路装置支承第1振子的第1支承部将与电路装置的第1振荡电路连接的第1端子和第1振子的一侧电极的端子电极电连接。此外，能够有效利用用于借助电路装置支承第2振子的第2支承部将与电路装置的第2振荡电路连接的第2端子和第2振子的一侧电极的端子电极电连接。

此外，在本发明的一个方式中，也可以是，所述第1支承部和所述第2支承部是导电性的凸块。

这样，使得第1振子被导电性的凸块支承于电路装置。通过使用凸块连接，能够使第1振子的基板和电路装置的基板之间的距离非常接近。由此，能够利用被配置成在俯视时与第1振子重叠的温度传感器高精度地测定第1振子的温度。

此外，在本发明的一个方式中，也可以是，在所述俯视时，所述第1振子以及所述第2振子的面积小于所述电路装置的面积。

这样，可以借助电路装置支承第1振子和第2振子，以使得在俯视时第1振子以及第2振子整体与电路装置重叠。由此，能够在实现电路装置进行的处理的高性能化等的情况下，使俯视时的振动器件的尺寸紧凑。

此外，在本发明的一个方式中，也可以是，所述振动器件包含用于生成第2时钟信号的第3振子，该第2时钟信号的频率根据所述基准时钟信号而调整。

这样，由于基准时钟信号的频率已被温度补偿，因此，其结果是，能够得到与第1、第2时钟信号的频率被高精度地温度补偿的情况相同的状态。这样，能够适当地对第1、第2、第3振子的振荡频率进行温度补偿。例如，可以使用第1、第2时钟信号实现电路装置进行的处理的高性能化等。

此外，在本发明的一个方式中，也可以是，所述电路装置包含：第1PLL电路，其进行所述基准时钟信号和所述第1时钟信号的相位同步；和第2PLL电路，其进行所述基准时钟信号和所述第2时钟信号的相位同步。

通过这样使用第1PLL电路、第2PLL电路进行相位同步，与利用一个PLL电路进行第1、第2时钟信号的相位同步的情况相比，能够提高相位同步的频度，从而能够实现使用第1、第2时钟信号的时间数字转换的高性能化。

此外，在本发明的一个方式中，也可以是，所述电路装置包含时间数字转换电路，该时间数字转换电路根据所述第1时钟信号和所述第2时钟信号，将时间转换为数字值。

这样，能够实现使用第1、第2时钟信号的高精度的时间数字转换处理。在本发明的一个方式中，由于第1、第2时钟信号的温度特性被降低，因此，能够实现时间数字转换处理的高精度化。

此外，在本发明的一个方式中，也可以是，所述电路装置包含时间数字转换电路，该时间数字转换电路根据所述基准时钟信号和所述第1时钟信号，将时间转换为数字值。

这样，能够实现使用基准时钟信号和第1时钟信号的高精度的时间数字转换处理。在本发明的一个方式中，由于基准时钟信号被高精度地温度补偿，根据基准时钟信号而被调整频率的第1时钟信号的温度特性被降低，因此，能够实现时间数字转换处理的高精度化。

此外，在本发明的一个方式中，也可以是，所述电路装置包含：第1振荡电路，其使用所述第1振子生成所述基准时钟信号；和第2振荡电路，其使用所述第2振子生成所述第1时钟信号，所述电路装置被配置成，在所述俯视时所述第1振子和所述温度传感器重叠，并且所述第1振子和所述第1振荡电路重叠，所述电路装置被配置成，在所述俯视时所述第2振子和所述第2振荡电路重叠。

这样，可以通过最短的连接路径将第1振荡电路和第1振子连接起来。此外，还可以通过最短的连接路径将第2振荡电路和第2振子连接起来。由此，能够减少这些连接路径上的额外的寄生电阻和寄生电容。因此，能够防止由于这些寄生电阻和寄生电容的原因而引起的性能劣化，从而能够实现高精度的振荡器等。

此外，在本发明的一个方式中，也可以是，所述电路装置包含：第1信号线，其将所述第1时钟信号提供给所述时间数字转换电路；和第2信号线，其将所述第2时钟信号提供给所述时间数字转换电路，在所述第1信号线与所述第2信号线之间布置有第1屏蔽线。

这样，可以利用第1屏蔽线减少第1、第2时钟信号中的一方的时钟信号的时钟噪声对另一方的时钟信号产生的不利影响，从而能够实现使用第1、第2时钟信号的时间数字转换的高性能化。

此外，在本发明的一个方式中，也可以是，所述电路装置还包含第2屏蔽线和第3屏蔽线，所述第1信号线配置在所述第2屏蔽线与所述第1屏蔽线之间，所述第2信号线配置在所述第3屏蔽线与所述第1屏蔽线之间。

这样，可以利用第2屏蔽线减少时钟噪声以外的噪声对第1时钟信号产生的不利影响，利用第3屏蔽线减少时钟噪声以外的噪声对第2时钟信号产生的不利影响，因此能够实现时间数字转换的高性能化。

此外，本发明的另一方式涉及包含上述任意一项所述的振动器件的电子设备。

此外，本发明的又一方式涉及包含上述任意一项所述的振动器件的移动体。

附图说明

图1是示出本实施方式的振动器件的结构例的俯视图。

图2是示出本实施方式的振动器件的结构例的立体图。

图3是利用支承部将多个振子支承于电路装置上的结构的说明图。

图4是说明凸块连接的详细例的剖视图。

图5是电路装置的布局配置例。

图6是本实施方式的电路装置、振动器件的结构例。

图7是振荡信号的振荡频率控制的说明图。

图8是说明时间数字转换的示例的信号波形图。

图9是说明时间数字转换的具体方式的信号波形图。

图10是电路装置、振动器件的第1详细结构例。

图11是电路装置、振动器件的第2详细结构例。

图12是说明详细结构例的时间数字转换的信号波形图。

图13是温度传感器的详细结构例。

图14是振荡电路的第1结构例。

图15是振荡电路的第2结构例。

图16是屏蔽线的布线方法的说明图。

图17是本实施方式的变形例。

图18是电子设备的结构例。

图19是移动体的结构例。

标号说明

10：电路装置；12：处理电路；14：温度传感器；20：时间数字转换电路；24：电压转换电路；30：斩波调制电路；41：放大电路；50：振动器件；52：封装；53：基部；54：框部；55：A/D转换电路；60：台阶部；61：电极；62：键合线；63：台阶部；64：电极；65：键合线；66：台阶部；67：电极；68：键合线；72：低通滤波部；80：斩波解调电路；82：斩波解调部；90：斩波调制电路；101：第1振荡电路；102：第2振荡电路；103：第3振荡电路；105：温度检测电路；110：控制电路；120：第1PLL电路；122：分频电路；124：分频电路；126：相位检测器；128：电荷泵电路；130：第2PLL电路；132：分频电路；134：分频电路；136：相位检测器；138：电荷泵电路；140：振荡信号生成电路；180：数字处理电路；182：温度补偿部；206：车辆；207：车体；208：控制装置；209：车轮；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部；CK1：第1时钟信号；CK2：第2时钟信号；CKR：基准时钟信号；LC1：第1信号线；LC2：第2信号线；P1：第1端子；P3：第2端子；SL：第1屏蔽线；SL1：第2屏蔽线；SL2：第3屏蔽线；SM1：第1支承部；XTAL1：第1振子；XTAL2：第2振子；XTAL3：第3振子。

具体实施方式

以下，对本发明的优选实施方式详细地进行说明。另外，以下进行说明的本实施方式不对权利要求书中记载的本发明的内容进行不当的限定，本实施方式中说明的全部结构并非作为本发明的解决手段所必需的。

1.振动器件

图1、图2示出本实施方式的振动器件50的结构例。图1是从上侧观察振动器件50时的俯视图，图2是从斜上侧观察时的立体图。振动器件50包含振子XTAL1、XTAL2(第1、第2振子)和电路装置10。此外，还可以包含振子XTAL3(第3振子)。另外，图1、图2是在振动器件50中设置三个振子的结构例，但是本实施方式不限于此，振子的个数可以是两个，也可以是四个以上。

在本实施方式中，将从电路装置10朝向振子XTAL1～XTAL3的方向作为向上的方向，将其相反方向作为向下的方向。例如，振动器件50的封装52的盖部侧在向上的方向侧，底部侧在向下的方向侧。在图1、图2中，方向DR3(第3方向)是向下的方向，并且是与振动器件50具有的电路装置10(半导体芯片)的基板(半导体基板)垂直(交叉)的方向。方向DR1、DR2(第1、第2方向)是与方向DR3垂直的方向，并且方向DR1和DR2相互垂直。方向DR1是沿振动器件50的封装52的第1边的方向，方向DR2是沿与封装52的第1边垂直的第2边的方向。

振动器件50具有封装52，封装52具有箱状的基部53和框部54(围绕部)。框部54的上表面与未图示的盖部接合。在封装52的基部53中设有凹部，振子XTAL1～XTAL3和电路装置10被盖部气密密封而收纳于由凹部形成的收纳空间S中。

在封装52的框部54的内侧周缘部设有台阶部60、63、66。基部53的凹部构成为内底面和台阶部60、63、66的两级结构(夹层(loft)结构)，并且在内底面上安装有电路装置10。电路装置10例如是集成电路装置(半导体芯片)。在台阶部60、63、66中分别形成有电极61、64、67等多个电极。电极61、64、67经由键合线62、65、68与电路装置10的对应端子(焊盘)电连接。电极61、64、67经由封装52的内部布线等与设置于封装52的外底面(外侧底面)的外部连接端子电连接。由此，电路装置10的端子与对应的外部连接端子电连接。

振子XTAL1、XTAL2、XTAL3是通过例如石英振动片等振动片(压电振动片)实现。例如通过切角为AT切或SC切等的进行厚度剪切振动的石英振动片等实现。但是，本实施方式的振子XTAL1、XTAL2、XTAL3不限于此，还可以通过例如厚度剪切振动型以外的振动片或由石英以外的材料形成的压电振动片等各种振动片实现。

振子XTAL1具有基板PS1(压电基板)、下部电极ED1(广义上的一侧电极。未图示)和上部电极EU1(广义上的另一侧电极)。基板PS1是由石英等压电材料形成的平板状基板。上部电极EU1(表面电极)形成于基板PS1的上表面(第1主面)，下部电极ED1(背面电极)形成于基板PS1的下表面(第2主面)。上部电极EU1具有矩形(大致矩形)的激励电极XU1、矩形(大致矩形)的端子电极TU1以及连接激励电极XU1和端子电极TU1的连接电极。下电极ED1也具有未图示的激励电极XD1、端子电极TD1和连接电极。上部电极EU1的激励电极XU1被设置成隔着基板PS1与下部电极ED1的激励电极XD1对置。上部电极EU1的端子电极TU1被设置成隔着基板PS1与下部电极ED1的端子电极TD1对置。并且，通过在激励电极XU1、XD1间施加电压，实现基于厚度剪切的振动。在该情况下，可以采用基板PS1在激励电极XU1、XD1处的厚度(在方向DR3上的厚度)变薄的结构。这样，本实施方式的振子XTAL1为如下的结构：除了激励电极XU1、XD1以外，端子电极TU1、TD1、连接电极也与基板PS1紧贴(层压、蒸镀)地形成。

振子XTAL2具有基板PS2、下部电极ED2(一侧电极)以及上部电极EU2(另一侧电极)。上部电极EU2具有激励电极XU2、端子电极TU2以及连接电极。下部电极ED2具有激励电极XD2、端子电极TD2以及连接电极。振子XTAL3具有基板PS3、下部电极ED3(一侧电极)以及上部电极EU3(另一侧电极)。上部电极EU3具有激励电极XU3、端子电极TU3以及连接电极。下部电极ED3具有激励电极XD3、端子电极TD3以及连接电极。由于这些振子XTAL2、XTAL3的电极等的结构与振子XTAL1相同，因此，省略详细说明。另外，作为一侧电极的下部电极ED1、ED2、ED3例如是第3方向侧(电路装置侧)的电极，作为另一侧电极的上部电极EU1、EU2、EU3例如是与第3方向(DR3)相反的方向上的第4方向侧的电极。

在本实施方式中，第1振子XTAL1是用于生成基准时钟信号的振子，第2振子XTAL2是用于生成第1时钟信号的振子，其中，所述第1时钟信号的频率根据基准时钟信号来调整。具体而言，调整(控制)第1时钟信号的频率，使得基准时钟信号的频率与第1时钟信号的频率之比成为预定的比。例如，电路装置10包含PLL(Phase Locked Loop)电路，PLL电路调整第2振子XTAL2的振荡频率，使得基准时钟信号和第1时钟信号进行相位同步。另外，频率调整方法不限于此，只要根据基准时钟信号调整第1时钟信号的频率即可。例如，也可以由FLL(Frequency Locked Loop)电路根据基准时钟信号控制第1时钟信号的频率。此外，不限于调整振子的振荡频率的情况，只要调整使用振子生成的第1时钟信号的频率即可。

如图1、图2所示，电路装置10包含第1振子XTAL1的振荡频率的温度补偿用的温度传感器14。具体而言，电路装置10包含：温度补偿电路，其根据温度传感器14的输出进行温度补偿处理；和时钟信号生成电路，其根据该温度补偿处理的结果生成基准时钟信号。例如，在温度补偿电路进行基于模拟信号处理的温度补偿的情况下，时钟信号生成电路可以由使第2振子XTAL2振荡的VCO(Voltage Controlled Oscillator)构成。或者，在温度补偿电路进行基于数字信号处理的温度补偿的情况下，时钟信号生成电路可以由使第2振子XTAL2振荡的DCO(Digital Controlled Oscillator)构成。这里，温度补偿是降低(例如取消)基准时钟信号的频率的温度特性。具体而言，是减少由温度传感器14检测出的温度发生变化时的基准时钟信号的频率变化(例如将基准时钟信号的频率保持恒定)。

并且，温度传感器14以在与电路装置10的基板(半导体基板)垂直的方向DR3(基板的厚度方向)上俯视时第1振子XTAL1和温度传感器14重叠的方式配置于电路装置10。温度传感器14的区域是在基板上配置构成温度传感器的电路元件(例如晶体管、电阻器或电容器等)的区域。该温度传感器14的区域的全部或一部分在俯视时与第一振子XTAL1的基板PS1(压电基板)重叠。例如，在俯视时，构成温度传感器的电路元件中的和温度检测相关的(生成具有温度特性的电压的)电路元件与第1振子XTAL1重叠。例如，在温度传感器14是带隙基准电路的情况下，输出具有温度特性的基极-发射极间电压的双极性晶体管在俯视时与第1振子XTAL1重叠。

根据本实施方式，温度传感器14以在俯视时第1振子XTAL1和温度传感器14重叠的方式配置在电路装置10中，由此，温度传感器14能够适当地(准确地)检测出第1振子XTAL1的温度。由此，能够根据由温度传感器14检测出的温度(温度检测信号)高精度地对第1振子XTAL1的振荡频率进行温度补偿。并且，在本实施方式中，根据使用第1振子XTAL1生成的基准时钟信号，调整使用第2振子XTAL2生成的第1时钟信号的频率。由于基准时钟信号的频率已进行温度补偿，因此，第1时钟信号的频率的温度特性降低，其结果，能够得到与第1时钟信号的频率被高精度地温度补偿时相同的状态。通过使用这样的高精度的基准时钟信号和第1时钟信号，能够实现振动器件50进行的处理的高性能化。例如，在后述的时间数字转换中，基准时钟信号和第1时钟信号的频率的精度会影响性能(时间的测定精度和分辨率)，根据本实施方式，能够实现时间测定的高性能化。

另外，在图1、图2中，示出温度传感器14配置在第1振子XTAL1的连接电极之下的情况，但是，温度传感器14的配置位置不限于此。例如，也可以是，温度传感器14以在俯视时温度传感器14的至少一部分(全部或一部分)和第1振子XTAL1的激励电极XU1(XD1)重叠的方式配置于电路装置10。这样，能够使第1振子XTAL1的基板PS1中的作为进行振动的部分的激励电极XU1(XD1)的部分和温度传感器14接近。由此，能够使温度补偿更加高精度化。

此外，在本实施方式中，振动器件50可以包含用于生成第2时钟信号的第3振子XTAL3，该第2时钟信号的频率根据基准时钟信号进行调整。第1时钟信号和第2时钟信号例如是互不相同的频率的时钟信号。

这样，根据使用第1振子XTAL1生成的基准时钟信号，调整使用第2振子XTAL2生成的第1时钟信号的频率和使用第3振子XTAL3生成的第2时钟信号的频率。由于基准时钟信号的频率已进行温度补偿，因此，第1、第2时钟信号的频率的温度特性降低，其结果，能够得到与第1、第2时钟信号的频率被高精度地温度补偿时相同的状态。通过使用这样的高精度的第1、第2时钟信号，能够实现振动器件50进行的处理的高性能化。例如，在后述的时间数字转换中，可以以第1、第2时钟信号的频率差为分辨率来测定时间。该情况下，通过使第1、第2时钟信号高精度化而使频率差变得准确，能够实现时间测定的高性能化。

此外，在本实施方式中，在俯视时，第1振子XTAL1和第2振子XTAL2的面积小于电路装置10的面积。第1振子XTAL1和第2振子XTAL2的面积是将俯视时的第1振子XTAL1的基板PS1的面积和第2振子XTAL2的基板PS2的面积相加得到的面积。电路装置10的面积是俯视时的电路装置10的基板的面积。

这样，可以以在俯视时振子XTAL1、XTAL2整体与电路装置10的基板重叠的方式，利用电路板10的基板支承振子XTAL1、XTAL2。由此，能够在实现振动器件50进行的处理的高性能化等的情况下，使俯视时的封装52的尺寸紧凑。即，在俯视时，能够将振子XTAL1、XTAL2和电路装置10紧凑地收纳于封装52内。另外，更具体来说，在俯视时，第1振子XTAL1、第2振子XTAL2以及第3振子XTAL3的面积小于电路装置10的面积。这样，在振动器件50包含三个振子的情况下，在俯视时，能够将振子XTAL1～XTAL3和电路装置10紧凑地收纳于封装52内。

此外，在本实施方式中，电路装置10包含：用于使用第1振子XTAL1生成基准时钟信号的第1振荡电路101；和用于使用第2振子XTAL2生成第1时钟信号的第2振荡电路102。并且，在与电路装置10的基板垂直的方向DR3上俯视时，被配置成：第1振子XTAL1和温度传感器14重叠，并且第1振子XTAL1和第1振荡电路101重叠。此外，在俯视时，第2振子XTAL2和第2振荡电路102被配置成重叠。另外，只要在俯视时，第1振荡电路101的至少一部分与第1振子XTAL1重叠即可。此外，只要在俯视时，第2振荡电路102的至少一部分与第2振子XTAL2重叠即可。

这样，可以在使第1振子XTAL1的振荡频率的温度补偿高精度化的情况下将第1振荡电路101配置在端子P1附近，将第2振荡电路102配置在端子P3附近。由此，能够通过短的连接路径来连接振荡电路101、102和振子XTAL1、XTAL2，因此，能够减少该连接路径上的多余的寄生电阻、寄生电容。因此，能够防止由于这些寄生电阻和寄生电容的原因而引起的性能劣化，能够实现高精度的振荡器等。

另外，电路装置10可以包含使用第3振子XTAL3生成第2时钟信号的第3振荡电路103。这时，只要在俯视时，第3振荡电路103的至少一部分与第3振子XTAL3重叠即可。以上情况下的振荡电路101、102、103可以包含后述的缓冲电路、电阻、电容器等电路元件。此外，除此之外，还可以包含提供振荡电路用电源的电源电路(稳压器)等。此外，在本实施方式中，构成为振子被支承部支承于电路装置，但是，本发明的振动器件不限于此，例如，还可以构成为振子被支承于封装52(例如具有夹层结构的封装的夹层结构)。

2.振子的支承方法

图3是利用支承部将振子支承于电路装置上的结构的说明图。如图3所示，第1振子XTAL1被第1支承部SM1支承于电路装置10。同样地，第2振子XTAL2被第2支承部(未图示)支承于电路装置10。

利用这样的结构，能够实现如下的小型的振动器件50：在实现振动器件50进行的处理的高性能化等的情况下，将振子XTAL1、XTAL2和电路装置10紧凑地收纳于封装52内。即，在本实施方式中，如图3所示，可以利用第1支承部SM1将第1振子XTAL1支承于电路装置10的正上方，并利用第2支承部支承并搭载第2振子XTAL2。例如，可以安装成：在侧视观察电路装置10的基板时，电路装置的基板与振子XTAL1、XTAL2平行地配置，并且彼此的主面对置。此外，通过降低第1支承部SM1的高度，还能够缩短电路装置10的基板的主面与第1振子XTAL1的主面之间的距离。由此，温度传感器14与第1振子XTAL1(基板PS1)之间的距离缩短，能够高精度地测定第1振子XTAL1的温度。此外，通过进一步降低第2支承部的高度，能够缩短电路装置10的基板的主面与振子XTAL1、XTAL2的主面之间的距离。因此，能够有效地利用电路装置10上方的空间来安装振子XTAL1、XTAL2，从而能够实现小型的振动器件50。另外，振子XTAL3也可以由第3支承部支承而安装在电路装置10上。

此外，如图1、图2所示，电路装置10包含：与使第1振子XTAL1振荡的第1振荡电路101连接的端子P1、P2；和与使第2振子XTAL2振荡的第2振荡电路102连接的端子P3、P4。该情况下，如图3所示，优选的是，第1支承部SM1将电路装置10的端子P1(第1端子)和第1振子XTAL1的下部电极ED1的端子电极TD1电连接。此外，优选的是，第2支承部将电路装置10的端子P3(第2端子)和第2振子XTAL2的下部电极ED2的端子电极TD2电连接。

这样，能够有效利用用于利用电路装置10支承第1振子XTAL1的第1支承部SM1，将与电路装置10的第1振荡电路101连接的端子P1和第1振子XTAL1的下部电极ED1的端子电极TD1电连接。此外，能够有效利用用于利用电路装置10支承第2振子XTAL2的第2支承部，将与电路装置10的第2振荡电路102连接的端子P3和第2振子XTAL2的下部电极ED2的端子电极TD2电连接。

作为一例，如在后述的图4进行说明的那样，在本实施方式的振动器件50中，电路装置10的端子P1和第1振子XTAL1的下部电极ED1(TD1)进行凸块连接，电路装置10的端子P3和第2振子XTAL2的下部电极ED2(TD2)进行凸块连接。例如，使用金属凸块等导电性凸块(图4的BMP)将与第1振荡电路101连接的端子P1和第1振子XTAL1的下部电极ED1电连接。此外，使用凸块将与第2振荡电路102连接的端子P3和第2振子XTAL2的下部电极ED2电连接。即，第1支承部SM1和第2支承部是利用将端子P1、P3和下部电极ED1、ED2电连接的凸块实现的。这里，凸块是形成在端子上的凸起状的连接电极。凸块连接例如是使端子彼此相对并经由作为金属凸起(导电性凸起)的凸块进行连接的方法。与导线键合连接相比，凸块连接具有能够缩短连接长度等优点。

这样，第1振子XTAL1被凸块支承于电路板10的基板上。通过使用凸块连接，能够使第1振子XTAL1的基板PS1和电路装置10的基板之间的距离非常接近。由此，能够利用配置在第1振子XTAL1之下的温度传感器14进行高精度的温度测定。这里，设凸块的高度为HBP。HBP是由凸块支承的振子的基板的下表面(主面)与电路装置的基板的上表面(主面)之间的距离。此外，设夹层结构中的振子的基板的下表面与电路装置的基板的上表面之间的距离为HLF。夹层结构是通过在封装底部配置电路装置10并且在封装的夹层部配置振子而形成的结构。凸块的高度例如为(1/10)×HLF≤HBP≤(1/5)×HLF。此外，设连接凸块的焊盘(电路装置的端子P1)的一边的长度为LPD。凸块的高度例如为(1/40)×LPD≤HBP≤(1/5)×LPD。优选为(1/20)×LPD≤HBP≤(1/10)×LPD。这样，在使用凸块时，能够使电路装置10与振子之间的距离非常接近。

此外，根据本实施方式，第1振子XTAL1的下部电极ED1和与第1振荡电路101连接的端子P1经由导电性的凸块电连接。由此，可以期待从配置在第1振子XTAL1之下的温度传感器14到第1振子XTAL1的热传导路径的长度缩短，从而能够高精度地测定第1振子XTAL1的温度。例如，在封装的底部配置电路装置10、在封装的夹层部配置振子时，与第1振荡电路101连接的端子P1和封装的端子通过键合线连接，封装的端子和夹层部的端子通过封装内布线连接。与这样的连接相比，在使用凸块连接时，热传导路径的长度变得非常短。

另外，凸块也可以是树脂芯凸块等，该树脂芯凸块是通过利用金属对由树脂形成的凸块的芯进行镀敷而构成。此外，第1支承部SM1和第2支承部也可以通过凸块以外的支承部实现。例如，也可以使用设置于与电路装置10的端子P1、P3的部位不同的部位的第1支承部SM1和第2支承部，将振子XTAL1、XTAL2支承于电路装置10的上方。或者，也可以在电路装置10的端子P1、P3的部位形成形状和材质中的至少一方与通常的凸块不同的导电性部件，将该导电性的部件作为第1支承部SM1和第2支承部，将振子XTAL1、XTAL2支承于电路装置10的上方。可以这样地对第1支承部和第2支承部的配置和结构进行各种变形实施。

图4是示出凸块连接的详细例的剖视图。另外，以下，适当地将XTAL1～XTAL3记述为XTAL、将EU1～EU3记述为EU、将ED1～ED3记述为ED、将TU1～TU3记述为TU、将TD1～TD3记述为TD、将PS1～PS3记述为PS、将WR1～WR3记述为WR、将P1、P3、P5记述为PD、将P2、P4、P6记述为PU、将振荡电路101～103记述为振荡电路100进行说明。

如图4所示，电路装置10的端子PD(P1、P3、P5)和振子XTAL(XTAL1、XTAL2、XTAL3)的下部电极ED(ED1、ED2、ED3)经由凸块BMP进行电连接。具体而言，在电路装置10的钝化膜PAS上形成有用于使端子PD露出的开口(焊盘开口)。并且，针对端子PD形成Ni/Pd/Au等的多层的镀层MPL，在其上形成凸块BMP(Au凸块)。这样，通过在端子PD与凸块BMP之间形成镀层MPL，能够提高连接强度。并且，形成在端子PD上的凸块BMP与振子XTAL的下部电极ED的端子电极TD(TD1、TD2、TD3)连接。此外，键合线WR(WR1、WR2、WR3)的一端与端子电极TD的上方的上部电极EU(EU1、EU2、EU3)的端子电极TU(TU1、TU2、TU3)连接，键合线WR的另一端与电路装置10的端子PU(P2、P4、P6)连接。例如，如图1、图2所示，键合线WR1、WR2分别与电路装置10的振荡电路101、102的端子P2、P4连接。键合线WR3与振荡电路103的端子P6连接。这样，将振荡电路101的端子P1、P2分别与振子XTAL1的上部电极EU1(TU1)、下部电极ED1(TD1)连接，将振荡电路102的端子P3、P4分别与振子XTAL2的上部电极EU2(TU2)、下部电极ED2(TD2)连接。此外，还可以将振荡电路103的端子P5、P6分别与振子XTAL3的上部电极EU3(TU3)、下部电极ED3(TD3)连接。

3.电路装置的布局

图5是示出电路装置10的布局配置例的图。在图5中，设从电路装置10的边SD1(第1边)朝向对置的边SD2(第2边)的方向为DR1、从与边SD1、SD2交叉(垂直)的边SD3(第3边)朝向对置的边SD4(第4边)的方向为DR2。

电路装置10包含振荡电路101、102、103、处理电路12、温度检测电路105。处理电路12包含第1PLL电路120、第2PLL电路130和时间数字转换电路20。温度检测电路105包含温度传感器14。关于包含这些构成要素的电路装置的结构，在后面叙述。时间数字转换电路20设置于边SD1的方向DR1侧，在时间数字转换电路20的方向DR1侧设有PLL电路120、130。在边SD3与PLL电路120、130之间设有振荡电路102，在边SD4与PLL电路120、130之间设有振荡电路103。振荡电路101设置在PLL电路120、130的方向DR1侧。温度检测电路105设置在PLL电路120、130的方向DR1侧。例如，温度检测电路105(温度传感器14)设置在PLL电路120、130的方向DR1侧，并且设置在振荡电路101的-DR2(方向DR2的相反方向)侧。另外，温度检测电路105的配置不限于此，例如也可以设置在PLL电路120、130的方向DR1侧，并且设置在振荡电路101的-DR1(方向DR1的相反方向)侧。

端子P1、P2设置在与振荡电路101对应的部位(附近)，端子P3、P4设置在与振荡电路102对应的部位。端子P5、P6设置在与振荡电路103对应的部位。进行凸块连接的端子P1、P3、P5的面积大于进行线键合连接的端子P2、P4、P6的面积，面积是其两倍左右。通过这样加大端子P1、P3、P5的面积，可以实现凸块连接的连接强度的提高以及寄生电阻的降低。此外，能够将凸块连接部分作为支承部实现振子的适当的单点支承等。

根据以上的本实施方式的振动器件50，电路装置10的端子P2与振子XTAL1的上部电极EU1之间、以及电路装置10的端子P4与振子XTAL2的上部电极EU2之间中的至少一方通过键合线连接。例如，在图1、图2中，电路装置10的端子P2与振子XTAL1的上部电极EU1之间通过键合线WR1连接，电路装置10的端子P4与振子XTAL2的上部电极EU2之间通过键合线WR2连接。此外，电路装置10的端子P6与振子XTAL3的上部电极EU3之间通过键合线WR3连接。

这样，在本实施方式中，将电路装置10的端子PD(P1、P3、P5)和振子XTAL(XTAL1～XTAL3)的下部电极ED(ED1～ED3)进行凸块连接，将端子PU(P2、P4、P6)和上部电极EU(EU1～EU3)进行线键合连接。这样，将振荡电路100(101～103)连接于电路装置10的端子PD、PU间，对振子XTAL的下部电极ED与上部电极EU之间施加电压，能够实现振子XTAL的厚度剪切振动等。并且，由于振荡电路100和振子XTAL被配置成在俯视时重叠，因此，还可以缩短键合线WR(WR1～WR3)的长度，能够减少不必要的寄生电阻和寄生电容。

此外，在本实施方式中，如图1、图2所示，电路装置10的端子P2和振子XTAL1的上部电极EU1的端子电极TU1通过键合线WR1连接。并且，振子XTAL1的上部电极EU1的端子电极TU1以及下部电极ED1的端子电极TD1与电路装置10的端子P1在俯视时重叠(在至少一部分重叠)。即，如图4所示，在凸块连接的部位(BMP的位置)的正上方进行线键合连接。这样，通过在凸块连接的部位单点支承振子XTAL1，能够将振子XTAL1安装在电路装置10的正上方。例如，可以将凸块连接的部位作为固定端而使振子XTAL1振荡。例如，当对振子XTAL1进行双点支承时，施加因振子XTAL1和电路装置10的热膨胀系数的差异等产生的热应力，可能对振子XTAL1和电路装置10的特性产生不良影响。这方面，如图4所示，如果在凸块连接的部位以单点支承的方式安装振子XTAL1，则能够抑制这样的热应力的产生，能够减少由于热应力引起的特性恶化等。

此外，在本实施方式中，电路装置10的端子P4和振子XTAL2的端子电极TU2通过键合线WR2连接，端子电极TU2以及TD2与电路装置10的端子P3在俯视时重叠。同样，电路装置10的端子P6和振子XTAL3的端子电极TU3通过键合线WR3连接，端子电极TU3以及TD3与电路装置10的端子P5在俯视时重叠。这样，通过在凸块连接的部位单点支承振子XTAL2、XTAL3，能够将振子XTAL2、XTAL3安装在电路装置10的正上方。因此，与进行双点支承的情况相比，可以减少由于热应力引起的特性恶化等。

另外，以上，说明了将电路装置10的一个端子PD与振子XTAL的下部电极ED进行凸块连接、通过键合线WR将另一个端子PU与上部电极EU连接的情况，但本实施方式不限于此。例如，也可以将电路装置10的端子PD与振子XTAL的下部电极ED进行凸块连接，将电路装置10的端子PU与振子XTAL的下部电极(将上部电极EU的一部分向基板PS的下部侧延长后的端子)进行凸块连接。这样，能够在电路装置10的端子PD、PU的两个凸块连接的部位以双点支承的方式安装振子XTAL。因此，可以省略线键合连接的工序，并且可以防止由于键合线的寄生电阻和寄生电容引起的性能劣化。

此外，在本实施方式中，如图1所示，振子XTAL2、XTAL3被配置成俯视时的长度方向为方向DR1。即，以长度方向沿方向DR1的方式在电路装置10上安装XTAL2、XTAL3。并且，振子XTAL1被配置成俯视时的长度方向为与方向DR1交叉(垂直)的方向DR2。例如，在图1中，振子XTAL2、XTAL3被配置成纵向为长度方向，另一方面，振子XTAL1被配置成横向为长度方向。这样，可以将三个振子XTAL1～XTAL3高效地搭载并配置在矩形的电路装置10上。因此，能够实现将三个振子XTAL1～XTAL3高效地收纳于小型封装52中的振动器件50。此外，通过将三个振子XTAL1～XTAL3设置在振动器件50内，能够实现使用由这三个振子XTAL1～XTAL3生成的三个时钟信号的各种处理。

此外，在本实施方式中，如图1、图2所示，在俯视时，端子P2和振子XTAL1的端子电极TU1隔着振子XTAL1的多个边中的最靠近端子P2的边SDC进行配置。此外，在俯视时，端子P4和振子XTAL2的端子电极TU2隔着振子XTAL2的多个边中的最靠近端子P4的边SDA进行配置。同样，在俯视时，端子P6和振子XTAL3的端子电极TU3隔着振子XTAL3的多个边中的最靠近端子P6的边SDB进行配置。

如果这样地隔着最近的边SDC、SDA、SDB分别配置端子P2和端子电极TU1、端子P4和端子电极TU2、端子P6和端子电极TU3，则能够缩短键合线WR1、WR2、WR3的长度。因此，能够抑制由于键合线WR1、WR2、WR3的寄生电阻和寄生电容引起的振荡特性等的特性劣化。

4.电路装置、振动器件的结构例

图6是本实施方式的电路装置以及包含该电路装置的振动器件的结构例。振动器件50包含电路装置10、振子XTAL1～XTAL3。另外，电路装置10、振动器件50不限于图6的结构，可以进行省略它们中的一部分构成要素(例如振子XTAL3、振荡电路103、PLL电路130、时间数字转换电路20)或追加其它构成要素等各种变形实施。

电路装置10包含温度检测电路105、数字处理电路180(频率控制数据生成部、频率控制数据生成电路)、振荡信号生成电路140、振荡电路102、103、PLL电路120、130以及时间数字转换电路20。另外，数字处理电路180、PLL电路120、130、时间数字转换电路20与图5的处理电路12对应。

温度检测电路105包含温度传感器14，通过对温度检测电压进行A/D转换而输出A/D转换数据DOUT。如后所述，温度检测电路105包含斩波调制电路，A/D转换数据DOUT是调制后的数据。另外，温度检测电路105的结构不限于此，也可以不进行斩波调制。该情况下，在数字处理电路180中不进行斩波的解调。

数字处理电路180进行基于A/D转换数据DOUT的数字信号处理，输出频率控制数据DFCQ。具体而言，数字处理电路180包含对A/D转换数据DOUT进行斩波解调的斩波解调部82、对解调后的A/D转换数据DOUT进行低通滤波处理的低通滤波部72、以及根据作为低通滤波部72的输出数据的温度检测数据进行振子XTAL1的振荡频率的温度补偿处理的温度补偿部182。

数字处理电路180例如由DSP(Digital Signal Processor)构成，通过DSP的时分处理执行温度补偿部182、斩波解调部82以及低通滤波部72的处理。另外，温度补偿部182、斩波解调部82以及低通滤波部72也可以分别由独立的电路构成。温度补偿部182例如使用用于补偿振子XTAL的振荡频率的温度特性的多项式，根据温度检测数据，运算出频率控制数据DFCQ。多项式系数存储在例如未图示的非易失性存储器中。或者，温度补偿部182参照查找表，取得与温度检测数据对应的频率控制数据DFCQ。

振荡信号生成电路140生成根据频率控制数据DFCQ设定的振荡频率的振荡信号，根据振荡信号(例如对振荡信号进行波形整形或分频)输出基准时钟信号CKR。例如，振荡信号生成电路140使用来自数字处理电路180的频率控制数据DFCQ和振子XTAL1，生成根据频率控制数据DFCQ设定的振荡频率的振荡信号。具体而言，振荡信号生成电路140包含使振子XTAL1振荡的振荡电路101，以根据频率控制数据DFCQ设定的振荡频率使振子XTAL1振荡，生成振荡信号。振荡电路101的输出节点和输入节点中的一方与端子P1连接，另一方与端子P2连接。端子P1、P2与振子XTAL1连接。

例如，振荡信号生成电路140包含对频率控制数据DFCQ进行D/A转换的D/A转换电路。振荡电路101包含设置于与振子XTAL1的一端连接的节点处的可变电容。可变电容的电容值根据D/A转换电路的输出电压可变地控制，振荡电路101(振子XTAL1)的振荡频率根据该可变电容的电容值进行控制。该情况下，在图5的处理电路12中也可以包含D/A转换电路。或者，振荡信号生成电路140包含电容阵列，该电容阵列设置于与振子XTAL1的一端连接的节点处。电容阵列的电容值根据频率控制数据DFCQ可变地控制，振荡电路101(振子XTAL1)的振荡频率根据该电容阵列的电容值进行控制。

另外，振荡信号生成电路140也可以是通过直接数字合成(direct digitalsynthesizer)方式生成振荡信号的电路。例如，也可以将振子(固定振荡频率的振荡源)的振荡信号作为参考信号，以数字方式生成根据频率控制数据DFCQ设定的振荡频率的振荡信号。

PLL电路120进行时钟信号CK1和基准时钟信号CKR的相位同步。PLL电路120根据时钟信号CK1和基准时钟信号CKR的相位比较结果，对振荡电路102(振子XTAL2)的振荡频率进行反馈控制，由此进行相位同步。振荡电路102的输出节点和输入节点中的一方与端子P3连接，另一方与端子P4连接。端子P3、P4与振子XTAL2连接。PLL电路130进行时钟信号CK2和基准时钟信号CKR的相位同步。PLL电路130根据时钟信号CK2和基准时钟信号CKR的相位比较结果，对振荡电路103(振子XTAL3)的振荡频率进行反馈控制，由此进行相位同步。振荡电路103的输出节点和输入节点中的一方与端子P5连接，另一方与端子P6连接。端子P5、P6与振子XTAL3连接。

时间数字转换电路20使用时钟信号CK1、CK2将信号STA(第1信号。例如开始信号)和信号STP(第2信号。例如停止信号)的转变定时的时间差转换为数字值DQ。信号STA与信号STP的转变定时的时间差是信号STA与信号STP的边沿间(例如上升沿间或下降沿间)的时间差。设时钟信号CK1的频率为f1、时钟信号CK2的频率为f2。频率f1、f2是不同的频率。时间数字转换电路20以与时钟频率f1、f2的频率差|f1-f2|对应的分辨率将时间转换为数字值。另外，时间数字转换方法的详细情况在后面叙述。

根据以上的本实施方式的振动器件50，电路装置10包含根据第1时钟信号CK1和第2时钟信号CK2将时间转换为数字值DQ的时间数字转换电路20。

这样，能够实现使用第1时钟信号CK1和第2时钟信号CK2的高精度的时间数字转换处理。时钟信号CK1、CK2通过PLL电路120、130而与基准时钟信号CKR进行相位同步，基准时钟信号CKR的频率(振子XTAL1的振荡频率)进行了温度补偿。并且，通过将振子XTAL1与端子P1进行凸块连接而使温度传感器14位于振子XTAL1的正下方，实现温度测定的高精度化。由此，能够降低与基准时钟信号CKR进行了相位同步的时钟信号CK1、CK2的温度特性，能够实现高精度的时间数字转换处理。即，能够减少伴随温度变化的时间数字转换处理的性能变化(例如分辨率的变化)。

此外，电路装置10包含进行基准时钟信号CKR和第1时钟信号CK1的相位同步的第1PLL电路120、以及进行基准时钟信号CKR和第2时钟信号CK2的相位同步的第2PLL电路130。

通过这样地使用第1PLL电路120、第2PLL电路130进行相位同步，与利用1个PLL电路进行相位同步的情况相比，能够提高相位同步的频度，能够实现使用第1时钟信号CK1、第2时钟信号CK2的时间数字转换的高性能化。关于这点，在后面叙述。

另外，振动器件50的结构不限于上述结构。例如，时间数字转换电路20也可以根据基准时钟信号CKR和时钟信号CK1，将时间转换为数字值DQ。该情况下，振动器件50也可以不包含振子XTAL3、振荡电路103、PLL电路130。这样，能够实现使用基准时钟信号CKR和时钟信号CK1的高精度的时间数字转换处理。时钟信号CK1通过PLL电路120而与基准时钟信号CKR进行相位同步，实现基准时钟信号CKR的频率的温度补偿的高精度化。由此，能够减小伴随温度变化的时间数字转换处理的性能变化(例如分辨率的变化)。

此外，以上，以振动器件50是时间数字转换器的情况为例进行了说明，但是不限于此，振动器件50例如也可以是振荡器。在该情况下，振动器件50例如包含温度检测电路105(温度传感器14)、数字处理电路180、振荡信号生成电路140(振荡电路101)、振荡电路102、PLL电路120、振子XTAL1、XTAL2。并且，例如，振动器件50将时钟信号CK1输出至外部。或者，将基准时钟信号CKR和时钟信号CK1输出至外部。根据本实施方式，能够实现在图3等中说明的小型振动器件50，并且能够实现振动器件50生成的时钟信号的高性能化(频率的温度特性的降低)。

此外，以上，以利用PLL电路120、130调整时钟信号CK1、CK2的频率为例进行了说明，但是不限于此。即，电路装置10包含这样的控制部(控制电路)即可，该控制部控制振荡电路102、103中的至少一方的振荡电路的振荡信号的振荡频率。具体而言，控制部进行这样的控制：使振荡电路102、103中的至少一方的振荡电路的振荡信号的振荡频率从第1频率变化为第2频率。控制部例如进行如下控制：使振荡频率变化，以使时钟信号CK1、CK2处于给定的频率关系。例如，在前述的专利文献1的现有技术中，第1石英振荡器、第2石英振荡器在不受任何控制的情况下以自由运行方式动作。与此相对，在本实施方式中，控制部控制振荡电路102、103中的至少一方的振荡电路的动作或设定。因此，可以利用控制部的控制将时钟信号CK1、CK2的频率关系和相位关系设定为适合于时间数字转换等处理的频率关系和相位关系，能够实现处理电路12的高性能化和简化。

5.时间数字转换

接下来，对时间数字转换的详细例进行说明。图7是示出信号STA(开始信号)与信号STP(停止信号)的关系的图。时间数字转换电路20将信号STA与STP的转变定时的时间差TDF转换为数字值DQ。另外，在图7中，TDF为信号STA与信号STP的上升的转变定时之间(上升沿间)的时间差，但是，也可以是信号STA与信号STP的下降的转变定时之间(下降沿间)的时间差。本实施方式的振动器件50不仅可以用于振荡器，还可以用于物理量测定装置。该情况下，如图7所示，作为物理量测定装置的振动器件50使用信号STA向对象物(例如车辆周围的物体)射出照射光(例如激光)。然后，利用来自对象物的反射光的受光而生成信号STP。例如，通过对受光信号进行波形整形而生成信号STP。这样，通过将信号STA与信号STP的转变定时的时间差TDF转换为数字值DQ，例如能够通过时间飞行(TOF)的方式测定与对象物之间的距离作为物理量，例如能够用于车辆的自动驾驶或机器人的动作控制等。

或者，作为物理量测定装置的振动器件50使用信号STA将发送声波(例如超声波)发送给对象物(例如生物体)。然后，利用来自对象物的接收声波的接收而生成信号STP。例如，通过对接收声波进行波形整形而生成信号STP。这样，通过将时间差TDF转换为数字值DQ，能够测定与对象物之间的距离等，能够进行基于超声波的生物体信息的测定等。

另外，在图7中，也可以是，利用信号STA来发送发送数据，使用基于接收数据的接收的信号STP，由此，测定从发送了发送数据之后直到接收到接收数据为止的时间。此外，利用本实施方式测定的物理量不限于时间、距离，还可以考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。

图8是说明本实施方式的时间数字转换方法的信号波形图。在相位同步定时TMA进行时钟信号CK1、CK2的相位同步，并且时钟信号CK1、CK2的转变定时一致。然后，时钟信号CK1、CK2的时钟间时间差TR(相位差)如Δt、2Δt、3Δt···那样按照每个时钟周期(CCT)增加Δt。并且，在下一个相位同步定时TMB进行例如时钟信号CK1、CK2的相位同步，时钟信号CK1、CK2的转变定时一致。

在本实施方式中，使用多个振子XTAL2、XTAL3，并使用其时钟频率差将时间转换为数字值。即，时间数字转换电路20以与时钟频率f1、f2的频率差|f1-f2|对应的分辨率将时间转换为数字值。例如，利用游标卡尺原理将时间转换为数字值。这样，能够使用频率差|f1-f2|设定时间数字转换的分辨率，从而能够实现时间数字转换的精度、分辨率等性能的提高等。具体而言，可以将时间数字转换的分辨率(时间分辨率)表示为Δt＝|1/f1－1/f2|＝|f1－f2|/(f1×f2)。并且，时间数字转换电路20以Δt＝|1/f1－1/f2|＝|f1－f2|/(f1×f2)的分辨率Δt将时间转换为数字值。分辨率表示为Δt＝|f1－f2|/(f1×f2)，是与频率差|f1-f2|对应的分辨率。

这样，可以利用时钟频率f1、f2的设定来设定时间数字转换的分辨率。例如，通过缩小频率差|f1-f2|，能够缩小分辨率Δt，从而能够实现高分辨率的时间数字转换。此外，通过使时钟频率f1、f2成为较高的频率，能够缩小分辨率Δt，从而能够实现高分辨率的时间数字转换。并且，如果使用振子XTAL2、XTAL3生成时钟信号CK1、CK2，则与使用半导体元件的延迟元件的情况相比，还能够实现时间数字转换的精度的提高。特别是，在本实施方式中，由于使用石英振子作为振子XTAL2、XTAL3，因此，能够将因制造偏差或温度变动等环境变动引起的时钟频率f1、f2的变动抑制成最小限度。因此，能够将Δt＝|f1－f2|/(f1×f2)的变动也抑制成最小限度，从而能够实现时间数字转换的进一步的高性能化。

如图8所示，相位同步定时TMA与TMB之间的期间TAB的长度为与时钟信号CK1的N个时钟数对应的长度。此外，期间TAB的长度为与时钟信号CK2的M个时钟数对应的长度。这里，N、M是2以上的互不相同的整数。在图8中，N＝17，M＝16，N-M＝1。此外，TAB＝N/f1＝M/f2的关系成立。即，以使N/f1＝M/f2的关系成立的方式控制振荡电路102、103中的至少一方的振荡电路。

在本实施方式中，即使在存在因制造偏差或环境变动引起的时钟频率变动的情况下，也以使时钟信号CK1、CK2处于给定的频率关系或相位关系的方式控制振荡电路102、103中的至少一方的振荡电路。由此，调整时钟信号CK1、CK2的频率关系和相位关系，以补偿因制造偏差或环境变动引起的变动。因此，即使在存在这样的变动的情况下，也能够实现适当的时间数字转换。此外，能够防止因时钟信号CK1、CK2的转变定时在相位同步定时TMA、TMB处的偏差引起的转换精度的降低，从而能够实现时间数字转换的高性能化。

这样地以使N/f1＝M/f2的关系式成立的方式控制振荡电路。此外，时间数字转换的分辨率由关系式Δt＝|f1－f2|/(f1×f2)表示。因此，下式(1)成立。这样，可以根据时间数字转换所要求的分辨率Δt设定N、M等，生成时钟信号CK1、CK2。

Δt＝|N－M|/(N×f2)＝|N－M|/(M×f1)(1)

此外，在图8中，在相位同步定时TMA之后，第1～第i时钟周期(i是2以上的整数)中的时钟信号CK1、CK2的转变定时的时间差即时钟间时间差TR为Δt～i×Δt。在该情况下，在本实施方式中，通过确定信号STA和STP的转变定时的时间差TDF与时钟信号CK1、CK2的转变定时的时钟间时间差TR＝Δt～i×Δt中的哪一个对应，求出与TR对应的数字值DQ。例如，如图8的B1、B2所示，关于信号STA、STP的时间差TDF，TDF>TR＝5Δt，TDF<TR＝14Δt。此外，如B3所示，时间差TDF等于TR＝10Δt(大致相同)。因此，确定为时间差TDF与TR＝10Δt对应。

图9是本实施方式的时间数字转换的具体方式的一例。例如，设相位同步定时TMA、TMB之间的期间为更新期间TP。具体而言，时钟信号CK1、CK2的第1、第2相位同步定时之间的期间是更新期间TP1，第2、第3相位同步定时之间的期间是更新期间TP2，第3、第4相位同步定时之间的期间是更新期间TP3。

该情况下，在更新期间TP1中，时间数字转换电路20例如在第5时钟周期(第m时钟周期。m是1以上的整数)中产生信号STA并取得信号STP，其中，所述信号STP的信号电平与所产生的信号STA对应地发生变化。然后，进行这样的处理：比较第5时钟周期中的信号STA与STP之间的时间差TDF和时钟间时间差TR＝5Δt。这里，比较处理的结果是TDF比TR＝5Δt长。

在更新期间TP1的下一个更新期间TP2中，在根据更新期间TP1中的比较处理结果而设定的第14时钟周期(第n时钟周期。n是1以上的整数。m和n是互不相同的整数)中产生信号STA并取得信号STP，其中，所述信号STP的信号电平与所产生的信号STA对应地发生变化。然后，进行比较第14时钟周期中的TDF和TR＝14Δt的处理。这里，比较处理的结果是TDF比TR＝14Δt短。例如，在更新期间TP1中，比较处理的结果是TDF比TR＝5Δt长。因此，在下一个更新期间TP2中，TR被设定为更长的时钟周期。

在更新期间TP2的下一个更新期间TP3中，在根据更新期间TP2中的比较处理结果而设定的第10时钟周期(CCT＝10)中产生信号STA。然后，进行比较第10时钟周期中的TDF和TR＝10Δt的处理。这里，比较处理的结果是TDF与TR＝10Δt相同(大致相同)。例如，在更新期间TP2中，比较处理的结果是TDF比TR＝14Δt短，因此，在更新期间TP3中，TR被设定为更短的时钟周期。根据以上的比较处理结果，判断为与时间差TDF对应的数字值DQ是与TR＝10Δt对应的数字值。

这样，在图9中，上次的更新期间中的比较处理的结果被反馈而在本次的更新期间中设定产生信号STA的时钟周期，进行TDF和TR的比较处理。通过这样反馈上次的更新期间中的比较处理的结果，能够使时间数字转换高速化。此外，即使在作为测定对象的时间或物理量动态地变化的情况下，也能够实现跟随该动态变化的时间数字转换。

另外，本实施方式的时间数字转换可以进行各种变形实施。例如，也可以采用如下方法(反复法)：在进行时间测量的一次测定期间中多次产生信号STA，进行多次(例如1000次以上)的相位比较，由此求出与时间差TDF对应的数字值DQ。或者，也可以采用如下方法(时钟周期指定值更新法)：将在图9中指定产生信号STA的时钟周期的时钟周期指定值(时钟周期指定信息)存储在电路装置10的存储部(寄存器)中。然后，进行根据各更新周期TP1、TP2、TP3、...中的信号STP和时钟信号CK2的相位比较结果依次更新存储部中存储的时钟周期指定值的处理，由此，求出与时间差TDF对应的数字值DQ。或者，也可以采用如下方法(二分查找法)：以与时钟频率f1、f2的频率差对应的分辨率，利用二分查找求出与信号STA和STP的转变定时的时间差TDF对应的数字值DQ。具体而言，利用二分查找实现基于信号STP和时钟信号CK2的相位比较结果的时钟周期指定值的更新。或者，也可以是，在利用二分查找法限定数字值DQ的搜索范围之后，在与该搜索范围对应的期间中，利用时钟周期指定值更新法，按照每个时钟周期产生信号STA并进行相位比较，求出最终的数字值DQ。或者，也可以是，根据从电路装置10的外部输入的信号STA和使用振子XTAL2、XTAL3生成的时钟信号CK1、CK2，求出与信号STA和STP的转变定时的时间差TDF对应的数字值DQ，其中，该信号STA不是在电路装置10内部自发产生的。例如，也可以在自由运行地进行基于振荡电路102、103的振子XTAL2、XTAL3的振荡动作的情况下进行时间数字转换。

6.电路装置的详细结构例

图10是电路装置的第1详细结构例。图10主要示出包含温度传感器14的温度检测电路105的结构例。图10的电路装置10包含温度检测电路105、斩波解调部82(逻辑电路)、低通滤波器部72(低通滤波器)和控制电路110(斩波控制部)。

温度传感器14输出具有温度特性的第1电压VT和作为基准电压的第2电压VRF。即，温度传感器14检测(测定)测定对象的温度，将其检测结果作为第1电压VT和第2电压VRF的差值输出。第1电压VT是其电压值根据检测出的温度而变化的电压，例如是相对于温度线性地变化的电压。第2电压VRF是电压值不取决于温度而恒定的电压。以该第2电压VRF为基准的第1电压VT是示出检测出的温度的电压。

电压转换电路24将第2电压VRF转换为作为第1电压VT的温度特性中的上限电压与下限电压之间的电压的第3电压VLS。当温度在给定的温度范围内变化时，第1电压VT的电压值在下限电压与上限电压之间的电压范围内变化。给定的温度范围是在使用电路装置10的环境中假定的温度范围，例如是电路装置10的产品规格中规定的温度范围、或在电路装置10的检查中使用的温度范围。通过进行这样的电压切换，第3电压VLS和第1电压VT的差值在包含0V的电压范围内变化。例如，电压转换电路24是电阻分割电路，电阻分割电路将第2电压VRF与基准电压(例如接地电压)之间分割而输出第3电压VLS。

斩波调制电路30(斩波电路)对第1电压VT和第3电压VLS进行斩波调制(模拟处理)，输出斩波调制后的第1输出电压VCP1和第2输出电压VCP2。斩波调制是基于差分斩波的调制。即，通过在给定的频率(斩波频率)下切换非反转地输出输入信号的状态与反转地输出输入信号的状态，来调制输入信号。斩波调制电路30例如通过模拟开关电路实现。

放大电路41将第1输出电压VCP1的信号和第2输出电压VCP2的信号放大为差分信号。斩波解调电路80设置在放大电路41的后级，进行斩波的解调(模拟处理)。具体而言，放大电路41输出放大后的电压VG1和电压VG2。例如，放大电路41是可通过寄存器设定等可变地设定增益的可编程增益放大器。斩波解调电路80对电压VG1和VG2进行斩波的解调，输出解调后的电压VD1和电压VD2。斩波的解调是基于差分斩波的解调。即，以使通过斩波的调制而切换的差分信号的状态(正相、反相)恢复到调制前的状态(正相)的方式进行切换。斩波解调电路80例如通过模拟开关电路实现。

斩波调制电路90设置在斩波解调电路80的后级，并且设置在A/D转换电路55的前级，进行斩波的调制(模拟处理)。斩波调制电路90对来自斩波解调电路80的电压VD1和电压VD2进行斩波调制。调制后的电压作为第1输入电压VA1和第2输入电压VA2输入到A/D转换电路55。斩波调制电路90例如通过模拟开关电路实现。

基于第1输出电压VCP1和第2输出电压VCP2的第1输入电压VA1的信号和第2输入电压VA2的信号作为差分信号输入到A/D转换电路55。A/D转换电路55将第1输入电压VA1的信号和第2输入电压VA2的信号作为差分信号进行A/D转换，输出转换后的A/D转换数据DOUT。作为A/D转换方式，例如可以采用逐次比较型、快速型、流水线型或双积分型等。

斩波解调部82对A/D转换电路55的A/D转换数据DOUT进行斩波解调的数字处理。解调的A/D转换数据DOUT作为输出数据LGQ输出。由于斩波调制电路30以给定的频率反复第1状态(正相)和第2状态(反相)，因此，对基于其输出信号的输入信号(VA1、VA2)进行A/D转换而得到的A/D转换数据DOUT也是被调制的信号。斩波解调部82通过使斩波调制电路30处于第2状态(反相)时的A/D转换数据DOUT的符号(正或负)反转，进行斩波的解调。

低通滤波部72对斩波解调部82的输出数据LGQ进行基于数字信号处理的低通滤波处理，将处理后的输出数据LGQ作为温度检测数据LFQ输出。作为低通滤波部72，可以采用FIR滤波器(例如移动平均滤波器等)、IIR滤波器(例如巴特沃斯滤波器、切比雪夫滤波器等)等各种滤波器。截止频率被设定为比斩波频率低的频率。

控制电路110控制斩波的调制和解调。即，将指示斩波的状态(正相、反相)的控制信号FCP输出至斩波调制电路30和斩波解调部82。控制电路110例如包含在处理电路12的数字处理电路180中。斩波调制电路30、90根据控制信号FCP指示的状态，将差分信号切换为正相(非反转状态)和反相(反转状态)，进行斩波调制。斩波解调电路80根据控制信号FCP指示的状态，将差分信号切换为正相(非反转状态)和反相(反转状态)，进行斩波解调。斩波解调部82根据控制信号FCP指示的状态，切换A/D转换数据DOUT的符号(在反相时使符号反转)，进行斩波的解调。

图11是电路装置10的第2详细结构例。图11主要示出PLL电路120、130的结构例。图11的电路装置10包含：PLL电路120(第1PLL电路)，其进行时钟信号CK1和基准时钟信号CKR的相位同步；和PLL电路130(第2PLL电路)，其进行时钟信号CK2和基准时钟信号CKR的相位同步。还包含使振子XTAL1振荡的振荡电路101。

具体而言，PLL电路120使时钟信号CK1和基准时钟信号CKR按照每个第1相位同步定时(每个第1期间)进行相位同步(使转变定时一致)。PLL电路130使时钟信号CK2和基准时钟信号CKR按照每个第2相位同步定时(每个第2期间)进行相位同步(使转变定时一致)。由此，时钟信号CK1、CK2相位同步。这里，基准时钟信号CKR的时钟频率fr是与时钟信号CK1、CK2的时钟频率f1、f2不同的频率，例如是低于f1、f2的频率。

PLL电路120包含分频电路122、124和相位检测器126。分频电路122进行分频，使CK1的时钟频率f1成为1/N1，输出使时钟频率为f1/N1的分频时钟信号DCK1。分频电路124进行分频，使CKR的时钟频率fr成为1/M1，输出使时钟频率为fr/M1的分频时钟信号DCK2。然后，相位检测器126进行DCK1和DCK2的相位比较，将作为增大/减小信号的信号PQ1输出至电荷泵电路128。然后，振荡电路102(VCXO)进行振子XTAL2的振荡动作，生成时钟信号CK1，该振子XTAL2的振荡频率根据来自电荷泵电路128的控制电压VC1进行控制。

PLL电路130包含分频电路132、134和相位检测器136。分频电路132进行分频，使CK2的时钟频率f2成为1/N2，输出使时钟频率为f2/N2的分频时钟信号DCK3。分频电路134进行分频，使CKR的时钟频率fr成为1/M2，输出使时钟频率为fr/M2的分频时钟信号DCK4。然后，相位检测器136进行DCK3和DCK4的相位比较，将作为增大/减小信号的信号PQ2输出至电荷泵电路138。然后，振荡电路103(VCXO)进行振子XTAL3的振荡动作，生成时钟信号CK2，该振子XTAL3的振荡频率根据来自电荷泵电路138的控制电压VC2进行控制。

图12是说明图11的电路装置10的动作的信号波形图。另外，图12中，为了简化说明，示出设定为N1＝4、M1＝3、N2＝5、M2＝4的示例，实际上，N1、M1、N2、M2被设定为非常大的数。

如图12所示，对CK1进行N1＝4分频而得到的信号为DCK1，对CKR进行M1＝3分频而得到的信号为DCK2，按照每个期间T12进行相位同步。即，T12＝N1/f1＝M1/fr。此外，对CK2进行N2＝5分频而得到的信号为DCK3，对CKR进行M2＝4分频而得到的信号为DCK4，按照每个期间T34进行相位同步。即，T34＝N2/f2＝M2/fr。按照每个期间TAB使CK1、CK2进行相位同步，TAB＝T12×M2＝T34×M1。

例如，在fr＝102MHz的情况下，将分频比设定为N1＝102、M1＝100、N2＝103、M2＝102，由此，f1＝103.01MHz、f2＝103MHz。由此，可以将时间数字转换的分辨率设定为Δt＝|1/f1－1/f2|＝0.96ps(皮秒)，能够实现高分辨率的时间数字转换。

另外，N1和M1是2以上的不同的整数，N2和M2也是2以上的不同的整数。此外，N1、M1中的至少一个和N2、M2中的至少一个为不同的整数。此外，优选的是，N1和N2的最大公约数为1，最小公倍数为N1×N2，M1和M2的最大公约数为1，最小公倍数为M1×M2。此外，在本实施方式中，N1、M1、N2、M2被设定为|N1×M2－N2×M1|＝1的关系成立。这样，CK1和CK2按照每个期间TAB偏移一个时钟周期(一个时钟期间)，能够实现利用游标卡尺原理的时间数字转换。

在图11、图12中，按照每个比期间TAB短的期间T12进行CK1和CKR的相位同步，按照每个比期间TAB短的期间T34进行CK2和CKR的相位同步。因此，与仅设置一个PLL电路的后述结构例相比，进行相位比较的频度增加，能够实现时钟信号CK1、CK2的抖动(累积抖动)以及相位噪声的降低等。

另外，图11的PLL电路120、130为模拟方式的电路结构，但是也可以采用数字方式(ADPLL)的电路结构。该情况下，各PLL电路(120、130)可以通过具有计数器和TDC的相位检测器、数字运算部等实现。计数器生成如下这样的数字数据，该数字数据相当于将基准时钟信号(CKR)的时钟频率(fr)除以时钟信号(CK1、CK2)的时钟频率(f1、f2)而得到的结果的整数部分。TDC生成相当于该除法运算结果的小数部分的数字数据。与这些整数部分和小数部分的加法运算结果对应的数字数据被输出至数字运算部。数字运算部根据设定频率数据和来自相位检测器的比较结果的数字数据，检测与设定频率数据之间的相位误差，进行相位误差的平滑化处理，由此生成频率控制数据，输出至振荡电路(102、103)。振荡电路根据频率控制数据控制振荡频率，生成时钟信号(CK1、CK2)。

图13是温度传感器的详细结构例。图13的温度传感器14包含电阻元件RA1～RA4(电阻)、双极性晶体管BTA1～BTA3、放大电路APA以及P型晶体管MTA。

放大电路APA经由P型晶体管MTA进行反馈控制，使得输入节点NA1、NA2成为同电位。双极晶体管BTA1、BTA2的尺寸比被设定为使得基极－发射极间电压的温度特性被抵消，不具有温度特性的电压作为第2电压VRF(基准电压)输出。第1电压VT是双极晶体管BTA3的基极-发射极间电压。基极-发射极间电压具有负温度特性，因此，第1电压VT为具有温度特性的电压。

在图1、图2中，例如，电阻元件RA1～RA4(电阻)、双极性晶体管BTA1～BTA3、放大电路APA以及P型晶体管MTA配置在第1振子XTAL1之下。另外，不限于此，例如至少双极性晶体管BTA3配置在第1振子XTAL1(例如振荡电极)的下方。双极性晶体管BTA3是输出具有温度特性的第1电压VT的电路元件，优选配置在第1振子XTAL1之下。

另外，在上述内容中，以温度传感器14是带隙基准电路为例进行了说明，但不限于此，只要是使用电路元件的温度特性来检测温度的电路即可。例如，也可以是使用二极管的正向电压的温度特性的温度传感器。

图14是振荡电路100的第1结构例。这里，记述为振荡电路100来代表振荡电路101、102、103。图14的振荡电路100包含振荡用的缓冲电路BAB、可变电容电路CB1、CB2(电容器)以及反馈电阻RB。缓冲电路BAB可以由一级或多级(奇数级)的反相电路构成，在图14中，由三级的反相电路IV1、IV2、IV3构成。该缓冲电路BAB(IV1～IV3)也可以是能够进行振荡的启用/禁用的控制、流过的电流的控制的电路。

在振子XTAL的一端(NB1)、另一端(NB2)分别设有可变电容电路CB1、CB2。此外，在振子XTAL的一端和另一端之间设有反馈电阻RB。根据控制电压VC1、VC2(控制信号)，控制可变电容电路CB1、CB2的电容值。可变电容电路CB1、CB2通过可变电容二极管(varactor)等实现。通过这样控制电容值，能够调整振荡电路100的振荡频率。

图15示出振荡电路100的第2结构例。该振荡电路100具有电流源IBX、双极型晶体管TRX、电阻RX、电容器CX2、CX3、可变电容电路CX1(可变电容式电容器)。例如，由电流源IBX、双极型晶体管TRX、电阻RX、电容器CX3构成振荡用缓冲电路BAX。电流源IBX对双极型晶体管TRX的集电极提供偏置电流。电阻RX设置于双极晶体管TRX的集电极与基极之间。电容可变的可变电容电路CX1的一端经由电路装置10的第1振子用端子(振子用焊盘)与振子XTAL的一端(NX1)连接。电容器CX2的一端经由电路装置10的第2振子用端子(振子用焊盘)与振子XTAL的另一端(NX2)连接。电容器CX3的一端与振子XTAL的一端连接，其另一端与双极型晶体管TRX的集电极连接。

在双极型晶体管TRX中流过由于振子XTAL的振荡而产生的基极/发射极间电流。并且，当基极/发射极间电流增加时，TRX的集电极/发射极间电流增加，集电极电压VCX降低。另一方面，当TRX的基极/发射极间电流减少时，集电极/发射极间电流减少，集电极电压VCX上升。该集电极电压VCX经由电容器CX3反馈至振子XTAL的一端。即，利用电容器CX3去除AC成分，反馈DC成分。这样，由双极型晶体管TRX等构成的振荡用缓冲电路BAX作为将节点NX2的信号的反转信号(相位差为180度的信号)输出至节点NX1的反转电路(反转放大电路)进行动作。根据控制电压VC，控制由可变电容二极管等构成的可变电容电路CX1的电容值。由此，能够进行振荡电路100的振荡频率的调整。

另外，振荡电路100不限于图14、图15的结构，能够实施各种变形。例如，也可以利用数字值调整可变电容电路(CB1、CB2、CX1)的电容值。在该情况下，可变电容电路由多个电容器(电容器阵列)和多个开关元件(开关阵列)构成，所述多个开关元件的各开关元件的通断是根据作为数字值的频率控制数据来控制的。

7.屏蔽线

接下来，对时钟信号CK1、CK2的信号线中的屏蔽线的布线方法进行说明。例如，如图16所示，电路装置10包含将时钟信号CK1提供给时间数字转换电路20的信号线LC1(第1信号线)和将时钟信号CK2提供给时间数字转换电路20的信号线LC2(第2信号线)。具体而言，信号线LC1例如是连接PLL电路120(振荡电路102)和时间数字转换电路20的信号线，信号线LC2例如是连接PLL电路130(振荡电路103)和时间数字转换电路20的信号线。在图16中，信号线LC1从配置在左侧的PLL电路120起，在两个角处折曲，并朝向时间数字转换电路20的中央部的信号输入节点布线。信号线LC2从配置在右侧的PLL电路130起，在两个角处折曲，并朝向时间数字转换电路20的中央部的信号输入节点布线。

然后，屏蔽线SL(第1屏蔽线)布置在信号线LC1与LC2之间。信号线LC1、LC2例如在第二个角处折曲之后，两个信号线间的距离变近，但是，在该距离变近的部位，在信号线LC1与LC2之间布置屏蔽线SL。如果这样布置屏蔽线SL，则能够减少由信号线LC1、LC2传递的时钟信号CK1、CK2间的耦合。因此，例如可以利用屏蔽线SL减少时钟信号CK1的时钟噪声传递至时钟信号CK2而产生的不利影响、或时钟信号CK2的时钟噪声传递至时钟信号CK1而产生的不利影响。因此，能够减少在时钟信号CK1、CK2中产生的抖动噪声等噪声，能够实现时间数字转换电路20中的时间数字转换的高性能化等。

此外，如图16所示，电路装置10还包含屏蔽线SL1(第2屏蔽线)和屏蔽线SL2(第3屏蔽线)。并且，信号线LC1布置在屏蔽线SL1与屏蔽线SL之间，信号线LC2布置在屏蔽线SL2与屏蔽线SL之间。这样，可以在信号线LC1的两侧布置屏蔽线SL1和SL，并且在信号线LC2的两侧也可以布置屏蔽线SL2和SL。该情况下，可以利用屏蔽线SL来减少一方的时钟信号的时钟噪声对另一方的时钟信号产生的不利影响。并且，可以利用屏蔽线SL1减少时钟噪声以外的噪声(外部噪声)对时钟信号CK1产生的不利影响。此外，可以利用屏蔽线SL2减少时钟噪声以外的噪声对时钟信号CK2产生的不利影响。因此，能够实现时间数字转换电路20中的时间数字转换的进一步的高性能化等。

8.变形例

接下来，对本实施方式的各种变形例进行说明。例如，在本实施方式中，主要对设置三个振子XTAL1～XTAL3的情况进行了说明，但是本实施方式不限于此，振子的个数可以是两个，也可以是四个以上。例如，在图17的本实施方式的变形例中，设置有两个振子XTAL1、XTAL2和1个PLL电路120。

例如，PLL电路120进行时钟信号CK1和CK2的相位同步。具体而言，在设CK1、CK2的时钟频率为f1、f2时，PLL电路120进行时钟信号CK1、CK2的相位同步，使得N/f1＝M/f2(N、M是大于等于2的不同的整数)。PLL电路120包含分频电路122、124和相位检测器126。分频电路122进行使CK1的时钟频率f1成为1/N的分频，输出时钟频率成为f1/N的分频时钟信号DCK1。分频电路124进行使CK2的时钟频率f2成为1/M的分频，输出时钟频率成为f2/M的分频时钟信号DCK2。例如，电路装置10包含振荡电路101，该振荡电路101使振子XTAL1振荡，生成时钟信号CK2(基准时钟信号CKR)并输出至分频电路124。然后，相位检测器126进行分频时钟信号DCK1和分频时钟信号DCK2的相位比较。这样，能够按照每个相位同步时刻使时钟信号CK1、CK2进行相位同步。

9.电子设备、移动体

图18示出包含本实施方式的振动器件50(电路装置)的电子设备的结构例。该电子设备500包含振动器件50、处理部520，该振动器件50包含电路装置10、振子XTAL1～XTAL3。还可以包含通信部510、操作部530、显示部540、存储部550、天线ANT。

作为电子设备500，例如能够假设对距离、时间、流速或流量等物理量进行计测的计测设备、测量生物体信息的生物体信息测量设备(超声波测量装置、脉搏计等)、车载设备(自动驾驶用的设备等)、基站或路由器等网络关联设备。还可以假设头部佩戴型显示装置、钟表关联设备等可佩戴设备、机器人、打印装置、投影装置、便携信息终端(智能手机等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。

通信部510(无线电路)进行经由天线ANT从外部接收数据、或向外部发送数据的处理。处理部520(处理电路)进行电子设备500的控制处理、经由通信部510收发的数据的各种数字处理等。处理部520的功能例如可通过微型计算机等处理器实现。操作部530用于供用户进行输入操作，可通过操作按钮、触摸面板显示器等实现。显示部540用于显示各种信息，可通过液晶、有机EL等显示器实现。存储部550用于存储数据，其功能可通过RAM、ROM等半导体存储器、HDD(硬盘驱动器)等实现。

图19示出包含本实施方式的振动器件50(电路装置)的移动体的例子。本实施方式的振动器件50(振荡器、物理量测量装置)可以组装至例如车辆、飞机、摩托车、自行车、机器人或者船舶等各种移动体。移动体例如是具有发动机、马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)并在地上、天空、海上移动的设备/装置。图19概要地示出作为移动体的具体例的汽车206。汽车206中组装了本实施方式的振动器件50。控制装置208根据由该振动器件50生成的时钟信号或测量出的物理量信息，进行各种控制处理。例如，在测量了汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测量出的距离信息进行用于自动驾驶的各种控制处理。控制装置208例如根据车体207的姿势，控制悬挂的软硬，或控制各个车轮209的制动。另外，组装有本实施方式的振动器件50的设备不限于这样的控制装置208，能够组装到设于汽车206或机器人等移动体中的各种设备。

另外，如上所述，对本实施方式详细进行了说明，但是，本领域技术人员能够容易理解，可以实施不实质上脱离本发明的新事项和效果的多个变形。因此，这种变形例全部包含在本发明的范围内。例如，可以将至少一次与更广义或同义的不同的术语一同记载于说明书或附图中的术语在说明书或附图的任何一个位置替换为与其不同的术语。此外，本实施方式和变形例的全部组合均包含在本发明的范围内。此外，振动器件、电子设备、移动体的结构/动作、振动器件中的电路装置和振子的配置结构和连接结构、电路装置的电路结构、处理电路的处理等也不限于在本实施方式中说明的内容，可以进行各种变形实施。

Claims (14)

1.一种振动器件，其特征在于，所述振动器件包含：

第1振子，其生成基准时钟信号；

第2振子，其生成第1时钟信号，该第1时钟信号的频率根据所述基准时钟信号而调整；以及

电路装置，其具备基板和所述第1振子的振荡频率的温度补偿用的温度传感器，

所述第1振子以在与所述基板垂直的方向上的俯视时所述第1振子与所述温度传感器重叠的方式被配置于所述电路装置。

2.根据权利要求1所述的振动器件，其特征在于，

所述第1振子被第1支承部支承于所述电路装置，

所述第2振子被第2支承部支承于所述电路装置。

3.根据权利要求2所述的振动器件，其特征在于，

所述第1支承部将所述第1振子的端子电极和所述电路装置的第1端子电连接，

所述第2支承部将所述第2振子的端子电极和所述电路装置的第2端子电连接。

4.根据权利要求2或3所述的振动器件，其特征在于，

所述第1支承部和所述第2支承部是导电性的凸块。

5.根据权利要求1至4中的任意一项所述的振动器件，其特征在于，

在所述俯视时，所述第1振子以及所述第2振子的面积小于所述电路装置的面积。

6.根据权利要求1至5中的任意一项所述的振动器件，其特征在于，

所述振动器件包含用于生成第2时钟信号的第3振子，该第2时钟信号的频率根据所述基准时钟信号而调整。

7.根据权利要求6所述的振动器件，其特征在于，

所述电路装置包含：

第1PLL电路，其进行所述基准时钟信号和所述第1时钟信号的相位同步；和

第2PLL电路，其进行所述基准时钟信号和所述第2时钟信号的相位同步。

8.根据权利要求6或7所述的振动器件，其特征在于，

所述电路装置包含时间数字转换电路，该时间数字转换电路根据所述第1时钟信号和所述第2时钟信号，将时间转换为数字值。

9.根据权利要求1至5中的任意一项所述的振动器件，其特征在于，

所述电路装置包含时间数字转换电路，该时间数字转换电路根据所述基准时钟信号和所述第1时钟信号，将时间转换为数字值。

10.根据权利要求1至9中的任意一项所述的振动器件，其特征在于，

所述电路装置包含：

第1振荡电路，其使用所述第1振子生成所述基准时钟信号；和

第2振荡电路，其使用所述第2振子生成所述第1时钟信号，

所述电路装置被配置成，在所述俯视时所述第1振子和所述温度传感器重叠，并且所述第1振子和所述第1振荡电路重叠，

所述电路装置被配置成，在所述俯视时所述第2振子和所述第2振荡电路重叠。

11.根据权利要求8所述的振动器件，其特征在于，

所述电路装置包含：

第1信号线，其将所述第1时钟信号提供给所述时间数字转换电路；和

第2信号线，其将所述第2时钟信号提供给所述时间数字转换电路，

在所述第1信号线与所述第2信号线之间布置有第1屏蔽线。

12.根据权利要求11所述的振动器件，其特征在于，

所述电路装置还包含第2屏蔽线和第3屏蔽线，

所述第1信号线配置在所述第2屏蔽线与所述第1屏蔽线之间，

所述第2信号线配置在所述第3屏蔽线与所述第1屏蔽线之间。

13.一种电子设备，其特征在于，该电子设备包含权利要求1至12中的任意一项所述的振动器件。

14.一种移动体，其特征在于，该移动体包含权利要求1至12中的任意一项所述的振动器件。