CN109426135A - 时间数字转换电路、电路装置、测定装置、设备和移动体 - Google Patents

时间数字转换电路、电路装置、测定装置、设备和移动体 Download PDF

Info

Publication number
CN109426135A
CN109426135A CN201810953556.0A CN201810953556A CN109426135A CN 109426135 A CN109426135 A CN 109426135A CN 201810953556 A CN201810953556 A CN 201810953556A CN 109426135 A CN109426135 A CN 109426135A
Authority
CN
China
Prior art keywords
signal
circuit
clock signal
phase
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810953556.0A
Other languages
English (en)
Other versions
CN109426135B (zh
Inventor
须藤泰宏
羽田秀生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN109426135A publication Critical patent/CN109426135A/zh
Application granted granted Critical
Publication of CN109426135B publication Critical patent/CN109426135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/005—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

时间数字转换电路、电路装置、测定装置、设备和移动体。能够实现时间数字转换电路高性能化。时间数字转换电路包含：第1时钟信号生成电路，其生成电压电平按照与基准时钟信号的时钟频率对应的周期单调增大或单调减小的第1周期信号，根据第1信号和第1周期信号生成第1时钟信号；第2时钟信号生成电路，其生成电压电平按照与基准时钟信号的时钟频率对应的周期单调增大或单调减小的第2周期信号，根据第2信号和第2周期信号生成第2时钟信号；以及处理电路，其根据第1时钟信号和第2时钟信号，将第1信号与第2信号的转变时刻的时间差转换为数字值。

Description

时间数字转换电路、电路装置、测定装置、设备和移动体
技术领域
本发明涉及时间数字转换电路、电路装置、物理量测定装置、电子设备以及移动体等。
背景技术
以往，公知有将时间转换成数字值的时间数字转换电路。作为测定在任意的时刻产生的第1信号与第2信号之间的时间差的时间数字转换电路的现有例，例如公知有在专利文献1、2中公开的现有技术。
在专利文献1中记载了一种计时电路，该计时电路具有：第1振荡器，其与开始信号的产生一同地以频率f开始振荡；以及第2振荡器，其与停止信号的产生一同地以频率f+Δf开始振荡，该计时电路对来自第1振荡器的时钟信号与来自第2振荡器的时钟信号之间的相位进行比较，测量开始信号与停止信号的时间间隔。
另外，在专利文献2中记载了如下的时间测定装置，该时间测定装置生成与时钟信号同步的三角波，对第1信号的转变时刻的三角波的电压和第2信号的转变时刻的三角波的电压进行测定，根据其测定结果，计算第1信号与第2信号之间的时间间隔。
专利文献1：日本特开昭64-079687号公报
专利文献2：日本特开昭62-228191号公报
在上述那样的时间数字转换电路中存在高性能化(例如高分辨率化或高精度化等)的要求。
例如，在专利文献1的结构中，作为第1、第2振荡器，例如使用环形振荡器等。因此，振荡器的时钟信号的特性(例如温度特性、工艺的偏差、抖动特性等)有可能对计时精度带来影响，从而无法得到充分的计时精度。作为振荡特性良好的振荡器，例如可考虑石英振荡器，但由于很难控制石英振荡器的启动，因此，不容易在第1信号(或第2信号)的转变时刻开始振荡。
或者，在专利文献2的结构中，由于使用1个时钟信号，所以，时钟信号的特性以外的因素可能对时间的测定精度带来影响。即，在专利文献1的时间数字转换电路中，使用第1、第2振荡器的振荡频率的频率差(Δf)来计测时间，但在专利文献2中，使用与1个时钟信号同步的三角波来计测时间。因此，三角波的波形生成的精度(例如波形的失真等)可能对时间的测定精度带来影响。
发明内容
本发明是为了解决上述的课题的至少一部分而完成的，能够作为以下方式或形态来实现。
本发明的一个方式涉及时间数字转换电路，包含：第1时钟信号生成电路，其被输入第1时钟频率的第1基准时钟信号，生成电压电平按照与所述第1时钟频率对应的周期单调增大或单调减小的第1周期信号，根据第1信号和所述第1周期信号生成第1时钟信号；第2时钟信号生成电路，其被输入与所述第1时钟频率不同的第2时钟频率的第2基准时钟信号，生成电压电平按照与所述第2时钟频率对应的周期单调增大或单调减小的第2周期信号，根据第2信号和所述第2周期信号生成第2时钟信号；以及处理电路，其根据所述第1时钟信号和所述第2时钟信号，将所述第1信号与所述第2信号的转变时刻的时间差转换为数字值。
根据本发明的一个方式，使用从时间数字转换电路的外部输入的第1、第2基准时钟信号，能够将从时间数字转换电路的外部输入的(在任意的时刻产生的)第1、第2信号的转变时刻的时间差转换为数字值。由此，能够使用第1、第2基准时钟信号进行时间计测，该第1、第2基准时钟信号例如是使用石英振子那样的振荡特性(例如抖动特性、工艺偏差等)优异的振荡元件生成的。因此，能够按照与第1、第2基准时钟信号的频率差对应的时间分辨率进行计测，并且能够使用特性优异的第1、第2基准时钟信号实现时间数字转换电路的高性能化。
并且，在本发明的一个方式中，可以是，所述第1时钟信号生成电路根据所述第1信号和所述第1周期信号，生成以所述第1信号的转变时刻为相位基准的所述第1时钟频率的所述第1时钟信号，所述第2时钟信号生成电路根据所述第2信号和所述第2周期信号，生成以所述第2信号的转变时刻为相位基准的所述第2时钟频率的所述第2时钟信号。
这样，第1周期信号的电压电平在与第1时钟频率对应的周期内单调增大或单调减小，由此，能够生成以第1信号的转变时刻为相位基准的第1时钟频率的第1时钟信号。同样，第2周期信号的电压电平在与第2时钟频率对应的周期内单调增大或单调减小，由此，能够生成以第2信号的转变时刻为相位基准的第2时钟频率的第2时钟信号。通过以这种方式生成第1、第2时钟信号，使用从时间数字转换电路的外部输入的第1、第2基准时钟信号，能够将从时间数字转换电路的外部输入的第1、第2信号的转变时刻的时间差转换为数字值。
并且，在本发明的一个方式中，可以是，所述第1时钟信号生成电路具有：第1保持电路，其将所述第1信号的转变时刻处的所述第1周期信号的电压电平保持为第1阈值电压；以及第1比较电路，其对所述第1阈值电压和所述第1周期信号的电压电平进行比较而输出所述第1时钟信号，所述第2时钟信号生成电路具有：第2保持电路，其将所述第2信号的转变时刻处的所述第2周期信号的电压电平保持为第2阈值电压；以及第2比较电路，其对所述第2阈值电压和所述第2周期信号的电压电平进行比较而输出所述第2时钟信号。
这样，能够使第1基准时钟信号与第1信号的边沿之间的相位差和第1基准时钟信号与第1时钟信号的边沿之间的相位差相同。即，根据第1信号和第1周期信号，能够生成以第1信号的转变时刻为相位基准的第1时钟信号。并且，能够使第2基准时钟信号与第2信号的边沿之间的相位差和第2基准时钟信号与第2时钟信号的边沿之间的相位差相同。即，根据第2信号STP和第2周期信号，能够生成以第2信号的转变时刻为相位基准的第2时钟信号。
并且，在本发明的一个方式中，可以是，所述第1时钟信号生成电路具有第1屏蔽电路，该第1屏蔽电路对所述第1时钟信号的最初的1个或多个脉冲进行屏蔽，所述第2时钟信号生成电路具有第2屏蔽电路，该第2屏蔽电路对所述第2时钟信号的最初的1个或多个脉冲进行屏蔽。
如上述那样，第1时钟信号是对第1阈值电压和第1周期信号进行比较而生成的，第2时钟信号是对第2阈值电压和第2周期信号进行比较而生成的。这样的第1、第2时钟信号的最初的1个或多个脉冲可能不稳定(例如没有准确地反映第1、第2信号的转变时刻的相位等)。根据本发明的一个方式，能够对这样的不稳定的脉冲进行屏蔽，输出反映了第1、第2信号的边沿的相位的第1、第2时钟信号。
并且，在本发明的一个方式中，可以是，所述处理电路具有第1相位比较电路，该第1相位比较电路进行所述第1时钟信号与所述第2时钟信号之间的相位比较，所述处理电路根据所述相位比较的结果来输出所述数字值。
这样，通过进行第1时钟信号与第2时钟信号之间的相位比较，能够检测出第1时钟信号的边沿和第2时钟信号的边沿的前后交替。并且，根据该交替之前的第1时钟信号和第2时钟信号的时钟数，能够求出第1信号与第2信号的转变时刻的时间差。
并且，在本发明的一个方式中，可以是，该时间数字转换电路包含：第3时钟信号生成电路，其根据所述第1基准时钟信号生成相位与所述第1周期信号不同的第3周期信号，根据所述第1信号和所述第3周期信号生成第3时钟信号；以及第4时钟信号生成电路，其根据所述第2基准时钟信号生成相位与所述第2周期信号不同的第4周期信号，根据所述第2信号和所述第4周期信号生成第4时钟信号。
由于第1信号相对于第1基准时钟信号以任意的相位(时刻)输入，所以，第1周期信号和第1信号的相位也是任意的。因此，可能不会适当生成第1时钟信号。第2时钟信号也同样。根据本发明的一个方式，能够生成与第1基准时钟信号同步且相位彼此不同的第1、第3周期信号。由此，第1信号与第1周期信号之间的相位差和第1信号与第3周期信号之间的相位差不同，能够适当生成第1时钟信号。并且，能够生成与第2基准时钟信号同步且相位彼此不同的第3、第4周期信号。由此，第2信号与第2周期信号之间的相位差和第2信号与第4周期信号之间的相位差不同，能够适当生成第2时钟信号。
并且，在本发明的一个方式中，可以是，所述处理电路具有：第1相位比较电路，其进行所述第1时钟信号与所述第2时钟信号之间的相位比较；第2相位比较电路，其进行所述第1时钟信号与所述第4时钟信号之间的相位比较；第3相位比较电路，其进行所述第3时钟信号与所述第2时钟信号之间的相位比较；以及第4相位比较电路，其进行所述第3时钟信号与所述第4时钟信号之间的相位比较，所述处理电路根据所述第1相位比较电路～第4相位比较电路的相位比较的结果，输出所述数字值。
这样，对第1、第3时钟信号和第2、第4时钟信号这4种组合进行相位比较，根据该相位比较的结果求出时间差的数字值。第1、第3时钟信号是根据第1信号和相位彼此不同的第1、第3周期信号而生成的，第2、第4时钟信号是根据第2信号和相位彼此不同的第2、第4周期信号而生成的。因此，能够期待在上述4种组合的至少1个组合中得到对在任意的时刻产生的第1、第2信号适当生成的时钟信号的组合。
并且，在本发明的一个方式中，可以是，所述第1时钟信号生成电路具有：第1保持电路，其将所述第1信号的转变时刻处的所述第1周期信号的电压电平保持为第1阈值电压；以及第1比较电路，其对所述第1阈值电压和所述第1周期信号的电压电平进行比较而输出所述第1时钟信号，所述第2时钟信号生成电路具有：第2保持电路，其将所述第2信号的转变时刻处的所述第2周期信号的电压电平保持为第2阈值电压；以及第2比较电路，其对所述第2阈值电压和所述第2周期信号的电压电平进行比较而输出所述第2时钟信号，所述第3时钟信号生成电路具有：第3保持电路，其将所述第1信号的转变时刻处的所述第3周期信号的电压电平保持为第3阈值电压；以及第3比较电路，其对所述第3阈值电压和所述第3周期信号的电压电平进行比较而输出所述第3时钟信号，所述第4时钟信号生成电路具有：第4保持电路，其将所述第2信号的转变时刻处的所述第4周期信号的电压电平保持为第4阈值电压；以及第4比较电路，其对所述第4阈值电压和所述第4周期信号的电压电平进行比较而输出所述第4时钟信号，所述处理电路具有阈值判定电路，该阈值判定电路判定所述第1阈值电压～第4阈值电压的各阈值电压是否在给定的电压范围内，所述处理电路根据所述判定的结果，选择所述第1相位比较电路～第4相位比较电路的相位比较的结果中的任意结果，使用选择出的相位比较的结果求出所述数字值。
这样，根据使用给定的电压范围内的阈值电压而生成的时钟信号，能够求出第1信号与第2信号的转变时刻的时间差。由此，能够根据适当生成的时钟信号求出时间差的数字值，能够实现时间测定的高性能化。
并且，本发明的其他方式涉及电路装置，该电路装置包含上述任意所述的时间数字转换电路。
并且，在本发明的其他方式中，可以是，电路装置包含：第1振荡电路，其通过使第1振荡元件振荡而生成第1振荡信号，根据所述第1振荡信号生成所述第1基准时钟信号；以及第2振荡电路，其通过使第2振荡元件振荡而生成第2振荡信号，根据所述第2振荡信号生成所述第2基准时钟信号。
第1、第2振荡电路使用第1、第2振荡元件生成第1、第2基准时钟信号，由此，时间数字转换电路能够使用特性(例如抖动特性等)优异的第1、第2基准时钟信号进行时间数字转换。由此，能够实现时间测定的高性能化。
并且，本发明的另一其他方式涉及物理量测定装置，该物理量测定装置包含上述任意所述的时间数字转换电路。
并且，本发明的另一其他方式涉及电子设备，该电子设备包含上述任意所述的时间数字转换电路。
并且，本发明的另一其他方式涉及移动体，该移动体包含上述任意所述的时间数字转换电路。
附图说明
图1是电路装置和物理量测定装置的第1结构例。
图2是本实施方式的时间数字转换电路的第1结构例。
图3是对第1结构例的时间数字转换电路的动作进行说明的时序图。
图4是时钟信号生成电路的结构例。
图5是对时钟信号生成电路的动作进行说明的时序图。
图6是复位脉冲生成电路的结构例。
图7是屏蔽电路的结构例。
图8是处理电路的结构例。
图9是对处理电路的动作进行说明的时序图。
图10是本实施方式的时间数字转换电路的第2结构例。
图11是对第2结构例的时间数字转换电路的动作进行说明的时序图。
图12是阈值判定电路的结构例。
图13是电路装置和物理量测定装置的第2结构例。
图14是电子设备的结构例。
图15是移动体的例子。
标号说明
10：电路装置；12：控制电路；20：时间数字转换电路；60：时钟信号生成电路(第1时钟信号生成电路)；61：复位脉冲生成电路；62：屏蔽电路；63：保持电路；64：比较电路；65：时钟信号生成电路(第3时钟信号生成电路)；70：时钟信号生成电路(第2时钟信号生成电路)；75：时钟信号生成电路(第4时钟信号生成电路)；80：处理电路；81～84：相位比较电路(第1～第4相位比较电路)；86：运算电路；87：阈值判定电路；101～103：振荡电路(第1～第3振荡电路)；120：PLL电路；121：控制信号生成电路；130：PLL电路；131：控制信号生成电路；206：汽车；207：车体；208：控制装置；209：车轮；400：物理量测定装置；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部；CK1：基准时钟信号(第1基准时钟信号)；CK2：基准时钟信号(第2基准时钟信号)；CLKF：时钟信号(第2时钟信号)；CLKF’：时钟信号(第4时钟信号)；CLKS：时钟信号(第1时钟信号)；CLKS’：时钟信号(第3时钟信号)；DQ：数字值；P1：周期信号(第1周期信号)；P1’：周期信号(第3周期信号)；P2：周期信号(第2周期信号)；P2’：周期信号(第4周期信号)；STA：信号(第1信号)；STP：信号(第2信号)；Vthf：阈值电压(第2阈值电压)；Vthf’：阈值电压(第4阈值电压)；Vths：阈值电压(第1阈值电压)；Vths’：阈值电压(第3阈值电压)；XTAL1～XTAL3：振荡元件(第1～第3振荡元件)；f1：时钟频率(第1时钟频率)；f2：时钟频率(第2时钟频率)。
具体实施方式
以下，对本发明的优选实施方式进行详细地说明。另外，以下说明的本实施方式并非不当地限定权利要求书所述的本发明的内容，本实施方式中说明的全部结构作为本发明的解决手段并非都是必须的。
1.时间数字转换电路、电路装置、物理量测定装置
图1是包含本实施方式的时间数字转换电路的电路装置、以及包含该电路装置的物理量测定装置的第1结构例。物理量测定装置400包含振荡元件XTAL1(第1振荡元件)、振荡元件XTAL2(第2振荡元件)以及电路装置10。另外，物理量测定装置不限定于图1的结构，能够实施省略其结构要素的一部分或者追加其他结构要素等各种变形。
振荡元件XTAL1、XTAL2例如是压电振子。具体来说，振荡元件例如是石英振子。石英振子例如是切角为AT切或SC切等的进行厚度剪切振动的石英振子。例如振荡元件可以是内置在具有恒温槽的恒温槽型石英振荡器(OCXO)中的振子、或者内置在不具有恒温槽的温度补偿型石英振荡器(TCXO)中的振子、或者内置在简单封装石英振荡器(SPXO)中的振子等。另外，作为振荡元件，可以采用SAW(Surface Acoustic Wave)谐振器、使用硅基板形成的作为硅制振子的MEMS(Micro Electro Mechanical Systems)振子等。
电路装置10例如由集成电路装置(半导体电路装置)构成。电路装置10包含振荡电路101(第1振荡电路)、振荡电路102(第2振荡电路)以及时间数字转换电路20。另外，电路装置不限定于图1的结构。例如，振荡电路101、102也可以设置在电路装置的外部。即，振荡元件XTAL1和振荡电路101可以构成为第1振荡器，振荡元件XTAL2和振荡电路102构成为第2振荡器，来自第1振荡器、第2振荡器的时钟信号输入到电路装置。
振荡电路101使用振荡元件XTAL1生成时钟频率f1(第1时钟频率)的基准时钟信号CK1(第1基准时钟信号)。具体来说，振荡电路101使振荡元件XTAL1振荡而生成振荡信号(第1振荡信号)，根据该振荡信号生成基准时钟信号CK1。振荡电路102使用振荡元件XTAL2生成时钟频率f2(第2时钟频率)的基准时钟信号CK2(第2基准时钟信号)。具体来说，振荡电路102使振荡元件XTAL2振荡而生成振荡信号(第2振荡信号)，根据该振荡信号生成基准时钟信号CK2。例如，振荡电路101、102对第1振荡信号、第2振荡信号进行缓冲而输出基准时钟信号CK1、CK2。或者，对第1振荡信号、第2振荡信号进行分频而输出基准时钟信号CK1、CK2。时钟频率f1、f2是不同的频率，例如f1＜f2。振荡电路101、102例如是在双极晶体管的基极-射极间或集电极-基极间的反馈环路中连接有振荡元件的皮尔斯型振荡电路。或者是奇数级的反相器(逻辑反转电路)的输入输出间的反馈环路中连接有振荡元件的振荡电路。
时间数字转换电路20使用基准时钟信号CK1、CK2将信号STA(第1信号。例如开始信号)与信号STP(第2信号。例如结束信号)的转变时刻的时间差转换为数字值DQ。具体来说，时间数字转换电路20通过与时钟频率f1、f2的频率差|f1-f2|对应的分辨率将时间转换为数字值。分辨率能够表示为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)。选择时钟频率f1、f2以获得期望的分辨率Δt。
信号STA与信号STP的转变时刻的时间差是信号STA与信号STP的边沿之间(例如上升沿之间或下降沿之间)的时间差。例如，在物理量测定装置400为TOF(Time Of Flight：飞行时间)方式的距离测定装置的情况下，还可以包含：光源；处理装置，其向光源输出发光控制信号；以及受光传感器，其接收来自对象物的反射光。在该情况下，使用信号STA向对象物(例如汽车周围的物体)射出照射光(例如激光)，通过接收来自对象物的反射光生成信号STP。例如，根据来自处理装置的发光控制信号使光源发光，发光控制信号作为信号STA输入到电路装置，受光传感器的受光信号作为信号STP输入到电路装置。例如，通过对受光信号进行波形整形而生成信号STP。这样，能够测定到对象物的距离作为物理量，例如，能够用于汽车的自动驾驶或机器人的动作控制等。
或者，在物理量测定装置400为超声波测定装置的情况下，还可以包含超声波探针和对超声波探针进行控制的处理装置。在该情况下，使用信号STA将发送声波(例如超声波)向对象物(例如生物体)发送，通过接收来自对象物的接收声波来生成信号STP。例如，处理装置将脉冲信号发送到超声波探针，超声波探针根据该脉冲信号发送超声波，脉冲信号作为信号STA输入到电路装置，超声波探针接收来自对象物的反射波而生成信号STP。即，例如通过对接收声波进行波形整形而生成信号STP。这样，能够测定到对象物的距离等作为物理量，例如能够通过超声波进行生物体信息的测定等。
另外，通过本实施方式测定的物理量不限定于时间、距离，可考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。
图2是本实施方式的时间数字转换电路的第1结构例。另外，图3是对第1结构例的时间数字转换电路的动作进行说明的时序图。
如图2所示，时间数字转换电路20包含时钟信号生成电路60(第1时钟信号生成电路)、时钟信号生成电路70(第2时钟信号生成电路)以及处理电路80。另外，物理量测定装置不限定于图1的结构，能够实施省略其结构要素的一部分或者追加其他结构要素等各种变形。
向时钟信号生成电路60输入时钟频率f1的基准时钟信号CK1。如图3所示，时钟信号生成电路60生成电压电平在与时钟频率f1对应的周期内单调增大的周期信号RAMP1(第1周期信号)，根据信号STA和周期信号RAMP1生成时钟信号CLKS(第1时钟信号)。
周期信号RAMP1是形状相同的波形按照时钟频率f1而周期性地重复的信号。周期信号RAMP1的电压电平在基准时钟信号CK1的1个周期(各周期)内单调增大。即，其电压电平在基准时钟信号CK1的边沿之间(例如上升沿之间或下降沿之间)单调增大。周期信号RAMP1例如是如图3那样电压电平线性增加的斜波信号，但并不限定于此，如果各周期内的波形为相同形状，则电压电平也可以曲线性地单调增大。另外，在图3中图示了周期信号RAMP1的电压电平在基准时钟信号CK1的1个周期内单调增大的情况，但周期信号RAMP1的电压电平也可以在基准时钟信号CK1的1个周期内单调减小。并且，在图3中图示了基准时钟信号CK1与周期信号RAMP1的相位一致的情况，但基准时钟信号CK1与周期信号RAMP1的相位也可以不一致。即，周期信号RAMP1的电压电平也可以在与基准时钟信号CK1的边沿不同的时刻(相位)开始单调增大或单调减小。
时钟信号CLKS是频率与时钟频率f1相同的时钟信号，根据信号STA的转变时刻开始生成。具体来说，基准时钟信号CK1与时钟信号CLKS之间的相位差是基准时钟信号CK1与信号STA的边沿之间(例如上升沿之间或下降沿之间)的相位差。这是利用周期信号RAMP1的电压电平在基准时钟信号CK1的1个周期内单调增大的情况来实现的。
向时钟信号生成电路70输入与时钟频率f1不同的时钟频率f2的基准时钟信号CK2。如图3所示，时钟信号生成电路70生成电压电平在与时钟频率f2对应的周期内单调增大的周期信号RAMP2(第2周期信号)，根据信号STP和周期信号RAMP2生成时钟信号CLKF(第2时钟信号)。
周期信号RAMP2是形状相同的波形按照时钟频率f2周期性地重复的信号。周期信号RAMP2的电压电平在基准时钟信号CK2的1个周期(各周期)内单调增大。即，其电压电平在基准时钟信号CK2的边沿之间(例如上升沿之间或下降沿之间)单调增大。周期信号RAMP2例如是如图3那样电压电平线性增加的斜波信号，但并不限定于此，如果各周期内的波形为相同形状，则电压电平也可以曲线性地单调增大。另外，在图3中图示了周期信号RAMP2的电压电平在基准时钟信号CK2的1个周期内单调增大的情况，但周期信号RAMP2的电压电平也可以在基准时钟信号CK2的1个周期内单调减小。并且，在图3中图示了基准时钟信号CK2与周期信号RAMP2的相位一致的情况，基准时钟信号CK2与周期信号RAMP2的相位也可以不一致。即，周期信号RAMP2的电压电平也可以在与基准时钟信号CK2的边沿不同的时刻(相位)开始单调增大或单调减小。
时钟信号CLKF是频率与时钟频率f2相同的时钟信号，根据信号STP的转变时刻来开始生成。具体来说，基准时钟信号CK2与时钟信号CLKF之间的相位差是基准时钟信号CK2与信号STP的边沿之间(例如下降沿之间或下降沿之间)的相位差。这是利用周期信号RAMP2的电压电平在基准时钟信号CK2的1个周期内单调增大的情况来实现的。
处理电路80根据时钟信号CLKS和时钟信号CLKF将信号STA与信号STP的转变时刻的时间差转换为数字值DQ。例如，时钟信号CLKS的最初的边沿是在信号STA的转变时刻生成的，时钟信号CLKF的最初的边沿是在信号STP的转变时刻生成的。在该情况下，时钟信号CLKS、CLKF的最初的边沿之间的相位差与信号STA、STP的转变时刻的时间差相同。由于时钟信号CLKS、CLKF的边沿之间的时间差以Δt为单位而减小，所以，通过对时钟信号CLKS、CLKF的边沿前后更换为止的时钟数进行计数，能够根据其计数值×Δt求出时间差。在图3的例子中，在时钟信号CLKS的第3个时钟之前，时钟信号CLKS在前面，在第4个时钟时，时钟信号CLKF在前面。在该情况下，3×Δt或4×Δt是信号STA、STP的转变时刻的时间差。
根据以上实施方式，基准时钟信号CK1、CK2是从时间数字转换电路20的外部输入的连续振荡的时钟信号，基准时钟信号CK1、CK2不是在信号STA、STP的转变时刻开始振荡。在本实施方式中，能够使用这样的基准时钟信号CK1、CK2来测定从时间数字转换电路20的外部输入的(在任意的时刻产生的)信号STA、STP的转变时刻的时间差。由此，例如能够使用基准时钟信号CK1、CK2来进行时间计测，能够实现时间数字转换电路的高性能化，该基准时钟信号CK1、CK2是使用石英振子那样的振荡特性(例如抖动特性、工艺偏差等)优异的振荡元件而生成的。即，能够通过与基准时钟信号CK1、CK2的频率差对应的时间分辨率(Δt)进行计测，并且能够使用特性优异的基准时钟信号CK1、CK2进行高精度(低误差或低偏差)的测定。
具体来说，通过生成电压电平在基准时钟信号CK1的1个周期内单调增大或单调减小的周期信号RAMP1，能够生成相位从基准时钟信号CK1偏移了基准时钟信号CK1与信号STA的边沿之间的相位差的时钟信号CLKS。同样，通过生成电压电平在基准时钟信号CK2的1个周期内单调增大或单调减小的周期信号RAMP2，能够生成相位从基准时钟信号CK2偏移了基准时钟信号CK2与信号STP的边沿之间的相位差的时钟信号CLKF。由此，能够根据时钟信号CLKS、CLKF测定信号STA、STP的转变时刻的时间差。
并且，在本实施方式中，时钟信号生成电路60根据信号STA和周期信号RAMP1，生成以信号STA的转变时刻为相位基准的时钟频率f1的时钟信号CLKS。时钟信号生成电路70根据信号STP和周期信号RAMP2，生成以信号STP的转变时刻为相位基准的时钟频率f2的时钟信号CLKF。
具体来说，时钟信号生成电路60根据信号STA的转变时刻的周期信号RAMP1的电压电平(阈值电压Vths)来生成时钟信号CLKS。即，通过对其电压电平(阈值电压Vths)和周期信号RAMP1的电压电平进行比较，生成时钟信号CLKS。并且，时钟信号生成电路70根据信号STP的转变时刻的周期信号RAMP2的电压电平(阈值电压Vthf)来生成时钟信号CLKF。即，通过对其电压电平(阈值电压Vthf)和周期信号RAMP2的电压电平进行比较，生成时钟信号CLKF。
这样，周期信号RAMP1的电压电平在与时钟频率f1对应的周期内单调增大或单调减小，由此，能够生成以信号STA的转变时刻为相位基准的时钟频率f1的时钟信号CLKS。同样，周期信号RAMP2的电压电平在与时钟频率f2对应的周期内单调增大或单调减小，由此，能够生成以信号STP的转变时刻为相位基准的时钟频率f2的时钟信号CLKF。
2.时钟信号生成电路
图4是时钟信号生成电路的结构例。图5是对时钟信号生成电路的动作进行说明的时序图。另外，在图4、图5中以时钟信号生成电路60为例进行说明，但时钟信号生成电路70也是同样的结构。即，只要将基准时钟信号CK1换称为CK2，将信号STA换称为STP，将时钟信号CLKS换称为CLKF，将阈值电压Vths换称为Vthf即可。
时钟信号生成电路60包含保持电路63、比较电路64、复位脉冲生成电路61(微分脉冲生成电路)、屏蔽电路62、电流源IS、逻辑积电路ANR、ANRX、触发电路FF(锁存电路)。
电流源IS将电流值不随时间变化的恒定电流ICH输出到节点N1。电流源IS例如由电流镜电路构成。例如，电路装置10包含未图示的参考电流生成电路，通过电流镜电路对从该参考电流生成电路供给的参考电流进行镜像而生成恒定电流ICH。恒定电流ICH的电流值可以是固定的，也可以设定为可变。例如，也可以构成为电流镜电路的镜像比被设定为可变。
复位脉冲生成电路61根据基准时钟信号CK1生成复位脉冲信号CLKD。如图5所示，复位脉冲信号CLKD是基准时钟信号CK1的微分脉冲信号。具体来说，是在基准时钟信号CK1的上升沿处输出的微分脉冲信号。
触发电路FF在信号STA的上升沿(转变时刻)处锁存高电平，并输出该锁存后的信号LSTA和作为信号LSTA的逻辑反转信号的信号LSTAX。逻辑积电路ANR将信号LSTA与复位脉冲信号CLKD的逻辑积作为复位信号RST输出。如图5所示，复位信号RST是在信号STA的上升沿之后输出复位脉冲信号CLKD的情况。逻辑积电路ANRX将信号LSTAX与复位脉冲信号CLKD的逻辑积输出为复位信号RSTX。如图5所示，复位信号RSTX是在信号STA的上升沿之前输出复位脉冲信号CLKD的情况。
保持电路63包含：开关元件SWSX，其设置在节点N1与节点N2之间；电容器CTH，其设置在节点N2与电源节点GND(低电位侧电源节点)之间；以及开关元件SWRX，其设置在节点N2与电源节点GND之间。开关元件SWSX、SWRX(开关)例如是晶体管。
开关元件SWSX在信号LSTAX为低电平(第1逻辑电平)时断开，在信号LSTAX为高电平(第2逻辑电平)时导通。开关元件SWRX在复位信号RSTX为低电平时断开，在复位信号RSTX为高电平时导通。如图5所示，在信号STA的上升沿之前，信号LSTAX为高电平，所以，开关元件SWSX导通，通过恒定电流ICH对电容器CTH进行充电。当输入复位信号RSTX的脉冲时，开关元件SWRX导通，电容器CTH的两端被短路，电容器CTH的电荷被复位。在复位信号RSTX的脉冲之间开关元件SWRX断开，电容器CTH充电，节点N2的电压VTH上升。这样，节点N2的电压VTH成为斜波。
由于在信号STA的上升沿处信号LSTAX为低电平，所以，开关元件SWSX断开。并且，在信号STA的上升沿之后，在复位信号RSTX中不产生脉冲。因此，在信号STA的上升沿处充入到电容器CTH的电荷被保持在电容器CTH中，信号STA的上升沿处的节点N2的电压VTH被保持。将该被保持的电压设为阈值电压Vths(第1阈值电压)。
比较电路64包含：开关元件SWS，其设置在节点N1与节点N3之间；电容器CRMP，其设置在节点N3与电源节点GND之间；开关元件SWR，其设置在节点N2与电源节点GND之间；比较器CMP。比较器CMP的第1输入端子(例如正极端子)与节点N3连接，第2输入端子(例如负极端子)与节点N2连接。开关元件SWS、SWR(开关)例如是晶体管。
开关元件SWS在信号LSTA为低电平(第1逻辑电平)时断开，在信号LSTA为高电平(第2逻辑电平)时导通。开关元件SWR在复位信号RST为低电平时断开，在复位信号RST为高电平时导通。如图5所示，在信号STA的上升沿之前，信号LSTA为低电平，所以，开关元件SWS断开，电容器CRMP不被充电。节点N3的电压VRMP是恒定的(例如0V)。
由于在信号STA的上升沿处信号LSTA为高电平，所以，开关元件SWS导通，通过恒定电流ICH对电容器CRMP进行充电。当输入了复位信号RST的脉冲时，开关元件SWR导通，电容器CRMP的两端短路，电容器CRMP的电荷被复位。在复位信号RST的脉冲之间，开关元件SWR断开，电容器CRMP充电，节点N3的电压VRMP上升。这样，节点N3的电压VRMP成为斜波。另外，信号STA的上升沿之前的电压VTH的斜波和信号STA的上升沿之后的电压VRMP的斜波与图1的周期信号RAMP1对应。
比较器CMP对阈值电压Vths和斜波的电压VRMP进行比较，将其比较结果作为输出信号CPQ输出。例如，在VRMP＜Vths时，输出信号CPQ为低电平，在VRMP＞Vths时，输出信号CPQ为高电平。由于阈值电压Vths是信号STA的上升沿处的斜波的电压，所以，输出信号CPQ的边沿的相位反映了信号STA的边沿的相位。即，基准时钟信号CK1与信号STA的边沿之间的相位差TD1和基准时钟信号CK1与输出信号CPQ的边沿之间的相位差TD2相同(包括大致相同)。另外，输出信号CPQ的最初的脉冲的相位不一定反映信号STA的边沿的相位。
屏蔽电路62对比较器CMP的输出信号CPQ的最初的1个或多个脉冲进行屏蔽，将屏蔽后的信号作为时钟信号CLKS输出。屏蔽电路62根据信号LSTA和复位脉冲信号CLKD生成屏蔽信号XMASK，使用该屏蔽信号XMASK对输出信号CPQ进行屏蔽。另外，在图5中，对输出信号CPQ的最初的两个脉冲进行屏蔽，但不限于此。
图6是复位脉冲生成电路的结构例。复位脉冲生成电路61包含延迟电路DLY、异或逻辑和电路ERA、逻辑积电路ANA1、ANA2、以及逻辑反转电路IVA。
延迟电路DLY例如由串联连接的偶数级的逻辑反转电路等构成，使基准时钟信号CK1延迟。异或逻辑和电路ERA输出基准时钟信号CK1与基准时钟信号CK1的延迟信号的异或逻辑和。逻辑积电路ANA1将基准时钟信号CK1与异或逻辑和电路ERA的输出信号的逻辑积作为复位脉冲信号CLKD输出。复位脉冲信号CLKD是在基准时钟信号CK1的上升沿处输出的微分脉冲信号。逻辑反转电路IVA使基准时钟信号CK1进行逻辑反转而输出。逻辑积电路ANA2将逻辑反转电路IVA的输出信号与异或逻辑和电路ERA的输出信号的逻辑积作为复位脉冲信号CLKD’输出。复位脉冲信号CLKD’是在基准时钟信号CK1的下降沿处输出的微分脉冲信号。复位脉冲信号CLKD’例如使用在时钟信号生成电路65中，该时钟信号生成电路65之后在图10中叙述。
图7是屏蔽电路的结构例。屏蔽电路62包含触发电路FFB1、FFB2(锁存电路)、逻辑积电路ANB以及逻辑反转电路IVB。
逻辑反转电路IVB使复位脉冲信号CLKD进行逻辑反转而输出。触发电路FFB1、FFB2以逻辑反转电路IVB的输出信号为时钟信号进行动作，使信号LSTA延迟复位脉冲信号CLKD的两个下降沿的量，将该延迟后的信号作为屏蔽信号XMASK输出。逻辑积电路ANB将比较器CMP的输出信号CPQ与屏蔽信号XMASK的逻辑积作为时钟信号CLKS输出。
根据以上的实施方式，时钟信号生成电路60具有：保持电路63(第1保持电路)，其将信号STA的转变时刻的周期信号RAMP1(电压VTH)的电压电平保持为阈值电压Vths；以及比较电路64(第1比较电路)，其对阈值电压Vths和周期信号RAMP1(电压VRMP)的电压电平进行比较而输出时钟信号CLKS。同样，时钟信号生成电路70具有：第2保持电路，其将信号STP的转变时刻下的周期信号RAMP2的电压电平保持为阈值电压Vthf(第2阈值电压)；以及第2比较电路，其对阈值电压Vthf和周期信号RAMP2的电压电平进行比较而输出时钟信号CLKF。
这样，能够使基准时钟信号CK1与信号STA的边沿之间的相位差TD1和基准时钟信号CK1与时钟信号CLKS的边沿之间的相位差TD2相同。即，根据信号STA和周期信号RAMP1，能够生成以信号STA的转变时刻为相位基准的时钟信号CLKS。并且，能够使基准时钟信号CK2与信号STP的边沿之间的相位差和基准时钟信号CK2与时钟信号CLKF的边沿之间的相位差相同。即，根据信号STP和周期信号RAMP2，能够生成以信号STP的转变时刻为相位基准的时钟信号CLKF。
并且，在本实施方式中，时钟信号生成电路60具有屏蔽电路62(第1屏蔽电路)，该屏蔽电路62对时钟信号CLKS的最初的1个或多个脉冲进行屏蔽。同样，时钟信号生成电路70具有第2屏蔽电路，该第2屏蔽电路对时钟信号CLKF的最初的1个或多个脉冲进行屏蔽。
如在图5中说明的那样，比较器CMP的输出信号CPQ的最初的脉冲的相位不一定反映了信号STA的边沿的相位。根据本实施方式，对这样的不稳定的脉冲进行屏蔽，能够输出反映了信号STA的边沿的相位的时钟信号CLKS。同样，能够输出反映了信号STP的边沿的相位的时钟信号CLKF。
3.处理电路
图8是处理电路的结构例。图9是对处理电路的动作进行说明的时序图。如图8所示，处理电路80包含相位比较电路81(第1相位比较电路)和运算电路86。
相位比较电路81进行时钟信号CLKS与时钟信号CLKF之间的相位比较。处理电路80根据该相位比较的结果，输出信号STA与信号STP的转变时刻的时间差的数字值DQ。
具体来说，相位比较电路81包含计数器CNT1、CNT2和比较电路PHD。计数器CNT1对时钟信号CLKS的时钟数进行计数，输出其计数值CTS1。计数器CNT2对时钟信号CLKF的时钟数进行计数，输出其计数值CTF1。比较电路PHD对时钟信号CLKS的边沿时刻(转变时刻。例如上升沿的时刻)和时钟信号CLKF的边沿时刻(转变时刻。例如上升沿的时刻)进行比较，将比较结果作为输出信号QP输出。例如，当时钟信号CLKS的边沿时刻在时钟信号CLKF的边沿时刻之前时，输出信号QP为低电平。当时钟信号CLKF的边沿时刻在时钟信号CLKS的边沿时刻之前时，输出信号QP为高电平。
运算电路86根据计数值CTS1、CTF1和比较电路PHD的输出信号QP，求出时间差的数字值DQ。运算电路86由逻辑电路构成。使用图9对求出数字值DQ的运算的一例进行说明。另外，运算方法不限于此。如图9所示，取得比较电路PHD的输出信号QP的上升沿(转变时刻)处的计数值CTS1(＝N1)和计数值CTF1(＝N2)。在设时钟信号CLKS的周期为Δt1(＝1/f1)、设时钟信号CLKF的周期为Δt2(＝1/f2)时，其差分为分辨率Δt＝|Δt1-Δt2|。当N3＝N1-N2时，运算电路86根据N3×Δt1+N2×Δt求出信号STA与信号STP的转变时刻的时间差。在图9的例子中，由于N1＝5、N2＝4、N3＝1，所以，时间差为Δt1+4×Δt。
根据以上的实施方式，通过进行时钟信号CLKS与时钟信号CLKF之间的相位比较，能够检测出时钟信号CLKS的边沿与时钟信号CLKF的边沿的前后的交替。然后，根据该交替之前的时钟信号CLKS和时钟信号CLKF的时钟数，能够求出信号STA与信号STP的转变时刻的时间差。
4.时间数字转换电路的第2结构例
图10是本实施方式的时间数字转换电路的第2结构例。图11是对第2结构例的时间数字转换电路的动作进行说明的时序图。
如图10所示，时间数字转换电路20包含时钟信号生成电路60、时钟信号生成电路70、时钟信号生成电路65(第3时钟信号生成电路)、时钟信号生成电路75(第4时钟信号生成电路)以及处理电路80。另外，对与已经说明的构成要素相同的结构要素赋予相同的标号，适当省略其结构要素的说明。
向时钟信号生成电路65输入时钟频率f1的基准时钟信号CK1。如图11所示，时钟信号生成电路65生成电压电平在基准时钟信号CK1的1个周期(各周期)内单调增大的周期信号RAMP1’(第3周期信号)，根据信号STA和周期信号RAMP1’生成时钟信号CLKS’(第3时钟信号)。周期信号RAMP1’与周期信号RAMP1的相位不同。具体来说，与周期信号RAMP1的相位相差180度。在时钟信号生成电路65中，使用了在基准时钟信号CK1的下降沿处产生脉冲的复位脉冲信号(图6的复位脉冲信号CLKD’)，周期信号RAMP1’的电压电平在基准时钟信号CK1的下降沿之间单调增大。另外，周期信号RAMP1’的电压电平也可以在基准时钟信号CK1的下降沿之间单调减小。
向时钟信号生成电路75输入时钟频率f2的基准时钟信号CK2。如图11所示，时钟信号生成电路75生成电压电平在基准时钟信号CK2的1个周期(各周期)内单调增大的周期信号RAMP2’(第4周期信号)，根据信号STP和周期信号RAMP2’生成时钟信号CLKF’(第4时钟信号)。周期信号RAMP2’与周期信号RAMP2的相位不同。具体来说，与周期信号RAMP2的相位相差180度。在时钟信号生成电路75中，使用了在基准时钟信号CK2的下降沿处产生脉冲的复位脉冲信号，周期信号RAMP2’的电压电平在基准时钟信号CK2的下降沿之间单调增大。另外，周期信号RAMP2’的电压电平也可以在基准时钟信号CK2的下降沿之间单调减小。
接着，由于信号STA相对于基准时钟信号CK1以任意的相位(时刻)输入，所以，周期信号RAMP1与信号STA的相位也是任意的。因此，可能无法适当地生成时钟信号CLKS。同样，由于信号STP相对于基准时钟信号CK2以任意的相位(时刻)输入，所以，可能无法适当地生成时钟信号CLKF。例如，在图11的例子中，由于基准时钟信号CK2与信号STP的相位差较小，所以，时钟信号CLKF为宽度较窄的脉冲信号，后级的电路(例如相位比较电路)可能进行误动作。并且，由于如在图4中所说明的那样通过比较器来比较周期信号和阈值电压，所以，当阈值电压偏离比较器能够适当反应的输入电压范围时，可能无法适当地输出时钟信号CLKS、CLKF。
关于这一点，根据本实施方式，能够生成与基准时钟信号CK1同步且相位彼此不同的周期信号RAMP1、RAMP1’。由此，能够适当生成时钟信号CLKS。即，由于周期信号RAMP1、RAMP1’的相位不同，所以，信号STA与周期信号RAMP1之间的相位差和信号STA与周期信号RAMP1’之间的相位差不同。因此，适当生成时钟信号CLKS和时钟信号CLKS’中的任意一个信号的可能性提高。同样，由于能够生成与基准时钟信号CK2同步且相位彼此不同的周期信号RAMP2、RAMP2’，所以，适当生成时钟信号CLKF和时钟信号CLKF’中的任意一个信号的可能性提高。
并且，在本实施方式中，处理电路80包含相位比较电路81、相位比较电路82(第2相位比较电路)、相位比较电路83(第3相位比较电路)、相位比较电路84(第4相位比较电路)、运算电路86以及阈值判定电路87。另外，相位比较电路82～84能够与图8的相位比较电路81同样地构成。
相位比较电路81进行时钟信号CLKS与时钟信号CLKF之间的相位比较。具体来说，检测时钟信号CLKS的边沿与时钟信号CLKF的边沿的前后调换的时刻，输出该时刻的时钟信号CLKS的时钟数的计数值CTS1和该时刻的时钟信号CLKF的时钟数的计数值CTF1。
相位比较电路82进行时钟信号CLKS与时钟信号CLKF’之间的相位比较。具体来说，检测时钟信号CLKS的边沿与时钟信号CLKF’的边沿的前后调换的时刻，输出该时刻的时钟信号CLKS的时钟数的计数值CTS2和该时刻的时钟信号CLKF’的时钟数的计数值CTF2’。
相位比较电路83进行时钟信号CLKS’与时钟信号CLKF之间的相位比较。具体来说，检测时钟信号CLKS’的边沿与时钟信号CLKF的边沿的前后调换的时刻，输出该时刻的时钟信号CLKS’的时钟数的计数值CTS3’和该时刻的时钟信号CLKF的时钟数的计数值CTF3。
相位比较电路84进行时钟信号CLKS’与时钟信号CLKF’之间的相位比较。具体来说，检测时钟信号CLKS’的边沿与时钟信号CLKF’的边沿的前后调换的时刻，输出该时刻的时钟信号CLKS’的时钟数的计数值CTS4’和该时刻的时钟信号CLKF’的时钟数的计数值CTF4’。
运算电路86(处理电路80)根据相位比较电路81～84(第1～第4相位比较电路)的相位比较的结果，输出信号STA与信号STP的转变时刻的时间差的数字值DQ。这里，将CTS1和CTF1称为CT1，将CTS2和CTF2’称为CT2，将CTS3’和CTF3称为CT3，将CTS4’和CTF4’称为CT4。运算电路86根据CT1、CT2、CT3以及CT4中的至少1个(1组)求出时间差的数字值DQ。例如，根据CT1、CT2、CT3或CT4求出时间差的数字值DQ。时间差的运算方法与图9等中说明的方法同样。
根据本实施方式，对时钟信号CLKS、CLKS’和时钟信号CLKF、CLKF’这4种组合进行相位比较，根据该相位比较的结果求出时间差的数字值DQ。时钟信号CLKS、CLKS’是根据信号STA和相位彼此不同的周期信号RAMP1、RAMP1’而生成的，时钟信号CLKF、CLKF’是根据信号STP和相位彼此不同的周期信号RAMP2、RAMP2’而生成的。因此，能够期待在上述4种组合的至少1个组合中得到对在任意的时刻产生的信号STA、STP适当生成的时钟信号的组合。
并且，在本实施方式中，时钟信号生成电路60如在图4中说明的那样具有保持电路63(第1保持电路)和比较电路64(第2比较电路)。如图11所示，保持电路63将信号STA的转变时刻的周期信号RAMP1的电压电平保持为阈值电压Vths(第1阈值电压)。比较电路64对阈值电压Vths和周期信号RAMP1的电压电平进行比较而输出时钟信号CLKS。
时钟信号生成电路70具有第2保持电路和第2比较电路。如图11所示，第2保持电路将信号STP的转变时刻的周期信号RAMP2的电压电平保持为阈值电压Vthf(第2阈值电压)。第2比较电路对阈值电压Vthf和周期信号RAMP2的电压电平进行比较而输出时钟信号CLKF。
时钟信号生成电路65具有第3保持电路和第3比较电路。如图11所示，第3保持电路将信号STA的转变时刻的周期信号RAMP1’的电压电平保持为阈值电压Vths’(第3阈值电压)。第3比较电路对阈值电压Vths’和周期信号RAMP1’的电压电平进行比较而输出时钟信号CLKS’。
时钟信号生成电路75具有第4保持电路和第4比较电路。如图11所示，第4保持电路将信号STP的转变时刻下的周期信号RAMP2’的电压电平保持为阈值电压Vthf’(第4阈值电压)。第4比较电路对阈值电压Vthf’和周期信号RAMP2’的电压电平进行比较而输出时钟信号CLKF’。
阈值判定电路87判定阈值电压Vths、Vthf、Vths’、Vthf’(第1～第4阈值电压)的各阈值电压是否在给定的电压范围内。运算电路86(处理电路80)根据该判定的结果选择相位比较电路81～84的相位比较的结果(CT1～CT4)中的任意结果，使用该选择出的相位比较的结果求出数字值DQ。
具体来说，阈值判定电路87将判定结果作为代码值COMP[3：0]输出。代码值COMP[3：0]表示阈值电压所属的电压范围，分别针对阈值电压Vths、Vthf、Vths’、Vthf’而输出。例如，0V到电源电压的范围被分割为第1～第5电压范围，COMP[3：0]＝“0000”、“0001”、“0011”、“0111”、“1111”分别表示第1～第5电压范围。运算电路86选择与阈值电压Vths、Vths’中的给定的电压范围内的阈值电压和阈值电压Vthf、Vthf’中的给定的电压范围内的阈值电压的组合对应的比较结果(CT1～CT4中的任意一个)。例如，在将第2电压范围和第3电压范围设为给定的电压范围的情况下，关于Vths，COMP[3：0]＝“0001”，关于Vthf’，COMP[3：0]＝“0011”。在该情况下，运算电路86选择相位比较电路82输出的计数值CTS2、CTF2’(CT2)，根据该计数值CTS2、CTF2’求出时间差的数字值DQ。
给定的电压范围是适于生成时钟信号(CLKS、CLKS’、CLKF、CLKF’)的电压范围。例如，是从比周期信号(RAMP1、RAMP1’、RAMP2、RAMP2’)的下限电压高的电压到比周期信号的上限电压低的电压为止的范围。例如，将在图4中说明的比较器CMP的输入电压范围(可进行电压比较的电压范围)设定为给定的电压范围。或者，也可以将比较器CMP的动作特性优异的(例如可高精度地进行电压比较的)输入电压范围设定为给定的电压范围。
根据本实施方式，能够根据使用给定的电压范围内的阈值电压而生成的时钟信号，求出信号STA与信号STP的转变时刻的时间差。由此，能够根据适当生成的时钟信号求出时间差的数字值DQ，能够实现时间测定的高性能化(例如测定误差的降低或测定精度的提高等)。
图12是阈值判定电路的结构例。阈值判定电路87包含开关元件SWC1～SWC4、电阻元件RC1～RC5(电阻)以及比较器CP1～CP4。
开关元件SWC1～SWC4选择阈值电压Vths、Vths’、Vthf、Vthf’中的任意一个。即，开关元件SWC1～SWC4中的任意一个为导通，输入到该开关元件的阈值电压作为电压Vth输出到节点NVth。电阻元件RC1～RC5串联连接在电源节点VDD(高电位侧电源节点)与电源节点GND(低电位侧电源节点)之间。向比较器CP1的第1输入端子(例如正极端子)输入电压Vth，向第2输入端子(例如负极端子)输入电阻元件RC1与电阻元件RC2之间的节点的电压VC1。同样，向比较器CP2、CP3、CP4的第1输入端子输入电压Vth，向第2输入端子分别输入电压VC2、VC3、VC4。电压VC2是电阻元件RC2与电阻元件RC3之间的节点的电压，电压VC3是电阻元件RC3与电阻元件RC4之间的节点的电压，电压VC4是电阻元件RC4与电阻元件RC5之间的节点的电压。比较器CP1～CP4对电压Vth和电压VC1～VC4进行比较，将比较结果作为信号COMP[0]、COMP[1]、COMP[2]、COMP[3]输出。将信号COMP[0]、COMP[1]、COMP[2]、COMP[3]合在一起的结果是代码值COMP[3：0]。例如，在开关元件SWC1导通时，Vth＝Vths。在VC2≤Vths≤VC3时，与阈值电压Vths对应的判定结果是代码值COMP[3：0]＝“0011”。
例如，在想要采用VC1以上VC3以下的阈值电压的情况下，只要采用代码值为COMP[3：0]＝“0001”或“0011”的阈值即可。另外，不限于此，例如也可以采用VC1以上VC4以下的阈值电压。
5.电路装置、物理量测定装置的第2结构例
图13是包含本实施方式的时间数字转换电路的电路装置和包含电路装置的物理量测定装置的第2结构例。电路装置10包含时间数字转换电路20和PLL电路120、130。并且，电路装置10可以包含振荡电路103、控制电路12、信号端子PSA、PSP以及振荡用端子P1～P6。并且，物理量测定装置400包含振荡元件XTAL1～XTAL3和电路装置10。信号端子PSA、PSP和端子P1～P6例如是集成电路装置的焊盘或收纳了电路装置10的封装的端子。
向时间数字转换电路20输入来自信号端子PSA、PSP的信号STA、STP。时间数字转换电路20将信号STA、STP的转变时刻的时间差转换为数字值DQ。振荡电路103进行使振荡元件XTAL3振荡的振荡动作，从而生成时钟频率为fr的基准时钟信号CKR。PLL电路120、130分别生成与基准时钟信号CKR进行相位同步的基准时钟信号CK1、CK2。具体来说，PLL电路120的控制信号生成电路121将基于来自振荡电路101的基准时钟信号CK1与来自振荡电路103的基准时钟信号CKR之间的相位比较的控制信号SC1输出到振荡电路101，从而使CK1与CKR进行相位同步。并且，PLL电路130的控制信号生成电路131将基于来自振荡电路102的基准时钟信号CK2与来自振荡电路103的基准时钟信号CKR之间的相位比较的控制信号SC2输出到振荡电路102，从而使CK2与CKR进行相位同步。通过使基准时钟信号CK1、CK2与基准时钟信号CKR进行相位同步而使CK1、CK2进行相位同步，能够将CK1、CK2的频率关系或相位关系保持为规定的关系。例如，在将CK1、CK2的时钟频率设为f1、f2的情况下，通过PLL电路120、130(同步化电路、控制部)进行保持N/f1＝M/f2的频率关系(N、M为2以上的互相不同的整数)的控制。如果使用这样的基准时钟信号CK1、CK2进行时间数字转换，则能够将CK1、CK2设定为适当的频率关系而执行时间数字转换，因此，能够实现高性能的时间数字转换。另外，控制电路12进行电路装置10的控制处理或运算处理等各种处理。控制电路12是通过逻辑电路等实现的。并且，除了缓冲电路、电阻、电容器等电路元件之外，振荡电路101、102、103还可以包含提供振荡电路用电源的电源电路(调节器)等。
6.电子设备、移动体
图14是包含本实施方式的时间数字转换电路(电路装置、物理量测定装置)的电子设备的结构例。该电子设备500包含物理量测定装置400和处理部520，该物理量测定装置400具有电路装置10和振荡元件XTAL1～XTAL3。并且，可以包含通信部510、操作部530、显示部540、存储部550以及天线ANT。
作为电子设备500，例如能够假定对距离、时间、流速或流量等物理量进行计测的计测设备、测定生物体信息的生物体信息测定设备(超声波测定装置、脉搏计、血压测定装置等)、车载设备(自动驾驶用设备等)、基站或路由器等网络关联设备。此外，能够假定头部佩戴式显示装置、手表关联设备等可穿戴设备、机器人、印刷装置、投影装置、移动信息终端(智能手机等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
通信部510(无线电路)进行经由天线ANT从外部接收数据或向外部发送数据的处理。处理部520(处理电路)进行电子设备500的控制处理、经由通信部510收发的数据的各种数字处理等。处理部520的功能例如能够通过微型计算机等处理器实现。操作部530用于供用户进行输入操作，能够通过操作按钮、触摸面板显示器等实现。显示部540显示各种信息，能够通过液晶或有机EL等显示器实现。存储部550存储数据，其功能能够通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等实现。
图15是包含本实施方式的时间数字转换电路(电路装置、物理量测定装置)的移动体的例子。本实施方式的时间数字转换电路(电路装置、物理量测定装置)能够组装至例如汽车、飞机、摩托车、自行车、机器人或船舶等各种移动体。移动体例如是具有发动机、马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)并在地上、天空、海上移动的设备/装置。图15概要地示出作为移动体的具体例的汽车206。在汽车206中组装有本实施方式的物理量测定装置(未图示)。控制装置208根据由该物理量测定装置测定的物理量信息进行各种控制处理。例如，在测定了汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测定出的距离信息进行自动驾驶的各种控制处理。控制装置208例如根据车体207的姿势，控制悬挂的软硬，或控制各个车轮209的制动。另外，组装有本实施方式的时间数字转换电路20(电路装置、物理量测定装置)的设备不限于这样的控制装置208，能够组装到设置在汽车206或机器人等移动体中的各种设备。
另外，如上所述对本实施方式详细进行了说明，但是，本领域技术人员能够容易理解，可以实施不实质上脱离本发明的新事项和效果的多个变形。因此，这样的变形例全部包含于本发明的范围。例如，关于在说明书或附图中至少一次与更广义或同义的不同用语一起记载的用语，能够在说明书或附图的任意位置置换为其不同的用语。此外，本实施方式和变形例的全部组合也包含于本发明的范围。此外，时间数字转换电路、电路装置、电子设备或者移动体的结构和动作等也不限于本实施方式中说明的情况，能够实施各种变形。

Claims (13)

1.一种时间数字转换电路，其特征在于，该时间数字转换电路包含：
第1时钟信号生成电路，其被输入第1时钟频率的第1基准时钟信号，生成电压电平按照与所述第1时钟频率对应的周期单调增大或单调减小的第1周期信号，根据第1信号和所述第1周期信号生成第1时钟信号；
第2时钟信号生成电路，其被输入与所述第1时钟频率不同的第2时钟频率的第2基准时钟信号，生成电压电平按照与所述第2时钟频率对应的周期单调增大或单调减小的第2周期信号，根据第2信号和所述第2周期信号生成第2时钟信号；以及
处理电路，其根据所述第1时钟信号和所述第2时钟信号，将所述第1信号与所述第2信号的转变时刻的时间差转换为数字值。
2.根据权利要求1所述的时间数字转换电路，其特征在于，
所述第1时钟信号生成电路根据所述第1信号和所述第1周期信号，生成以所述第1信号的转变时刻为相位基准的所述第1时钟频率的所述第1时钟信号，
所述第2时钟信号生成电路根据所述第2信号和所述第2周期信号，生成以所述第2信号的转变时刻为相位基准的所述第2时钟频率的所述第2时钟信号。
3.根据权利要求1或2所述的时间数字转换电路，其特征在于，
所述第1时钟信号生成电路具有：
第1保持电路，其将所述第1信号的转变时刻处的所述第1周期信号的电压电平保持为第1阈值电压；以及
第1比较电路，其对所述第1阈值电压和所述第1周期信号的电压电平进行比较而输出所述第1时钟信号，
所述第2时钟信号生成电路具有：
第2保持电路，其将所述第2信号的转变时刻处的所述第2周期信号的电压电平保持为第2阈值电压；以及
第2比较电路，其对所述第2阈值电压和所述第2周期信号的电压电平进行比较而输出所述第2时钟信号。
4.根据权利要求3所述的时间数字转换电路，其特征在于，
所述第1时钟信号生成电路具有第1屏蔽电路，该第1屏蔽电路对所述第1时钟信号的最初的1个或多个脉冲进行屏蔽，
所述第2时钟信号生成电路具有第2屏蔽电路，该第2屏蔽电路对所述第2时钟信号的最初的1个或多个脉冲进行屏蔽。
5.根据权利要求1～4中的任意一项所述的时间数字转换电路，其特征在于，
所述处理电路具有第1相位比较电路，该第1相位比较电路进行所述第1时钟信号与所述第2时钟信号之间的相位比较，
所述处理电路根据所述相位比较的结果来输出所述数字值。
6.根据权利要求1或2所述的时间数字转换电路，其特征在于，
该时间数字转换电路包含：
第3时钟信号生成电路，其根据所述第1基准时钟信号生成相位与所述第1周期信号不同的第3周期信号，根据所述第1信号和所述第3周期信号生成第3时钟信号；以及
第4时钟信号生成电路，其根据所述第2基准时钟信号生成相位与所述第2周期信号不同的第4周期信号，根据所述第2信号和所述第4周期信号生成第4时钟信号。
7.根据权利要求6所述的时间数字转换电路，其特征在于，
所述处理电路具有：
第1相位比较电路，其进行所述第1时钟信号与所述第2时钟信号之间的相位比较；
第2相位比较电路，其进行所述第1时钟信号与所述第4时钟信号之间的相位比较；
第3相位比较电路，其进行所述第3时钟信号与所述第2时钟信号之间的相位比较；以及
第4相位比较电路，其进行所述第3时钟信号与所述第4时钟信号之间的相位比较，
所述处理电路根据所述第1相位比较电路～第4相位比较电路的相位比较的结果，输出所述数字值。
8.根据权利要求7所述的时间数字转换电路，其特征在于，
所述第1时钟信号生成电路具有：
第1保持电路，其将所述第1信号的转变时刻处的所述第1周期信号的电压电平保持为第1阈值电压；以及
第1比较电路，其对所述第1阈值电压和所述第1周期信号的电压电平进行比较而输出所述第1时钟信号，
所述第2时钟信号生成电路具有：
第2保持电路，其将所述第2信号的转变时刻处的所述第2周期信号的电压电平保持为第2阈值电压；以及
第2比较电路，其对所述第2阈值电压和所述第2周期信号的电压电平进行比较而输出所述第2时钟信号，
所述第3时钟信号生成电路具有：
第3保持电路，其将所述第1信号的转变时刻处的所述第3周期信号的电压电平保持为第3阈值电压；以及
第3比较电路，其对所述第3阈值电压和所述第3周期信号的电压电平进行比较而输出所述第3时钟信号，
所述第4时钟信号生成电路具有：
第4保持电路，其将所述第2信号的转变时刻处的所述第4周期信号的电压电平保持为第4阈值电压；以及
第4比较电路，其对所述第4阈值电压和所述第4周期信号的电压电平进行比较而输出所述第4时钟信号，
所述处理电路具有阈值判定电路，该阈值判定电路判定所述第1阈值电压～第4阈值电压的各阈值电压是否在给定的电压范围内，
所述处理电路根据所述判定的结果，选择所述第1相位比较电路～第4相位比较电路的相位比较的结果中的任意结果，使用选择出的相位比较的结果求出所述数字值。
9.一种电路装置，其特征在于，该电路装置包含权利要求1～8中的任意一项所述的时间数字转换电路。
10.根据权利要求9所述的电路装置，其特征在于，
该电路装置包含：
第1振荡电路，其通过使第1振荡元件振荡而生成第1振荡信号，根据所述第1振荡信号生成所述第1基准时钟信号；以及
第2振荡电路，其通过使第2振荡元件振荡而生成第2振荡信号，根据所述第2振荡信号生成所述第2基准时钟信号。
11.一种物理量测定装置，其特征在于，该物理量测定装置包含权利要求1～8中的任意一项所述的时间数字转换电路。
12.一种电子设备，其特征在于，该电子设备包含权利要求1～8中的任意一项所述的时间数字转换电路。
13.一种移动体，其特征在于，该移动体包含权利要求1～8中的任意一项所述的时间数字转换电路。
CN201810953556.0A 2017-08-22 2018-08-21 时间数字转换电路、电路装置、测定装置、设备和移动体 Active CN109426135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-159122 2017-08-22
JP2017159122A JP2019039673A (ja) 2017-08-22 2017-08-22 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
CN109426135A true CN109426135A (zh) 2019-03-05
CN109426135B CN109426135B (zh) 2021-11-23

Family

ID=65435144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810953556.0A Active CN109426135B (zh) 2017-08-22 2018-08-21 时间数字转换电路、电路装置、测定装置、设备和移动体

Country Status (3)

Country Link
US (1) US10401798B2 (zh)
JP (1) JP2019039673A (zh)
CN (1) CN109426135B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110535470A (zh) * 2019-08-26 2019-12-03 中国电子科技集团公司第二十四研究所 一种比较器时钟产生电路及高速逐次逼近型模数转换器
CN110908270A (zh) * 2019-11-19 2020-03-24 复旦大学 一种恒定斜率数字时间转换器及其控制方法
CN111896078A (zh) * 2020-07-09 2020-11-06 合肥联睿微电子科技有限公司 一种基于蓝牙通讯的校表方法
CN112444672A (zh) * 2019-08-27 2021-03-05 精工爱普生株式会社 频率计测电路和频率计测装置
CN112631114A (zh) * 2019-09-24 2021-04-09 精工爱普生株式会社 电路装置、物理量测量装置、电子设备和移动体

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534322B2 (en) * 2017-12-20 2020-01-14 Integrated Device Technology, Inc. Use of ring oscillators for multi-stop time measurements
US10520901B2 (en) * 2018-02-23 2019-12-31 Qualcomm Incorporated Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
US11177815B2 (en) 2020-03-13 2021-11-16 Analog Devices International Unlimited Company Timing alignment systems with gap detection and compensation
TWI812308B (zh) * 2022-06-28 2023-08-11 華邦電子股份有限公司 時脈信號產生裝置以及時脈信號的產生方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277672A (ja) * 1988-06-29 1990-03-16 Topcon Corp 遅延時間測定装置
US5566139A (en) * 1993-09-20 1996-10-15 The United States Of America As Represented By The United States National Aeronautics And Space Administration Picosecond resolution sampling time interval unit
CN102112931A (zh) * 2008-08-01 2011-06-29 株式会社爱德万测试 时间测量电路、时间测量方法、以及使用其的时间数字转换器和测试装置
CN106647226A (zh) * 2016-12-09 2017-05-10 深圳市锐能微科技股份有限公司 一种时间数字转换器及其误差校准装置与方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62228191A (ja) 1986-03-29 1987-10-07 Asia Electron Kk 時間測定装置
JPS6479687A (en) 1987-09-22 1989-03-24 Tadao Hiramatsu Time counting circuit
US6566925B2 (en) * 1995-10-25 2003-05-20 Mosaid Technologies Incorporated Duty-cycle regulator
US6498142B1 (en) * 1996-05-06 2002-12-24 Curis, Inc. Morphogen treatment for chronic renal failure
US6470060B1 (en) * 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US7423465B2 (en) * 2006-01-27 2008-09-09 Micron Technology, Inc. Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit
CN101924536B (zh) * 2009-06-12 2012-05-02 昂宝电子（上海）有限公司 用于ccfl驱动系统的突发模式调光控制的低频振荡器
EP2495634B1 (en) * 2011-03-01 2015-08-26 Siemens Aktiengesellschaft A time base generator and method for providing a first clock signal and a second clock signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277672A (ja) * 1988-06-29 1990-03-16 Topcon Corp 遅延時間測定装置
US5566139A (en) * 1993-09-20 1996-10-15 The United States Of America As Represented By The United States National Aeronautics And Space Administration Picosecond resolution sampling time interval unit
CN102112931A (zh) * 2008-08-01 2011-06-29 株式会社爱德万测试 时间测量电路、时间测量方法、以及使用其的时间数字转换器和测试装置
CN106647226A (zh) * 2016-12-09 2017-05-10 深圳市锐能微科技股份有限公司 一种时间数字转换器及其误差校准装置与方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110535470A (zh) * 2019-08-26 2019-12-03 中国电子科技集团公司第二十四研究所 一种比较器时钟产生电路及高速逐次逼近型模数转换器
CN112444672A (zh) * 2019-08-27 2021-03-05 精工爱普生株式会社 频率计测电路和频率计测装置
CN112444672B (zh) * 2019-08-27 2024-01-02 精工爱普生株式会社 频率计测电路和频率计测装置
CN112631114A (zh) * 2019-09-24 2021-04-09 精工爱普生株式会社 电路装置、物理量测量装置、电子设备和移动体
CN110908270A (zh) * 2019-11-19 2020-03-24 复旦大学 一种恒定斜率数字时间转换器及其控制方法
CN110908270B (zh) * 2019-11-19 2024-04-02 复旦大学 一种恒定斜率数字时间转换器及其控制方法
CN111896078A (zh) * 2020-07-09 2020-11-06 合肥联睿微电子科技有限公司 一种基于蓝牙通讯的校表方法
CN111896078B (zh) * 2020-07-09 2022-05-13 合肥联睿微电子科技有限公司 一种基于蓝牙通讯的校表方法

Also Published As

Publication number Publication date
JP2019039673A (ja) 2019-03-14
US20190064747A1 (en) 2019-02-28
US10401798B2 (en) 2019-09-03
CN109426135B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
CN109426135A (zh) 时间数字转换电路、电路装置、测定装置、设备和移动体
CN107870557B (zh) 电路装置、物理量测定装置、电子设备和移动体
JP6834299B2 (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP6862900B2 (ja) 回路装置、物理量測定装置、電子機器及び移動体
US10884041B2 (en) Physical quantity measurement apparatus, electronic apparatus, and vehicle
CN107870556A (zh) 集成电路装置、电子设备和移动体
JP2018056674A (ja) 回路装置、物理量測定装置、電子機器及び移動体
CN109309478A (zh) 振动器件、电子设备以及移动体
US11320792B2 (en) Circuit device, physical quantity measuring device, electronic apparatus, and vehicle
CN109298622A (zh) 集成电路装置、物理量测量装置、电子设备和移动体
CN107872200B (zh) 电路装置、物理量测定装置、电子设备和移动体
JP6870518B2 (ja) 集積回路装置、物理量測定装置、電子機器及び移動体
JP6897315B2 (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP6946743B2 (ja) 物理量測定装置、電子機器及び移動体
JP6897314B2 (ja) 集積回路装置、電子機器及び移動体
CN109217822B (zh) 振动器件、电子设备和移动体
CN109217823A (zh) 振动器件、电子设备和移动体
JP2018056677A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2018056676A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2018056678A (ja) 回路装置、物理量測定装置、電子機器及び移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant