CN112631114A - 电路装置、物理量测量装置、电子设备和移动体 - Google Patents

电路装置、物理量测量装置、电子设备和移动体 Download PDF

Info

Publication number
CN112631114A
CN112631114A CN202011000213.6A CN202011000213A CN112631114A CN 112631114 A CN112631114 A CN 112631114A CN 202011000213 A CN202011000213 A CN 202011000213A CN 112631114 A CN112631114 A CN 112631114A
Authority
CN
China
Prior art keywords
signal
clock
phase comparison
circuit
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011000213.6A
Other languages
English (en)
Other versions
CN112631114B (zh
Inventor
羽田秀生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN112631114A publication Critical patent/CN112631114A/zh
Application granted granted Critical
Publication of CN112631114B publication Critical patent/CN112631114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

提供电路装置、物理量测量装置、电子设备和移动体，在时间数字转换电路中能够以短时间进行时间计测。电路装置包含时钟生成电路、信号生成电路、相位比较电路和处理电路。信号生成电路生成在第1时钟信号的转变定时转变的第1信号、在第2时钟信号的转变定时转变的精细判定用信号、以及在精细判定用信号之前和之后的第2时钟信号的转变定时转变的第1和第2粗略判定用信号。相位比较电路对基于第1信号发生转变的第2信号和精细判定用信号、第1粗略判定用信号以及第2粗略判定用信号中的每一个进行相位比较。处理电路基于相位比较结果来设定第1信号的转变定时和精细判定用信号的转变定时，并基于设定结果将第1和第2信号的时间差转换为数字值。

Description

电路装置、物理量测量装置、电子设备和移动体
技术领域
本发明涉及电路装置、物理量测量装置、电子设备和移动体等。
背景技术
以往，已知有将开始信号和停止信号的转变定时的时间差转换为数字值的时间数字转换电路。在专利文献1中公开了这种时间数字转换电路的现有技术。专利文献1的时间数字转换电路在从第1时钟信号和第2时钟信号的同步定时起经过了规定时钟周期后的第1时钟信号的转变定时，自发产生开始信号。然后，时间数字转换电路比较停止信号和第2时钟信号的相位，并更新时钟周期直到其相位一致的定时，由此计测开始信号和停止信号之间的时间差。
专利文献1：日本特开2018-56677号公报
上述时间数字转换电路将从第1时钟信号和第2时钟信号的同步定时到下一个同步定时作为一个测量期间，在该测量期间中停止信号和第2时钟信号的相位不一致的情况下，更新开始信号的时钟周期，并转移到下一个测量期间。因此，如果要提高时间计测的分辨率，或者要扩大时间计测的动态范围，则测量期间的反复次数增大，所以存在不能以短时间进行时间计测的问题。
发明内容
本公开的一个方式涉及电路装置，其包含：时钟生成电路，其生成第1时钟信号和频率与所述第1时钟信号不同的第2时钟信号；信号生成电路，其生成在所述第1时钟信号的转变定时处发生转变的第1信号、在所述第2时钟信号的转变定时处发生转变的精细判定用信号、在所述精细判定用信号之前的所述第2时钟信号的转变定时处发生转变的第1粗略判定用信号、和在所述精细判定用信号之后的所述第2时钟信号的转变定时处发生转变的第2粗略判定用信号；相位比较电路，其通过对基于所述第1信号发生转变的第2信号和所述精细判定用信号进行相位比较来输出第1相位比较信号，通过对所述第2信号和所述第1粗略判定用信号进行相位比较来输出第2相位比较信号，并通过对所述第2信号和所述第2粗略判定用信号进行相位比较来输出第3相位比较信号；以及处理电路，其基于所述第1相位比较信号、所述第2相位比较信号和所述第3相位比较信号来设定所述第1信号的转变定时和所述精细判定用信号的转变定时，并基于设定结果将所述第1信号和所述第2信号的时间差转换为数字值。
附图说明
图1是未使用本实施方式的时间计测方法的情况下的信号波形例。
图2是电路装置的第1结构例。
图3是说明电路装置的动作的第1波形例。
图4是说明电路装置的动作的第2波形例。
图5是说明数字值的计算式的图。
图6是信号生成电路、相位比较电路和处理电路的第1详细结构例。
图7是时钟生成电路的第1详细结构例。
图8是时钟生成电路的第2详细结构例。
图9是电路装置的第2结构例和处理电路的第2详细结构例。
图10是第1运算电路的详细结构例。
图11是Cfine被每次更新-1时的波形例。
图12是利用抖动值更新Cfine时的波形例。
图13是利用抖动值更新Cfine时的波形例。
图14是说明电路装置的第3结构例的动作的波形例。
图15是正常模式下的状态转变图。
图16是加速模式(turbo mode)下的状态转变图。
图17是将Cfine的变化步长固定为1的情况下的波形例。
图18是使用了加速模式时的波形例。
图19是物理量测量装置的结构例。
图20是电子设备的结构例。
图21是移动体的例子。
标号说明
10：时钟生成电路；11、12、13：振荡电路；14：分数NPLL电路；20：信号生成电路；21、22、23、26：锁存电路；27：时钟相位比较电路；28：脉冲定时信号生成电路；30：相位比较电路；31、32、33：锁存电路；40：处理电路；41：寄存器；42：运算电路；43：第1运算电路；44：第2运算电路；45：临时寄存器；46：输出寄存器；100：电路装置；206：汽车；207：车体；208：控制装置；209：车轮；220：处理装置；400：物理量测量装置；410：封装；412：基部；414：盖部；500：电子设备；510：通信接口；520：处理装置；530：操作界面；540：显示部；550：存储器；ADD1、ADD2：加法器；CCT：计数值；CIN：时钟数；CK1、CK2：时钟信号；Ccoarse、Cfine：时钟数；Cout：数字值；DIT：抖动电路；MUL：乘法器；NPLL：分数；PCA、PCB、PCC、PCD、PF：判定用信号；QCA、QCB、QCC、QCD：相位比较信号；QDIT：抖动值；QF：相位比较信号；STA：第1信号；STP：第2信号；TDF：时间差；x、y：变化步长。
具体实施方式
在下文中，将详细说明本公开的优选实施方式。另外，以下说明的本实施方式并不对权利要求书所记载的内容进行不当限定，本实施方式中说明的结构不一定全部都是必需结构要件。
1.第1结构例
首先，说明不使用本实施方式的时间计测方法时的时间数字转换电路的问题。图1是不使用本实施方式的时间计测方法时的信号波形例。
如果将时钟信号CK1的频率设为f1，将时钟信号CK2的频率设为f2，则f1比f2高。时钟信号CK2的周期比时钟信号CK1的周期长，其差为Δt＝1/f2-1/f1。时间数字转换电路以该周期之差Δt作为分辨率，测量第1信号STA和第2信号STP的转变定时的时间差。转变定时是信号电平改变的定时，并且是信号的上升沿或下降沿。以下，假设转变定时为上升沿。
时间数字转换电路在从时钟信号CK1和时钟信号CK2的边沿同步的定时TMA到下一个边沿同步的定时TMB的期间TP中，进行以下说明的计测动作。
即，时间数字转换电路从同步定时TMA起对时钟信号CK1的时钟数进行计数。将该计数值设为CCT。时间数字转换电路将时钟信号CK1的时钟数CIN保持为变量，在计数值CCT与时钟数CIN一致时使第1信号STA的信号电平转变。在图1中，CIN＝6。
响应于第1信号STA的信号电平的转变，第2信号STP的信号电平转变。时间数字转换电路对第2信号STP的转变定时与时钟信号CK2的转变定时进行比较。在该比较中，使用从同步定时TMA起第CIN个时钟信号CK2的转变定时。第1信号STA和时钟信号CK2的转变定时的时间差为TR＝6Δt。当第2信号STP的转变定时与时钟信号CK2的转变定时一致时，时间数字转换电路输出时钟数CIN作为计测结果。即，第1信号STA和第2信号STP的转变定时的时间差为TDF＝CIN×Δt＝6×Δt。
在图1中，图示了第2信号STP与时钟信号CK2的转变定时一致的情况，但在实际的计测中，使作为变量的时钟数CIN从初始值起开始变化。例如，如果设初始值为零，则在使CIN以0、1、2、···的方式每次增加1的同时，时间数字转换电路反复上述计测动作。并且，在CIN＝6时，即在第7次计测动作中，第2信号STP与时钟信号CK2的转变定时一致。因此，到计测结束为止需要7×TP的时间。
在图1中，为了简化图示，动态范围为13×Δt，但实际计测中的动态范围更宽。例如，若将动态范围设为10000×Δt，则由于计测动作最多反复10000次，所以到计测结束为止最多需要10000×TP的时间。在需要更宽的动态范围的情况下，计测时间变得更长。另外，在提高时间计测的分辨率的情况下，计测时间也变长。例如，如果不改变动态范围而将分辨率设为1/2×Δt，则由于10000×Δt＝20000×(1/2×Δt)，所以在计测结束之前最多需要20000×TP的时间，计测时间成为2倍。
如上所述，在图1的时间计测方法中，因此如果要提高时间计测的分辨率，或者要扩大时间计测的动态范围，则测量期间的反复次数增大，所以存在不能以短时间进行时间计测的问题。
对本实施方式的电路装置100的结构及动作进行说明。图2是电路装置100的第1结构例。图3是说明电路装置100的动作的第1波形例。
电路装置100包含时钟生成电路10、信号生成电路20、相位比较电路30、处理电路40、端子TSTA和端子TSTP。电路装置100是被称为IC(Integrated Circuit：集成电路)的集成电路装置。例如电路装置100是通过半导体工艺制造的IC，是在半导体衬底上形成有电路元件的半导体芯片。端子TSTA、TSTP是例如形成在半导体衬底上的焊盘。
时钟生成电路10生成作为第1时钟信号的时钟信号CK1和作为第2时钟信号的时钟信号CK2。与图1相同，时钟信号CK1的频率比时钟信号CK2的频率高，时钟信号CK1和时钟信号CK2的周期之差为Δt。设时钟信号CK1和时钟信号CK2的相位同步的同步定时为TMC。所谓同步定时，是指时钟信号CK1和时钟信号CK2的转变定时的前后交替的定时，在同步定时，时钟信号CK1和时钟信号CK2的转变定时不一定一致。
信号生成电路20生成在时钟信号CK1的转变定时处发生转变的第1信号STA，并将该第1信号STA输出到端子TSTA。具体而言，信号生成电路20在从同步定时TMC起时钟信号CK1的时钟数为Cfine的转变定时使第1信号STA转变。Cfine是第1时钟数，图3示出了Cfine＝1的例子。
此外，信号生成电路20生成作为精细判定用信号的判定用信号PF。判定用信号PF在时钟信号CK2的转变定时处发生转变。具体而言，信号生成电路20在从同步定时TMC起时钟信号CK2的时钟数为Cfine+Ccoarse的转变定时，使判定用信号PF转变。Ccoarse是第2时钟数，图3示出了Cfine+Ccoarse＝2的例子。
此外，信号生成电路20生成作为第1粗略判定用信号的判定用信号PCA和作为第2粗略判定用信号的判定用信号PCB。判定用信号PCA在比判定用信号PF靠前的时钟信号CK2的转变定时处发生转变。判定用信号PCB在比判定用信号PF靠后的时钟信号CK2的转变定时处发生转变。具体地，信号生成电路20使判定用信号PCA在从同步定时TMC起时钟信号CK2的时钟数为Cfine+Ccoarse-1的转变定时处发生转变，使判定用信号PCB在从同步定时TMC起时钟信号CK2的时钟数为Cfine+Ccoarse+1的转变定时处发生转变。
从端子TSTP向相位比较电路30输入第2信号STP。第2信号STP基于第1信号STA的转变而转变。第1信号STA也被称为开始信号，第2信号STP也被称为停止信号。例如，包含电路装置100的物理量测量装置在从端子TSTA输出的第1信号STA的转变定时发射光脉冲或超声波脉冲，并接收从测量对象反射的光脉冲或超声波脉冲。物理量测量装置生成在接收到的光脉冲或超声波脉冲的转变定时处发生转变的第2信号STP，并将该第2信号STP输入到端子TSTP。
相位比较电路30通过对第2信号STP和判定用信号PF进行相位比较来输出相位比较信号QF，通过对第2信号STP和判定用信号PCA进行相位比较来输出相位比较信号QCA，通过对第2信号STP和判定用信号PCB进行相位比较来输出相位比较信号QCB。QF、QCA、QCB分别是第1相位比较信号、第2相位比较信号、第3相位比较信号。相位比较是指比较两个信号的转变定时。
具体而言，当第2信号STP在判定用信号PF的转变定时之前发生转变时，相位比较电路30使相位比较信号QF在判定用信号PF的转变定时处发生转变。同样，当第2信号STP在判定用信号PCA、PCB的转变定时之前发生转变时，相位比较电路30使相位比较信号QCA、QCB在判定用信号PCA、PCB的转变定时处发生转变。在图3中，第2信号STP在从同步定时TMC起时钟信号CK2的时钟数为2的转变定时处发生转变。在该例子中，相位比较信号QF、QCB在判定用信号PF、PCB的转变定时从低电平转变为高电平。相位比较信号QCA保持低电平而不发生转变。
处理电路40基于相位比较信号QF、QCA和QCB，设定第1信号STA的转变定时和判定用信号PF的转变定时。具体而言，处理电路40包含存储时钟数Cfine、Ccoarse的寄存器41。处理电路40根据相位比较信号QF、QCA、QCB设定时钟数Cfine、Ccoarse，通过将该时钟数Cfine、Ccoarse写入寄存器41来进行更新。
处理电路40将存储在寄存器41中的时钟数Cfine、Ccoarse输出到信号生成电路20。信号生成电路20基于来自处理电路40的时钟数Cfine、Ccoarse，生成第1信号STA和判定用信号PF、PCA、PCB。
另外，处理电路40根据存储在寄存器41中的时钟数Cfine、Ccoarse，输出表示第1信号STA和第2信号STP的时间差的数字值Cout。数字值为Cout＝N×Ccoarse+Cfine。N是从时钟信号CK1和时钟信号CK2的同步定时到下一同步定时的期间内的时钟信号CK1的时钟数。N是2以上的整数。
图4是说明电路装置100的动作的第2波形例。在图4中，说明如下方法：电路装置100通过更新时钟数Cfine、Ccoarse，求出表示第1信号STA和第2信号STP的时间差的数字值Cout的真值。
图4所示的信号PD是信号生成电路20的内部信号，是表示时钟信号CK1和时钟信号CK2的同步定时的信号。将信号PD的边沿间的期间设为TP。在期间TP中，时钟信号CK1的时钟数是N，时钟信号CK2的时钟数是N-1。电路装置100在长度m×TP的计测期间进行计测动作。m是2以上的整数，在图4中图示了m＝3的例子。m与时间计测的动态范围有关，动态范围为m×N×Δt。
图4示出了表示第1信号STA和第2信号STP的时间差的数字值Cout的真值为7+N×1的例子，即、Cfine＝7和Ccoarse＝1为真值的例子。在图4的例子中，电路装置100在计测期间TMS1、TMS2中更新Cfine、Ccoarse，由此在计测期间TMS3中，数字值Cout达到真值。
在计测期间TMS1中，Cfine＝5、Ccoarse＝0。此时，在从信号PD的边沿起的时钟信号CK1的第5个时钟的转变定时，信号生成电路20使第1信号STA发生转变。另外，在从信号PD的边沿起的时钟信号CK2的第4、5、6个时钟的转变定时，信号生成电路20使判定用信号PCA、PF、PCB发生转变。第2信号STP在判定用信号PCB的转变定时之后的定时处发生转变。因此，相位比较信号为QCA＝QF＝QCB＝L。L表示低电平。
当相位比较信号QCA和相位比较信号QCB为相同的信号电平时，处理电路40改变时钟数Ccoarse。具体地，当QCA＝QCB＝L时，处理电路40将Ccoarse+1设为新的Ccoarse，当QCA＝QCB＝H时，处理电路40将Ccoarse-1设为新的Ccoarse。另外，Ccoarse的增减幅度不限于1。在图4中，由于QCA＝QCB＝L，因此Ccoarse增加1。信号生成电路20基于更新后的时钟数Ccoarse来改变判定用信号PCA、PF、PCB的转变定时。
在计测期间TMS2中，Cfine＝5、Ccoarse＝1。此时，在从信号PD的边沿起的时钟信号CK1的第5个时钟的转变定时，信号生成电路20使第1信号STA发生转变。另外，在从信号PD的边沿起的时钟信号CK2的第5、6、7个时钟的转变定时，信号生成电路20使判定用信号PCA、PF、PCB发生转变。第2信号STP在判定用信号PF的转变定时和判定用信号PCB的转变定时之间的定时处发生转变。因此，相位比较信号为QCA＝QF＝L、QCB＝H。H表示高电平。
当相位比较信号QCA和相位比较信号QCB为不同的信号电平时，处理电路40基于相位比较信号QF改变时钟数Cfine。具体地，当QCA＝L、QCB＝H并且QF＝L时，处理电路40将Cfine+2设为新的Cfine，当QCA＝L、QCB＝H并且QF＝H时，处理电路40将Cfine-2设为新的Cfine。另外，Cfine的增减幅度不限于2，例如也可以是1。在图4中，由于QF＝L，因此Cfine增加2。信号生成电路20基于更新后的时钟数Cfine来改变第1信号STA的转变定时。
在计测期间TMS3中，Cfine＝7、Ccoarse＝1。此时，在从信号PD的边沿起的时钟信号CK1的第7个时钟的转变定时，信号生成电路20使第1信号STA发生转变。另外，在从信号PD的边沿起的时钟信号CK2的第7、8、9个时钟的转变定时，信号生成电路20使判定用信号PCA、PF、PCB发生转变。第2信号STP在判定用信号PF的转变定时处发生转变。因此，相位比较信号为QCA＝L、QF＝QCB＝H。
处理电路40输出数字值Cout＝Cfine+N×Ccoarse。在计测期间TMS3中，Cout＝7+N×1，第1信号STA和第2信号STP的转变定时的时间差被转换为数字值。
另外，在图4中，第1信号STA、第2信号STP以及判定用信号PCA、PF、PCB为脉冲波形，但信号波形不限于此。具体而言，也可以是，各信号在从低电平转变为高电平后，在计测期间结束之前维持高电平，在计测期间开始时复位为低电平。
图5是说明数字值Cout的计算式的图。将时钟信号CK1的周期设为T1，将时钟信号CK2的周期设为T2。在同步定时TMC1和TMC2之间，时钟信号CK1的时钟数是N，时钟信号CK2的时钟数是N-1。因此下式(1)成立。时钟信号CK1和CK2的周期差Δt根据下式(1)变为下式(2)。
N×T1＝(N-1)×T2···(1)
Δt＝T2-T1＝T2/N···(2)
假设在从同步定时TMC1起的时钟信号CK2的第Cfine+Ccoarse个边沿，第2信号STP发生了转变。第1信号STA在从同步定时TMC1起的时钟信号CK1的第Cfine个边沿发生转变，所以从第1信号STA的转变定时到之后的最初时钟信号CK2的边沿的期间为Cfine×Δt。从该时钟信号CK2的边沿到第2信号STP的转变定时的期间为Ccoarse×T2。因此，使用上式(2)，第1信号STA和第2信号STP的时间差TDF成为下式(3)。由于时间差TDF和数字值Cout的关系为下式(4)，所以根据下式(3)、(4)，数字值Cout成为下式(5)。
TDF＝Ccoarse×T2+Cfine×Δt
＝(CcoarseN+Cfine)×Δt···(3)
TDF＝Cout×Δt···(4)
Cout＝TDF/Δt＝CcoarseN+Cfine···(5)
根据以上的本实施方式，信号生成电路20生成判定用信号PCA、PCB，相位比较电路30比较第2信号STP与判定用信号PCA、PCB的转变定时，由此处理电路40能够根据该比较结果更新时钟数Ccoarse。由此，与图1中说明的方法相比，能够缩短计测期间。
具体地，时钟数Ccoarse的更新被称为粗略判定，时钟数Cfine的更新被称为精细判定。在图4的波形图中，计测期间TMS1相当于粗略判定，计测期间TMS2相当于精细判定。在粗略判定中，如果时钟数Ccoarse改变1，则数字值Cout改变N×Δt。因此，与每次改变1×Δt的精细判定相比，数字值Cout更高速地接近真值。例如，在图4中，由于一个计测期间的长度是3×TP，因此在粗略判定中，每隔3×TP，数字值Cout改变N×Δt。在图1中，由于在一个计测期间TP，数字值每次变化1×Δt，所以为了使其变化N×Δt，需要N×TP的时间。即，利用本实施方式的粗略判定，数字值Cout快N/3倍地接近真值。
如上所述，在本实施方式中，通过设置判定用信号PCA和PCB，能够进行粗略判定，并通过粗略判定缩短了计测期间。由此，能够抑制计测期间的增加，并且能够进行动态范围的扩大或高分辨率化。
2.第1详细结构例
图6是信号生成电路20、相位比较电路30以及处理电路40的第1详细结构例。
信号生成电路20包含作为比较电路的锁存电路21～23和26、时钟相位比较电路27、脉冲定时信号生成电路28。
时钟相位比较电路27通过比较时钟信号CK1和时钟信号CK2的相位来检测同步定时，并将其检测结果作为信号PD输出。当时钟信号CK1和时钟信号CK2的转变定时交替时，时钟相位比较电路27使信号PD发生转变。
脉冲定时信号生成电路28基于信号PD和时钟数Cfine、Ccoarse，生成定时信号TS_STA、TS_PCA、TS_PF和TS_PCB。具体而言，在从信号PD的转变定时起的时钟信号CK1的第Cfine个转变定时，脉冲定时信号生成电路28使定时信号TS_STA发生转变。另外，在从信号PD的转变定时起的时钟信号CK2的第Cfine+Ccoarse-1个、第Cfine+Ccoarse个、第Cfine+Ccoarse+1个转变定时，脉冲定时信号生成电路28使定时信号TS_PCA、TS_PF、TS_PCB发生转变。
锁存电路26根据时钟信号CK1来锁存定时信号TS_STA，并将该锁存的信号作为第1信号STA输出。锁存电路21、22、23根据时钟信号CK2来锁存定时信号TS_PCA、TS_PF、TS_PCB，并将该锁存的信号作为判定用信号PCA、PF、PCB输出。
相位比较电路30包含作为第1相位比较电路的锁存电路31、作为第2相位比较电路的锁存电路32、和作为第3相位比较电路的锁存电路33。
锁存电路31进行判定用信号PF和第2信号STP的相位比较。具体而言，锁存电路31在第2信号STP的转变定时锁存判定用信号PF，并将该锁存的信号作为相位比较信号QF输出。同样，锁存电路32、33进行判定用信号PCA、PCB和第2信号STP的相位比较。具体而言，锁存电路32、33在第2信号STP的转变定时锁存判定用信号PCA、PCB，并将该锁存的信号作为相位比较信号QCA、QCB输出。
处理电路40包含运算电路42和寄存器41。
计算电路42基于判定用信号PF、PCA和PCB，求出在下一计测期间中使用的时钟数Cfine、Ccoarse。具体地，当PCA＝PCB＝L时，算术电路42将变化步长x加到Ccoarse上，当PCA＝PCB＝H时，算术电路42从Ccoarse中减去变化步长x。x是1以上的整数。当PCA＝L、PCB＝H并且PF＝L时，计算电路42将变化步长y加到Cfine上，当PCA＝L、PCB＝H并且PF＝H时，计算电路42从Cfine中减去变化步长y。y是1以上的整数。
处理电路40将运算电路42求出的时钟数Cfine、Ccoarse存储到寄存器41中。另外，处理电路40根据运算电路42求出的时钟数Cfine、Ccoarse求出数字值Cout，并将该数字值Cout存储在寄存器41中。处理电路40将存储在寄存器41中的时钟数Cfine、Ccoarse输出到脉冲定时信号生成电路28，并将存储在寄存器41中的数字值Cout作为时间计测结果而输出。
图7是时钟生成电路10的第1详细结构例。时钟生成电路10包含振荡电路13和分数NPLL电路14。
振荡电路13与振子XTAL电连接。具体而言，电路装置100包含第1连接端子和第2连接端子，经由第1连接端子连接振子XTAL的一端和振荡电路13，经由第2连接端子连接振子XTAL的另一端和振荡电路13。振荡电路13通过使振子XTAL进行振荡来生成时钟信号CK2。作为振荡电路13，例如可以使用皮尔斯型、科耳皮兹型、反相器型或哈特利型等各种类型的振荡电路。另外，本实施方式中的连接是电连接。所谓电连接是能够传递电信号地连接，是能够通过电信号传递信息的连接。电连接可以是经由无源元件或有源元件等的连接。
振子XTAL是通过电信号产生机械振动的元件。振子XTAL例如能够通过石英振动片等振动片来实现。例如，振子XTAL能够通过切角为AT切或SC切等的进行厚度剪切振动的石英振动片等来实现。另外，振子XTAL例如也可以通过厚度剪切振动型以外的石英振动片、或由石英以外的材料形成的压电振动片等各种振动片来实现。例如，作为振子XTAL，也可以采用SAW(Surface Acoustic Wave：表面声波)谐振器、或作为使用硅基板形成的硅制振子的MEMS(Micro Electro Mechanical Systems：微机电系统)振子等。
分频NPLL电路14根据时钟信号CK2生成时钟信号CK1。具体地说，分频NPLL电路14通过使时钟信号CK2的频率成为N/(N-1)倍，生成时钟信号CK1。例如，分数NPLL电路14包含相位比较电路、环路滤波器、压控振荡电路和分频电路。相位比较电路进行分频电路输出的分频时钟信号和时钟信号CK2的相位比较。环路滤波器通过对相位比较电路的输出信号进行低通滤波处理来输出控制电压。压控振荡电路以与控制电压对应的振荡频率进行振荡，并根据该振荡信号输出时钟信号CK1。分频电路以第1分频比或第2分频比对时钟信号CK1进行分频。第1、第2分频比是不同的整数，通过分频电路按时间序列选择第1、第2分频比，作为时间平均实现小数分频比。
图8是时钟生成电路10的第2详细结构例。时钟生成电路10包含作为第1振荡电路的振荡电路11、和作为第2振荡电路的振荡电路12。
振荡电路11与作为第1振子的振子XTAL1电连接。振荡电路12与作为第2振子的振子XTAL2电连接。具体而言，电路装置100包含第1～第4连接端子，经由第1连接端子连接振子XTAL1的一端和振荡电路11，经由第2连接端子连接振子XTAL1的另一端和振荡电路11，经由第3连接端子连接振子XTAL2的一端和振荡电路12，经由第4连接端子连接振子XTAL2的另一端和振荡电路12。振荡电路11通过使振子XTAL1进行振荡来生成时钟信号CK1。振荡电路12通过使振子XTAL2进行振荡来生成时钟信号CK2。时钟信号CK2的频率是时钟信号CK1的频率的(N-1)/N倍。作为振荡电路11、12，例如可以使用皮尔斯型、科耳皮兹型、反相器型或哈特利型等各种类型的振荡电路。
3.第2结构例
图9是电路装置100的第2结构例以及处理电路40的第2详细结构例。电路装置100包含时钟生成电路10、信号生成电路20、相位比较电路30、处理电路40和端子TSTA、TSTP。
在本实施方式中，处理电路40通过将抖动值与时钟数Cfine相加来更新时钟数Cfine。抖动值是从1以上k以下的整数中随机选择的值。k是2以上的整数。
这样，通过抖动值更新时钟数Cfine，因此与每次更新1的情况相比缩短了计测时间。具体而言，如图11所示，在精细判定中每次-1地更新Cfine时，数字值Cout达到真实的时间差TDF为止的计测时间变长。另一方面，如图12、图13所示，当在精细判定中通过抖动值更新Cfine时，通过1以上k以下的整数随机地更新Cfine，因此缩短了数字值Cout达到真实的时间差TDF为止的计测时间。
图13的波形与图12的波形相比，减少了数字值Cout的噪声。以下，说明如图13所示的、实现基于抖动加法的高速化以及数字值Cout的噪声降低的结构例。
如图9所示，处理电路40包含第1运算电路43、第2运算电路44和寄存器41。寄存器41包含临时寄存器45和输出寄存器46。
第2运算电路44根据相位比较信号QCA、QCB求出时钟数Ccoarse，并将该时钟数Ccoarse存储到输出寄存器46中。第2运算电路44更新Ccoarse的方法与图6的运算电路42更新Ccoarse的方法相同。当相位比较信号QCA、QCB的信号电平不同时，第2运算电路44将其通知给第1运算电路43。
第1运算电路43在有来自第2运算电路44的通知时，将根据相位比较信号QF而更新的时钟数Cfine'存储在临时寄存器45中。第1计算电路43利用抖动值更新时钟数Cfine'。
信号生成电路20根据存储在临时寄存器45中的时钟数Cfine'和存储在输出寄存器46中的时钟数Ccoarse，输出第1信号STA和判定用信号PCA、PF、PCB。信号生成电路20的动作与在图6等中说明的信号生成电路20的动作相同。
如上所述，第1计算电路43通过使用抖动值更新时钟数Cfine'来使精细判定高速化。与该时钟数Cfine'分开地，第1运算电路43将时钟数Cfine存储在输出寄存器46中。处理电路40根据存储在输出寄存器46中的时钟数Cfine、Ccoarse来计算数字值Cout。时钟数Cfine基本上通过抖动值进行更新，但是当数字值Cout接近真值时，每次被更新1。由此，降低了数字值Cout的噪声。图10示出实现该动作的第1运算电路43的详细结构例。
第1运算电路43包含抖动电路DIT、符号检查电路SCH、选择器SEL、加法器ADD1、ADD2和乘法器MUL。在图10中，假设当相位比较信号QF为低电平时，S[QF]＝+1，当相位比较信号QF为高电平时，S[QF]＝-1。即，S[QF]相当于正或负的符号。
抖动电路DIT输出抖动值QDIT。乘法器MUL将抖动值QDIT乘以符号。也就是说，乘法器MUL运算S[QF]×QDIT。加法器ADD2将加法器ADD1输出的Cfine和乘法器MUL输出的S[QF]×QDIT相加，并将其结果作为Cfine'输出到临时寄存器45。如上所述，通过抖动值QDIT更新Cfine'。
符号检查电路SCH存储上次计测期间中的符号S[QF]，比较上次计测期间中的符号S[QF]和当前计测期间中的符号S[QF]，并将其结果输出到选择器SEL。符号S[QF]在第2信号STP和判定用信号PF的转变定时的前后交替时发生变化。这意味着第2信号STP和判定用信号PF的转变定时接近，所以相当于Cfine大致为真值。相反，当Cfine偏离真值时，符号S[QF]不改变。
选择器SEL在符号的比较结果为相同符号时，选择存储在临时寄存器45中的时钟数Cfine'，在符号的比较结果为不同符号时，选择存储在输出寄存器46中的时钟数Cfine。加法器ADD1将选择器SEL输出的时钟数QSEL与相位比较信号QF相加，并将其结果作为时钟数Cfine输出到输出寄存器46。
当符号的比较结果为相同符号时，Cfine偏离真值。在该情况下，选择器SEL选择Cfine'，所以通过抖动值QDIT以及符号S[QF]对Cfine进行更新。因此，缩短了Cfine达到真值所需的时间。当符号的比较结果为不同符号时，Cfine接近真值。在该情况下，选择器SEL选择Cfine，所以通过S[QF]对Cfine进行更新。如图13所示，在Cfine接近真值之后，由于Cfine仅变化±1，所以不会产生由抖动值QDIT引起的噪声。
4.第3结构例
图14是说明电路装置100的第3结构例的动作的波形例。另外，在第3结构例中，电路装置100是与图2的第1结构例相同的结构。然而，信号生成电路20还生成作为第3粗略判定用信号的判定用信号PCC、和作为第4粗略判定用信号的判定用信号PCD。另外，相位比较电路30还输出作为第4相位比较信号的相位比较信号QCC、和作为第5相位比较信号的相位比较信号QCD。以下，主要对与第1结构例不同的部分进行说明。
如图14所示，判定用信号PCC在比判定用信号PCA靠前的时钟信号CK2的转变定时处发生转变。判定用信号PCD在比判定用信号PCB靠后的时钟信号CK2的转变定时处发生转变。具体地，信号生成电路20使判定用信号PCC在从同步定时TMC起时钟信号CK2的时钟数为Cfine+Ccoarse-2的转变定时处发生转变，使判定用信号PCD在从同步定时TMC起时钟信号CK2的时钟数为Cfine+Ccoarse+2的转变定时处发生转变。
相位比较电路30通过对第2信号STP和判定用信号PCC进行相位比较来输出相位比较信号QCC，通过对第2信号STP和判定用信号PCD进行相位比较来输出相位比较信号QCD。具体而言，当第2信号STP在判定用信号PCC、PCD的转变定时之前发生转变时，相位比较电路30使相位比较信号QCC、QCD在判定用信号PCC、PCD的转变定时处发生转变。在图14中，相位比较信号QF、QCB、QCD在判定用信号PF、PCB、PCD的转变定时从低电平转变为高电平。相位比较信号QCC、QCA保持低电平而不发生转变。
在第3结构例中，处理电路40基于相位比较信号QCA～QCD可变地控制时钟数Ccoarse的变化步长，并以该变化步长更新时钟数Ccoarse。由此，在粗略判定中能够进一步提高数字值Cout接近真值的速度。使用图15、图16说明这一点。
图15是正常模式下的状态转变图。另外，在图15中记载了状态S7的加速模式，而所谓正常模式是电路装置100的状态为S1～S6时的工作模式。
当电路器件100的电源被接通时，处理电路40从状态S1转变为状态S2。在状态S2中，相位比较电路30将第2信号STP与判定用信号PCA～PCD的转变定时进行比较。以下，将比较结果记载为LHHH。LHHH从左开始表示相位比较信号QCC、QCA、QCB、QCD的逻辑电平。
“2vs2”表示比较结果是LLHH。此时，处理电路40转变为状态S3，并且将第2信号STP与判定用信号PF的转变定时进行比较。处理电路40转变为状态S4，并更新时钟数Cfine。处理电路40在QF＝L时将Cfine+1设为新的Cfine，并且在QF＝H时将Cfine-1设为新的Cfine。
在状态S2中，“1vs3”表示比较结果是LLLH或LHHH。此时，处理电路40转变为状态S5，并更新时钟数Ccoarse。当比较结果是LLLH时，处理电路40将Ccoarse+1设为新的Ccoarse，当比较结果是LHHH时，处理电路40将Ccoarse-1设为新的Ccoarse。
在状态S2中，“0vs4”表示比较结果是LLLL或HHHH。此时，处理电路40转变为状态S6，并更新时钟数Ccoarse。当比较结果是LLLL时，处理电路40将Ccoarse+2设为新的Ccoarse，当比较结果是HHHH时，处理电路40将Ccoarse-2设为新的Ccoarse。
如上所述，处理电路40根据比较结果是“1vs3”还是“0vs4”，将Ccoarse的变化步长可变地控制为1或2。由于比较结果为“0vs4”是Ccoarse远离真值的情况，因此通过将变化步长设定为2而使得Ccoarse能够更高速地接近真值。
在状态S2中，当比较结果连续规定次数地成为了“0vs4”时，处理电路40转变为状态S7中的加速模式。
图16是加速模式下的状态转变图。状态S12、S13和S15与图15所示的状态S2、S3和S5相同，因此这里省略对它们的描述。
在状态S12中，当比较结果是“0vs4”时，处理电路40在状态S26中确定变化步长x，并且使用该变化步长x在状态S16中更新Ccoarse。在状态S26中，处理电路40根据相位比较信号QCA～QCD更新存储在x寄存器中的变化步长x。具体而言，在上次的计测期间中的比较结果和当前的计测期间中的比较结果为LLLL而没有变化、或者为HHHH而没有变化时，处理电路40使变化步长x成为2倍。在上次的计测期间中的比较结果和当前的计测期间中的比较结果从LLLL变化为HHHH、或者从HHHH变化为LLLL时，处理电路40使变化步长x成为1/2倍。
这样，当Ccoarse偏离真值时，变化步长x成为2倍，因此变化步长x增大，能够加速Ccoarse的变化。另一方面，当Ccoarse接近真值时，变化步长x成为1/2倍，因此变化步长x减小，Ccoarse收敛于真值。
在精细判定中，也与上述粗略判定同样地改变变化步长y。即，处理电路40在状态S24中确定变化步长y，并且使用变化步长y在状态S14中更新Cfine。在状态S24中，处理电路40根据相位比较信号QF更新存储在y寄存器中的变化步长y。具体而言，在上次的计测期间中的比较结果和当前的计测期间中的比较结果为L而没有变化、或者为H而没有变化时，处理电路40使变化步长y成为2倍。在上次的计测期间中的比较结果和当前的计测期间中的比较结果从L变化为H、或者从H变化为L时，处理电路40使变化步长y成为1/2倍。
图17示出将Cfine的变化步长固定为1的情况下的波形例。相对于作为真值的时间差TDF的变化，数字值Cout的响应较慢，所以数字值Cout不能追随真值。图18示出使用本实施方式的加速模式时的波形例。相对于时间差TDF的变化，数字值Cout的响应高速化，所以提高了对真值的追随性。具体而言，当Cfine偏离真值时，变化步长y成为2倍，因此变化步长y增大，能够加速Cfine的变化。另一方面，当Cfine接近真值时，变化步长y成为1/2倍，因此变化步长y减小，Cfine收敛于真值。
5.物理量测量装置、电子设备、移动体
图19示出包含电路装置100的物理量测量装置400的结构例。物理量测量装置400例如能够用于以飞行时间的方式来测量与对象物之间的距离而作为物理量的测距装置。或者，物理量测量装置400能够用于通过向对象物发送声波并接收其反射波来测量与对象物之间的距离而作为物理量的超声波诊断装置。在这些例子中，第1信号STA和第2信号STP的转变定时的时间差TDF表示与对象物之间的距离。另外，由物理量测量装置400测量的物理量不限于时间、距离，还可以考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。
如图19所示，物理量测量装置400包含电路装置100、用于生成时钟信号CK1的振子XTAL1以及用于生成时钟信号CK2的振子XTAL2。另外，物理量测量装置400能够包含收纳电路装置100以及振子XTAL1、XTAL2的封装410。封装410例如由基部412和盖部414构成。基部412是由陶瓷等绝缘材料构成的例如箱形等的部件，盖部414是与基部412接合的例如平板状等的部件。在基部412的例如底面设置有用于与外部设备连接的外部连接端子。在由基部412和盖部414形成的内部空间中收纳有电路装置100和振子XTAL1、XTAL2。并且，通过利用盖部414进行密闭，电路装置100和振子XTAL1、XTAL2被气密地密封在封装410内。电路装置100和振子XTAL1、XTAL2被安装在封装410内。并且，振子XTAL1、XTAL2的端子与电路装置100的端子通过封装410的内部布线电连接。
另外，在图19中，以电路装置100包含图8的振荡电路11、12的情况为例进行了图示，但电路装置100也可以包含图7的振荡电路13和分数NPLL电路14。此时，物理量测量装置400只要包含一个振子XTAL即可。
图20示出包含电路装置100的电子设备500的结构例。电子设备500例如是计测距离、时间、流速或流量等物理量的高精度的计测设备、测量生物体信息的生物体信息测量设备、车载设备或机器人等。生物体信息测量设备例如是超声波测量装置等。车载设备是自动驾驶用的设备等。
如图20所示，电子设备500包含电路装置100和基于来自电路装置100的输出信号进行处理的处理装置520。输出信号例如可以是作为时间差的测量结果的数字值，或者也可以是根据时间差求出的时间以外的物理量。具体地说，电子设备500包含具有电路装置100的物理量测量装置400，处理装置520进行基于物理量测量装置400测量的物理量的处理。并且，电子设备500还能够包含通信接口510、操作界面530、显示部540以及存储器550。另外，电子设备500并不限定于图20的结构，能够实施省略它们的一部分结构要素、或追加其他结构要素等各种变形。
通信接口510进行从外部接收数据或向外部发送数据的处理。作为处理器的处理装置520进行电子设备500的控制处理、经由通信接口510收发的数据的各种数字处理等。处理装置520的功能能够通过例如微型计算机等处理器来实现。操作界面530由用户用来进行输入操作，能够通过操作按钮或触摸面板显示器等来实现。显示部540显示各种信息，能够通过液晶或有机EL等显示器来实现。存储器550存储数据，其功能能够通过RAM或ROM等半导体存储器来实现。
图21示出包含电路装置100的移动体的例子。移动体包含电路装置100和基于来自电路装置100的输出信号进行处理的处理装置220。输出信号例如可以是作为时间差的测量结果的数字值，或者也可以是根据时间差求出的时间以外的物理量。本实施方式的电路装置100例如能够组装到车、飞机、摩托车、自行车或船舶等各种移动体中。移动体是具有例如发动机或马达等驱动机构、方向盘或舵等转向机构、各种电子设备并在地上、天空或海上移动的设备/装置。
图21概略地示出了作为移动体的具体例的汽车206。在汽车206中组装有电路装置100。具体而言，作为移动体的汽车206包含控制装置208。控制装置208包含具有电路装置100的物理量测量装置400、和基于物理量测量装置400测量出的物理量进行处理的处理装置220。控制装置208例如按照车体207的姿态对悬架的软硬度进行控制，并且对各个车轮209的制动进行控制。例如，可以利用控制装置208实现汽车206的自动驾驶。另外，组装有电路装置100的设备并不限定于这样的控制装置208，也能够组装到汽车206等移动体所设置的仪表板设备或导航设备等各种车载设备中。
以上说明的本实施方式的电路装置包含时钟生成电路、信号生成电路、相位比较电路和处理电路。时钟生成电路生成第1时钟信号、和频率与第1时钟信号不同的第2时钟信号。信号生成电路生成在第1时钟信号的转变定时处发生转变的第1信号、在第2时钟信号的转变定时处发生转变的精细判定用信号、在精细判定用信号之前的第2时钟信号的转变定时处发生转变的第1粗略判定用信号、以及在精细判定用信号之后的第2时钟信号的转变定时处发生转变的第2粗略判定用信号。相位比较电路通过对基于第1信号发生转变的第2信号和精细判定用信号进行相位比较来输出第1相位比较信号，通过对第2信号和第1粗略判定用信号进行相位比较来输出第2相位比较信号，并通过对第2信号和第2粗略判定用信号进行相位比较来输出第3相位比较信号。处理电路基于第1相位比较信号～第3相位比较信号来设定第1信号的转变定时和精细判定用信号的转变定时，并基于设定结果将第1信号和第2信号的时间差转换为数字值。
根据本实施方式，信号生成电路生成第1粗略判定用信号和第2粗略判定用信号。相位比较电路比较第2信号和第1粗略判定用信号的转变定时，并比较第2信号和第2粗略判定用信号的转变定时。根据该比较结果，处理电路将第1信号与第2信号的时间差转换为数字值。由于第1、第2粗略判定用信号是设置在精细判定用信号前后的信号，因此相位比较电路可以判定第2信号和精细判定用信号的转变定时是否相差一个时钟以上。由此，处理电路能够每次N地更新数字值，与以往那样的每次1地更新数字值的情况相比，缩短了计测期间。由此，能够抑制计测期间的增加，并且能够进行动态范围的扩大或高分辨率化。另外，N是第1时钟信号和第2时钟信号的同步定时之间的第1时钟信号的时钟数。
此外，在本实施方式中，当第2相位比较信号和第3相位比较信号为不同的信号电平时，信号生成电路可以基于第1相位比较信号来改变第1信号的转变定时和精细判定用信号的转变定时。当第2相位比较信号和第3相位比较信号为相同的信号电平时，信号生成电路可以改变精细判定用信号的转变定时。
当第2相位比较信号和第3相位比较信号为不同的信号电平时，第2信号和精细判定用信号的转变定时之差小于一个时钟。因此，信号生成电路改变第1信号的转变定时和精细判定用信号的转变定时，由此能够使精细判定用信号和第2信号的转变定时彼此靠近比时钟周期小的时间间隔。此外，当第2相位比较信号和第3相位比较信号为相同的信号电平时，第2信号和精细判定用信号的转变定时相差一个时钟以上。因此，信号生成电路改变精细判定用信号的转变定时，由此能够使精细判定用信号和第2信号的转变定时彼此靠近1个时钟以上的时间间隔。
此外，在本实施方式中，当第2相位比较信号和第3相位比较信号为不同的信号电平时，信号生成电路可以将使第1信号转变的第1时钟信号的转变定时、和使精细判定用信号转变的第2时钟信号的转变定时改变相同的时钟数。当第2相位比较信号和第3相位比较信号为相同的信号电平时，信号生成电路可以将使第1信号转变的第1时钟信号的转变定时、和使精细判定用信号转变的第2时钟信号的转变定时改变不同的时钟数。
因此，当第2信号和精细判定用信号之间的转变定时之差小于一个时钟时，信号生成电路将第1信号的转变定时和精细判定用信号的转变定时改变相同的时钟数，由此能够使精细判定用信号和第2信号的转变定时彼此靠近Δt的整数倍。Δt是第1时钟信号和第2时钟信号的周期差。整数倍为1倍以上。此外，当第2信号和精细判定用信号的转变定时相差一个时钟以上时，将第1信号的转变定时和精细判定用信号的转变定时改变相同的时钟数，由此能够使精细判定用信号和第2信号的转变定时之间彼此靠近一个时钟以上的时间间隔。
另外，在本实施方式中，电路装置也可以包含存储第1时钟数和第2时钟数的寄存器。也可以是，在从第1时钟信号和第2时钟信号的相位同步的同步定时起、第1时钟信号的第1时钟数的转变定时处，信号生成电路使第1信号发生转变。还可以是，在从同步定时起、将第2时钟信号的第1时钟数和第2时钟数相加而得的时钟数的转变定时处，信号生成电路使精细判定用信号发生转变。处理电路也可以根据第1相位比较信号～第3相位比较信号，对存储在寄存器中的第1时钟数和第2时钟数进行更新。
这样，能够使用第1时钟数和第2时钟数来表现第1信号和第2信号的时间差。即，处理电路根据第1相位比较信号～第3相位比较信号对存储在寄存器中的第1时钟数和第2时钟数进行更新，由此第2信号和精细判定用信号的转变定时一致。此时，第1信号和第2信号的时间差被计测为第1时钟数×Δt+第2时钟数×N×Δt。
此外，在本实施方式中，当第2相位比较信号和第3相位比较信号为不同的信号电平时，处理电路可以基于第1相位比较信号更新第1时钟数并且维持第2时钟数，信号生成电路可以基于处理电路更新后的第1时钟数和所维持的第2时钟数，改变第1信号的转变定时和精细判定用信号的转变定时。当第2相位比较信号和第3相位比较信号为相同的信号电平时，处理电路可以维持第1时钟数并且更新第2时钟数，信号生成电路可以基于处理电路所维持的第1时钟数和更新后的第2时钟数，改变精细判定用信号的转变定时而不改变第1信号的转变定时。
如上所述，通过第1时钟数来确定第1信号的转变定时，通过第1时钟数和第2时钟数来确定精细判定用信号的转变定时。因此，当处理电路更新第1时钟数时，第1信号的转变定时和精细判定用信号的转变定时改变相同的时钟数。此外，当处理电路更新第2时钟数时，第1信号的转变定时和精细判定用信号的转变定时改变不同的时钟数。具体地，第1信号的转变定时不改变，而精细判定用信号的转变定时改变。
并且在本实施方式中，处理电路可以基于第1时钟数和第2时钟数来求出数字值。
如上所述，第1信号和第2信号的时间差是第1时钟数×Δt+第2时钟数×N×Δt。即，处理电路求出的数字值为第1时钟数+第2时钟数×N。
另外，在本实施方式中，处理电路也可以包含输出抖动值的抖动电路。处理电路可以通过将抖动值与第1时钟数相加来更新第1时钟数。
这样，通过抖动值更新第1时钟数，因此与第1时钟数每次更新1的情况相比，缩短了计测时间。
此外，在本实施方式中，信号生成电路可以生成在第1粗略判定用信号之前的第2时钟信号的转变定时处发生转变的第3粗略判定用信号、和在第2粗略判定用信号之后的第2时钟信号的转变定时处发生转变的第4粗略判定用信号。相位比较电路可以通过对第2信号和第3粗略判定用信号进行相位比较来输出第4相位比较信号，通过对第2信号和第4粗略判定用信号进行相位比较来输出第5相位比较信号。处理电路可以基于第1相位比较信号～第5相位比较信号来设定第1信号的转变定时和精细判定用信号的转变定时，并基于设定结果将第1信号和第2信号的时间差转换为数字值。
由于第3、第4粗略判定用信号是设置在第1、第2粗略判定用信号前后的信号，因此相位比较电路可以判定第2信号和精细判定用信号的转变定时是否相差两个时钟以上。因此，处理电路能够判断第2信号和精细判定用信号的转变定时是彼此相差一个时钟还是相差两个时钟以上。例如，如下所述，处理电路能够基于判断结果可变地控制第2时钟数的变化步长。
另外，在本实施方式中，处理电路也可以基于第2相位比较信号～第5相位比较信号可变地控制第2时钟数的变化步长，并使第2时钟数改变变化步长，由此更新第2时钟数。
如上所述，处理电路能够基于第2相位比较信号～第5相位比较信号来判断第2信号和精细判定用信号的转变定时是相差一个时钟还是相差两个时钟以上，并能够基于该判断结果来可变地控制第2时钟数的变化步长。由此，当第2信号和精细判定用信号的转变定时彼此远离时，处理电路能够增大变化步长，并且当第2信号和精细判定用信号的转变定时彼此接近时，处理电路能够减小变化步长。由此，能够进一步缩短计测时间。
并且，在本实施方式中，时钟生成电路可以具有：振荡电路，其通过使振子进行振荡而生成第2时钟信号；以及分数NPLL电路，其基于第2时钟信号，生成第1时钟信号。
这样，分数NPLL电路基于第2时钟信号生成第1时钟信号，由此生成频率互不相同的第1时钟信号和第2时钟信号。
并且，在本实施方式中，时钟生成电路可以具有：第1振荡电路，其通过使第1振子进行振荡而生成第1时钟信号；以及第2振荡电路，其通过使第2振子进行振荡而生成第2时钟信号。
这样，第1振荡电路通过使第1振子进行振荡而生成第1时钟信号，第2振荡电路通过使第2振子进行振荡而生成第2时钟信号，由此生成频率互不相同的第1时钟信号和第2时钟信号。
另外，本实施方式的物理量测量装置包含以上记载的电路装置和振子。
另外，本实施方式的物理量测量装置也可以包含以上记载的电路装置、第1振子以及第2振子。
另外，本实施方式的电子设备包含：上述任意一项所述的电路装置；以及处理装置，其进行基于来自电路装置的输出信号的处理。
另外，本实施方式的移动体包含：上述任意一项所述的电路装置；以及处理装置，其进行基于来自电路装置的输出信号的处理。
另外，虽然如上述那样对本实施方式进行了详细说明，但本领域技术人员可以容易地理解，在实质上不脱离本公开的新事项和效果的情况下，可以进行多种变形。因此，所有这样的变形例都包含在本公开的范围内。例如，在说明书或者附图中，至少一次与更加广义或者同义的不同用语一同记载的用语在说明书或者附图的任意部位都可以置换为该不同用语。另外，本实施方式及变形例的全部组合也包含在本公开的范围内。此外，电路装置、物理量测量装置、电子设备和移动体等的结构和动作等也不限于本实施方式中的说明，能够实施各种变形。

Claims (15)

1.一种电路装置，其特征在于，包含：
时钟生成电路，其生成第1时钟信号和频率与所述第1时钟信号不同的第2时钟信号；
信号生成电路，其生成在所述第1时钟信号的转变定时处发生转变的第1信号、在所述第2时钟信号的转变定时处发生转变的精细判定用信号、在所述精细判定用信号之前的所述第2时钟信号的转变定时处发生转变的第1粗略判定用信号、和在所述精细判定用信号之后的所述第2时钟信号的转变定时处发生转变的第2粗略判定用信号；
相位比较电路，其通过对基于所述第1信号发生转变的第2信号和所述精细判定用信号进行相位比较来输出第1相位比较信号，通过对所述第2信号和所述第1粗略判定用信号进行相位比较来输出第2相位比较信号，并通过对所述第2信号和所述第2粗略判定用信号进行相位比较来输出第3相位比较信号；以及
处理电路，其基于所述第1相位比较信号、所述第2相位比较信号和所述第3相位比较信号来设定所述第1信号的转变定时和所述精细判定用信号的转变定时，并基于设定结果将所述第1信号和所述第2信号的时间差转换为数字值。
2.根据权利要求1所述的电路装置，其特征在于，
当所述第2相位比较信号和所述第3相位比较信号为不同的信号电平时，所述信号生成电路基于所述第1相位比较信号来改变所述第1信号的转变定时和所述精细判定用信号的转变定时，当所述第2相位比较信号和所述第3相位比较信号为相同的信号电平时，所述信号生成电路改变所述精细判定用信号的转变定时。
3.根据权利要求2所述的电路装置，其特征在于，
当所述第2相位比较信号和所述第3相位比较信号为不同的信号电平时，所述信号生成电路将使所述第1信号转变的所述第1时钟信号的转变定时、和使所述精细判定用信号转变的所述第2时钟信号的转变定时改变相同的时钟数，当所述第2相位比较信号和所述第3相位比较信号为相同的信号电平时，所述信号生成电路将使所述第1信号转变的所述第1时钟信号的转变定时、和使所述精细判定用信号转变的所述第2时钟信号的转变定时改变不同的时钟数。
4.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
该电路装置包含存储第1时钟数和第2时钟数的寄存器，
在从所述第1时钟信号和所述第2时钟信号的相位同步的同步定时起、所述第1时钟信号的所述第1时钟数的转变定时处，所述信号生成电路使所述第1信号发生转变，在从所述同步定时起、将所述第2时钟信号的所述第1时钟数和所述第2时钟数相加而得的时钟数的转变定时处，所述信号生成电路使所述精细判定用信号发生转变，
所述处理电路基于所述第1相位比较信号、所述第2相位比较信号和所述第3相位比较信号，对存储在所述寄存器中的所述第1时钟数和所述第2时钟数进行更新。
5.根据权利要求4所述的电路装置，其特征在于，
当所述第2相位比较信号和所述第3相位比较信号为不同的信号电平时，所述处理电路基于所述第1相位比较信号更新所述第1时钟数并且维持所述第2时钟数，所述信号生成电路基于所述处理电路更新后的所述第1时钟数和所维持的所述第2时钟数，改变所述第1信号的转变定时和所述精细判定用信号的转变定时，
当所述第2相位比较信号和所述第3相位比较信号为相同的信号电平时，所述处理电路维持所述第1时钟数并且更新所述第2时钟数，所述信号生成电路基于所述处理电路所维持的所述第1时钟数和更新后的所述第2时钟数，改变所述精细判定用信号的转变定时而不改变所述第1信号的转变定时。
6.根据权利要求4所述的电路装置，其特征在于，
所述处理电路基于所述第1时钟数和所述第2时钟数来求出所述数字值。
7.根据权利要求4所述的电路装置，其特征在于，
所述处理电路包含输出抖动值的抖动电路，通过将所述抖动值与所述第1时钟数相加来更新所述第1时钟数。
8.根据权利要求4所述的电路装置，其特征在于，
所述信号生成电路生成在所述第1粗略判定用信号之前的所述第2时钟信号的转变定时处发生转变的第3粗略判定用信号、和在所述第2粗略判定用信号之后的所述第2时钟信号的转变定时处发生转变的第4粗略判定用信号，
所述相位比较电路通过对所述第2信号和所述第3粗略判定用信号进行相位比较来输出第4相位比较信号，通过对所述第2信号和所述第4粗略判定用信号进行相位比较来输出第5相位比较信号，
所述处理电路基于所述第1相位比较信号、所述第2相位比较信号、所述第3相位比较信号、所述第4相位比较信号和所述第5相位比较信号来设定所述第1信号的转变定时和所述精细判定用信号的转变定时，并基于所述第1信号的转变定时和所述精细判定用信号的转变定时的设定结果，将所述第1信号和所述第2信号的所述时间差转换为所述数字值。
9.根据权利要求8所述的电路装置，其特征在于，
所述处理电路基于所述第2相位比较信号、所述第3相位比较信号、所述第4相位比较信号和所述第5相位比较信号，可变地控制所述第2时钟数的变化步长，并使所述第2时钟数改变所述变化步长，由此更新所述第2时钟数。
10.根据权利要求1所述的电路装置，其特征在于，
所述时钟生成电路具有：
振荡电路，其通过使振子进行振荡而生成所述第2时钟信号；以及
分数NPLL电路，其基于所述第2时钟信号，生成所述第1时钟信号。
11.根据权利要求1所述的电路装置，其特征在于，
所述时钟生成电路具有：
第1振荡电路，其通过使第1振子进行振荡而生成所述第1时钟信号；以及
第2振荡电路，其通过使第2振子进行振荡而生成所述第2时钟信号。
12.一种物理量测量装置，其特征在于，包含：
权利要求10所述的电路装置；以及
所述振子。
13.一种物理量测量装置，其特征在于，包含：
权利要求11所述的电路装置；
所述第1振子；以及
所述第2振子。
14.一种电子设备，其特征在于，包含：
权利要求1至11中的任意一项所述的电路装置；以及
处理装置，其进行基于来自所述电路装置的输出信号的处理。
15.一种移动体，其特征在于，包含：
权利要求1至11中的任意一项所述的电路装置；以及
处理装置，其进行基于来自所述电路装置的输出信号的处理。
CN202011000213.6A 2019-09-24 2020-09-22 电路装置、物理量测量装置、电子设备和移动体 Active CN112631114B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-172652 2019-09-24
JP2019172652A JP2021052258A (ja) 2019-09-24 2019-09-24 回路装置、物理量測定装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
CN112631114A true CN112631114A (zh) 2021-04-09
CN112631114B CN112631114B (zh) 2022-06-07

Family

ID=74882356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011000213.6A Active CN112631114B (zh) 2019-09-24 2020-09-22 电路装置、物理量测量装置、电子设备和移动体

Country Status (3)

Country Link
US (1) US11201624B2 (zh)
JP (1) JP2021052258A (zh)
CN (1) CN112631114B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052258A (ja) * 2019-09-24 2021-04-01 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
KR102512347B1 (ko) * 2020-12-14 2023-03-22 현대모비스 주식회사 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법
CN113835333B (zh) * 2021-09-29 2022-08-12 武汉市聚芯微电子有限责任公司 时间数字转换装置、时间数字转换方法

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126955A (ja) * 1984-07-17 1986-02-06 Hitachi Ltd 磁気記録再生装置のオ−トトラツキング装置
JPH05259844A (ja) * 1991-11-01 1993-10-08 Hewlett Packard Co <Hp> 時間バーニヤ装置
CN1079549A (zh) * 1992-04-25 1993-12-15 亚瑞亚·勃朗勃威力有限公司 撞击的频率/时间分布图的测定方法及其装置
DE69215456D1 (de) * 1991-08-29 1997-01-09 Hewlett Packard Co Vorrichtung für Zeitinterpolation
CN1274850A (zh) * 1999-05-25 2000-11-29 精工时钟株式会社 有分频操作测试功能的集成电路
US6501706B1 (en) * 2000-08-22 2002-12-31 Burnell G. West Time-to-digital converter
US20040027263A1 (en) * 2002-04-23 2004-02-12 Pailleur Laurent Le Device and method for generating digital signals each coding a value of an analog signal
EP1499046A2 (en) * 1998-09-03 2005-01-19 Time Domain Corporation Precision timing generator system and method
CN1581360A (zh) * 2003-07-31 2005-02-16 株式会社半导体能源研究所 逻辑电路和半导体集成电路
WO2005101293A1 (en) * 2004-04-06 2005-10-27 The University Of Tokyo Real time signal recognition system and method therefor
CN101520640A (zh) * 2008-11-08 2009-09-02 中国工程物理研究院流体物理研究所 基于fpga的时间间隔测量仪
US20100277158A1 (en) * 2007-06-18 2010-11-04 Bang-Won Lee Delay time measurement circuit and method
CN103186097A (zh) * 2013-03-27 2013-07-03 西安电子科技大学 基于fpga的高分辨率时间间隔测量装置
CN103296996A (zh) * 2012-02-27 2013-09-11 鸿富锦精密工业（深圳）有限公司 波形均衡器
JP2014217064A (ja) * 2013-04-24 2014-11-17 旭化成エレクトロニクス株式会社 アナログディザリングを用いる時間／デジタル変換
CN104614976A (zh) * 2015-02-12 2015-05-13 中国科学技术大学 一种基于fpga的时间数字变换器
US20150130518A1 (en) * 2012-04-20 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
JP2015154444A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法
CN105027219A (zh) * 2013-03-28 2015-11-04 株式会社日立制作所 延迟电路、使用延迟电路的电子电路以及超声波拍摄装置
CN106338909A (zh) * 2016-08-31 2017-01-18 中国科学院上海高等研究院 相位比较器及门控游标型时间数字转换电路
KR101721602B1 (ko) * 2015-11-06 2017-03-30 홍익대학교 산학협력단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로 및 그 제어방법
CN107872200A (zh) * 2016-09-27 2018-04-03 精工爱普生株式会社 电路装置、物理量测定装置、电子设备和移动体
CN107870558A (zh) * 2016-09-27 2018-04-03 精工爱普生株式会社 物理量测定装置、电子设备和移动体
JP2018056985A (ja) * 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN109426135A (zh) * 2017-08-22 2019-03-05 精工爱普生株式会社 时间数字转换电路、电路装置、测定装置、设备和移动体

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799536B2 (ja) * 2011-03-17 2015-10-28 株式会社リコー フラクショナルｐｌｌ回路
JP2012205046A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体集積回路およびその動作方法
US9041444B1 (en) * 2013-11-27 2015-05-26 Broadcom Corporation Time-to-digital convertor-assisted phase-locked loop spur mitigation
US10008981B2 (en) * 2014-07-23 2018-06-26 Silicon Laboratories Inc. Integrated clock generator and method therefor
US9520889B2 (en) * 2015-01-20 2016-12-13 Broadcom Corporation Apparatus and method for combining multiple charge pumps in phase locked loops
ES2683239T3 (es) * 2016-02-05 2018-09-25 Panthronics Ag Sincronizador de reloj para sincronizar un reloj de dispositivo con un reloj de un dispositivo remoto
US10200045B2 (en) * 2016-03-14 2019-02-05 Ricoh Company, Ltd. Spread spectrum clock generator circuit
US9991896B2 (en) * 2016-08-09 2018-06-05 Synopsys, Inc. Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction
CN107870556B (zh) 2016-09-27 2021-08-17 精工爱普生株式会社 集成电路装置、电子设备和移动体
CN107870557B (zh) 2016-09-27 2021-04-27 精工爱普生株式会社 电路装置、物理量测定装置、电子设备和移动体
JP2018056677A (ja) 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP6897314B2 (ja) 2016-09-27 2021-06-30 セイコーエプソン株式会社 集積回路装置、電子機器及び移動体
JP6946743B2 (ja) 2016-09-27 2021-10-06 セイコーエプソン株式会社 物理量測定装置、電子機器及び移動体
US10200188B2 (en) * 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US9954542B1 (en) * 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop
US10050634B1 (en) * 2017-02-10 2018-08-14 Apple Inc. Quantization noise cancellation for fractional-N phased-locked loop
US10291214B2 (en) * 2017-03-01 2019-05-14 Analog Devices Global Unlimited Company Feedforward phase noise compensation
US10277389B2 (en) * 2017-04-14 2019-04-30 Analog Devices Global Phase detectors for clock and data recovery
US10326454B2 (en) * 2017-06-02 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. All-digital phase locked loop using switched capacitor voltage doubler
US10236895B1 (en) * 2017-12-19 2019-03-19 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops
US10790832B2 (en) * 2018-03-22 2020-09-29 Intel Corporation Apparatus to improve lock time of a frequency locked loop
WO2019190567A1 (en) * 2018-03-31 2019-10-03 Intel Corporation Apparatus for improved dpll settling and temperature compensation algorithms using second open loop oscillator tuning field
KR102527388B1 (ko) * 2018-04-06 2023-04-28 삼성전자주식회사 디지털-타임 컨버터 회로를 포함하는 위상 고정 루프 회로, 클럭 신호 생성기 및 이의 동작 방법
US10505549B1 (en) * 2018-05-15 2019-12-10 Perceptia Ip Pty Ltd Power-saving phase accumulator
US10763869B2 (en) * 2018-12-14 2020-09-01 Silicon Laboratories Inc. Apparatus for digital frequency synthesizers and associated methods
US10862488B2 (en) * 2018-12-26 2020-12-08 Texas Instruments Incorporated Time-to-digital converter stop time control
US10804911B2 (en) * 2019-03-05 2020-10-13 Intel Corporation Frequency synthesis with reference signal generated by opportunistic phase locked loop
US11039517B2 (en) * 2019-04-01 2021-06-15 Sct Ltd. Fraction PWM with multiple phase display clock
KR102706424B1 (ko) * 2019-07-11 2024-09-12 삼성전자주식회사 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버
US10895850B1 (en) * 2019-07-25 2021-01-19 Si-Ware Systems S.A.E. Mixed-domain circuit with differential domain-converters
JP2021052258A (ja) * 2019-09-24 2021-04-01 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
KR20210075730A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 클록 복원 회로, 클록 데이터 복원 회로 및 이를 포함하는 장치
KR102317072B1 (ko) * 2019-12-17 2021-10-25 현대모비스 주식회사 라이다 시스템에서의 시간-디지털 변환 방법 및 장치

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126955A (ja) * 1984-07-17 1986-02-06 Hitachi Ltd 磁気記録再生装置のオ−トトラツキング装置
DE69215456D1 (de) * 1991-08-29 1997-01-09 Hewlett Packard Co Vorrichtung für Zeitinterpolation
JPH05259844A (ja) * 1991-11-01 1993-10-08 Hewlett Packard Co <Hp> 時間バーニヤ装置
CN1079549A (zh) * 1992-04-25 1993-12-15 亚瑞亚·勃朗勃威力有限公司 撞击的频率/时间分布图的测定方法及其装置
EP1499046A2 (en) * 1998-09-03 2005-01-19 Time Domain Corporation Precision timing generator system and method
CN1274850A (zh) * 1999-05-25 2000-11-29 精工时钟株式会社 有分频操作测试功能的集成电路
US6501706B1 (en) * 2000-08-22 2002-12-31 Burnell G. West Time-to-digital converter
US20040027263A1 (en) * 2002-04-23 2004-02-12 Pailleur Laurent Le Device and method for generating digital signals each coding a value of an analog signal
CN1581360A (zh) * 2003-07-31 2005-02-16 株式会社半导体能源研究所 逻辑电路和半导体集成电路
WO2005101293A1 (en) * 2004-04-06 2005-10-27 The University Of Tokyo Real time signal recognition system and method therefor
US20100277158A1 (en) * 2007-06-18 2010-11-04 Bang-Won Lee Delay time measurement circuit and method
CN101520640A (zh) * 2008-11-08 2009-09-02 中国工程物理研究院流体物理研究所 基于fpga的时间间隔测量仪
CN103296996A (zh) * 2012-02-27 2013-09-11 鸿富锦精密工业（深圳）有限公司 波形均衡器
US20150130518A1 (en) * 2012-04-20 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
CN103186097A (zh) * 2013-03-27 2013-07-03 西安电子科技大学 基于fpga的高分辨率时间间隔测量装置
CN105027219A (zh) * 2013-03-28 2015-11-04 株式会社日立制作所 延迟电路、使用延迟电路的电子电路以及超声波拍摄装置
JP2014217064A (ja) * 2013-04-24 2014-11-17 旭化成エレクトロニクス株式会社 アナログディザリングを用いる時間／デジタル変換
JP2015154444A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法
CN104614976A (zh) * 2015-02-12 2015-05-13 中国科学技术大学 一种基于fpga的时间数字变换器
KR101721602B1 (ko) * 2015-11-06 2017-03-30 홍익대학교 산학협력단 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로 및 그 제어방법
CN106338909A (zh) * 2016-08-31 2017-01-18 中国科学院上海高等研究院 相位比较器及门控游标型时间数字转换电路
CN107872200A (zh) * 2016-09-27 2018-04-03 精工爱普生株式会社 电路装置、物理量测定装置、电子设备和移动体
CN107870558A (zh) * 2016-09-27 2018-04-03 精工爱普生株式会社 物理量测定装置、电子设备和移动体
JP2018056985A (ja) * 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN109426135A (zh) * 2017-08-22 2019-03-05 精工爱普生株式会社 时间数字转换电路、电路装置、测定装置、设备和移动体

Also Published As

Publication number Publication date
US20210091771A1 (en) 2021-03-25
JP2021052258A (ja) 2021-04-01
US11201624B2 (en) 2021-12-14
CN112631114B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN112631114B (zh) 电路装置、物理量测量装置、电子设备和移动体
CN107870557B (zh) 电路装置、物理量测定装置、电子设备和移动体
CN109426135B (zh) 时间数字转换电路、电路装置、测定装置、设备和移动体
CN107870559B (zh) 电路装置、物理量测定装置、电子设备和移动体
CN108459491B (zh) 电路装置、物理量测量装置、电子设备和移动体
CN107870558B (zh) 物理量测定装置、电子设备和移动体
CN107870555B (zh) 电路装置、物理量测量装置、电子设备和移动体
CN107870556B (zh) 集成电路装置、电子设备和移动体
CN111669125B (zh) 振荡器、电子设备以及移动体
CN112346327B (zh) 电路装置、物理量测量装置、电子设备以及移动体
CN107872200B (zh) 电路装置、物理量测定装置、电子设备和移动体
JP6897315B2 (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP6897314B2 (ja) 集積回路装置、電子機器及び移動体
JP6946743B2 (ja) 物理量測定装置、電子機器及び移動体
JP2018056677A (ja) 回路装置、物理量測定装置、電子機器及び移動体
US11897539B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP2018056678A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2018056676A (ja) 回路装置、物理量測定装置、電子機器及び移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant