KR102512347B1 - 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법 - Google Patents

시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법 Download PDF

Info

Publication number
KR102512347B1
KR102512347B1 KR1020200174132A KR20200174132A KR102512347B1 KR 102512347 B1 KR102512347 B1 KR 102512347B1 KR 1020200174132 A KR1020200174132 A KR 1020200174132A KR 20200174132 A KR20200174132 A KR 20200174132A KR 102512347 B1 KR102512347 B1 KR 102512347B1
Authority
KR
South Korea
Prior art keywords
signal
stop signal
dll
channel
stop
Prior art date
Application number
KR1020200174132A
Other languages
English (en)
Other versions
KR20220084551A (ko
Inventor
오정대
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020200174132A priority Critical patent/KR102512347B1/ko
Priority to US17/545,269 priority patent/US11522549B2/en
Publication of KR20220084551A publication Critical patent/KR20220084551A/ko
Application granted granted Critical
Publication of KR102512347B1 publication Critical patent/KR102512347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497—Means for monitoring or calibrating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 시간 디지털 컨버터 및 이를 이용한 신호 정렬 방법에 관한 것으로서, 보다 자세하게는, 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 DLL와 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 동기화기 및 상기 동기화기로부터 인가된 동기화된 스탑 신호를 이용하여 카운터 값을 출력하는 카운터 및 상기 출력된 카운터 값과 상기 멀티페이즈 신호에 기초하여 상기 스탑 신호의 시간정보를 산출하는 시간정보 산출기를 포함함에 따라 라이다 시스템의 시분할 분해능을 높이고 장거리에 있는 대상 객체를 고해상도로 감지할 수 있다.

Description

시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법{Apparatus for Time-to-digital converter and method for aligning signal using the same}
본 발명은 시간 디지털 컨버터 및 이를 이용한 신호 정렬 방법에 관한 것이다. 보다 자세하게는, LiDAR(Light Detection And Ranging)로부터 발생되는 신호가 DLL(Delay Locked Loop)을 거쳐 동기화기(Synchronizer)로 인가 시킴에 따라 LiDAR로부터 발생되는 비동기 신호와 샘플링 클럭 간의 메타 스테빌리티(metastability) 상태를 확인하여 비동기 신호를 동기화 하는 시간 디지털 컨버터 및 이를 이용한 신호 정렬 방법에 관한 것이다.
라이다 시스템은 물체와의 거리를 계산하는데 사용된다. 라이다 시스템은 빛의 신호를 전기신호로 변환하여 시작과 끝을 인식하고, 시간적 차이를 계산하여 거리를 인지한다. 라이다 시스템은 빛을 집광하여 송수신하는 광학부, 빛의 신호와 전기신호를 변환하여 송수신하는 센서부, 전기신호를 입력 받아 시간을 디지털 값으로 변환하는 시간 디지털 컨버터(TDC, Time to Digital Converter), 및 전체시스템을 총괄하는 MCU로 구성된다.
종래의 라이다 시스템은 시간 디지털 컨버터나 ADC(Analog to Digital converter)를 이용해 비동기 신호를 샘플링 한다. ADC는 고속의 샘플링이 필요해서 회로가 커지고 소비전력이 큰 문제가 있다. TDC는 카운터를 이용해 고속의 클럭으로 샘플링 하거나 멀티페이즈 클럭들을 이용하여 샘플링 하는데, 고해상도를 갖기 위해서는 멀티페이즈 클럭을 이용하여 샘플링을 수행한다. 하지만 이러한 방법은 멀티페이즈 수를 무한정 할 수 없어 장시간 샘플링하기 어렵다. 또한, 카운터와 멀티페이즈를 같이 이용하는 방법도 이용되지만 정확한 동기화 방법이 아직 개발되지 않은 실정이다.
도 1과 같이 한 클럭 도메인에서 생성 된 신호가 두 번째 클럭 도메인의 클럭 신호 상승 엣지에 너무 가깝게 샘플링 될 때 발생하는 동기화 실패를 나타낸다. 두 번째 클럭 영역에서 래치 하기 전 데이터가 바뀌면서 모호한 상태의 데이터 래치상태가 된다. 즉, 두 클럭 도메인에서 수신 쪽 클럭인 bclk가 데이터 래치 시 metastability를 보이면서 뒤쪽에 붙는 로직들에 정확하지 않은 데이터가 전달될 수 있다. 플립플롭은 특정 셋업 타임과 홀드 타임을 가지는데, 이 타임 윈도우들은 다른 동기화 신호에 대해 너무 가깝게 변화되어 되어 metastable 출력을 야기 시키지 않도록 데이터 신호를 유지하게 동기화 시키는 것이 중요하다.
KR 10-2087203 B1 (2020.03.04 등록)
본 발명이 해결하고자 하는 기술적 과제는, 라이더 시스템에서 비동기 신호를 동기화시킬 수 있는 시간 디지털 컨버터 및 이를 이용한 신호 정렬 방법을 제공하기 위함이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 라이더 시스템에서 멀티페이즈를 이용하여 동기화를 시킴에 따라 시분할 분해능을 높여 장거리에 있는 대상 객체를 고해상도로 감지할 수 있는 시간 디지털 컨버터 및 이를 이용한 신호 정렬 방법을 제공하기 위함이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명의 기술분야에서의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기의 문제점을 해결하기 위한 본 발명의 일 실시예에 따른 시간 디지털 컨버터는 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 DLL, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 동기화기, 상기 동기화기로부터 인가된 동기화된 스탑 신호를 이용하여 카운터 값을 출력하는 카운터, 및 상기 출력된 카운터 값과 상기 멀티페이즈 신호에 기초하여 상기 스탑 신호의 시간정보를 산출하는 시간정보 산출기를 포함할 수 있다.
일 실시예에서, 상기 동기화기는, 상기 DLL로부터 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는지 판단하며, 상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는 경우 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하는 것으로 판단하고, 상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬할 수 있다.
일 실시예에서, 상기 동기화기는, 상기 DLL <N> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 앞에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 2회 샘플링할 수 있다.
일 실시예에서, 상기 동기화기는, 상기 DLL <0> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 뒤에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링할 수 있다.
일 실시예에서, 상기 동기화기는, 상기 DLL로부터 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는지 판단하며, 상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되지 않는 경우, 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하지 않는 것으로 판단하고, 상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링할 수 있다.
일 실시예에서, 상기 시간정보 산출기는, 상기 스탑 신호의 시간정보에 가장 연관성이 높은 DLL 채널을 선택하여 상기 스탑 신호의 시간정보와 합산할 수 있다.
일 실시예에서, 상기 동기화기는, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하되, 상기 DLL로부터 출력된 상기 멀티페이즈 신호의 DLL 채널 중에서 메타 스테빌리 검출 영역에 해당되는 범위의 설정을 입력받고, 상기 입력 받은 범위의 DLL 채널에서 상기 스탑 신호가 검출되는 경우, 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단할 수 있다.
일 실시예에서, 상기 동기화기는, DLL <N> 채널 또는 DLL <0> 채널 에 상기 스탑 신호가 존재하면 상기 스탑 신호를 인버전 클럭 신호로 2회 또는 3회의 샘플링을 수행하는 출력신호를 선택하고, DLL <N> 채널 또는 DLL <0> 채널 에 상기 스탑 신호가 존재하지 않으면 상기 스탑 신호를 인버전 클럭 신호로 3회의 샘플링을 수행하는 출력신호를 선택하는 제1 멀티 플렉서, 상기 제1 멀티 플렉서로 출력신호를 전송하되, DLL <0> 채널 에 상기 스탑 신호가 존재하면 상기 스탑 신호를 인버전 클럭 신호로 3회의 샘플링을 수행하는 출력신호를 선택하고, DLL <0> 채널 에 상기 스탑 신호가 존재하지 않으면 상기 스탑 신호를 인버전 클럭 신호로 2회의 샘플링을 수행하는 출력신호를 선택할 수 있다.
상기의 문제점을 해결하기 위한 본 발명의 다른 실시예에 따른 신호 정렬 방법은 시간 디지털 컨버터에 의해 수행되는 방법에 있어서, 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 단계, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 단계, 동기화된 스탑 신호를 이용하여 카운터 값을 출력하는 단계, 및 상기 출력된 카운터 값과 상기 멀티페이즈 신호에 기초하여 상기 스탑 신호의 시간정보를 산출하는 단계를 포함할 수 있다.
일 실시예에서, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 단계는, 상기 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는지 판단하는 단계, 상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는 경우, 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하는 것으로 판단하는 단계, 및 상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는 단계를 포함할 수 있다.
일 실시예에서, 상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는 단계는, 상기 DLL <N> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 앞에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 2회 샘플링하는 단계를 포함할 수 있다.
일 실시예에서, 상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는 단계는, 상기 DLL <0> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 뒤에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링하는 단계를 포함할 수 있다.
일 실시예에서, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 단계는, 상기 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는지 판단하는 단계, 상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되지 않는 경우, 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하지 않는 것으로 판단하는 단계, 및 상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링하는 단계를 포함할 수 있다.
일 실시예에서, 상기 스탑 신호의 시간정보를 산출하는 단계는, 상기 스탑 신호의 시간정보에 가장 연관성이 높은 DLL 채널을 선택하여 상기 스탑 신호의 시간정보와 합산하는 단계를 포함할 수 있다.
일 실시예에서, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하는 단계를 더 포함하고, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하는 단계는, 상기 출력된 상기 멀티페이즈 신호의 DLL 채널 중에서 메타 스테빌리 검출 영역에 해당되는 범위의 설정을 입력받는 단계, 및 상기 입력받은 범위의 DLL 채널에서 상기 스탑 신호가 검출되는 경우, 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하는 단계를 포함할 수 있다.
상기의 문제점을 해결하기 위한 본 발명의 다른 실시예에 따른 라이다 신호 처리 장치는 대상 객체로부터 반사된 빛을 이용하여 생성된 전기신호를 증폭하여 스탑 신호를 생성하는 센서부, 상기 스탑 신호를 동기화 하는 시간 디지털 컨버터, 및 시스템을 제어하며 상기 스탑 신호를 이용하여 거리정보를 계산하는 MCU를 포함하되, 상기 시간 디지털 컨버터는, 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 DLL, 상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 동기화기, 상기 동기화기로부터 인가된 동기화된 스탑 신호를 이용하여 카운터 값을 출력하는 카운터, 및 상기 출력된 카운터 값과 상기 멀티페이즈 신호에 기초하여 상기 스탑 신호의 시간정보를 산출하는 시간정보 산출기를 포함할 수 있다.
도 1은 종래의 라이다 시스템에서 비동기 시에 발생되는 문제점을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 라이다 시스템의 예시도이다.
도 3은 본 발명의 일 실시예에 따른 시간-디지털 컨버터의 구성을 나타내는 도면이다.
도 4는 동기화기에 입력되는 신호와 동기화기로부터 카운터로 출력되는 신호를 설명하기 위한 도면이다.
도 5는 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 DLL의 구성을 설명하기 위한 도면이다.
도 6은 멀티 플렉서를 이용하여 스탑 신호를 클럭 신호와 동기화 하여 출력하는 동기화기의 구성을 설명하기 위한 도면이다.
도 7은 동기화기가 스탑 신호를 샘플링하여 동기화된 스탑 신호를 출력하는 결과를 나타내는 일 예시이다.
도 8은 동기화기가 스탑 신호를 샘플링하여 동기화된 스탑 신호를 출력하는 결과를 나타내는 다른 예시이다.
도 9는 동기화기가 스탑 신호를 샘플링하여 동기화된 스탑 신호를 출력하는 결과를 나타내는 또 다른 예시이다.
도 10은 본 발명의 다른 실시예에 따른 신호 정렬 방법의 순서도이다.
도 11은 도 10의 단계 S200을 구체적으로 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 다양한 실시예들을 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
이하, 도면들을 참조하여 몇몇 실시예들을 설명한다.
도 2는 본 발명의 일 실시예에 따른 라이다 시스템의 예시도이다.
도 2를 참조하면, 본 실시예에 따른 라이다 시스템은 광학부(100), 센서부(200) 및 신호처리부(300)를 포함할 수 있다.
광학부(100)는 트랜시버로부터 제어신호를 받아 빛을 송신하는 레이저 다이오드(LD, Laser Diode)와 반사된 빛을 수신하여 전기신호로 변환하는 포토 디텍터(PD, Photo Detector)를 포함할 수 있다.
센서부(200)는 MUC 제어를 통해 펄스 신호를 생성하는 트랜시버(TX, Transceiver, 10)와 작은 전기신호를 증폭하여 신호처리가 가능하게 하는 리시버(RX, Receiver, 20)를 포함할 수 있다.
신호처리부(300)는 시간 디지털 컨버터(30)와 MCU(40)를 포함할 수 있다.
시간 디지털 컨버터(TDC, Time to Digital Converter, 30)은start와 stop신호의 시간정보를 디지털로 변환해주는 기능을 수행할 수 있다. MCU(microcontroller, 40)는 시스템을 제어하며 거리정보를 계산하는 기능을 수행할 수 있다.
라이다 시스템은 광학부(100)가 대상 객체를 향해 빛을 송신하면 광학부(100)로부터 생성된 start 신호를 시간 디지털 컨버터(30)로 인가하며, 광학부(100)가 빛을 수신하면 광학부(100)로부터 생성된 stop 신호를 시간 디지털 컨버터(30)로 인가할 수 있다. 라이다 시스템은 MCU(40)에 인가된 start_data와 stop_data의 정보를 이용하여 대상 객체와의 거리를 측정할 수 있다.
한편 본 명세서에서 시간 디지털 컨버터(30)는 라이다 시스템에 적용되는 것을 예시로 들어 설명하였으나, 이에 한정되는 것은 아니고 동기화된 신호의 처리가 필요한 다양한 application에 적용될 수 있는 점에 유의해야 한다.
본 실시예에 따른 라이다 시스템은 시간 디지털 컨버터(30)에 의해 비동기 신호와 샘플링 클럭 간의 메타 스테빌리티(metastability) 상태를 확인하여 비동기 신호를 동기화하는 동작이 수행되는데, 이를 보다 구체적으로 설명하기 위해 도 3 내지 도 6을 참조하도록 한다.
도 3은 본 발명의 일 실시예에 따른 시간 디지털 컨버터(30)의 구성을 나타내는 도면이고, 도 4는 동기화기(32)에 입력되는 신호와 동기화기(32)로부터 카운터(33)로 출력되는 신호를 설명하기 위한 도면이며, 도 5는 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 DLL(31)의 구성을 설명하기 위한 도면이다.
도 3을 참조하면, 시간 디지털 컨버터(30)는 DLL(31), 동기화기(32), 카운터(33) 및 시간정보 산출기를 포함할 수 있다.
DLL(31)은 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력할 수 있다. 동기화기(32)는 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력할 수 있다. 본 명세서에서 스탑 신호는 라이다의 광학부가 빛을 수신함에 따라 빛 수신에 의해 생성되는 정보로 설명하지만, 본 기술은 스탑 신호의 명칭에 한정되거나 상기와 같은 조건의 경우에 한정되는 것은 아니고, 시간 디지털 컨버터(30)에 인가되어 동기화가 수행될 수 있는 다양한 정보를 의미할 수 있음을 유의해야 한다.
카운터(33)는 동기화기(32)로부터 인가된 동기화된 스탑 신호를 이용하여 카운터(33) 값을 출력할 수 있다. 시간정보 산출기는 출력된 카운터(33) 값과 상기 멀티페이즈 신호에 기초하여 스탑 신호의 시간정보를 산출할 수 있다.
도 4와 같이 동기화기(32)는 DLL(31)로부터 멀티페이즈 신호가 인가되고 광학부로부터 스탑 신호가 인가될 수 있다. 동기화기(32)는 멀티페이즈 신호를 이용하여 스탑 신호를 클럭 신호와 동기화 하여 출력할 수 있다. 동기화기(32)로부터 출력된 스탑 신호는 카운터(33)에 인가될 수 있다.
여기서 동기화기(32)에 인가되는 멀티페이즈 신호는 도 5와 같이 DLL(31)에 의해 생성된 DLL <0> 채널과 DLL <N>채널일 수 있다. 도 5와 같이 DLL(31)은 스탑 신호를 이용하여 지연된 스탑 신호를 발생시키고 설정된 N의 개수에 따라서 DLL <0> 내지 DLL <N> 채널을 생성할 수 있다.
동기화기(32)는 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단할 수 있다. 구체적으로 동기화기(32)는 상기 DLL(31)로부터 출력된 상기 멀티페이즈 신호의 DLL(31) 채널 중에서 상기 메타 스테빌리 검출 영역에 해당되는 범위의 설정을 입력받고, 상기 입력받은 범위의 DLL(31) 채널에서 상기 스탑 신호가 검출되는 경우, 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단할 수 있다.
즉, 동기화기(32)는 메타 스테빌리티 검출 영역으로 설정된 DLL(31) 채널의 범위가 DLL <N>, DLL <0> 로 입력받거나, DLL <N-1>, DLL <N>, DLL <0>, DLL <1>로 입력받을 수 있다. 동기화기(32)는 상기와 같은 방식으로 입력받은 다양한 범위에 따라 메타 스테빌리티 검출영역의 범위가 조절될 수 있다.
도 4의 동기화기(32)의 동작을 보다 구체적으로 설명하기 위해 도 6을 참조하여 동기화기(32)의 구성을 설명하도록 한다.
도 6과 같이 동기화기(32)는 여러 개의 플립플롭과 멀티 플렉서를 이용하여 샘플링을 수행할 수 있다. 동기화기(32)는 제1 멀티플렉서(m1)와 제2 멀티플렉서(m2)로부터 선택된 신호를 출력할 수 있다.
제1 멀티플렉서(m1)는 DLL <N> 채널 또는 DLL <0> 채널 에 스탑 신호가 존재하면 스탑 신호를 인버전 클럭 신호로 2회 또는 3회의 샘플링을 수행하는 출력신호를 선택할 수 있다. 이때, 제1 멀티플렉서(m1)는 DLL <N> 채널 또는 DLL <0> 채널 에 스탑 신호가 존재하지 않으면 스탑 신호를 인버전 클럭 신호로 3회의 샘플링을 수행하는 출력신호를 선택할 수 있다.
제2 멀티플렉서(m2)는 제1 멀티플렉서(m1)로 출력신호를 전송할 수 있다. 제2 멀티플렉서(m2)는 DLL <0> 채널 에 스탑 신호가 존재하면 스탑 신호를 인버전 클럭 신호로 3회의 샘플링을 수행하는 출력신호를 선택하고, DLL <0> 채널 에 스탑 신호가 존재하지 않으면 스탑 신호를 인버전 클럭 신호로 2회의 샘플링을 수행하는 출력신호를 선택할 수 있다.
도 6에서 동기화기(32)에 포함된 플립플롭의 개수는 예시를 들어 설명한 것으로서, 샘플링이 수행될 때 2회 또는 3회로 수행되는 것으로 설명되었으나, 이에 한정되는 것은 아니다. 즉, 예를 들어, 제1 멀티플렉서(m1)와 제2 멀티플렉서(m2)에 인가되는 출력 신호는 1회 또는 2회 샘플링된 출력 신호일 수 있고, 또는 그보다 많은 3회 또는 4회 샘플링된 출력 신호일 수 있으며, 경우에 따라서는 2회 또는 4회 샘플링된 출력 신호 등 구현 방식에 또는 구현 환경에 따라서 다양한 개수로 변경될 수 있다.
즉, 본 도면에서 도시된 플립플롭은 샘플링을 수행하기 위한 구성을 설명하기 위해 도시된 것으로서, 도 6에 도시된 플립플롭의 개수에 한정되는 것은 아니다.
이하, 도 7 내지 도 9를 참조하여 동기화기(32)에 의해 수행되는 샘플링의 다양한 실시예를 설명하도록 한다.
도 7과 같이 동기화기(32)는, DLL <N> 채널에서 스탑 신호가 검출되는 경우 카운터(33) 값의 경계의 앞에 스탑 신호가 위치하는 것으로 판단하여 스탑 신호를 인버전 클럭 신호로 2회 샘플링할 수 있다.
동기화기(32)는, DLL <N> 채널에서 스탑 신호가 검출되는 경우 카운터(33) 값의 경계의 앞에 스탑 신호가 위치하는 것으로 판단할 수 있다. 구체적으로, DLL <0>과 DLL <N>의 값은 카운터(33) 클럭 신호의 첫번째와 마지막을 의미할 수 있다. 따라서, DLL <0> 또는 DLL <N>에서 스탑 신호가 검출되면 카운터(33) 엣지의 근처에 스탑 신호가 존재하는 것을 의미하기 때문에 DLL <0> 또는 DLL <N>의 데이터에따라 카운터(33) 값의 경계의 이전 값인지 또는 이후값 인지 판단한다. 동기화기(32)는 DLL <N> 채널에서 스탑 신호가 검출되는 경우 카운터(33) 값의 경계의 앞에 스탑 신호가 위치하는 것으로 판단하여 스탑 신호를 인버전 클럭 신호로 2회 샘플링하여 스탑 신호를 클럭 신호의 폴링 엣지에 재 정렬한다. 따라서, 카운터(33)에서 15와 16 경계의 바로 직전에 스탑 신호의 라이징 엣지가 위치하는 경우 결과적으로 동기화기(32)는 스탑 신호를 카운터(33)의 18의 폴링 엣지에 위치시킬 수 있다.
이때, 도 6에서 제1 멀티플렉서(m1)가 제2 멀티플렉서(m2)로부터 출력된 신호를 선택할 수 있다. 제2 멀티플렉서(m2)는 DLL <N> 채널에 따라 2회 샘플링된 출력 신호를 선택할 수 있다.
도 8과 같이 동기화기(32)는 DLL <0> 채널에서 스탑 신호가 검출되는 경우 카운터(33) 값의 경계의 뒤에 스탑 신호가 위치하는 것으로 판단하여 스탑 신호를 인버전 클럭 신호로 3회 샘플링할 수 있다. 이때, 도 6에서 제1 멀티플렉서(m1)가 제2 멀티플렉서(m2)로부터 출력된 신호를 선택할 수 있다. 제2 멀티플렉서(m2)는 DLL <0> 채널에 따라 3회 샘플링된 출력 신호를 선택할 수 있다. 따라서, 카운터(33)에서 15와 16 경계의 바로 이후에 스탑 신호의 라이징 엣지가 위치하는 경우 결과적으로 동기화기(32)는 스탑 신호를 카운터(33)의 19의 폴링 엣지에 위치시킬 수 있다.
동기화기(32)는 DLL <0> 채널에서 스탑 신호가 검출되는 경우 카운터(33) 값의 경계의 앞에 스탑 신호가 위치하는 것으로 판단하여 스탑 신호를 인버전 클럭 신호로 3회 샘플링하여 스탑 신호를 클럭 신호의 폴링 엣지에 재 정렬한다.
또한, 도 9와 같이 동기화기(32)는, DLL <N> 채널 및 DLL <0> 채널 중에서 스탑 신호가 검출되지 않는 경우, 클럭 신호의 엣지 주변에 스탑 신호가 존재하지 않는 것으로 판단할 수 있다. 따라서, 카운터(33)에서 15와 16 경계에서 충분히 떨어진 이후에 스탑 신호의 라이징 엣지가 위치하는 경우 결과적으로 동기화기(32)는 스탑 신호를 카운터(33)의 19의 폴링 엣지에 위치시킬 수 있다.
이때, 제1 멀티플렉서(m1)에서 DLL <N>과 DLL <0> 모두에서 스탑 신호가 검출되지 않았기 때문에 도 6의 제1 멀티플렉서(m1)는 스탑 신호를 인버전 클럭 신호로 3회 샘플링된 출력 신호를 선택하게 된다.
일 실시예에서, 시간정보 산출기는 DLL(31) 채널 중에 스탑 신호의 시간정보에 가장 연관성이 높은 DLL(31) 채널을 선택하여 상기 스탑 신호의 시간정보와 합산할 수 있다.
본 발명에 따른 시간 디지털 컨버터(30)는 라이더 시스템에서 멀티 페이즈를 이용하여 비동기 신호를 동기화를 시킴에 따라 시분할 분해능을 높여 장거리에 있는 대상 객체를 고해상도로 감지할 수 있는 장점이 있다.
이상 도 2 내지 도 9를 조하여 본 발명의 일 실시예에 따른 시간 디지털 컨버터(30)를 설명하였다. 이하, 도 10 및 도 11을 참조하여 시간 디지털 컨버터(30)를 이용한 신호 정렬 방법을 설명하도록 한다. 본 실시예는 컴퓨팅 장치에 의하여 수행될 수 있다. 예를 들어, 상기 컴퓨팅 장치는 신호 정렬 장치일 수 있다. 본 실시예를 설명함에 있어서, 몇몇 동작의 수행 주체에 대한 기재가 생략될 수 있다. 이 때, 수행 주체는 컴퓨팅 장치이다. 또한, 상술한 일 실시예에서 설명한 동작과 동일한 동작은 본 실시예에서 설명을 생략하도록 한다.
도 10은 본 발명의 다른 실시예에 따른 신호 정렬 방법의 순서도이고, 도 11은 도 10의 단계 S200을 구체적으로 설명하기 위한 순서도이다.
도 10과 같이 단계 S100에서 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호가 출력될 수 있고, 단계 S200에서 멀티페이즈 신호를 이용하여 스탑 신호를 클럭 신호와 동기화될 수 있다. 이후 단계 S300에서 동기화기(32)로부터 인가된 동기화된 스탑 신호를 이용하여 카운터(33) 값이 출력될 수 있으며, 단계 S400에서 출력된 카운터(33) 값과 멀티페이즈 신호에 기초하여 스탑 신호의 시간정보가 산출될 수 있다.
이때, 비동기 신호와 샘플링 클럭 간의 메타 스테빌리티(metastability) 상태를 확인하여 비동기 신호를 동기화하는 동작이 수행되는데, 이를 보다 구체적으로 설명하기 위해 도 11을 참조하도록 한다.
단계 S200에서 멀티페이즈 신호를 이용하여 스탑 신호가 클럭 신호와 동기화될 때 단계 S210에서 DLL(31)로부터 출력된 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 스탑 신호가 검출되는지 판단될 수 있다.
구체적으로, 멀티페이즈 신호를 이용하여 스탑 신호가 클럭 신호와 비동기화된 상태인지 판단될 수 있는데, DLL(31)로부터 출력된 멀티페이즈 신호의 DLL(31) 채널 중에서 메타 스테빌리 검출 영역에 해당되는 범위의 설정을 입력받고, 입력받은 범위의 DLL(31) 채널에서 스탑 신호가 검출되는 경우, 멀티페이즈 신호를 이용하여 스탑 신호가 클럭 신호와 비동기화된 상태인지 판단될 수 있다.
이후, 단계 S220에서 DLL <N> 채널 및 DLL <0> 채널 중에서 스탑 신호가 검출되는 경우, 클럭 신호의 엣지 주변에 스탑 신호가 존재하는 것으로 판단될 수 있다. 이때, 이 경우 단계 S230이 수행되는데, DLL <N> 채널에서 스탑 신호가 검출되는 경우 카운터(33) 값의 경계의 앞에 스탑 신호가 위치하는 것으로 판단되고, 단계 S250이 수행되어 스탑 신호를 인버전 클럭 신호로 2회 샘플링이 수행될 수 있다.
만약 DLL <0> 채널에서 스탑 신호가 검출되는 경우 카운터(33) 값의 경계의 뒤에 스탑 신호가 위치하는 것으로 판단되고, 단계 S240이 수행되어 스탑 신호를 인버전 클럭 신호로 3회 샘플링이 수행될 수 있다.
만약, 단계 S220에서 DLL <N> 채널 및 DLL <0> 채널 중에서 스탑 신호가 검출되지 않는 경우, 클럭 신호의 엣지 주변에 스탑 신호가 존재하지 않는 것으로 판단하여 단계 S260에 의해 스탑 신호를 인버전 클럭 신호로 3회 샘플링될 수 있다. 단계 S260이 수행될 때상기 스탑 신호의 시간정보에 가장 연관성이 높은 DLL(31) 채널을 선택하여 스탑 신호의 시간정보와 합산될 수 있다.
여기서 샘플링의 횟수는 예시를 들어 설명한 것으로서, 샘플링이 수행될 때 2회 또는 3회로 수행되는 것으로 설명되었으나, 이에 한정되는 것은 아니다. 예를 들어, 단계 S240, S250 또는 S260에서 1회 또는 2회 샘플링될 수 있고, 또는 그보다 많은 3회 또는 4회 샘플링될 수 있으며, 경우에 따라서는 2회 또는 4회 샘플링될 수 있으며, 구현 방식에 또는 구현 환경에 따라서 다양한 횟수로 변경될 수 있다.
즉, 본 도면에서는 카운터 값의 경계에서 스탑 신호의 라이징 엣지가 검출되는 위치에 따라서 다른 방식으로 샘플링을 수행하는 것을 설명하기 위한 예시를 설명한 것으로서, 도면에 도시된 샘플링 횟수에 한정되는 것은 아니다.
지금까지 도 10 및 도 11을 참조하여 본 명세서에 기재된 신호 정렬 방법을 설명하였다.
지금까지 설명된 실시예들에 따른 방법들은 컴퓨터가 읽을 수 있는 코드로 구현된 컴퓨터프로그램의 실행에 의하여 수행될 수 있다. 상기 컴퓨터프로그램은 인터넷 등의 네트워크를 통하여 제1 컴퓨팅 장치로부터 제2 컴퓨팅 장치에 전송되어 상기 제2 컴퓨팅 장치에 설치될 수 있고, 이로써 상기 제2 컴퓨팅 장치에서 사용될 수 있다. 상기 제1 컴퓨팅 장치 및 상기 제2 컴퓨팅 장치는, 서버 장치, 클라우드 서비스를 위한 서버 풀에 속한 물리 서버, 데스크탑 피씨와 같은 고정식 컴퓨팅 장치를 모두 포함한다.
상기 컴퓨터프로그램은 DVD-ROM, 플래시 메모리 장치 등의 기록매체에 저장된 것일 수도 있다.
이상 첨부된 도면을 참조하여 실시예들을 설명하였지만, 본 발명의 일 실시예에 따른이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 일 실시예에 따른들이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

Claims (16)

  1. 외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 DLL;
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 동기화기;
    상기 동기화기로부터 인가된 동기화된 스탑 신호를 이용하여 카운터 값을 출력하는 카운터; 및
    상기 출력된 카운터 값과 상기 멀티페이즈 신호에 기초하여 상기 스탑 신호의 시간정보를 산출하는 시간정보 산출기를 포함하고,
    상기 동기화기는,
    상기 DLL로부터 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는 경우, 상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는,
    시간 디지털 컨버터.
  2. 제1 항에 있어서,
    상기 동기화기는,
    상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는 경우 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하는 것으로 판단하는,
    시간 디지털 컨버터.
  3. 제1 항에 있어서,
    상기 동기화기는,
    상기 DLL <N> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 앞에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 2회 샘플링하는,
    시간 디지털 컨버터.
  4. 제1 항에 있어서,
    상기 동기화기는,
    상기 DLL <0> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 뒤에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링하는,
    시간 디지털 컨버터.
  5. 제1 항에 있어서,
    상기 동기화기는,
    상기 DLL로부터 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는지 판단하며, 상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되지 않는 경우, 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하지 않는 것으로 판단하고, 상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링하는,
    시간 디지털 컨버터.
  6. 제5 항에 있어서,
    상기 시간정보 산출기는,
    상기 스탑 신호의 시간정보에 가장 연관성이 높은 DLL 채널을 선택하여 상기 스탑 신호의 시간정보와 합산하는,
    시간 디지털 컨버터.
  7. 제1 항에 있어서,
    상기 동기화기는,
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하되,
    상기 DLL로부터 출력된 상기 멀티페이즈 신호의 DLL 채널 중에서 메타 스테빌리 검출 영역에 해당되는 범위의 설정을 입력받고, 상기 입력받은 범위의 DLL 채널에서 상기 스탑 신호가 검출되는 경우, 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하는,
    시간 디지털 컨버터.
  8. 제1 항에 있어서,
    상기 동기화기는,
    DLL <N> 채널 또는 DLL <0> 채널에 상기 스탑 신호가 존재하면 상기 스탑 신호를 인버전 클럭 신호로 2회 또는 3회의 샘플링을 수행하는 출력신호를 선택하고, DLL <N> 채널 또는 DLL <0> 채널에 상기 스탑 신호가 존재하지 않으면 상기 스탑 신호를 인버전 클럭 신호로 3회의 샘플링을 수행하는 출력신호를 선택하는 제1 멀티플렉서;
    상기 제1 멀티플렉서로 출력신호를 전송하되, DLL <0> 채널에 상기 스탑 신호가 존재하면 상기 스탑 신호를 인버전 클럭 신호로 3회의 샘플링을 수행하는 출력신호를 선택하고, DLL <0> 채널에 상기 스탑 신호가 존재하지 않으면 상기 스탑 신호를 인버전 클럭 신호로 2회의 샘플링을 수행하는 출력신호를 선택하는 제2 멀티플렉서;를 포함하는,
    시간 디지털 컨버터.
  9. 시간 디지털 컨버터에 의해 수행되는 방법에 있어서,
    외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 단계;
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 단계;
    상기 동기화된 스탑 신호를 이용하여 카운터 값을 출력하는 단계; 및
    상기 출력된 카운터 값과 상기 멀티페이즈 신호에 기초하여 상기 스탑 신호의 시간정보를 산출하는 단계; 를 포함하고,
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 단계는,
    상기 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는 경우, 상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는 단계; 를 포함하는,
    신호 정렬 방법.
  10. 제9 항에 있어서,
    상기 출력된 상기 멀티페이즈 신호의 상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는 경우, 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하는 것으로 판단하는 단계; 를 더 포함하는
    신호 정렬 방법.
  11. 제9 항에 있어서,
    상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는 단계는,
    상기 DLL <N> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 앞에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 2회 샘플링하는 단계,
    를 포함하는,
    신호 정렬 방법.
  12. 제9 항에 있어서,
    상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는 단계는,
    상기 DLL <0> 채널에서 상기 스탑 신호가 검출되는 경우 상기 카운터 값의 경계의 뒤에 상기 스탑 신호가 위치하는 것으로 판단하여 상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링하는 단계,
    를 포함하는,
    신호 정렬 방법.
  13. 제9 항에 있어서,
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 단계는,
    상기 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는지 판단하는 단계;
    상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되지 않는 경우, 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하지 않는 것으로 판단하는 단계; 및
    상기 스탑 신호를 인버전 클럭 신호로 3회 샘플링하는 단계,
    를 포함하는,
    신호 정렬 방법.
  14. 제13 항에 있어서
    상기 스탑 신호의 시간정보를 산출하는 단계는,
    상기 스탑 신호의 시간정보에 가장 연관성이 높은 DLL 채널을 선택하여 상기 스탑 신호의 시간정보와 합산하는 단계,
    를 포함하는,
    신호 정렬 방법.
  15. 제9 항에 있어서
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하는 단계를 더 포함하고,
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하는 단계는,
    상기 출력된 상기 멀티페이즈 신호의 DLL 채널 중에서 메타 스테빌리 검출 영역에 해당되는 범위의 설정을 입력받는 단계; 및
    상기 입력받은 범위의 DLL 채널에서 상기 스탑 신호가 검출되는 경우, 멀티페이즈 신호를 이용하여 상기 스탑 신호가 상기 클럭 신호와 비동기화된 상태인지 판단하는 단계,
    를 포함하는,
    신호 정렬 방법.
  16. 대상 객체로부터 반사된 빛을 이용하여 생성된 전기신호를 증폭하여 스탑 신호를 생성하는 센서부;
    상기 스탑 신호를 동기화 하는 시간 디지털 컨버터; 및
    시스템을 제어하며 상기 스탑 신호를 이용하여 거리정보를 계산하는 MCU를 포함하되,
    상기 시간 디지털 컨버터는,
    외부 소자에서 인가된 스탑 신호를 지연시켜 멀티페이즈 신호를 출력하는 DLL;
    상기 멀티페이즈 신호를 이용하여 상기 스탑 신호를 클럭 신호와 동기화 하여 출력하는 동기화기;
    상기 동기화기로부터 인가된 동기화된 스탑 신호를 이용하여 카운터 값을 출력하는 카운터; 및
    상기 출력된 카운터 값과 상기 멀티페이즈 신호에 기초하여 상기 스탑 신호의 시간정보를 산출하는 시간정보 산출기를 포함하고,
    상기 동기화기는,
    상기 DLL로부터 출력된 상기 멀티페이즈 신호의 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는지 판단하며, 상기 DLL <N> 채널 및 DLL <0> 채널 중에서 상기 스탑 신호가 검출되는 경우 상기 클럭 신호의 엣지 주변에 상기 스탑 신호가 존재하는 것으로 판단하고, 상기 스탑 신호의 라이징 엣지를 상기 클럭 신호의 폴링 엣지에 재 정렬하는,
    라이다 신호 처리 장치.
KR1020200174132A 2020-12-14 2020-12-14 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법 KR102512347B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200174132A KR102512347B1 (ko) 2020-12-14 2020-12-14 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법
US17/545,269 US11522549B2 (en) 2020-12-14 2021-12-08 Time-to-digital converter and signal alignment method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200174132A KR102512347B1 (ko) 2020-12-14 2020-12-14 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법

Publications (2)

Publication Number Publication Date
KR20220084551A KR20220084551A (ko) 2022-06-21
KR102512347B1 true KR102512347B1 (ko) 2023-03-22

Family

ID=81941925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200174132A KR102512347B1 (ko) 2020-12-14 2020-12-14 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법

Country Status (2)

Country Link
US (1) US11522549B2 (ko)
KR (1) KR102512347B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102512347B1 (ko) * 2020-12-14 2023-03-22 현대모비스 주식회사 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5254144B2 (ja) * 2009-07-15 2013-08-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR102087203B1 (ko) 2017-10-11 2020-03-10 테크 아이디어 컴퍼니 리미티드 시간 영역 a/d변환기군 및 이를 이용한 센서 장치
KR102030457B1 (ko) * 2017-10-30 2019-10-10 현대오트론 주식회사 거리 검출 센서 시간 변이 보상 장치 및 방법
US10715754B2 (en) * 2018-01-23 2020-07-14 Stmicroelectronics (Research & Development) Limited Single reference clock time to digital converter
US10826502B1 (en) * 2018-11-05 2020-11-03 Nima Badizadegan Field programmable gate array with external phase-locked loop
US11448756B2 (en) * 2019-01-07 2022-09-20 Velodyne Lidar Usa, Inc. Application specific integrated circuits for LIDAR sensor and multi-type sensor systems
US11726184B2 (en) * 2019-03-08 2023-08-15 Leddartech Inc. Component for a LIDAR sensor system, LIDAR sensor system, LIDAR sensor device, method for a LIDAR sensor system and method for a LIDAR sensor device
US11796642B2 (en) * 2019-03-26 2023-10-24 Infineon Technologies Ag Oversamplng and transmitter shooting pattern for light detection and ranging (LIDAR) system
KR102213933B1 (ko) * 2019-05-17 2021-02-08 이화여자대학교 산학협력단 시간 디지털 변환기 및 이를 포함하는 거리 측정 장치
JP2021052258A (ja) * 2019-09-24 2021-04-01 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
KR102317072B1 (ko) * 2019-12-17 2021-10-25 현대모비스 주식회사 라이다 시스템에서의 시간-디지털 변환 방법 및 장치
WO2021195831A1 (zh) * 2020-03-30 2021-10-07 深圳市大疆创新科技有限公司 反射率的实时测量方法、装置、可移动平台和计算机可读存储介质
US11982749B2 (en) * 2020-07-13 2024-05-14 Aptiv Technologies AG Detection of pulse trains by time-of-flight lidar systems
US20220083011A1 (en) * 2020-09-15 2022-03-17 Intel Corporation Bipolar time-to-digital converter
EP4002697A1 (en) * 2020-11-18 2022-05-25 Nxp B.V. Pll jitter detection
DE102020132971A1 (de) * 2020-12-10 2022-06-15 Osram Gmbh Lichtdetektionssystem und verfahren dafür
KR102512347B1 (ko) * 2020-12-14 2023-03-22 현대모비스 주식회사 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법
DE102021101790A1 (de) * 2021-01-27 2022-07-28 Osram Gmbh Detektionssystem und verfahren dafür

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Dong Li et al., An 8-ch LIDAR Receiver based on TDC with multi-interval detection and real-time in-situ calibration, IEEE Trans. on Instrumentation and Measurement, Vol. 69, Issue 7, July 2020. 1부.*
M. Abdelmejeed et al., A novel high throughput high resolution two-stage oscillator-based TDC, 2013 International SoC Design Conference(ISOCC), 2013.11.17. 1부.*

Also Published As

Publication number Publication date
US11522549B2 (en) 2022-12-06
KR20220084551A (ko) 2022-06-21
US20220190832A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
EP2965470B1 (en) High-resolution link-path delay estimator and method for estimating a signal-path delay
US6526106B1 (en) Synchronous circuit controller for controlling data transmission between asynchrous circuit
US10216220B1 (en) Accurate time capture and transfer between clock domains
EP3170262B1 (en) Clock synchronization
US20140139275A1 (en) Variation-tolerant periodic synchronizer
EP2657806B1 (en) Signal source synchronization circuit
KR100543646B1 (ko) 동기식 버스 인터페이스를 위한 자동 지연 검출과 수신기 조정 방법 및 시스템
KR19990023019A (ko) 위상 이동되고 수신된 데이터 스트림을 마스터 클럭과재동기화하기 위한 방법 및 시스템
KR102512347B1 (ko) 시간 디지털 컨버터 및 이를 이용한 신호 정렬 장치 및 이를 이용한 방법
US8713221B1 (en) Rate controlled first in first out (FIFO) queues for clock domain crossing
US20190339733A1 (en) System And Methods For Completing A Cascaded Clock Ring Bus
US9164134B2 (en) High-resolution phase detector
KR102213933B1 (ko) 시간 디지털 변환기 및 이를 포함하는 거리 측정 장치
KR100242972B1 (ko) 평판 디스플레이 장치의 트래킹 조정 회로
US9198150B2 (en) Link path delay estimator that combines coarse and fine delay estimates
US7236556B2 (en) Synchronising circuit
TWI400596B (zh) 同步接收電路及方法
US5430746A (en) Method of and circuitry for detecting synchronism failure of two word sequences
US7010067B2 (en) Methods and apparatus for feature recognition time shift correlation
EP1318640A2 (en) Encoding for data transmission
US7116740B1 (en) Method and system for providing clock signals
KR101013680B1 (ko) 원 신호와 복제 신호의 위상 차이를 판단하는 장치
JPH11340789A (ja) サンプルレートコンバータ
CN115390429A (zh) 授时方法及相关设备
CN117008093A (zh) 信号发射接收系统及其方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right