JP6556380B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6556380B1
JP6556380B1 JP2018554420A JP2018554420A JP6556380B1 JP 6556380 B1 JP6556380 B1 JP 6556380B1 JP 2018554420 A JP2018554420 A JP 2018554420A JP 2018554420 A JP2018554420 A JP 2018554420A JP 6556380 B1 JP6556380 B1 JP 6556380B1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
line
semiconductor device
gate fingers
feed line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018554420A
Other languages
English (en)
Other versions
JPWO2019229982A1 (ja
Inventor
裕太郎 山口
裕太郎 山口
政毅 半谷
政毅 半谷
新庄　真太郎
真太郎 新庄
山中　宏治
宏治 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6556380B1 publication Critical patent/JP6556380B1/ja
Publication of JPWO2019229982A1 publication Critical patent/JPWO2019229982A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

各々が給電線路（６）から延びた直線的な形状を有するとともに、ドレイン電極（３ａ〜３ｅ）とソース電極（４ａ〜４ｄ）との間の領域に配置されているゲートフィンガー（２ａ〜２ｈ）を備えた半導体装置（１）において、オープンスタブ（８ａ〜８ｈ）が給電線路（６）に直接接続されている。

Description

本発明は、トランジスタ構造を有する半導体装置に関する。
従来から高周波電力増幅器にマルチフィンガートランジスタが用いられている。マルチフィンガートランジスタは、直線的な形状を有した複数のゲート電極（以下、ゲートフィンガーと記載する）、複数のドレイン電極および複数のソース電極が櫛形状に配置された構造を有するトランジスタである。マルチフィンガートランジスタが用いられた高周波電力増幅器には、大信号で動作するときのトランジスタの効率を増大させる目的で、高調波処理回路が用いられる（例えば、特許文献１参照）。高調波処理回路とは、トランジスタの入力端子または出力端子にオープンスタブを装荷して、トランジスタから出る高調波をトランジスタ側に反射させる回路である。
特開２００９−２３２０７６号公報
特許文献１に代表される、従来のマルチフィンガートランジスタでは、高調波反射用のオープンスタブが入力線路に装荷されており、入力線路に入力された電力は、給電線路を経由して、ゲートフィンガーに供給される。この構造では、オープンスタブが入力線路に接続した接続点からゲートフィンガーまでの距離が複数のゲートフィンガーのそれぞれで異なるため、上記接続点でゲートフィンガーに対して最適な高調波の反射位相にならず、高効率化の効果が低減するという課題があった。
本発明は上記課題を解決するものであり、従来構造よりも高効率化を実現できる半導体装置を得ることを目的とする。
本発明の一態様に係る半導体装置は、半導体基板と、各々が半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、各々が半導体基板の上で隣り合うドレイン電極どうしの間の領域に配置されるとともに、各々が一方向に沿って設けられた複数のソース電極と、半導体基板の上に設けられ、一方向に延びた帯形状を有する給電線路と、各々が給電線路から延びた直線的な形状を有するとともに、各々が半導体基板の上で隣り合うドレイン電極とソース電極との間の領域に配置されている複数のゲートフィンガーと、半導体基板の上に設けられた入力線路と、給電線路と入力線路とを接続するエアブリッジと、半導体基板の上に設けられ、対象の高調波が除去される線路長を有し、各々がエアブリッジの下を通って給電線路に直接接続された複数のオープンスタブとを備える。
本発明によれば、対象の高調波が除去される線路長を有した複数のオープンスタブの各々が給電線路に直接接続されているので、オープンスタブが給電線路に接続した接続点からゲートフィンガーまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーで高調波の反射位相が揃って高調波を除去することができるので、従来構造よりも高効率化を実現することができる。
さらに、オープンスタブが、エアブリッジの下を通って給電線路に直接接続されているので、オープンスタブが入力線路に干渉しないので、入力線路の幅を給電線路の幅と同程度に保つことができ、ゲートフィンガーの各々に入力される基本波の電圧の位相を揃えることができる。これにより、トランジスタの効率劣化を防ぐことが可能となる。
本発明の実施の形態１に係る半導体装置のレイアウトを示す平面図である。 実施の形態１に係る半導体装置と従来構造の半導体装置における出力電力と電力付加効率との関係の計算結果を示すグラフである。 本発明の実施の形態２に係る半導体装置のレイアウトを示す平面図である。 本発明の実施の形態３に係る半導体装置のレイアウトを示す平面図である。 実施の形態３に係る半導体装置を図４のＡ−Ａ線で切った断面を示す断面矢示図である。 本発明の実施の形態４に係る半導体装置のレイアウトを示す平面図である。 実施の形態４に係る半導体装置を図６のＢ−Ｂ線で切った断面を示す断面矢示図である。
以下、この発明をより詳細に説明するため、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１のレイアウトを示す平面図である。半導体装置１は、下地基板とその一方の面に積層された半導体層を有した半導体基板１ａを備えている。また、半導体装置１は、図１に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、給電線路６、入力線路７、オープンスタブ８ａ〜８ｈおよびエアブリッジ９ａ，９ｂを備える。なお、図１では、８本のゲートフィンガー、５本のドレイン電極、４本のソース電極を有する構造を示したが、半導体装置１は、複数のゲートフィンガー、複数のドレイン電極および複数のソース電極が櫛形状に配置された構造であればよい。
ゲートフィンガー２ａ〜２ｈは、図１に示すように、半導体基板１ａの上で給電線路６の一方の側（図１中のＹ軸正方向）から延びた直線的な形状を有したゲート電極であり、各々が給電線路６の長手方向（図１中のＸ軸方向）に沿って配置されている。ドレイン電極３ａ〜３ｅとソース電極４ａ〜４ｄとは、給電線路６の長手方向に沿って交互に隣り合って配置されている。例えば、ソース電極４ａは、隣り合うドレイン電極３ａとドレイン電極３ｂとの間の領域に配置されており、ドレイン電極３ｂは、隣り合うソース電極４ａとソース電極４ｂとの間の領域に配置されている。
また、ゲートフィンガー２ａ〜２ｈの各々は、交互に配置されているドレイン電極３ａ〜３ｅとソース電極４ａ〜４ｄとの間の各領域に配置される。例えば、ゲートフィンガー２ａは、ドレイン電極３ａとソース電極４ａとの間の領域に配置され、ゲートフィンガー２ｂは、ソース電極４ａとドレイン電極３ｂとの間の領域に配置されている。
ビア５ａ〜５ｄは、半導体基板１ａを貫通するビア導体であり、半導体基板１ａの裏面側にある接地パターンに電気的に接続されている。ビア５ａ〜５ｄは、ソース電極４ａ〜４ｄのそれぞれに形成され、ソース電極４ａ〜４ｄは、ビア５ａ〜５ｄによって接地される。給電線路６は、半導体基板１ａの上で一方向（図１中のＸ軸方向）に沿って設けられた帯形状の線路あり、入力線路７から入力した電力をゲートフィンガー２ａ〜２ｈの各々に供給する。
入力線路７は、半導体基板１ａの上で、給電線路６と同じ方向（図１中のＸ軸方向）に沿って延びた帯形状の線路であり、給電線路６の他方の側（図１中のＹ軸負方向）に配置されている。給電線路６と入力線路７とは、エアブリッジ９ａおよびエアブリッジ９ｂによって電気的に接続されている。入力線路７に入力された電力は、エアブリッジ９ａおよびエアブリッジ９ｂを経由して給電線路６に入力され、給電線路６からゲートフィンガー２ａ〜２ｈの各々に供給される。
オープンスタブ８ａ〜８ｈは、ゲートフィンガー２ａ〜２ｈのそれぞれに対応して設けられて、対象の高調波が除去される線路長を有した先端開放線路であり、半導体基板１ａの上で給電線路６に直接接続されている。オープンスタブの線路長は、ゲートフィンガー２ａ〜２ｈで全て同じ長さであり、対象の高調波が除去される最適な反射位相となる長さである。例えば、２倍波を除去する場合に、オープンスタブ８ａ〜８ｈは、２倍波の４分の１波長の電気長に近い線路長で形成される。
オープンスタブ８ｂ〜８ｄは、エアブリッジ９ａの下を通って給電線路６に直接接続され、オープンスタブ８ｅ〜８ｇは、エアブリッジ９ｂの下を通って給電線路６に直接接続されている。この構造では、オープンスタブ８ｂ〜８ｇが入力線路７に干渉しないので、入力線路７の幅Ｗを給電線路６の幅と同程度に保つことができる。入力線路７の幅Ｗが給電線路６の幅と同程度に保たれることで、ゲートフィンガー２ａ〜２ｈの各々に入力される基本波の電圧の位相を揃えることができ、トランジスタの効率劣化を防ぐことが可能となる。
なお、図１では、オープンスタブ８ａ〜８ｈが、ゲートフィンガー２ａ〜２ｈに対して１対１で設けられた構造を示した。ただし、半導体装置１は、この構造に限定されるものではない。例えば、２本のゲートフィンガーに対して１本のオープンスタブを設けた構造であってもよく、４本のゲートフィンガーに対して１本のオープンスタブを設けた構造であってもよい。これらの構造としても、従来構造に比べて高効率化を実現することが可能である。
また、オープンスタブ８ａ〜８ｈは、ゲートフィンガー２ａ〜２ｈと同じ金属材料で構成されている。ゲートフィンガー２ａ〜２ｈは、マイクロ波およびミリ波増幅器において一般的にゲート幅をできるだけ細くする必要がある。このため、ゲートフィンガー２ａ〜２ｈには、メッキ配線を用いず、短いゲート電極パターンを作成するリフトオフといった製造プロセスが用いられる。
エアブリッジ９ａおよびエアブリッジ９ｂの下を潜るようにオープンスタブ８ｂ〜８ｇを通すためには、オープンスタブ８ａ〜８ｈの各々の線路幅を１０μｍ以下にする必要がある。このため、オープンスタブ８ａ〜８ｈについても、メッキ配線を用いずに、ゲートフィンガー２ａ〜２ｈと同じ金属材料を用いたリフトオフで作成する。これにより、オープンスタブ８ａ〜８ｈの線路幅を１０μｍ以下程度に細く形成することが可能である。
次に半導体装置１の構造で得られる効果について説明する。
半導体装置１では、オープンスタブ８ａ〜８ｈの各々が給電線路６に直接接続されているので、オープンスタブが給電線路６に接続した接続点からゲートフィンガーまでの距離をゲートフィンガー２ａ〜２ｈにおいてほぼ同じ距離にすることができる。これにより、全てのゲートフィンガーで高調波の反射位相が揃うので、従来構造よりも高効率化を実現することができる。
図２は、実施の形態１に係る半導体装置１と従来構造の半導体装置における出力電力（Ｐｏｕｔ）と電力付加効率（ＰＡＥ）の関係の計算結果を示すグラフであり、マイクロ波回路シミュレータを用いてＰｏｕｔとＰＡＥの関係を計算している。図２の横軸は出力電圧Ｐｏｕｔであり、縦軸は電力付加効率ＰＡＥである。
トランジスタ構造におけるアクティブデバイス部分（ゲートフィンガー、ドレイン電極およびソース電極で構成された部分）については、１つのフィンガー（長さが４０μｍ）の大信号等価回路モデルを用いている。トランジスタ構造におけるパッシブデバイス部分（給電線路、入力線路、オープンスタブ、エアブリッジ、ドレイン電極の出力部分で構成された部分）には、２．５次元電磁界計算シミュレータを用いてＳパラメータを計算している。
従来構造の半導体装置は、図１に示した構造からオープンスタブ８ａ〜８ｈおよびエアブリッジ９ａ，９ｂを除き、入力線路７を給電線路６に接続し、１本のオープンスタブを入力線路７に接続した構造を有する。図２では、アクティブデバイス部分についての上記大信号等価回路モデルと、２．５次元電磁界計算シミュレータを用いて計算したパッシブデバイス部分のＳパラメータとを組み合わせて、上記従来構造を有した半導体装置と図１に示した半導体装置１とにおけるＰｏｕｔとＰＡＥの関係を計算した結果を示している。
ＰｏｕｔとＰＡＥの関係を計算するにあたり、使用周波数を２８ＧＨｚとし、ドレインバイアス電圧を２４Ｖとし、ドレイン電流バイアスを２０ｍＡとしている。半導体装置１についての計算結果が曲線ａであり、従来構造の半導体装置についての計算結果が曲線ｂである。図２に示すように、従来構造の半導体装置における最大のＰＡＥは５５％であるのに対し、半導体装置１における最大のＰＡＥは６１％になっている。すなわち、半導体装置１のＰＡＥは、従来構造の半導体装置よりも向上している。
以上のように、実施の形態１に係る半導体装置１において、オープンスタブ８ａ〜８ｈの各々が給電線路６に直接接続されているので、オープンスタブ８ａ〜８ｈが給電線路６に接続した接続点からゲートフィンガー２ａ〜２ｈまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーにおいて高調波の反射位相が揃って高調波を除去することができるので、従来構造よりも高効率化を実現することができる。
実施の形態１に係る半導体装置１において、オープンスタブ８ａ〜８ｈが、ゲートフィンガー２ａ〜２ｈに対して１対１で設けられている。この構造を有することで、半導体装置１は、従来構造よりも高効率化を実現することができる。
実施の形態１に係る半導体装置１は、半導体基板１ａの上に設けられた入力線路７と、給電線路６と入力線路７とを接続するエアブリッジ９ａ，９ｂとを備え、オープンスタブ８ｂ〜８ｇが、エアブリッジ９ａ，９ｂの下を通って給電線路６に直接接続されている。この構造では、オープンスタブ８ｂ〜８ｄが入力線路７に干渉しないので、入力線路７の幅Ｗを給電線路６の幅と同程度に保つことができ、ゲートフィンガー２ａ〜２ｈの各々に入力される基本波の電圧の位相を揃えることができる。これにより、トランジスタの効率劣化を防ぐことが可能となる。
実施の形態１に係る半導体装置１において、オープンスタブ８ａ〜８ｈが、ゲートフィンガー２ａ〜２ｈと同じ金属材料で構成されている。これにより、線路幅が細いオープンスタブ８ａ〜８ｈを作成することが可能となる。
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置１Ａのレイアウトを示す平面図である。図３において、図１と同一の構成要素には同一の符号を付して説明を省略する。半導体装置１Ａは、下地基板とその一方の面に積層された半導体層を有した半導体基板１ａを備えている。また、半導体装置１Ａは、図３に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、給電線路６、入力線路７、エアブリッジ９ａ，９ｂ、インダクタンス線路１０ａ〜１０ｈ、ＭＩＭ（金属−誘電体−金属）キャパシタンス１１ａ，１１ｂ、およびビア１２ａ，１２ｂを備える。
インダクタンス線路１０ａ〜１０ｄは、ＭＩＭキャパシタンス１１ａに接続され、インダクタンス線路１０ｅ〜１０ｈは、ＭＩＭキャパシタンス１１ｂに接続されている。さらに、インダクタンス線路１０ａ〜１０ｈは、給電線路６に直接接続されている。
ビア１２ａ，１２ｂは、半導体基板１ａを貫通するビア導体であり、半導体基板の裏面側にある接地パターンに電気的に接続されている。ビア１２ａは、ＭＩＭキャパシタンス１１ａに形成され、ビア１２ｂは、ＭＩＭキャパシタンス１１ｂに形成されているので、ＭＩＭキャパシタンス１１ａ，１１ｂの一方の端部は、ビア１２ａ，１２ｂによって接地されている。
インダクタンス線路１０ａ〜１０ｄが給電線路６に直接接続されているので、インダクタンス線路１０ａ〜１０ｄとＭＩＭキャパシタンス１１ａから構成されるＬＣ回路が給電線路６に接続した接続点からゲートフィンガーまでの距離が、全てのゲートフィンガー２ａ〜２ｈでほぼ同じ距離になる。同様に、インダクタンス線路１０ｅ〜１０ｈが給電線路６に直接接続されているので、インダクタンス線路１０ｅ〜１０ｈとＭＩＭキャパシタンス１１ｂから構成されるＬＣ回路が給電線路６に接続した接続点からゲートフィンガーまでの距離についても、全てのゲートフィンガー２ａ〜２ｈでほぼ同じ距離になる。この構造において高調波で直列共振することにより、全てのゲートフィンガー２ａ〜２ｈに対する高調波のインピーダンスを、効率が最大になる最適な高調波インピーダンスにすることができる。
また、図３に示すように、インダクタンス線路１０ｂ〜１０ｄは、エアブリッジ９ａの下を通って給電線路６に直接接続され、インダクタンス線路１０ｅ〜１０ｇは、エアブリッジ９ｂの下を通って給電線路６に直接接続されている。この構造では、インダクタンス線路１０ｂ〜１０ｇが入力線路７に干渉しないので、入力線路７の幅を給電線路６の幅と同程度に保つことができる。入力線路７の幅が給電線路６の幅と同程度に保たれることで、ゲートフィンガー２ａ〜２ｈの各々に入力される基本波の電圧の位相を揃えることができ、トランジスタの効率劣化を防ぐことが可能となる。
なお、図３では、インダクタンス線路１０ａ〜１０ｈが、ゲートフィンガー２ａ〜２ｈに対して１対１で設けられた構造を示した。ただし、半導体装置１Ａは、この構造に限定されるものではない。例えば、２本のゲートフィンガーに対して１本のインダクタンス線路を設けた構造であってもよく、４本のゲートフィンガーに対して１本のインダクタンス線路を設けた構造であってもよい。これらの構造としても、従来構造に比べて高効率化を実現することが可能である。
以上のように、実施の形態２に係る半導体装置１Ａにおいて、インダクタンス線路１０ａ〜１０ｄがＭＩＭキャパシタンス１１ａに接続され、インダクタンス線路１０ｅ〜１０ｈがＭＩＭキャパシタンス１１ｂに接続され、インダクタンス線路１０ａ〜１０ｈが給電線路６に直接接続されている。この構造では、インダクタンス線路１０ａ〜１０ｈとＭＩＭキャパシタンス１１ａ，１１ｂから構成されるＬＣ回路が給電線路６に接続した接続点からゲートフィンガー２ａ〜２ｈまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーにおいて高調波の反射位相が揃うので、従来構造よりも高効率化を実現することができる。
実施の形態３．
図４は、本発明の実施の形態３に係る半導体装置１Ｂのレイアウトを示す平面図である。図５は、半導体装置１Ｂを、図４のＡ−Ａ線で切った断面を示す断面矢示図である。
図４および図５において、図１と同一の構成要素には同一の符号を付して説明を省略する。半導体装置１Ｂは、下地基板とその一方の面に積層された半導体層とを有した半導体基板１ａを備えている。また、半導体装置１Ｂは、図４に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、給電線路６、入力線路７、オープンスタブ８ａ〜８ｈおよび多層配線用絶縁膜１３を備える。
多層配線用絶縁膜１３は、図５に示すように、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、給電線路６および入力線路７が設けられた半導体基板１ａの上層に形成されている。オープンスタブ８ａ〜８ｈは、多層配線用絶縁膜１３の上側に設けられて、多層配線用絶縁膜１３を貫通して給電線路６に直接接続されている。また、多層配線用絶縁膜１３を介して給電線路６とオープンスタブ８ａ〜８ｈを直接接続するので、給電線路６と入力線路７についても直接接続することが可能である。これにより、エアブリッジ９ａ，９ｂが省略することができる。
オープンスタブ８ａ〜８ｈが給電線路６に直接接続されているので、オープンスタブ８ａ〜８ｈが給電線路６に接続した接続点からゲートフィンガーまでの距離が、全てのゲートフィンガー２ａ〜２ｈでほぼ同じ距離になる。これにより、全てのゲートフィンガー２ａ〜２ｈに対する高調波のインピーダンスを、効率が最大になる最適な高調波インピーダンスにすることができる。
以上のように、実施の形態３に係る半導体装置１Ｂは、多層配線用絶縁膜１３を備える。多層配線用絶縁膜１３は、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄおよび給電線路６の上側に形成され、オープンスタブ８ａ〜８ｈは、多層配線用絶縁膜１３の上側に設けられている。この構造においても、オープンスタブ８ａ〜８ｈの各々が給電線路６に直接接続されているので、オープンスタブ８ａ〜８ｈが給電線路６に接続した接続点からゲートフィンガー２ａ〜２ｈまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーにおいて高調波の反射位相が揃うので、従来構造よりも高効率化を実現することができる。また、半導体装置１Ｂでは、給電線路６と入力線路７とを直接接続することができるので、エアブリッジ９ａ，９ｂが省略することができる。
実施の形態４．
図６は、本発明の実施の形態４に係る半導体装置１Ｃのレイアウトを示す平面図である。図７は、半導体装置１Ｃを、図５のＢ−Ｂ線で切った断面を示す断面矢示図である。
図６および図７において、図１と同一の構成要素には同一の符号を付して説明を省略する。半導体装置１Ｃは、下地基板とその一方の面に積層された半導体層とを有した半導体基板１ａを備えている。また、半導体装置１Ｃは、図６に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、入力線路７、オープンスタブ１４ａ〜１４ｈ、および多層配線用絶縁膜１３を備える。
多層配線用絶縁膜１３は、図７に示すように、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、給電線路６および入力線路７が設けられた半導体基板１ａの上層に形成されている。オープンスタブ１４ａ〜１４ｈは、多層配線用絶縁膜１３の上側に設けられて、多層配線用絶縁膜１３を貫通して、ゲートフィンガー２ａ〜２ｈのうち、対応するゲートフィンガーに直接接続されている。例えば、オープンスタブ１４ａは、対応するゲートフィンガー２ａに直接接続され、オープンスタブ１４ｂは、対応するゲートフィンガー２ｂに直接接続されている。
オープンスタブ１４ａ〜１４ｈの各々が、ゲートフィンガー２ａ〜２ｈのうち、対応するゲートフィンガーに直接接続されているので、全てのゲートフィンガーにおける高調波に対するインピーダンスがほぼ均一化される。これにより、半導体装置１Ｃでは、ゲートフィンガーに対する高調波のインピーダンスを、トランジスタの効率が最も高くなる最適なインピーダンスにすることができる。また、多層配線用絶縁膜１３を介してゲートフィンガー２ａ〜２ｈとオープンスタブ１４ａ〜１４ｈとを直接接続するので、給電線路６と入力線路７についても直接接続することが可能である。これにより、エアブリッジ９ａ，９ｂが省略することができる。
以上のように、実施の形態４に係る半導体装置１Ｃにおいて、オープンスタブ１４ａ〜１４ｈの各々が、ゲートフィンガー２ａ〜２ｈのうち、対応するゲートフィンガーに直接接続されている。これにより、全てのゲートフィンガーにおける高調波に対するインピーダンスを、トランジスタの効率が最も高くなる最適なインピーダンスに均一化することができ、従来構造よりも高効率化を実現することができる。また、半導体装置１Ｃでは、給電線路６と入力線路７とを直接接続することができるので、エアブリッジ９ａ，９ｂが省略することができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。
この発明に係る半導体装置は、従来構造よりも高効率化を実現することができるので、例えば、高周波電力増幅器に利用可能である。
１，１Ａ，１Ｂ，１Ｃ 半導体装置、１ａ 半導体基板、２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ ゲートフィンガー、３ａ，３ｂ，３ｃ，３ｄ，３ｅ ドレイン電極、４ａ，４ｂ，４ｃ，４ｄ ソース電極、５ａ，５ｂ，５ｃ，５ｄ，１２ａ，１２ｂ ビア、６ 給電線路、７ 入力線路、８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆ，８ｇ，８ｈ，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ オープンスタブ、９ａ，９ｂ エアブリッジ、１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ インダクタンス線路、１１ａ，１１ｂ ＭＩＭキャパシタンス、１３ 多層配線用絶縁膜。

Claims (5)

  1. 半導体基板と、
    各々が前記半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、
    各々が前記半導体基板の上で隣り合う前記ドレイン電極どうしの間の領域に配置されるとともに、各々が前記一方向に沿って設けられた複数のソース電極と、
    前記半導体基板の上に設けられ、前記一方向に延びた帯形状を有する給電線路と、
    各々が前記給電線路から延びた直線的な形状を有するとともに、各々が前記半導体基板の上で隣り合う前記ドレイン電極と前記ソース電極との間の領域に配置されている複数のゲートフィンガーと、
    前記半導体基板の上に設けられた入力線路と、
    前記給電線路と前記入力線路とを接続するエアブリッジと、
    前記半導体基板の上に設けられ、対象の高調波が除去される線路長を有し、各々が前記エアブリッジの下を通って前記給電線路に直接接続された複数のオープンスタブとを備えたこと
    を特徴とする半導体装置。
  2. 複数の前記オープンスタブは、複数の前記ゲートフィンガーに対して１対１で設けられていること
    を特徴とする請求項１に記載の半導体装置。
  3. 前記オープンスタブは、前記ゲートフィンガーと同じ金属材料で構成されていること
    を特徴とする請求項１又は請求項２記載の半導体装置。
  4. 半導体基板と、
    各々が前記半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、
    各々が前記半導体基板の上で隣り合う前記ドレイン電極どうしの間の領域に配置されるとともに、各々が前記一方向に沿って設けられた複数のソース電極と、
    前記半導体基板の上に設けられ、前記一方向に延びた帯形状を有する給電線路と、
    各々が前記給電線路から延びた直線的な形状を有するとともに、各々が前記半導体基板の上で隣り合う前記ドレイン電極と前記ソース電極との間の領域に配置されている複数のゲートフィンガーと、
    前記半導体基板の上に設けられた入力線路と、
    前記給電線路と前記入力線路とを接続するエアブリッジと、
    前記半導体基板の上に設けられたＭＩＭキャパシタンスと、
    前記ＭＩＭキャパシタンスに接続されたビア導体と、
    前記半導体基板の上に設けられ、各々の一方の端部が前記ＭＩＭキャパシタンスに接続されるとともに、各々が前記エアブリッジの下を通り、各々の他方の端部が前記給電線路に直接接続されている複数のインダクタンス線路とを備えたこと
    を特徴とする半導体装置。
  5. 複数の前記インダクタンス線路は、複数の前記ゲートフィンガーに対して１対１で設けられていること
    を特徴とする請求項４記載の半導体装置。
JP2018554420A 2018-06-01 2018-06-01 半導体装置 Active JP6556380B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/021214 WO2019229982A1 (ja) 2018-06-01 2018-06-01 半導体装置

Publications (2)

Publication Number Publication Date
JP6556380B1 true JP6556380B1 (ja) 2019-08-07
JPWO2019229982A1 JPWO2019229982A1 (ja) 2020-06-18

Family

ID=67539760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018554420A Active JP6556380B1 (ja) 2018-06-01 2018-06-01 半導体装置

Country Status (4)

Country Link
US (1) US11276626B2 (ja)
EP (1) EP3770954B1 (ja)
JP (1) JP6556380B1 (ja)
WO (1) WO2019229982A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2643662B2 (ja) 1991-07-08 1997-08-20 三菱電機株式会社 高出力電界効果トランジスタ増幅器
JP2009232076A (ja) 2008-03-21 2009-10-08 Mitsubishi Electric Corp 高周波電力増幅器
JP5733616B2 (ja) * 2011-04-21 2015-06-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP2016134600A (ja) * 2015-01-22 2016-07-25 富士通株式会社 半導体装置
WO2016125323A1 (ja) * 2015-02-04 2016-08-11 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2019229982A1 (ja) 2020-06-18
US11276626B2 (en) 2022-03-15
US20210005535A1 (en) 2021-01-07
EP3770954B1 (en) 2022-07-06
EP3770954A1 (en) 2021-01-27
EP3770954A4 (en) 2021-04-07
WO2019229982A1 (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
JP5931851B2 (ja) ノイズ抑制構造を有する回路基板
TWI415560B (zh) 降低電磁輻射的結構與方法，以及電性物件與其製造方法
JP2009232076A (ja) 高周波電力増幅器
CN109560069B (zh) 带有屏蔽结构的晶体管、封装器件及其制造方法
JP5549007B2 (ja) マイクロ波高調波処理回路
JP4494223B2 (ja) 半導体装置
KR101933314B1 (ko) 반도체 장치
JP2007294848A (ja) キャパシタおよび電子回路
JP5711778B2 (ja) 半導体装置
JPH07297609A (ja) 半導体装置
CN110875722B (zh) 高频放大器
JP2015171107A (ja) 分布型増幅器
JP6556380B1 (ja) 半導体装置
US11631516B2 (en) Inductor stack structure
US20220131522A1 (en) Resonator and filter
JP2012090207A (ja) コプレーナ線路のエアブリッジ構造
JP2006020206A (ja) 増幅回路
JP6198049B2 (ja) アンテナ装置
JP2016134600A (ja) 半導体装置
JP2011044847A (ja) 多層回路及びパッケージ
JP2006049496A (ja) 印刷配線板
JP5783095B2 (ja) 高調波処理回路，高調波処理回路を有する増幅器
JP2010021961A (ja) 増幅器
JP6678827B2 (ja) 高周波増幅器
JP2003142587A (ja) 高周波用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181015

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181015

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190709

R150 Certificate of patent or registration of utility model

Ref document number: 6556380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250