JP5783095B2 - 高調波処理回路，高調波処理回路を有する増幅器 - Google Patents

Description

本発明は，高調波処理回路，高調波処理回路を有する増幅器に関する。

半導体増幅器に設けられたトランジスタの出力側に，高調波のインピーダンスを処理（制御）する負荷回路をフィルタ回路として設けることで，増幅器を高効率化する手法がある。このフィルタ回路は，高調波処理回路とも呼ばれ，以下，高調波処理回路と適宜記す。

このような手法を用いて高効率化を図った増幅器として，例えば，F級や逆F級増幅器と呼ばれる増幅器がある。F級増幅器は，瞬時電圧波形と瞬時電流波形とがいかなる時点においても重ならないようにして，電力効率が100%，換言すれば電力損失がゼロになるようにする(特許文献1，2，非特許文献1，2参照)。

この高調波処理回路は，入力側に接続されるトランジスタの出力（ドレイン）からこの回路をみた場合のインピーダンス（負荷インピーダンスとも呼ぶ）を，2，4，6…2N次といった偶数次高調波に対しては短絡(0:ゼロ)とし，3，5，7…2N＋1次といった奇数次高調波に対しては開放(∞:無限大)とする。

この高調波処理回路により，理想的には，増幅器における瞬時電流波形を基本波(基本周波数の信号波)と偶数次高調波のみの周波数成分とし，増幅器における瞬時電圧波形を基本波と奇数次高調波成分のみの周波数成分とすることができる。そのため，瞬時電圧波形と瞬時電流波形とがいかなる時点においても重ならず，高調波による電力損失がゼロになる。このとき，基本波の電流と電圧の位相が完全に逆相であれば，100%の高効率で，トランジスタに供給される直流電力を高周波電力に変換できる。

特開２００８−１１３４０２号公報 特開２０００−２８６６５０号公報

K. Kuroda, R. Ishikawa and K. Honjo, "Parasitic Compensation Design Technique for C-band GaN HEMT Class-F Amplifier," IEEE Transactions Microwave Theory and Techniques, vol. 58, no. 11, pp. 2741-2750 A. V. Grebennikov, "Circuit Design Technique for High Efficiency Class F amplifiers," IEEE Microwave Symposium Digest, vol. 2, pp. 771-774

このような，いわゆるF級動作を行う増幅器の大型化を防ぎつつ，多数のトランジスタを設けて増幅器の高出力化を図ることを想定する。このように，多数のトランジスタを設ける場合，これら多数のトランジスタに対応して多数の高調波処理回路を設ける必要がある。その結果，増幅器の回路規模が大型化する。このような増幅器の大型化を防ぐためには，高調波処理回路を小型化するアプローチがある。

そこで，本発明の目的は，高調波処理回路の小型化を実現することにある。

増幅器の負荷回路である高調波処理回路の第1の側面は，入力端子と出力端子との間に設けられ，直列接続された第1の伝送線路および第2の伝送線路と，前記第1，第2の伝送線路の接続部に一端が接続される終端開放型の第3の伝送線路と，前記第2の伝送線路と前記出力端子との間に設けられ，一端が接地面に接続する容量素子とを有し，前記第3の伝送線路の線路長は，前記接続部では，前記高調波処理回路に入力される信号の基本周波数の3倍の周波数では短絡になる長さを有し，前記第1の伝送線路の線路長は，前記入力端子に接続されるトランジスタの出力端子から見たインピーダンスが，前記基本周波数の3倍の周波数で無限大になる長さを有し，前記容量素子の容量は，前記基本周波数の2倍以上の信号が，前記容量素子を介して前記接地面に出力される値を有し，さらに，前記第1の伝送線路の線路長と前記第2の伝送線路の線路長とを加算した線路長は，前記入力端子に接続されるトランジスタの出力端子から見たインピーダンスが，前記基本周波数の2倍の周波数でゼロになる長さを有する。

第1の側面によれば，高調波処理回路の小型化を実現することができる。特に，第3の伝送線路は，終端開放型の伝送線路なので，回路内における配置の自由度が高くなるため，高調波処理回路の小型化に資する。

F級増幅器における従来の高調波処理回路の回路図の一例である。 第1の実施の形態の高調波処理回路の回路図の一例である。 第1の実施の形態における高調波処理回路の構成の一部を変形した高調波処理回路を増幅器に適用した第1の例を示す回路図である。 第1の実施の形態における高調波処理回路の構成の一部を変形した高調波処理回路を増幅器に適用した第2の例を示す回路図である。 図4の高調波処理回路を並列に接続した構成を示す回路図の一例である。 第2の実施の形態の高調波処理回路の回路図の一例である。 第2の実施の形態における高調波処理回路を増幅器に適用した第1の例を示す回路図である。 第2の実施の形態における高調波処理回路を増幅器に適用した第2の例を示す回路図である。 第3の実施の形態の増幅器の回路図の一例である。 図9の増幅器の高調波処理回路をコプレーナ導波路に適用した場合の回路図の一例である。 多層基板上に構成した高調波処理回路の斜視図である。 図11の高調波処理回路の断面図である。

(従来の高調波処理回路)
以下，本実施の形態の高調波処理回路の理解を助けるために，増幅器に設けられた従来の高調波処理回路について図1に基づき説明する。

図1は，F級増幅器における従来の高調波処理回路の回路図の一例である。

F級増幅器1は，トランジスタチップ10と，高調波処理回路20と，キャパシタC1とを有する。トランジスタチップ10は，複数のトランジスタTrを有し，これらのトランジスタTrは，ゲートGから入力された増幅対象となる信号を増幅し，増幅した信号をドレインDから接続ワイヤを介して高調波処理回路20に出力する。

高調波処理回路20は，マイクロストリップ線路からなる2倍波反射用スタブ21と，インピーダンス変成用のマイクロストリップ線路からなる整合回路22とを有する。2倍波反射用スタブ21は，基本周波数の2倍波の波長に対して4分の1の長さとする先端開放型スタブ線路になるように調整されている。2倍波反射用スタブ21は，基本周波数の2倍の周波数に対して短絡させる，すなわち短絡点を形成するためのスタブである。さらに，高調波処理回路20は，内装導体として，先端が接続ワイヤを介して接続するキャパシタC1により，高周波的に短絡されたショートスタブ23を有する。なお，2倍波反射用スタブ21とショートスタブ23とは接続ビア24により接続している。この高調波処理回路20の構成により，トランジスタTrをF級動作させている。

図1における高調波処理回路20は，スタブを利用して高調波処理を実行している。しかし，トランジスタチップ10の縦方向の寸法(L1)と比べ，高調波処理回路20の縦方向の寸法(L2)は大きい。ここで，一般的な電力合成回路を用いて高出力化を図るために，X個のトランジスタTrと，これらX個のトランジスタTrに対応するX個の高調波処理回路とを設けた増幅器を構成することを想定する。この場合，X個の高調波処理回路同士が重ならないように(干渉しないように），各高調波処理回路を離して配置する必要がある。

その結果，X個のトランジスタチップをそれぞれ離して配置しなければならず，X個のトランジスタチップの縦方向の寸法が大きくなる。すなわち，X個のトランジスタチップの縦方向の寸法の制約が課されることが考えられる。

さらに，増幅器の動作周波数が高くなると，トランジスタの出力側の寄生容量による影響により，トランジスタの出力信号が歪む。その結果，高調波処理回路の高調波処理機能が劣化してしまう。そのため，高効率化の度合いが低下する。前記した非特許文献1,2では，このトランジスタの寄生容量に対処した高調波処理回路が提案されている。しかし，かかる高調波処理回路においては，このトランジスタの寄生容量に対処するために，新たな回路素子を設けなければならない。その結果，高調波処理回路の小型化を図ることが困難である。

そこで，発明者は，高調波処理回路において，複数の伝送線路を設け，さらに，容量素子(キャパシタ)を設けることで，トランジスタの寄生容量に対処した高調波処理回路の小型化を実現した。この高調波処理回路の詳細について図2を用いて説明する。

(第1の実施の形態)
図2は，第1の実施の形態の高調波処理回路100の回路図の一例である。増幅器の負荷回路である高調波処理回路100は，入力端子INと出力端子OUTとの間に設けられ，直列接続された第1の伝送線路101および第2の伝送線路102と，第1，第2の伝送線路101,102の接続部Aに一端が接続される終端開放型の第3の伝送線路103と第2の伝送線路102と出力端子OUTとの間に設けられ，一端が接地面GNDに接続する容量素子C11とを有する。容量素子C11の他端は，第2の伝送線路102と出力端子OUTとの接続部Bに接続される。

発明者は，第1，第2，第3の伝送線路101，102，103の線路長，および，容量素子C11の容量(キャパシタンス)を後述するように設定することにより，入力端子INに接続されるトランジスタの出力側（ドレイン）からみたインピーダンが高調波処理回路100により，入力信号の基本周波数(基本動作周波数とも言う)の2次高調波(2倍波)に対してはゼロ，3次高調波(3倍波)に対しては無限大にできることを見いだした。

ここでは，第3の伝送線路103の線路長L13は，接続部Aでは，高調波処理回路100に入力される信号の基本周波数の3倍の周波数では短絡になる長さを有する。第1の伝送線路101の線路長L11は，入力端子INでは，入力端子INに接続されるトランジスタの出力側（ドレイン）の寄生容量と共振することによってトランジスタの出力端子（ドレイン）からみたインピーダンスが基本周波数の3倍の周波数で無限大になる長さを有する。

容量素子C11の容量は，基本周波数の2倍以上の信号が，容量素子C11を介して接地面GNDに出力される値である。さらに，第1の伝送線路101の線路長L11と第2の伝送線路102の線路長L12とを加算した線路長(L11+L12)は，入力端子INでは，基本周波数の2倍の周波数でインピーダンスがゼロになる長さを有する。換言すれば，前記加算した線路長(L11+L12)は，入力端子INに接続されるトランジスタの出力端子から見たインピーダンスが，基本周波数の2倍の周波数でゼロになる長さを有する。より詳しく説明すると，前記加算した線路長(L11+L12)は，入力端子INでは，基本周波数の2倍の周波数で入力端子INに接続されるトランジスタの出力側（ドレイン）の寄生容量とあわせたインピーダンスがゼロになるような長さを有する。

まず，第3の伝送線路103について説明する。第3の伝送線路103は，一端が接続部Aに接続し，他端は終端開放(オープン)である。すなわち，第3の伝送線路103は，終端開放型の伝送線路，いわゆるオープンスタブである。オープンスタブの入力インピーダンスZ_inは，(式1)で示される。
Z_in = -jZ₀cotβL…(式1)
ここで，Lはスタブ長(伝送線路長)を示す。βは位相定数（Phase Constant）を示し，伝送線路上で波が単位長進む間に変化する位相角を示す。単位は［rad/m］である。なお，Z₀はこのオープンスタブの特性インピーダンス(幅)を示す。ここで，λを伝送線路上の波長(基本周波数の波長)とすると，β=2π/λである。なお，β×Lは伝送線路の電気長を示す。伝送線路長Lがλ/4の場合，L=λ/4，β=2π/λを式(1)に代入すると，
Z_in = -jZ₀cot((2π/λ)×(λ/4))=0になる。

したがって，第3の伝送線路103の線路長L13を，高調波処理回路100に入力される信号の基本周波数の波長の1/12に設定すると，接続部Aでは，基本周波数の3倍の周波数では短絡（インピーダンスが0）となる。換言すれば，第3の伝送線路103の線路長L13を基本周波数で1/12波長の長さ，つまり3倍の基本周波数で1/4波長となるように設定する。さらに，第3の伝送線路103の線路幅W13も適宜調整する。

なお，高調波処理回路100に入力される信号としては，例えばマイクロ波の信号やミリ波の信号であり，マイクロ波の信号とは，波長100μm〜1mm程度,周波数300MHz〜3THzの信号でありその中で，例えば、波長1mm〜10mm，周波数30 GHz〜300GHzの信号がミリ波である。

そして，第1の伝送線路101の線路長L11を，0を超え基本周波数の波長の1/24程度以下に設定する。換言すれば，第1の伝送線路101の線路長L11を基本周波数で1/24波長程度以下，つまり第1の伝送線路101の線路長L11が3倍の基本周波数で1/8波長程度以下に設定する。ここでは，基本周波数の波長の1/24程度以下とは，基本周波数の波長の1/24以下，好ましくは基本周波数の波長の1/30以下である。なお，基本周波数の波長の1/30以下の場合は，第1の伝送線路101の線路長L11が3倍の基本周波数で1/10波長以下に設定する。

このように，第1の伝送線路101の線路長L11を，基本周波数の波長の1/24程度以下に設定すると，入力端子INから第1の伝送線路101を見ると3倍の基本周波数でほぼ一方が短絡されたインダクタンスのように機能する(見える)。さらに，第1の伝送線路101の線路長L11を基本周波数で1/24波長程度以下に設定し，第1の伝送線路101の線路幅W11及び線路長L11を適切に調整すると，3倍の基本周波数で，3倍の基本周波数でほぼ一方が短絡されたインダクタンスのように機能する伝送線路101がトランジスタの寄生容量と共振することにより，その影響を打ち消すことができる。そして，トランジスタの出力側（ドレイン）からみたインピーダンスが3倍の基本周波数で無限大（∞）に近い状態となる。

さらに，第2の伝送線路102の線路長L12については，第1の伝送線路101の線路長L11と第2の伝送線路102の線路長L12とを加算した線路長が，基本周波数の波長の1/4以下になるように設定する。換言すれば，基本周波数で1/4波長から第1の伝送線路101の線路長L11を引いたもの以下の範囲で，第2の伝送線路102の線路長L12を設定する。なお，このとき，第2の伝送線路102の幅W12も適宜調整する。

そして，容量素子C11の容量については，基本周波数の2倍以上の信号が容量素子C11を介して接地面GNDに出力される値に設定する。換言すれば，基本周波数の2倍の基本周波数で短絡に近い状態に設定する。

このように，第2の伝送線路102の線路長L12と容量素子C11の容量を定めることにより，入力端子INに接続されるトランジスタから第1の伝送線路101を見るとトランジスタの寄生容量を含めて2倍の基本周波数でインピーダンスがゼロに見える。

図2で説明したように，第3の伝送線路103の線路長L13は，第2の伝送線路102の線路長L12よりも短い。そして，容量素子C11の容量は，2倍の基本周波数で短絡に近い状態に設定すればよい。そのため，容量素子C11の容量を小さくすることができ，回路設計の自由度が高くなり，高調波処理回路の小型化に資する。

以上説明した高調波処理回路100を増幅器に適用することで，増幅器をF級動作させることができる。

図3は，第1の実施の形態における高調波処理回路100の構成の一部を変形した高調波処理回路を増幅器に適用した第1の例を示す回路図である。

増幅器2は，単位トランジスタTrを有するトランジスタチップ200と，トランジスタチップ200に接続する高調波処理回路100’と，入力整合回路310と出力整合回路320とを有する。高調波処理回路100’において，回路面積を削減するため，第3の伝送線路103の配置位置を，第1の伝送線路101，102の配置位置と平行にしている。

トランジスタチップ200の単位トランジスタTrは，高出力増幅器用のトランジスタであり，例えば，電界効果型トランジスタ(GaAsFET)や，高電子移動度トランジスタ(High Electron Mobility Transistor)であり，図2で説明した基本周波数の信号を出力する。

入力整合回路310は，入力端子INと単位トランジスタTrのゲートGとの間に設けられ，入力端子INにおけるインピーダンスと，単位トランジスタTrのゲートGにおけるインピーダンスとのインピーダンス整合を行う回路である。

出力整合回路320は，高調波処理回路100’と出力端子OUTとの間に設けられ，高調波処理回路100’の出力におけるインピーダンスと，出力端子OUTにおけるインピーダンスとのインピーダンス整合を行う回路である。

図2で説明したように，高調波処理回路100’をトランジスタチップ200に接続する場合，単位トランジスタTrの寄生容量を含めて，基本周波数の2倍の周波数ではインピーダンスゼロ，基本周波数の3倍の周波数ではインピーダンス無限大になる。そのため，高調波処理回路100は，トランジスタを3次高調波までF級動作させるための高調波処理回路(負荷回路)として機能する。

また，単位トランジスタTrのドレインDは，高調波処理回路100’の第1の伝送線路101に接続する。高調波処理回路100の第3の伝送線路103は，終端開放のオープンスタブであるので，配置に自由度がある。そのため，第3の伝送線路103を，第2の伝送線路102と平行に配置することが可能になる。その結果，高調波処理回路100’の縦方向の寸法が短くなる。さらに，第3の伝送線路103の一端は，第1の伝送線路101と第2の伝送線路102との接続部Aに接続されているので，第3の伝送線路103を単位トランジスタTrの直近に配置する必要がなく，より自由に配置することができる。

図4は，第1の実施の形態における高調波処理回路の構成の一部を変形した高調波処理回路を増幅器に適用した第2の例を示す回路図である。増幅器3のトランジスタチップ200は，複数の単位トランジスタTr，例えば，数個の単位トランジスタを集積化したものを想定している。

高調波処理回路110は，図3で説明した高調波処理回路100と同じく，第1，第2，第3の伝送線路111，112，113を有する。第1，第2，第3の伝送線路111，112，113は，図2の第1，第2，第3の伝送線路101，102，103に対応している。単位トランジスタTrのドレインDは，それぞれ第1の伝送線路111に接続している。

第1，第2，第3の伝送線路111，112，113の線路長および幅(図2参照)は，図2で説明したように，トランジスタTrの寄生容量を含めて，2倍の基本周波数ではインピーダンスゼロ，3倍の基本周波数ではインピーダンス無限大になるように適宜調整されている。

図4に説明したように，多数のトランジスタが集積化された高出力増幅器用のトランジスタチップに第1の実施の形態の回路面積を削減した高調波処理回路を適用すれば，縦方向の寸法を短くすることができる。そのため，高調波処理回路の縦寸法を，トランジスタチップの縦寸法以内に納めることができる。その結果，増幅器の小型化を実現することができる。

図5は，図4の高調波処理回路110を並列に接続した構成を示す回路図の一例である。増幅器4のトランジスタチップ200は，図5における単位トランジスタTrよりも多くの単位トランジスタが集積化されたものである。そして，このトランジスタチップ200に対応して，図4で説明した高調波処理回路110が4つ設けられている。

入力電力分配/整合回路311，312，313は，入力された信号を分配し，分配した信号についてインピーダンス整合を行う。入力電力分配/整合回路311の入力は，入力端子INに接続し，出力は，入力電力分配/整合回路312，313の入力に接続する。入力電力分配/整合回路311は，入力端子INから入力された信号を入力電力分配/整合回路312，313に分配する。このとき，入力電力分配/整合回路311は，分配した信号についてインピーダンス整合を行う。

入力電力分配/整合回路312，313の出力は，入力電力分配/整合回路312，313に対応するトランジスタチップ200の単位トランジスタTrに接続する。入力電力分配/整合回路312，313は，入力電力分配/整合回路311から入力された信号を前記した単位トランジスタTrに分配する。このとき，入力電力分配/整合回路312，313は，分配した信号についてインピーダンス整合を行う。

出力電力合成/整合回路321，322，323は，入力された信号を合成し，合成した信号についてインピーダンス整合を行う。出力電力合成/整合回路321，322の入力は，出力電力合成/整合回路321，322に対応する高調波処理回路110の出力に接続する。出力電力合成/整合回路321，322の出力は，出力電力合成/整合回路323の入力に接続する。

出力電力合成/整合回路321は，図5において上から2つの高調波処理回路110から入力された信号を合成し，出力電力合成/整合回路323に出力する。同じく，出力電力合成/整合回路322は，図5において下から2つの高調波処理回路110から入力された信号を合成し，出力電力合成/整合回路323に出力する。出力電力合成/整合回路323の出力は，出力端子OUTに接続する。出力電力合成/整合回路323は，出力電力合成/整合回路321，322から入力された信号を合成し，出力端子OUTに出力する。

図5のように多数の単位トランジスタが集積化され，それに応じた高調波処理回路を設けても，高調波処理回路を小型化しているで，増幅器の回路面積増大を抑制することができる。

また，入力電力分配/整合回路311，312，313は，ウイルキンソン型の電力分配器や1/4波長線路を基にした従来の入力電力分配/整合回路で構成されている。また，出力電力合成/整合回路321，322，323は，基本周波数での1/4波長インピーダンス変成回路を基にした従来の出力電力合成/整合回路で構成されている。そのため，入力電力分配/整合回路，出力電力合成/整合回路を新たに開発することなく，高効率で高出力な電力を出力する増幅器を開発できる。

また，高調波処理回路を小型化しているで，増幅器全体の回路面積を削減しつつ，入力電力分配/整合回路，出力電力合成/整合回路の配置の自由度を増すことができる。そして，増幅器に入力電力分配/整合回路，出力電力合成/整合回路を設けているので，増幅器は，より高効率で高出力な電力を出力することができる。

(第2の実施の形態)
第2の実施の形態の高調波処理回路の回路図の一例である。図6では，図2で説明した高調波処理回路100を誘電体基板上の金属パターンで形成している。図6に示すように，高調波処理回路100Mは，誘電体基板104の上に金属パターンで形成された第1，第2，第3の伝送線路101M，102M，103Mを有する。第1，第2，第3の伝送線路101M，102M，103Mは，例えば，マイクロストリップ線路である。さらに，高調波処理回路100は，第2の伝送線路102Mの出力側に，導電性のワイヤ105で接続されたチップコンデンサ106を有する。このチップコンデンサ106は，図2の容量素子C11に対応する。

図6においては，入力端子INは，第1の伝送線路101Mの導体パターンの端部に設けられ，出力端子OUTは，チップコンデンサ106上に設けられる。なお，入力端子INは，図3で説明した単位トランジスタTrのドレインに接続し，出力端子OUTは，例えば，出力整合回路320(図3参照)の出力に接続する。なお，図6において，矢印L21で示す線上に，第1の伝送線路101Mと，第2の伝送線路102Mの接続点Aがあるとする。

図6に示すように，第3の伝送線路103Mの配置位置を第1の伝送線路101M，第2の伝送線路102Mの配置位置と平行にすることで，高調波処理回路100Mを小型化することができる。

図7は，第2の実施の形態における高調波処理回路100Mを増幅器に適用した第1の例を示す回路図である。図7では，増幅器5を誘電体基板上の金属パターンで形成している。

増幅器5の入力電力分配/整合回路315は，図5，図6の例えば入力電力分配/整合回路311を誘電体基板上の金属パターンで形成したものである。入力電力分配/整合回路315の出力は，トランジスタチップ210の入力と例えば金ワイヤを介して接続する。

トランジスタチップ210は，例えば図4のトランジスタチップ200を誘電体基板上の金属パターンで形成したものである。トランジスタチップ210の出力は，高調波処理回路130Mの入力と例えば金ワイヤを介して接続する。

高調波処理回路130Mは，4つの高調波処理回路100M(図6)を有する。4つの高調波処理回路100Mの入力は，例えば金ワイヤを介して，トランジスタチップ210の出力と接続する。さらに，4つの高調波処理回路100Mのチップコンデンサ106は，入力電力分配/整合回路325の入力と例えば金ワイヤを介して接続する。

なお，入力電力分配/整合回路315の抵抗R1，入力電力分配/整合回路325の抵抗R2は，各回路315，325が，図5で説明したウイルキンソン型の回路の場合，不整合による信号などの回り込みを阻止するために設けられた抵抗である。

入力電力分配/整合回路315の入力に，増幅対象となる信号が入力されると，入力電力分配/整合回路315は，図5で説明したように，入力信号の電力分配を行い，トランジスタチップ210に出力する。トランジスタチップ210は，入力電力分配/整合回路315から入力された信号を増幅し，高調波処理回路130Mの各高調波処理回路100Mに出力する。各高調波処理回路100Mは，入力された信号を入力電力分配/整合回路325に出力する。入力電力分配/整合回路325は，図5で説明したように，各高調波処理回路100Mから入力された信号を合成し，出力する。

図8は，第2の実施の形態における高調波処理回路100Mを増幅器に適用した第2の例を示す回路図である。図8では，増幅器6を誘電体基板上の金属パターンで形成している。

増幅器6は，図7で説明した増幅器5と同じ増幅器5u，5dを有し，これらを並列接続した構成を示している。

入力電力分配回路317は，入力された信号を上段側の増幅器5uの入力電力分配/整合回路315と下段側の増幅器5dの入力電力分配/整合回路315に出力する。入力電力合成回路327は，上段側の増幅器5uの出力電力合成/整合回路325の出力と，下段側の増幅器5uの出力電力合成/整合回路325の出力とを合成し，出力する。

図7，図8で説明した増幅器によれば，増幅器の回路面積の増大を抑制しつつ，高効率で高出力な電力を出力する増幅器を開発できる。

(第3の実施の形態)
図9は，第3の実施の形態の増幅器の回路図の一例である。増幅器7の高調波処理回路140は，図4で説明した高調波処理回路110の構成を変更した回路である。図9の高調波処理回路140における第1の伝送線路141は，図4の第1の伝送線路111と同じ伝送線路である。図9の第2の伝送線路142は，接続部Aを起点として，少なくとも2つに分割(分岐)された伝送線路142a，142bを有する。図9の第3の伝送線路143は，第2の伝送線路142a，142bの間に設けられている。

第1，第2，第3の伝送線路141，142，143の線路長は，図4で説明した第1，第2，第3の伝送線路111，112，113と同じ長さに設定されている。

このように第2の伝送線路を2つの第2の伝送線路142a，142bに分割する理由について説明する。電流が伝送線路を流れる場合，この電流は伝送線路の辺部(エッジ部)を流れる。そこで，ある点を基準に，伝送線路を例えば2つに分割し，分割した2つの伝送線路に電流を流せば，各分割された伝送線路の辺部に流れる電流が小さくなる。その結果，電力の低損失化を実現できる。このような高調波処理回路140を有する増幅器7は，共平面導波路(例えば，コプレーナ導波路(Coplanar Waveguide)に適用する場合に好適である。

図10は，図9の増幅器の高調波処理回路140をコプレーナ導波路300に適用した場合の回路図の一例である。図10においては，トランジスタチップ，入力整合回路，出力整合回路については，図示を省略している。

コプレーナ導波路300は，図面上側に設けられた接地面(グランド)である接地部301と，図面下側に設けられた接地部302との間に信号用線路303を有する。高調波処理回路140Mは，信号用線路303に設けられ，金属パターンで形成された第1，第3の伝送線路141M，143Mを有する。さらに，高調波処理回路140Mは，分割された2つの第2の伝送線路142Ma，142Mbを有し，第2の伝送線路142Maの出力側に，チップコンデンサ106を有する。このチップコンデンサ106の一端は第2の伝送線路142Maに接続され，他端は接地部301に接続される。そして，このチップコンデンサ106上に出力端子(図示しない)が設けられている。

前記したように電流は，伝送線路の辺部に流れる。そのため，例えば，第2の伝送線路142Maの辺部と接地部301との間にチップコンデンサ106を設ければ，基本周波数の2倍の周波数の信号が接地部に出力されやすくなる。なお，例えば，第2の伝送線路142Mbの辺部と接地部302との間にもチップコンデンサ106を設ければより，基本周波数の2倍の周波数の信号が接地部に出力されやすくなる。

(第4の実施の形態)
第1〜3の実施の形態で説明した高調波処理回路は，平面基板上に構成していた。これらの高調波処理回路を多層基板に構成することも可能である。以下，図11，図12に基づき，多層基板に構成した高調波処理回路について説明する。

図11は，多層基板上に構成した高調波処理回路150Mの斜視図である。

図12は，図11の高調波処理回路150Mの断面図である。図12(A)は，図11のA- A’線断面図，図12(B)は，図11のB - B’線断面図である。

第1の伝送線路151Mは，基板161上に設けられたマイクロストリップ線路構成の伝送線路である。第2の伝送線路152Mは，基板162上に設けられたマイクロストリップ線路構成の伝送線路である。第3の伝送線路153Mは，基板163内に内装されたストリップ線路構成の伝送線路である。第1，第2，第3の伝送線路151M，152M，153Mの線路長は，例えば，図2の第1，第2，第3の伝送線路101,102,103の線路長に対応している。

チップコンデンサ164は，図12(B)に示すように，上面電極164aと，高誘電率の基板164bと，下面基板164bとを有する。なお，チップコンデンサ164は，ワイヤを介し出力端子(図示しない)に接続する。第1の伝送線路151Mの入力側端部は，ワイヤを介し，入力端子(図示しない)に接続する。なお，円柱形状の符号166は，接続用のビア(ホール)を示している。

図11の高調波処理回路150Mの詳細について，図11のA- A’線断面図である図12(A)，図11のB - B’線断面図である図12(B)に基づき説明する。

第1の伝送線路151Mは，図12(B)に示すように，基板161の誘電体基板161aの上面に設けられている。基板161の下面には接地面167が形成されている。すなわち，基板161は，いわゆるマイクロストリップラインである。

第2の伝送線路152Mは，図12(A)，図12(B)に示すように，基板162の誘電体基板162aの上面に構成されている。換言すれば，第2の伝送線路152Mは，基板162の外層に設けられている。基板162の下面には接地面168が形成されている。すなわち，基板162は，いわゆるマイクロストリップラインである。

第3の伝送線路153Mは，図12(A)，図12(B)に示すように，基板163に内装されている。換言すれば，基板163の誘電体基板163a内に設けられている。基板163の上面には接地面168が形成され，下面には接地面169が形成されている。すなわち，基板163は，いわゆるストリップラインである。なお，第2の伝送線路152M，第3の伝送線路153Mは，ビアホール166で接続している。

図12(B)に示すように，チップコンデンサ164の上面電極164aは基板164bの上面に設けられ，下面電極164cは基板164bの下面に設けられ，接地面（163）に接続する。なお，上面電極164aは，ワイヤを介して第2の伝送線路152Mの出力側端部に接続する。

図11，図12に示したように，第2，第3の伝送線路152M,153Mは，多層基板(162，163)に設けられ，第2の伝送線路152Mは，多層基板の外層に設けられ，第3の伝送線路153Mは，多層基板内に設けられている。このように高調波処理回路150Mを多層基板に構成することで，回路面積を削減することができる。さらに，例えば，さらに，伝送線路のパターン幅を広げることが出来るため，電力の低損失化を図ることが出来る。以上説明した，高調波処理回路，増幅器は，例えば，マイクロ波，ミリ波帯におけるレーダ装置や衛星通信装置に好適である。

1,2,3,4,5,6,7…増幅器，10…トランジスタチップ，100,100M,110,130M,140,140M,150M…高調波処理回路，101,101M,111,141,141M,151M…第1の伝送線路，102,102M,112,142,142M,142Ma,142Mb,152M…第2の伝送線路，103,103M,113,143,143M,153M…第2の伝送線路，104…誘電体基板，105…ワイヤ，106…チップコンデンサ，C11…容量素子，Tr…トランジスタ，161…基板，161a…誘電体基板， 162…基板，162a…誘電体基板，163…基板，163a…誘電体基板，164…チップコンデンサ，164…チップコンデンサ，164a…上面電極，164b…基板，164c…下面電極，166…ビアホール，167,168,169…接地面，20…高調波処理回路，21…2倍波反射用スタブ，200…トランジスタチップ，210…トランジスタチップ，22…整合回路，23…ショートスタブ，24…接続ビア，300…コプレーナ導波路，301,302…接地部，303…信号用線路，310…入力整合回路，311，312，313…入力電力分配/整合回路，315…入力電力分配/整合回路，317…入力電力分配回路，320…出力整合回路，321，322，323，325…出力電力合成/整合回路。

Claims (8)

1. 増幅器の負荷回路である高調波処理回路において，
   入力端子と出力端子との間に設けられ，直列接続された第1の伝送線路および第2の伝送線路と，
   前記第1，第2の伝送線路の接続部に一端が接続される終端開放型の第3の伝送線路と，
   前記第2の伝送線路と前記出力端子との間に設けられ，一端が接地面に接続する容量素子とを有し，
   前記第3の伝送線路の線路長は，前記接続部では，前記高調波処理回路に入力される信号の基本周波数の3倍の周波数では短絡になる長さを有し，前記第1の伝送線路の線路長は，前記入力端子に接続されるトランジスタの出力端子から見たインピーダンスが，前記基本周波数の3倍の周波数で無限大になる長さを有し，
   前記容量素子の容量は，前記基本周波数の2倍以上の信号が，前記容量素子を介して前記接地面に出力される値を有し，さらに，前記第1の伝送線路の線路長と前記第2の伝送線路の線路長とを加算した線路長は，前記入力端子に接続されるトランジスタの出力端子から見たインピーダンスが，前記基本周波数の2倍の周波数でゼロになる長さを有する
   ことを特徴とする高調波処理回路。
2. 請求項1において，
   前記第3の伝送線路の線路長は，前記高調波処理回路に入力される信号の基本周波数の波長の1/12の長さを有し，前記第1の伝送線路の線路長は，前記基本周波数の波長の1/24以下である
   ことを特徴とする高調波処理回路。
3. 請求項2において，
   前記第1の伝送線路の線路長と前記第2の伝送線路の線路長とを加算した線路長は，前記基本周波数の波長の1/4以下である
   ことを特徴とする高調波処理回路。
4. 請求項1において，
   前記第3の伝送線路の配置位置を，前記第1，第2の伝送線路の配置位置と平行とする
   ことを特徴とする高調波処理回路。
5. 請求項1において，
   前記第2の伝送線路は，前記接続部を起点として，少なくとも2つに分割された伝送線路を有する
   ことを特徴とする高調波処理回路。
6. 請求項1において，
   前記第2，第3の伝送線路は，多層基板に設けられ，
   前記第2の伝送線路は，前記多層基板の外層に設けられ，前記第3の伝送線路は，前記多層基板内に設けられている
   ことを特徴とする高調波処理回路。
7. 入力端子と出力端子との間に設けられ，直列接続された第1の伝送線路および第2の伝送線路と，前記第1，第2の伝送線路の接続部に一端が接続される終端開放型の第3の伝送線路と，前記第2の伝送線路と前記出力端子との間に設けられ，一端が接地面に接続する容量素子とを有し，前記第3の伝送線路の線路長は，前記接続部では，前記高調波処理回路に入力される信号の基本周波数の3倍の周波数では短絡になる長さを有し，前記第1の伝送線路の線路長は，前記入力端子に接続されるトランジスタの出力端子から見たインピーダンスが，前記基本周波数の3倍の周波数で無限大になる長さを有し，前記容量素子の容量は，前記基本周波数の2倍以上の信号が，前記容量素子を介して前記接地面に出力される値を有し，さらに，前記第1の伝送線路の線路長と前記第2の伝送線路の線路長とを加算した線路長は，前記入力端子に接続されるトランジスタの出力端子から見たインピーダンスが，前記基本周波数の2倍の周波数でゼロになる長さを有する高調波処理回路と，
   前記高調波処理回路に増幅信号を出力するトランジスタとを有する
   ことを特徴とする増幅器。
8. 請求項7において，
   複数の前記トランジスタと，
   前記複数のトランジスタからの増幅信号が入力される複数の前記高調波処理回路とを有する
   ことを特徴とする増幅器。