JP2005012501A

JP2005012501A - 共振回路およびそれを用いた高周波逓倍回路ならびにハイブリッドカプラ

Info

Publication number: JP2005012501A
Application number: JP2003174347A
Authority: JP
Inventors: Sakae In; 榮尹
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-06-19
Filing date: 2003-06-19
Publication date: 2005-01-13

Abstract

【課題】高周波逓倍回路及びハイブリッドカプラの、半導体基板上の占有面積を小さくする。
【解決手段】ＬＣ回路と電界効果トランジスタとからなる高周波逓倍回路であって、上記ＬＣ回路は電界効果トランジスタのドレインと接地の間に接続され、上記電界効果トランジスタのゲートに周波数ｆｏを有する信号が入力され、上記電界効果トランジスタの上記ドレインから上記信号の上記周波数の整数倍ｎｆｏの周波数を有する出力信号を取り出す。特に、上記ＬＣ回路は、裏面に第１の接地導体膜を有するＧａＡｓ上の導体線路と、導体線路と裏面の第１の接地導体膜の間に存在する第２の接地導体膜により構成される。また、特に、第２の接地導体膜にはお互いに等間隔で離れた数個の穴が周期的に存在する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波回路に関わり、特に、砒化ガリウム（ＧａＡｓ）のモノリシックマイクロ波集積回路（ＭＭＩＣ）上の高周波逓倍回路及び高周波用直流（ＤＣ）バイアス回路に関する。
【０００２】
【従来の技術】
高周波逓倍回路は入力信号の周波数を２倍、又は３倍などで逓倍し、入力信号の定数倍の周波数を有する信号を出力する高周波回路である。この高周波逓倍回路はマイクロ波及びミリ波システムで発振器の出力信号の周波数逓倍回路として発振器の出力段に良く使われている。又、上記高周波逓倍回路を含む高周波回路のＤＣバイアス電圧を供給する高周波用バイアス回路としては１／４λの長さを有するスタブが従来から良く使われている。
【０００３】
図９には、特許文献１に提案されている基本周波数ｆｏに対し１／４λの長さを有する開放スタブを用いる従来の周波数逓倍回路が示されている。基本周波数ｆｏを有するマイクロ波信号が入力端子１０１に入力されると、基本周波数の定数倍ｎの周波数ｎｆｏを有する出力信号が出力端子１０２に出力される。電界効果トランジスタ１０３のゲート１０４には入力整合回路１０５及びゲートバイアス回路１０６が接続され、電界効果トランジスタ１０３のドレイン１０７には入力信号の周波数ｆｏに対し１／４λの長さを有する開放スタブ１０８が接続され、出力整合回路１０９及びドレインバイアス回路１１０が接続される。又、電界効果トランジスタ１０３のソース１１１にはソースバイアス回路１１２が接続される。周波数逓倍回路の動作原理を簡単に述べると次のようである。電界効果トランジスタ１０３のゲート１０４に基本周波数ｆｏを有する入力信号が入力されると電界効果トランジスタ１０３の非線型性により、電界効果トランジスタ１０３のドレイン１０７に基本周波数ｆｏ及び定数倍の周波数（ｎｆｏ、ｎ＝２，３，４……）を有する出力信号が出力される。入力端子１０１に入力された基本周波数ｆｏを有する入力信号に対し、パワーの損失無く電界効果トランジスタ１０３のゲート１０４に入力させるためには、電界効果トランジスタ１０３のゲート１０４には基本周波数ｆｏに対して整合された入力整合回路１０５が必要である。パワーの損失無く基本周波数の定数倍ｎの周波数ｎｆｏを有する出力信号を出力端子１０２に取り出すためには電界効果トランジスタ１０３のドレイン１０７に基本周波数の定数倍ｎの周波数ｎｆｏに対して整合された出力整合回路１０９が必要である。周波数逓倍回路の良好な動作のためには、不所望の周波数を有する信号が出力側に漏れると周波数逓倍回路の動作に妨害になり、特に、入力端子１０１から入力された基本周波数ｆｏを有する入力信号のパワーは他の周波数成分を有する信号より電界効果トランジスタ１０３のドレイン１０７で大きく、回路の誤動作及び高周波性能低下の原因になる。従って、出力端子１０２において基本周波数ｆｏを有する入力信号の漏れを防ぐため、電界効果トランジスタ１０３のドレイン１０７で基本周波数ｆｏを有する入力信号を遮断すべきであり、そのため、従来の周波数逓倍回路では入力信号の周波数ｆｏに対し１／４λの長さを有する開放スタブ１０８が用いられている。開放スタブ１０８は基本周波数ｆｏに対し１／４λの長さを有するため、周波数ｆｏを有する信号成分に対しては電界効果トランジスタ１０３のドレイン１０７からスタブ１０８の入力側（矢印１０８Ｙの方向）を見た入力インピーダンスは非常に小さくなるため（ほぼゼロ）、基本周波数ｆｏを有する信号成分は電界効果トランジスタ１０３のドレイン１０７で遮断され、出力端子１０２から出力されない。
【０００４】
しかし、ＧａＡｓモノリシックマイクロ波集積回路上の１／４波長線路は、マイクロストリップ線路により構成される。しかし、１／４波長線路の長さを有するスタブはモノリシックマイクロ波集積回路（ＭＭＩＣ）上でかなり大きな面積を占有する。図８にはＧａＡｓモノリシックマイクロ波集積回路上の従来のマイクロストリップ線路を示す。１／４波長線路のようなＧａＡｓモノリシックマイクロ波集積回路上の受動素子は、図８のように裏面に接地導体膜１０００を有するＧａＡｓ基板１００１上の導体線路１００２に構成される。例えば、上記１／４波長線路が、図８のような高さ１００μｍの砒化ガリウム（ＧａＡｓ）のモノリシックマイクロ波集積回路（ＭＭＩＣ）上のマイクロストリップ線路により構成されると、Ｋ帯域（１８乃至２６．５ＧＨｚ）ではその長さが１ｍｍ以上になり、Ｘ帯域（８．２乃至１２．４ＧＨｚ）ではその長さが２ｍｍ以上になる。
【０００５】
次に、従来のハイブリッドカプラとしてラットレースの例を説明する。
【０００６】
図７には、従来の１８０°ハイブリッドカプラとしてラットレースが示されている。ラットレースは、リング形状のループをなす線路１１Ｌ，１２Ｌ，１３Ｌ及び１４Ｌの上に４個の端子１１Ｐ，１２Ｐ，１３Ｐ及び１４Ｐを有する。線路１１Ｌ，１２Ｌ及び１３Ｌの長さは中心周波数に対して４分の１波長であり、線路１４Ｌの長さは中心周波数に対して４分の３波長である。端子１１Ｐ，１２Ｐ，１３Ｐ及び１４Ｐは各線路の接続部に存在する。従来の１８０°ハイブリッドカプラとしてラットレースの重要な特徴の組は、以下（１）〜（４）に示す通りである。
【０００７】
（１）端子１２Ｐに入力された信号を端子１３Ｐと１４Ｐから取り出すとき、振幅が等しく、位相が１８０°異なる二つの信号に分割される。
【０００８】
（２）端子１１Ｐに入力された信号を端子１３Ｐと１４Ｐから取り出すとき、振幅と位相が等しい二つの信号に分割される。
【０００９】
（３）端子１１Ｐと１２Ｐは分離され、即ち、端子１１Ｐに入力された信号は端子１２Ｐに、端子１２Ｐに入力された信号は端子１１Ｐに漏れない。
【００１０】
（４）端子１３Ｐと１４Ｐは分離され、即ち、端子１３Ｐに入力された信号は端子１４Ｐに、端子１４Ｐに入力された信号は端子１３Ｐに漏れない。
【００１１】
端子１２Ｐに入力された信号が端子１３Ｐと端子１４Ｐに到達するまで伝わるべき距離の差は中心周波数に対して２分の１波長であるため、位相が１８０°異なる二つの信号に分割されて端子１３Ｐと端子１４Ｐに出力される。また端子１１Ｐに入力された信号が端子１３Ｐと端子１４Ｐに到達するまで伝わるべき距離の差は無いため、位相が等しい二つの信号に分割されて端子１３Ｐと端子１４Ｐに出力される。端子１１Ｐに入力された信号は二つのパスに沿って端子１２Ｐに到達する。一つ目は、時計周りの向きのパスに沿って端子１２Ｐに到達する信号であり、このパスに沿って伝わるべき距離は、中心周波数に対して２分の１波長である。二つ目は、反時計周りの向きのパスに沿って端子１２Ｐに到達する信号であり、このパスに沿って伝わるべき距離は、中心周波数に対して１波長である。このように、端子１１Ｐに入力された信号は中心周波数に対して２分の１波長の径路差を有する二つの信号に分割されて端子１２Ｐに到達するので、端子１２Ｐでは上記二つの信号は打ち消し合う。従って、端子１１Ｐに入力された信号は端子１２Ｐに漏れない。端子１２Ｐに入力された信号も、同様に端子１１Ｐに漏れなく、端子１１Ｐと１２Ｐが分離される。端子１３Ｐと１４Ｐの分離も同様に説明できる。なお、ラットレースの説明及び例は、非特許文献１、２に記載されている。
【００１２】
【特許文献１】
特開平９−１０７２４３号公報
【非特許文献１】
ＤａｖｉｄＭ．Ｐｏｚａｒ、“ＭｉｃｒｏｗａｖｅＥｎｇｉｎｅｅｒｉｎｇ”、第１版、Ａｄｄｉｓｏｎ−ＷｅｓｌｅｙＰｕｂｌｉｓｈｉｎｇＣｏｍｐａｎｙ、Ｉｎｃ．、１９９０年の第８．８節、第４３５ページ−第４４０ページ
【非特許文献２】
ＩｎｄｅｒＢａｈｌａｎｄＰｒａｋａｓｈＢｈａｒｔｉａ、“ＭｉｃｒｏｗａｖｅＳｏｌｉｄＳｔａｔｅＣｉｒｃｕｉｔＤｅｓｉｇｎ”、第１版、ＪｏｈｎＷｉｌｅｙ＆Ｓｏｎｓ、Ｉｎｃ．、１９８８年、第５．２．３節
【００１３】
【発明が解決しようとする課題】
上記の従来の周波数逓倍回路及び高周波周辺回路では次のような解決すべき課題がある。
【００１４】
図９のように、従来の周波数逓倍回路は基本周波数ｆｏに対し１／４λの長さを有する開放スタブ１０８を用いるため、チップサイズが大きくなり、チップコストが高くなる。例えば、砒化ガリウム（ＧａＡｓ）のモノリシックマイクロ波集積回路（ＭＭＩＣ）上に上記１／４λのスタブが構成されると、Ｋ帯域（１８乃至２６．５ＧＨｚ）の周波数を有する入力信号を遮断するためには、その長さが１ｍｍ以上になり、Ｘ帯域（８．２乃至１２．４ＧＨｚ）の周波数を有する入力信号を遮断するためには、その長さが２ｍｍ以上になる。そのため、図９の電界効果トランジスタ１０３のドレイン１０７において基本周波数ｆｏを有する信号を遮断するフィルタとしてチップ上の面積の小さい新規回路が必要である。
【００１５】
【課題を解決するための手段】
上記課題を解決するために本発明の共振回路は、半導体基板の第１の主面上に形成された導体線路と、前記半導体基板の前記第１の主面とは逆の第２の主面上に形成された第１の接地導体膜と、前記導体線路と前記第１の接地導体膜の間に挟まれた第２の接地導体膜と、前記基板の前記第２の主面から前記第１の主面側へ向け等間隔に並べて形成された複数の穴と、前記穴に形成されかつ前記第１の接地導体膜と前記第２の接地導体膜とを導通する導体層とを有するものである。
【００１６】
また、本発明の高周波逓倍回路は、共振回路と電界効果トランジスタとが半導体基板に形成された高周波逓倍回路であって、前記共振回路は、前記半導体基板の第１の主面上に形成された導体線路と、前記半導体基板の前記第１の主面とは逆の第２の主面上に形成された第１の接地導体膜と、前記導体線路と前記第１の接地導体膜の間に挟まれた第２の接地導体膜と、前記基板の前記第２の主面から前記第１の主面側へ向け等間隔に並べて形成された複数の穴と、前記穴に形成されかつ前記第１の接地導体膜と前記第２の接地導体膜とを導通する導体層とを有し、前記電界効果トランジスタのドレインが前記第２の接地導体膜を介して接地されたものであり、好ましくは前記電界効果トランジスタのゲートにある周波数を有する入力信号が入力され、前記電界効果トランジスタのドレインから前記入力信号が有する周波数の整数倍である周波数を有する出力信号が出力されるものである。
【００１７】
これらの構成により、高周波逓倍回路の電界効果トランジスタのドレインに設置する周波数を有する入力信号の遮断用フィルタとして半導体チップ上の占有面積の小さい共振回路を用いることができ、開放スタブを使う従来の高周波逓倍回路に比べ、チップ面積を小さくすることができる。
【００１８】
【発明の実施の形態】
（実施形態１）
図１には、本発明の一実施形態の高周波逓倍回路が示され、図２（ａ），（ｂ）、図３（ｃ）には、周波数ｆｏを有する入力信号の遮断用フィルタとして周期接地導体膜を用いる導体線路１３００が示されて、図３（ｄ）にはその等価回路が示されている。図１の高周波逓倍回路の構成は次のようである。基本周波数ｆｏを有するマイクロ波信号が入力端子１３０１に入力されると、基本周波数の定数倍ｎの周波数ｎｆｏを有する出力信号が出力端子１３０２に出力される。電界効果トランジスタ１３０３のゲート１３０４には入力整合回路１３０５及びゲートバイアス回路１３０６が接続され、電界効果トランジスタ１３０３のドレイン１３０７には基本周波数ｆｏ遮断用フィルタとして周期接地導体膜を用いる線路構造１３００が接続され、出力整合回路１３０８及びドレインバイアス回路１３０９が接続される。基本周波数ｆｏを遮断するため、線路構造１３００は基本周波数ｆｏに対し１／４λｇの長さを有する開放線路である。しかし、線路構造１３００は容量成分を増やし、波長を短縮するため、周期接地導体膜を有する。
【００１９】
又、電界効果トランジスタ１３０３のソース１３１０にはソースバイアス回路１３１１が接続される。図２（ａ）には遮断用フィルタとして周期接地導体膜を用いる線路構造１３００の詳細構造を示し、図２（ｂ）には図２（ａ）のＸ−Ｘにおいての断面構造を示し、図３（ｃ）には図２（ａ）のＹ−Ｙにおいての断面構造を示す。線路構造１３００の詳細構造を示す。裏面に接地導体膜２０２０を有する、例えばＧａＡｓからなる半導体基板２０００上の導体線路２００３と、前記導体線路２００３と裏面の接地導体膜の間に存在する周期接地導体膜２００１により構成され、前記の周期接地導体膜２００１は、貫通導体２００２により電気的に接続され、接地導体膜２０２０と周期接地導体膜２００１には接地電位が供給され、前記周期接地導体膜２００１と半導体基板２０００上の前記導体線路２００３の間に周期的な容量（図３（ｃ）のＣｂ）が発生するように、前記第２の接地導体膜にはお互いに等間隔で離れた数個の穴２００４が周期的に存在する。導体線路２００３と周期接地導体膜２００１には例えばＳｉＮからなる絶縁膜２０１０が存在する。ＤａｖｉｄＭ．Ｐｏｚａｒによる“ＭｉｃｒｏｗａｖｅＥｎｇｉｎｅｅｒｉｎｇ”、第１版、Ａｄｄｉｓｏｎ−ＷｅｓｌｅｙＰｕｂｌｉｓｈｉｎｇＣｏｍｐａｎｙ、Ｉｎｃ．、１９９０年の第４節によると、図８と図２（ａ），（ｂ）、図３（ｃ）のように半導体基板上の導体線路と接地導体膜の間に周期的な容量が存在する構造は図３（ｄ）のようにＬＣ等価回路で表現され、又、線路の特性インピーダンスＺｏと線路波長λｇは次の式により表現される。
【００２０】
【数１】

【００２１】
【数２】

【００２２】
図８のような従来線路構造では導体線路１００２と接地導体膜１０００の間の容量Ｃａだけが存在するが、図２（ａ），（ｂ）、図３（ｃ）の線路構造では導体線路２００３と接地導体膜２０２０の間の容量Ｃａだけではなく、周期接地導体膜２００１と導体線路２００３の間の容量Ｃｂが追加的に存在する。そのため、図８のような従来線路構造ではＣ＝Ｃａになるが、図２（ａ），（ｂ）、図３（ｃ）の線路構造ではＣ＝Ｃａ＋Ｃｂになり、そのため、線路波長λｇが小さくなり、１／４λｇ線路の長さも短くなる。図４は図２（ａ），（ｂ）、図３（ｃ）の新規線路構造と図８の従来の線路構造の２０ＧＨｚでの線路波長λｇの実測値の導体線路幅Ｗ依存性を示す。図４からわかるように高さ１００μｍのＧａＡｓ半導体基板上の線路幅２０μｍの従来の線路（図８）の場合は線路波長λｇは５．６ｍｍであるが、周期接地導体膜を用いた線路幅２０μｍの新規線路構造（図２（ａ），（ｂ）、図３（ｃ））の場合、λｇは約２ｍｍである。そのため、従来の線路（図８）を用いて２０ＧＨｚの入力信号を有する図１の高周波逓倍回路を作製する場合、１／４λｇの長さを有する線路構造の長さは１．４ｍｍであるが、新規線路構造（図２（ａ），（ｂ）、図３（ｃ））を用いて２０ＧＨｚの入力信号を有する図１の高周波逓倍回路を作製する場合、１／４λｇの長さを有する線路構造の長さは０．５ｍｍである。図５には、上記課題を解決するための本発明の他の一実施形態の高周波逓倍回路が示されている。図５のように周波数ｆｏを有する入力信号の遮断用フィルタとして、半導体チップ上の占有面積の小さいキャパシタ３００ｂとインダクタ３００ａからなる直列共振回路３００を用いることにより、上記問題が解決できる。図５の高周波逓倍回路の構成は次のようである。基本周波数ｆｏを有するマイクロ波信号が入力端子３０１に入力されると、基本周波数の定数倍ｎの周波数ｎｆｏを有する出力信号が出力端子３０２に出力される。電界効果トランジスタ３０３のゲート３０４には入力整合回路３０５及びゲートバイアス回路３０６が接続され、電界効果トランジスタ３０３のドレイン３０７にはキャパシタ３００ｂとインダクタ３００ａからなる直列共振回路３００が接続され、出力整合回路３０８及びドレインバイアス回路３０９が接続される。又、電界効果トランジスタ３０３のソース３１０にはソースバイアス回路３１１が接続される。図５の周波数逓倍回路の動作原理を簡単に述べると次のようである。電界効果トランジスタ３０３のゲート３０４に基本周波数ｆｏを有する入力信号が入力されると電界効果トランジスタ３０３の非線型性により、電界効果トランジスタ３０３のドレイン３０７に基本周波数ｆｏ及び定数倍の周波数（ｎｆｏ、ｎ＝２，３，４……）を有する出力信号が出力される。入力端子３０１に入力された基本周波数ｆｏを有する入力信号に対し、パワーの損失無く電界効果トランジスタ３０３のゲート３０４に入力させるためには、電界効果トランジスタ３０３のゲート３０４には基本周波数ｆｏに対して整合された入力整合回路３０５が必要である。パワーの損失無く基本周波数の定数倍ｎの周波数ｎｆｏを有する出力信号を出力端子３０２に取り出すためには電界効果トランジスタ３０３のドレイン３０７に基本周波数の定数倍ｎの周波数ｎｆｏに対して整合された出力整合回路３０８が必要である。前述したように電界効果トランジスタ３０３のドレイン３０７で基本周波数ｆｏを有する入力信号を遮断すべきであり、そのため、ドレイン３０７にはキャパシタ３００ｂとインダクタ３００ａからなる直列共振回路３００が接続されている。周波数ｆｏを有する信号成分に対しては電界効果トランジスタ３０３のドレイン３０７から直列共振回路３００（矢印３００Ｙの方向）を見た入力インピーダンスは次の式（数３）で表される。
【００２３】
【数３】

【００２４】
上記式（数３）でＬは直列共振回路３００のインダクタ３００ａのインダクタンス値であり、Ｃはキャパシタ３００ｂのキャパシタンス値であり、ｆｏは入力端子３０１に入力された入力信号の基本周波数である。式（数４）を満たすように直列共振回路３００のインダクタ３００ａのインダクタンス値とキャパシタ３００ｂのキャパシタンス値を設定すると、式（数３）のインピーダンスＺ_ＬＣが非常に小さくなるため（ほぼゼロ）、基本周波数ｆｏを有する信号成分は電界効果トランジスタ３０３のドレイン３０７で遮断され、出力端子３０２から出力されない。
【００２５】
【数４】

【００２６】
高周波、特に２０ＧＨｚ以上の周波数を有する出力信号を取り出す２倍の高周波逓倍回路では入力信号の遮断用フィルタとしてインダクタ３００ａのインダクタンス値の範囲は０．１乃至２ｎＨであり、キャパシタ３００ｂのキャパシタンス値の範囲は０．１乃至２ｐＦである。例えば、１２ＧＨｚの基本周波数を有する入力信号が入力され、２４ＧＨｚの周波数が出力される高周波逓倍回路の場合、１２ＧＨｚの基本周波数を有する入力信号を遮断する一例としてのインダクタ３００ａとキャパシタ３００ｂの値は夫々０．１７６ｎＨと１ｐＦである。このようなインダクタ及びキャパシタは砒化ガリウム（ＧａＡｓ）のモノリシックマイクロ波集積回路（ＭＭＩＣ）上の占有面積が小さく、かつ容易に作製することができる。
【００２７】
（実施形態２）
次に、本発明の一例として前記周期接地導体膜を用いた線路により構成されたラットレースを提案する。図６には、本発明の一実施形態である前記周期接地導体膜を用いた線路により構成された２５ＧＨｚ用ラットレースを示す。周期接地導体膜２００１、貫通導体２００２、導体線路２００３、穴２００４に関しては図２（ａ），（ｂ）、図３（ｃ）と同じ番号を用いている。
【００２８】
図６の本発明の一実施形態のラットレースの場合、端子５１Ｐ，５２Ｐ，５３Ｐ，５４Ｐが夫々、図７の従来のラットレースの端子１１Ｐ，１２Ｐ，１３Ｐ，１４Ｐに該当する。１００μｍの高さのＧａＡｓ基板上に図１の従来の線路構造を用いて２５ＧＨｚ用ラットレースを作製する場合は、線路波長λｇは４．８ｍｍであるため、その面積は、約２ｍｍ^２である。しかし、１００μｍの高さのＧａＡｓ基板上に図２（ａ），（ｂ）、図３（ｃ）の新規線路構造を用いて２５ＧＨｚ用ラットレースを作製する場合は、線路波長λｇは２ｍｍであるため、その面積は、従来の約２０％である０．４ｍｍ^２である。
【００２９】
【発明の効果】
以上説明したように、本発明の一例である入力信号を遮断するＬＣフィルタとして周期接地導体膜を用いた線路構造を有する高周波逓倍回路を用いると、半導体チップ上の占有面積の小さい高周波逓倍回路が実現できる。本発明の新規高周波逓倍回路は、砒化ガリウム（ＧａＡｓ）モノリシックマイクロ波集積回路だけではなくシリコン（Ｓｉ）などの他の半導体材料上のモノリシックマイクロ波集積回路でも有効に用いられると期待される。
【図面の簡単な説明】
【図１】本発明の一実施形態の高周波逓倍回路を示す図
【図２】（ａ）遮断用フィルタとして周期接地導体膜を用いる本発明の一実施形態の導体線路の詳細構造を示す図
（ｂ）図２（ａ）のＸ−Ｘにおいての断面構造を示す図
【図３】（ｃ）図２（ａ）のＹ−Ｙにおいての断面構造を示す図
（ｄ）遮断用フィルタとして周期接地導体膜を用いる導体線路１３００の等価回路を示す図
【図４】図２（ａ）、（ｂ）、図３（ｃ）の新規線路構造と図８の従来の線路構造の２０ＧＨｚでの線路波長λｇの実測値を示す図
【図５】本発明の他の一実施形態の高周波逓倍回路を示す図
【図６】周期接地導体膜を用いた線路により構成された本発明の一実施形態のラットレースを示す図
【図７】従来のラットレースを示す図
【図８】ＧａＡｓモノリシックマイクロ波集積回路上の従来のマイクロストリップ線路を示す図
【図９】基本周波数ｆｏに対し１／４λの長さを有する開放スタブを用いる従来の周波数逓倍回路を示す図
【符号の説明】
１０１，１０２，２０１，２０２，３０１，３０２，１３０１，１３０２，５１Ｐ，５２Ｐ，５３Ｐ，５４Ｐ端子
１０３，２０３，３０３，７０１，１３０３電界効果トランジスタ
１０４，２０４，３０４，７０２，１３０４ゲート
１０５，２０５，３０５，７０４，１３０５入力整合回路
１０６，２０６，３０６，１３０６ゲートバイアス回路
１０７，２０７，３０７，７０３，１３０７ドレイン
１０８開放スタブ
１０９，２０８，３０８，７０５，１３０８出力整合回路
１１０，２０９，３０９，１３０９ドレインバイアス回路
１１１，３１０，１３１０ソース
１１２，３１１，１３１１ソースバイアス回路
３００直列共振回路
４００，５００，６００，１００１，２０００半導体基板
４０１導体線路
４０２，５０６，６０５断面図
４０３，５０５，６０４破線
５０１，５０２導体線路群
５０３，６０３誘電体
５０４導体層
６０１，６０２電極
７００バイアス回路
２０６ａ，２０９ａスタブ
２０６ｂ，２０９ｂ，３００ｂキャパシタ
３００ａインダクタ
２０６ｃ，２０９ｃ接続点
１０８Ｙ，２０６Ｙ，２０９Ｙ，３００Ｙ，７００Ｙ矢印
７００ａ１，７００ａ２，７００ｃ１，７００ｃ２接続部
７００ｂ１抵抗
７００ａ，７００ｂ２，７００ｂ３，１００２，２００３導体線路
７００ｂ導体線路回路
７００ｃキャパシタ
７００ｄ電源
１０００，２０２０接地導体膜
１３００線路構造
２００１周期接地導体膜
２００２貫通導体
２００４穴
２０１０絶縁膜

Claims

半導体基板の第１の主面上に形成された導体線路と、前記半導体基板の前記第１の主面とは逆の第２の主面上に形成された第１の接地導体膜と、前記導体線路と前記第１の接地導体膜の間に挟まれた第２の接地導体膜と、前記基板の前記第２の主面から前記第１の主面側へ向け等間隔に並べて形成された複数の穴と、前記穴に形成されかつ前記第１の接地導体膜と前記第２の接地導体膜とを導通する導体層とを有することを特徴とする共振回路。
共振回路と電界効果トランジスタとが半導体基板に形成された高周波逓倍回路であって、前記共振回路は、前記半導体基板の第１の主面上に形成された導体線路と、前記半導体基板の前記第１の主面とは逆の第２の主面上に形成された第１の接地導体膜と、前記導体線路と前記第１の接地導体膜の間に挟まれた第２の接地導体膜と、前記基板の前記第２の主面から前記第１の主面側へ向け等間隔に並べて形成された複数の穴と、前記穴に形成されかつ前記第１の接地導体膜と前記第２の接地導体膜とを導通する導体層とを有し、前記電界効果トランジスタのドレインが前記第２の接地導体膜を介して接地されたことを特徴とする高周波逓倍回路。
前記電界効果トランジスタのゲートにある周波数を有する入力信号が入力され、前記電界効果トランジスタのドレインから前記入力信号が有する周波数の整数倍である周波数を有する出力信号が出力されることを特徴とする請求項２記載の高周波逓倍回路。
４個の導体線路と４個の端子と、第２の接地導体膜とを半導体基板に形成されたハイブリッドカプラであって、前記４個の導体線路のそれぞれは半導体基板の第１の主面上に形成され、さらに前記半導体基板の前記第１の主面とは逆の第２の主面上に形成された第１の接地導体膜と、前記導体線路と前記第１の接地導体膜の間に挟まれた第２の接地導体膜と、前記基板の前記第２の主面から前記第１の主面側へ向け等間隔に並べて形成された複数の穴と、前記穴に形成されかつ前記第１の接地導体膜と前記第２の接地導体膜とを導通する導体層とを有し、前記４個の導体線路のそれぞれが前記端子より入力される信号の中心周波数に対して４分の１波長の長さを有し、前記４個の導体線路中の第１の導体線路は中心周波数に対して４分の１波長の長さを有する前記４個の導体線路中の第２の導体線路に接続され、前記第２の導体線路は中心周波数に対して４分の１波長の長さを有する前記４個の導体線路中の第３の導体線路に接続され、前記第３の導体線路は中心周波数に対して４分の３波長の長さを有する前記４個の導体線路中の第４の導体線路に接続され、第１の端子は前記第１の導体線路と前記第４の導体線路の接続部に接続され、第２の端子は前記第１の導体線路と前記第２の導体線路の接続部に接続され、第３の端子は前記第２の導体線路と前記第３の導体線路の接続部に接続され、第４の端子は前記第３の導体線路と前記第４の導体線路の接続部に接続されたことを特徴とするハイブリッドカプラ。