JP6542775B2 - 双方向デバイス製造のためのシステムおよび方法 - Google Patents

双方向デバイス製造のためのシステムおよび方法 Download PDF

Info

Publication number
JP6542775B2
JP6542775B2 JP2016538542A JP2016538542A JP6542775B2 JP 6542775 B2 JP6542775 B2 JP 6542775B2 JP 2016538542 A JP2016538542 A JP 2016538542A JP 2016538542 A JP2016538542 A JP 2016538542A JP 6542775 B2 JP6542775 B2 JP 6542775B2
Authority
JP
Japan
Prior art keywords
wafer
handle wafer
handle
temperature
introducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016538542A
Other languages
English (en)
Other versions
JP2017509136A (ja
JP2017509136A5 (ja
Inventor
リチャード エー． ブランチャード
リチャード エー． ブランチャード
ウィリアム シー． アレクサンダー
ウィリアム シー． アレクサンダー
Original Assignee
アイディール パワー インコーポレイテッド
アイディール パワー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/313,960 external-priority patent/US9029909B2/en
Application filed by アイディール パワー インコーポレイテッド, アイディール パワー インコーポレイテッド filed Critical アイディール パワー インコーポレイテッド
Publication of JP2017509136A publication Critical patent/JP2017509136A/ja
Publication of JP2017509136A5 publication Critical patent/JP2017509136A5/ja
Application granted granted Critical
Publication of JP6542775B2 publication Critical patent/JP6542775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

発明の詳細な説明
［相互参照］
２０１３年１２月１１日に出願された第６１／９１４，４９１号の優先権を主張し、これは、参照により本明細書に組み込まれる。
また、２０１４年１月８日に出願された第６１／９２４，８８４号の優先権を主張し、これは、参照により本明細書に組み込まれる。
また、２０１４年１月２１日に出願された第６１／９２９，８７４号の優先権を主張し、これは、参照により本明細書に組み込まれる。
また、２０１４年６月２４日に出願された第１４／３１３，９６０号の優先権を主張し、これは、参照により本明細書に組み込まれる。
また、２０１４年１月１７日に出願された第６１／９２８，６４４号の優先権を主張し、これは、参照により本明細書に組み込まれる。
［背景］
本発明は、半導体デバイスの製造に関し、より具体的には、両面双方向半導体デバイスの製造に関する。
以下で説明する点は、開示された発明から得た後知恵を反映している可能性があり、必ずしも先行技術であるとは認められないことに注意されたい。
参照により本明細書に組み込まれる、所有者共通かつ同時係属中の出願第１４／３１３，９６０号は、新規の双方向バイポーラトランジスタを教示し、これはＢ−ＴＲＡＮとして知られる。Ｂ−ＴＲＡＮは、各面に少なくとも２つの導線を有する３層４端子双方向バイポーラトランジスタである。Ｂ−ＴＲＡＮの各面上の１つの接合部は、印加電圧の極性に応じて、エミッタまたはコレクタとして機能する。従来、Ｂ−ＴＲＡＮおよび双方向のＩＧＢＴなどの両面デバイスの製造は、複雑で高価である。なぜなら従来の製造のほとんどが、ウエハの各面上に多数の電極を設けることを許容にするように設計されていないためである。
大多数の集積回路において、その個々の構成要素は全てチップの表面上に製造されるが、電気接点はチップの裏面に形成されることができる。３つ以上の端子を有するディスクリートデバイスの大多数は、同様に構成されており、上面に２つ以上の別個の導線を有する一方で裏面全体が別の導線である。しかし、デバイスの一方の面を単一の導線に制限することは、必然的に、両面上に２つ以上の導線を有する任意のデバイスの製造を妨げる。
［双方向デバイス製造のためのシステムおよび方法］
本願は、数ある技術革新の中で、デバイスの各面に複数の導線を形成することができる両面半導体デバイスを製造する方法を教示する。
本願はまた、数ある技術革新の中で、デバイスの各面に複数の導線を形成することができる両面半導体デバイスを製造するためのシステムを教示する。
本願はまた、数ある技術革新の中で、デバイスの各面に複数の導線を形成することができる両面半導体デバイスを製造するためのシステムを動作させるための方法を教示する。
上記の技術革新は、少なくとも２つのハンドルウエハを用いる製造工程により、種々の開示された実施形態で実現される。製造工程には、デバイスの両面にドーパントをドライブインするために使用可能な単一の長いドーパント拡散工程が含まれる。高温耐性および中温耐性ハンドルウエハが、製造を容易にする。
開示された発明を、添付図面を参照しながら説明する。添付図面は、重要なサンプル実施形態を示し、参照により本明細書に組み込まれる。
図１は、本発明に係るプロセスフローの一サンプル実施形態を概略的に示す。 図２Ａは、本発明に従って製造されたＢ−ＴＲＡＮの一サンプル実施形態を示す。 図２Ｂは、本発明に従って製造された双方向ｐチャネルＩＧＢＴの一サンプル実施形態を示す。 図３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊ、３Ｋは、本発明に係る製造プロセスの一サンプル実施形態を示す。 図４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、４Ｆ、４Ｇ、４Ｈ、４Ｉ、４Ｊ、４Ｋ、４Ｌは、本発明に係る製造プロセスの別のサンプル実施形態を示す。 図５Ａ、５Ｂ、５Ｃ、５Ｄは、本発明に係る部分的な製造プロセスの別のサンプル実施形態を示す。
［サンプル実施形態の詳細な説明］
本願の多数の革新的な教示を、現在好ましい（限定ではなく例としての）実施形態を特に参照して説明する。本願は、いくつかの発明を説明するが、以下の記載のいずれも、全体として、特許請求の範囲を限定するものと解釈されるべきではない。
本願は、両面デバイス製造への新しい取り組みを開示する。
本発明の革新的な技術は、とりわけ両面半導体デバイス、特に有利には垂直方向に対称的な両面半導体デバイスの製造のための革新的な方法を教示する。
現在最も好ましいサンプル実施形態（例えば、図１のサンプル実施形態）では、最初に一方の面で、複数の高温処理工程の大部分が、ドーパント拡散工程の直前まで行われる。後続する高温工程からの望まない過剰または過小ドーパント拡散を最小化するために、その第１面に対するドーパントはすべて、好ましくは、上記複数の高温処理工程の一番後ろで導入される。保護停止層が、後続の処理中の第１の面への不注意なまたは望まない変更に対する保護のために、第１の面上に配置される。
その後、高温ハンドルウエハが、高温ハンドルウエハの後の除去に役立つ停止層に取り付けられる。高温ハンドルウエハ、停止層、およびこれら２つを接合する方法は、すべて、後のドーパントのドライブイン工程で使用される高温によって実質的に影響を受けないように選択される。
いくつかの現在好ましいサンプル実施形態では、その後、必要に応じて、例えば研削および研磨によって、デバイスウエハを第２面から薄化することができ、それにより、処理が第２の面で開始される前にデバイス厚を所望の最終厚にすることができる。
その後、複数の高温処理工程が、好ましくは、第２の面に実行され、ドーパントの導入が、好ましくは、これらの工程の一番後ろで再び行われる。すべてのドーパントが導入された後、単一の比較的長いドーパントドライブイン工程が、両面のすべてのドーパントを同時に所望の深さまで拡散することができ、有利には、所望により、両面の間でほぼ対称的にドーパントを拡散することができる。
次に、中温処理工程を、露出した第２の面で行い、その後、中温ハンドルウエハを第２の面に貼り付けることができる。高温ハンドルウエハを除去し、それにより露出した第１の面で、中温処理工程を行うことができる。その後、中温ハンドルウエハを除去することができる。従来のウエハ処理は、実質的にこの時点で終了する。ウエハの片面または両面めっき、ダイシング、得られたチップのテストを含む低温処理に進むことができる。
いくつかの現在好ましいサンプル実施形態では、高温は、所与の実施形態で使用される金属または複数の金属の合金化温度を超える。
アルミニウムベースの金属被覆系を使用する場合、従来のシリコンウエハが不可逆的な損傷を受けることのない最大の温度は、約４５０〜５００°Ｃの範囲である。この温度範囲を超えると、アルミニウムは、シリコンと相互作用し、漏れ、短絡、および他の周知の障害を引き起こし始める。したがって、金属堆積（ｄｅｐｏｓｉｔｉｏｎ）は、好ましくは、中温処理の開始を特徴付け、中温は、ウエハに損傷を与え得る温度より低い温度に定義され得る。
現在最も好ましいサンプル実施形態では、中温は、所与の実施形態で使用される金属または複数の金属の合金化温度のおよその範囲の温度をも意味する。
現在最も好ましいサンプル実施形態では、低温は、およそはんだの溶融温度未満である。
図３Ａ〜３Ｌのプロセスフロー例は、図２ＡのようなＢ−ＴＲＡＮを製造するために使用することができる本発明の一サンプル実施形態を示す。
一サンプル実施形態では、製造は、図３Ａにおいて、ｐ型半導体ウエハ３０１の面３２１の高温処理とともに始まる。この高温処理は、例えば、熱酸化、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、高温アニールおよびドーパントの導入前に発生する他の処理などの操作を含むことができる。任意の終端構造が、最も好ましくは、処理のこの段階で形成される。ｎ型ドーパント３０３およびｐ型ドーパント３０５は、最も好ましくは、これらの高温処理の最後にウエハ３０１に導入される。面３２１のこの段階の高温処理は、高温ドーパント拡散工程が型通りに実行される直前で停止する。面３２１は、二酸化ケイ素層３３５によって覆われる。
本サンプル実施形態では、ｎ型ドーパント３０３は、電流の方向に応じて、Ｂ−ＴＲＡＮに対するエミッタまたはコレクタ領域として機能するＮ＋領域を形成するために最終的に拡散する。面３２１の他の領域のｐ型ドーパント３０５は、Ｐ＋ベースコンタクト領域となるものを形成する。
保護層３０７が、その後、図３Ｂの面３２１上に設けられる。保護層３０７は、続くウエハ３０１の反対側の面３２３の処理の間、面３２１に対する不要な変更を最小限に抑えるのに役立つ。
一サンプル実施形態では、保護層３０７は、例えばＣＶＤ二酸化ケイ素の、単層にすることができる。
別のサンプル実施形態では、保護層３０７は、例えば保護層のサンドイッチ、例えばＣＶＤシリコン窒化物の層によって分離された二層のＣＶＤ二酸化ケイ素、であり得る。
図３Ｃに見られるように、高温ハンドルウエハ３０９は、面３２１上の保護層３０７に高温で貼り付けられる。高温ハンドルウエハ３０９は、ウエハ３０１上の高温製造に使用される温度によって、特に、後のドーパントドライブイン工程に使用される温度によって、実質的に影響を受けないように選択される。（例えば、シリコンおよび石英の熱膨張係数の不整合により、約４００°Ｃ以上の接合温度でシリコンウエハはそってしまう。石英は、このように高温ハンドルウエハとして一般に受け入れられないが、いくつかのサンプル実施形態では中温ハンドルウエハとして使用可能である。）高温ハンドルウエハ３０９を保護層３０７に接合する方法も、このような高温に耐えるように選択される。
現在好ましい一サンプル実施形態では、極めて平坦なウエハ表面同士を共に中温（例えば４００°Ｃ）で配置して弱い接合を形成することにより、シリコン高温ハンドルウエハを二酸化ケイ素の保護層に直接接合することができる。その後、ウエハを、例えば２時間、例えば１１００°Ｃの炉内に配置し、シリコンハンドルウエハを二酸化ケイ素保護層に直接接合することができる。
面３２１に対する不要な変化を防止することに加えて、保護層３０７はまた、ハンドルウエハ３０９を後に除去する際の、例えば板厚不足によるウエハの損傷を避けるための停止点を提供する。
図３Ａ〜３Ｋのサンプル実施形態では、ウエハ３０１の初期厚さは、最終製品に対して所望されるものよりも厚くなっている。したがって、続いて、図３Ｄに示すように、ウエハ３０１を、面３２３側から集積回路またはディスクリートデバイスにとっての最終厚まで薄化する。一サンプル実施形態では、この薄化は、デバイス品質面を作り出すために、研削、ラッピング、および研磨の組み合わせによって行うことができる。
高温処理は、その後、図３Ｅのように、ｎ型ドーパント３０３およびｐ型ドーパント３０５を導入することにより、面３２３上で実行される。この処理は、好ましくは、面３２１で先立って行われた高温処理を面３２３上に反映したものである。その後、比較的長い高温拡散工程により、ウエハの両面のドーパント３０３および３０５は所望の接合深さまで拡散する。図３Ｆに示されるように、このドーパント拡散は、Ｎ＋エミッタ／コレクタ領域３１１およびＰ＋ベースコンタクト領域３１３を生じさせる。
一サンプル実施形態では、望ましい接合深さは、例えば３〜５μｍであり、拡散工程は、例えば１０５０〜１１００°Ｃの温度で、例えば３〜１０時間行われる。
図３Ｇに見られるように、中温処理は、その後、面３２３上で実行される。中温処理は、例えば、面３２３上で、Ｎ＋領域３１１およびＰ＋領域３１３それぞれの上に金属コンタクトパッド３１５および３１７を形成するためのマスク金属蒸着およびエッチングを含むことができる。金属コンタクトパッド３１５および３１７は、酸化物層３３５を介して各領域３１１および３１３に接する。中温処理は、例えば、コンタクトパッド３１５および３１７のパッシベーションを含むこともできる。上述のように、一旦、金属パッド３１５および３１７が存在するようになると、高温処理は、通常、発生しない。
面３２３の中温処理の完了後、中温ハンドルウエハ３１９は、図３Ｈの面３２３に貼り付けられる。一サンプル実施形態では、中温ハンドルウエハ３１９は、デバイスウエハへの接合を促進する接着層を含む。接着部３３７によって例示されるように、一サンプル実施形態では、この接着層の一部が、部分的にまたは完全に、両ウエハの間のギャップを埋めることができる。図３Ｉのように、高温ハンドルウエハ３０９は、その後、面３２１から除去され、好ましくは、続けて大部分または全ての保護層３０７が除去される。
中温処理は、その後、図３Ｊの面３２１上で実行され、面３２１上のＮ＋領域３１１およびＰ＋領域３１３それぞれの上に金属コンタクトパッド３１５および３１７を再び形成する。中温ハンドルウエハ３１９は、図３Ｋにおいて除去され、ウエハ３０１の従来のウエハ処理を終了する。
同様の代表的なプロセスフローを、図２Ｂに見られるような双方向ＩＧＢＴを製造するための別のサンプル実施形態において使用することができる。図４Ａでは、ウエハ３０１の面３２１の初期の高温処理は、トレンチゲート４２５を形成するだけでなく、例えば、任意の終端構造を形成し、任意の他の適切な処理を行う工程を含む。面３２１の高温処理の終わり近くに、ｎ型ドーパント４０３およびｐ型ドーパント４０５が、図４Ｂにおいて導入される。
保護層３０７は、図４Ｃの面３２１上で、酸化物層３３５の上に、形成される。次に、高温ハンドルウエハ３０９が、図４Ｄの保護層３０７に貼り付けられる。一サンプル実施形態では、ウエハ３０１の初期厚さは、最終的なデバイスに望まれるものよりも厚いため、ウエハ３０１を、図４Ｅの面３２３側から薄化する。図４Ｆの面３２３上で高温処理が実行されるが、当該高温処理は、ゲートトレンチ４２５および酸化物層３３５を形成する工程と、ｎ型ドーパント４０３およびｐ型ドーパント４０５を導入する工程とを含む。比較的長い高温拡散工程の後に、両面３２１および３２３のドーパント４０３および４０５は拡散し、Ｐ＋ソース領域４２７と、Ｎ＋ボディコンタクト領域４２９と、Ｎ型ボディ領域４３１とを形成する。
面３２３で中温処理が進むが、この処理は、図４Ｈでソースコンタクト金属４３３およびコンタクトパッドを形成すること、また、トレンチゲート４２５へのコンタクト（図示せず）を形成することを含む。面３２３の中温処理がほぼ完了すると、面３２１の処理を可能にするために、中温ハンドルウエハ３１９が、図４Ｉの面３２３に貼り付けられる。一サンプル実施形態では、中温ハンドルウエハ３１９は、中温接着剤を使用して面３２３に貼り付けられ、その一部は、ギャップにおいて接着剤３３７として見ることができる。高温ハンドルウエハ３０９は、（このサンプル実施形態においては）保護層３０７と共に、面３２１から除去され、図４Ｊに示されるように面３２１を解放する。
面３２１の中温処理が進むが、この処理は、面３２１上にソースコンタクト金属４３３およびコンタクトパッドを形成すること、また、図４Ｋでトレンチゲート４２５へのコンタクト（図示せず）を形成することを含む。ウエハ３０１の従来のウエハ処理は、中温ハンドルウエハ３１９（ならびに余分な接着剤３３７）の除去とともに、図４Ｌで完結する。
いくつかのサンプル実施形態では、初期のデバイスウエハは、非常に薄いため従来の処理工程に耐えられない。図５Ａ〜５Ｄのようなサンプル実施形態では、２つの代わりに合計３つのハンドルウエハ：高温で接合された２つのハンドルウエハと中温で接合された１つのハンドルウエハ、が使用される。図５Ａにおいて、薄いデバイスウエハ３０１の面３２３は、第１の面３２１で処理が開始される前に、高温ハンドルウエハ５０９に貼り付けられる。
図５Ｂ、５Ｃ、５Ｄはそれぞれ、ハンドルウエハ５０９の存在下での、図３Ａ、３Ｂ、３Ｃの処理工程に匹敵する。ウエハ３０１が高温ハンドルウエハ３０９に貼り付けられると、ハンドルウエハ５０９を除去することができ、図３Ｄ〜３Ｋのサンプル実施形態に見られるように、製造を進めることができる。
［利点］
様々な実施形態における、開示された技術革新は、少なくとも以下の利点の１つ以上を提供する。ただし、これらの利点のすべてが、開示された技術革新の１つ１つから生じるわけではなく、この利点の一覧は、記載された種々の発明を制限するものではない。
・両面デバイスの製造を簡素化する。
・両面上に同様の許容可能な深さまでドーパントを拡散させる。
・デバイスの両面での複数の活性領域および複数の電極の効率的な製造を可能にする。
・薄化後、従来のウエハ製造の残りの部分を通じて、ウエハが常にハンドルウエハに貼り付けられているので、従来の製造プロセスおよびシステムを通じた非常に薄いデバイスウエハの処理が可能である。
・デバイスに損傷を与えることなく垂直方向に対称的なデバイスを製造可能である。
必ずしも全てではないいくつかの実施形態によれば、両面半導体デバイス製造のための方法およびシステムが提供される。各面に複数の導線を有するデバイスを、高温耐性ハンドルウエハおよび中温耐性のハンドルウエハを用いて製造することができる。ドーパントは、単一の長い高温拡散工程が両面においてほぼ等しい深さまですべてのドーパントを拡散させる少し前に、両面に導入することができる。すべての高温処理が、ハンドルウエハなしで、または高温ハンドルウエハを貼り付けた状態で発生する。中温ハンドルウエハが取り付けられると、高温処理工程は発生しない。高温は、アルミニウム系金属被膜の存在下においてデバイスに損傷を与え得るものであると考えることができる。
必ずしも全てではないいくつかの実施形態によれば、半導体デバイスの製造方法が提供され、その方法は、半導体塊の第１の面上の第１の領域に第１導電型ドーパントを導入することと、第１の面上の第２の領域に第２導電型ドーパントを導入することと、第１の面に高温ハンドルウエハを取り付けることと、第１の面に平行な半導体塊の第２の面上の第３の領域に第１導電型ドーパントを導入することと、第２の面上の第４の領域に第２導電型ドーパントを導入することと、半導体塊の所望の深さまで第１導電型ドーパントと第２導電型ドーパントとを拡散させる高温拡散工程を行うことと、第２の面上で中温製造工程を行うことと、第２の面にハンドルウエハを取り付けることと、高温ハンドルウエハを除去することと、第１の面上で中温製造工程を行うこととを含む。
必ずしも全てではないいくつかの実施形態によれば、半導体デバイスの製造方法が提供され、その方法は、半導体ウエハの第１の面で高温製造工程を行うことと、第１の面上の第１の領域に第１導電型ドーパントを導入することと、第１の面上の第２の領域に第２導電型ドーパントを導入することと、第１の面に高温ハンドルウエハを接合することと、第１の面に平行な半導体ウエハの第２の面で高温製造工程を実行することと、第２の面上の第３の領域に第１導電型ドーパントを導入することと、第２の面上の第４の領域に第２導電型ドーパントを導入することと、半導体ウエハの所望の深さまで第１導電型ドーパントおよび第２導電型ドーパントを拡散させる拡散工程を約６００°Ｃを超える温度で行うことと、約４５０°Ｃ未満の温度で、第２の面上で中温製造工程を行うことと、中温ハンドルウエハを第２の面に接合することと、第１の面から高温ハンドルウエハを除去することと、約４５０°Ｃ未満の温度で、第１の面上で中温製造工程を行うことと、第２の面から中温ハンドルウエハを除去することと、約２４０°Ｃ未満の温度で、半導体ウエハ上で低温処理工程を行うこととを含み、少なくとも高温製造工程のいくつかが、約６００°Ｃを超える温度で行われる。
必ずしも全てではないいくつかの実施形態によれば、半導体デバイスの製造方法が提供され、その方法は、半導体ウエハの第１の面で高温製造工程を行うことと、半導体ウエハの第１の面上の第１の領域に第１導電型ドーパントを導入することと、第１の面上の第２の領域に第２導電型ドーパントを導入することと、第１の面上に保護層を形成することと、第１の面上の保護層に高温ハンドルウエハを接合することと、第１の面と平行な半導体ウエハの第２の面から、半導体ウエハを所望の厚さに薄化することと、第２の面上で高温製造工程を行うことと、第２の面上の第３の領域に第１導電型ドーパントを導入することと、第２の面上の第４の領域に第２導電型ドーパントを導入することと、半導体ウエハの所望の深さまで第１導電型ドーパントおよび第２導電型ドーパントを拡散させる拡散工程を行うことと、第２の面上で中温製造工程を行うことと、第２の面上にパターン化された金属被覆を形成することと、パターン化された金属被覆上で、中温ハンドルウエハを第２の面に接合することと、第１の面から高温ハンドルウエハを除去することと、第１の面から保護層を除去することと、第１の面上で中温製造工程を行うことと、第１の面に追加のパターン化された金属被覆を形成することと、第２の面から中温ハンドルウエハ除去することと、約２４０°Ｃ未満の温度で、半導体ウエハ上で低温処理工程を行うこととを含み、ハンドルウエハのそれぞれと半導体ウエハとの間の接合が、それぞれの接合する工程後に使用される温度による影響を実質的に受けず、拡散工程と少なくとも高温製造工程のいくつかとが、約６００°Ｃを超える温度で行われ、中温製造工程が、約４５０°Ｃ未満の温度で行われる。
必ずしも全てではないいくつの実施形態によれば、半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法が提供され、その方法は、ａ）ウエハの第１の面に２つのそれぞれのパターンでドーパントを導入することと、その後、ｂ）ウエハの第１の面に第１のハンドルウエハを取り付けることと、ｃ）ウエハの第２の面に２つのそれぞれのパターンでドーパントを導入することと、ｄ）ウエハを加熱することによって、ウエハの第１および第２の面の両方でドーパントを拡散し、活性化することと、ｅ）ウエハの第２の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、ｆ）第１のハンドルウエハを除去し、その後、ウエハの第１の面に追加のパターン化された金属被覆を形成することと、その後、ｇ）第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む。
必ずしも全てではないいくつかの実施形態によれば、半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法が提供され、その方法は、ａ）ウエハの第１の面に一定のパターンでドーパントを導入することと、その後、ｂ）ウエハの第１の面に第１のハンドルウエハを取り付けることと、ｃ）ウエハの第２の面に一定のパターンでドーパントを導入することと、ｄ）ウエハを加熱することで、ウエハの第１および第２の面の両方でドーパントを拡散し、活性化することと、ｅ）ウエハの第２の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に第１のハンドルウエハとは異なる組成を有する第２のハンドルウエハを取り付けることと、ｆ）第１のハンドルウエハを除去し、その後、ウエハの第１の面に追加のパターン化された金属被覆を形成することと、その後、ｇ）第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む。
必ずしも全てではないいくつかの実施形態によれば、半導体ウエハの両面にパターン化された通電接続部および制御端子接続部の両方を有する両面パワー半導体デバイスの製造方法が提供され、その方法は、ａ）ｐ型およびｎ型ドーパントの両方を、ウエハの第１の面に、全体的でない一定のパターンで導入することと、ｂ）ウエハの第１の面に第１のハンドルウエハを取り付けることと、ｃ）ｐ型およびｎ型ドーパントの両方を、ウエハの第２の面に、全体的でない一定のパターンで導入することと、ｄ）ウエハを加熱することによって、ウエハの第１および第２の面の両方でドーパントを拡散し、活性化することと、ｅ）ウエハの第２の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、ｆ）第１のハンドルウエハを除去し、その後、ウエハの第１の面に追加のパターン化された金属被覆を形成することと、その後、ｇ）第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む。
必ずしも全てではないいくつかの実施形態によれば、半導体ウエハの両面にパターン化された通電接続部および制御端子接続部の両方を有する両面パワー半導体デバイスの製造方法が提供され、その方法は、ａ）通電接続部が形成される位置で、更にはまた、通電接続部が形成されない両面上の位置で、ウエハの第１の面に一定のパターンでドーパントを導入することと、ｂ）ウエハの第１の面に第１のハンドルウエハを取り付けることと、ｃ）通電接続部が形成される位置で、また、通電接続部が形成されない両面上の位置で、ウエハの第２の面に一定のパターンでドーパントを導入することと、ｄ）ウエハを加熱することで、ウエハの第１および第２の面の両方でドーパントを拡散し、活性化することと、ｅ）ウエハの第２の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、ｆ）第１のハンドルウエハを除去し、その後、ウエハの第１の面に追加のパターン化された金属被覆を形成することと、その後、ｇ）第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む。
必ずしも全てではないいくつかの実施形態によれば、半導体ウエハの両面にパターン化された通電接続部および制御端子接続部の両方を有する両面パワー半導体デバイスの製造方法が提供され、その方法は、ａ）ｐ型およびｎ型ドーパントの両方を、２つのそれぞれのパターンでウエハの第１の面に導入することと、ｂ）ウエハの第１の面に第１のハンドルウエハを取り付けることと、ｃ）ｐ型およびｎ型ドーパントの両方を、２つのそれぞれのパターンでウエハの第２の面に導入することと、ｄ）ウエハを加熱することによって、ウエハの第１および第２の面の両方でドーパントを拡散し、活性化することと、ｅ）ウエハの第２の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、ｆ）第１のハンドルウエハを除去し、その後、ウエハの第１の面に追加のパターン化された金属被覆を形成することと、その後、ｇ）第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含み、さらに、ｂ）の工程の前に、ウエハに初期ハンドルウエハを取り付ける初期工程を含む。必ずしも全てではないいくつかの実施形態によれば、半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法が提供され、その方法は、ウエハの両面にトレンチゲートを形成することと、ウエハの両面に一定のパターンでドーパントを導入することと、ウエハの第１の面に第１のハンドルウエハを取り付けることと、ウエハを加熱することによって、ドーパントを拡散し、活性化することと、ウエハの第２の面上にパターン化された金属被覆を形成し、その後、パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、第１のハンドルウエハを除去し、その後、ウエハの第１の面に追加のパターン化された金属被覆を形成することと、その後、第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を含み、各面上の１つのパターン化された金属被覆が、それぞれの面上のトレンチゲートに接触する。
［変更と変形］
当業者に認識されるように、本願に記載された革新的な概念は、非常に広い範囲の用途にわたって変更するおよび変形することができるため、特許の主題の範囲は、与えられた特定の代表的な教示のいずれによっても限定されるものではない。添付の特許請求の範囲の精神および広い範囲内に入るそのような代替、修正および変形の全てを包含することが意図されている。
いくつかの現在の好ましい実施形態では、ｐ型ドーパントは、好ましくはホウ素で、ｎ型ドーパントは、好ましくはヒ素および／またはリンである。いくつかの実施形態では、ホウ素は、ウエハのバルクｐ型ドーピングを提供するために使用される。他の実施形態では、異なり得る。
いくつかの実施形態では、ドーパントは、例えばマスク注入によって導入することができる。他の実施形態では、異なり得る。
いくつかの現在の好ましい実施形態では、高温ハンドルウエハは、サファイア、シリコン、二酸化ケイ素、窒化ガリウム、炭化ケイ素であることができる。他の実施形態では、異なり得る。
いくつかのサンプル実施形態では、中温ハンドルウエハは、サファイア、シリコン、炭化ケイ素、石英、窒化ガリウム、高融点金属、またはガラスであることができる。他の実施形態において、この材料は、異なり得る。
いくつかのサンプル実施形態において、適切な高融点金属には、タングステン、モリブデン、チタン、タンタル、およびこれらの合金が含まれ得る。他の実施形態では、他の高融点金属を用いられ得る。
いくつかのサンプル実施形態では、保護層は、例えば、化学蒸着（ＣＶＤ）によって形成された、二酸化ケイ素、窒化ケイ素、多結晶シリコン、またはアモルファスシリコンの層であってもよい。他のサンプル実施形態では、例えば、保護層は、例えば、ＣＶＤ二酸化ケイ素、ＣＶＤ窒化ケイ素、およびＣＶＤ二酸化ケイ素の、ＣＶＤによって形成されたこれら３材料の３層のセットとすることができる。さらに他の実施形態では、この層は異なり得る。
いくつかの実施形態では、ＣＶＤは、保護層を形成するために使用され、保護層の上面は、高温ハンドルウエハに接合される前に、例えば化学機械研磨（ＣＭＰ）により、好ましくは平坦化される。
高温ハンドルウエハがシリコンであり、保護層の露出面が二酸化ケイ素であるいくつかのサンプル実施形態では、ハンドルウエハは、高温で、保護層に直接接合することができる。他の実施形態では、他の接合方法を適宜に用いられ得る。
現在最も好ましいサンプル実施形態では、両面を覆う絶縁層は、好ましくは二酸化ケイ素である。しかしながら、他の実施形態では、異なり得る。
いくつかの実施形態では、初期の絶縁層は、第１の面から省略することができ、保護層からの少なくとも一部の酸化物は、高温ハンドルウエハを除去する際に完全に除去するのではなく、ウエハの第１の面に残すことができる。この酸化物層は、デバイスへのコンタクトを形成するために、そこを通じてエッチングが行われる酸化物層を提供することができる。いくつかのこのような実施形態では、類似の酸化物層（例えば、二酸化シリコンおよびＢＰＳＧの層）を、高温ドーパントドライブインと第２の面の中温処理の開始との間に、第２の面に形成することができる。そのようなサンプル実施形態では、ＳｉＯ2層の厚さは、例えば０．１μｍであることができ、ＢＰＳＧ層の厚さは、例えば、０．６μｍであることができる。
いくつかの現在好ましいサンプル実施形態では、例えば、ＡｌＣｕ（１％）の金属導体が、コンタクト金属被覆のために使用される。他の実施形態では、例えば、ＡｌＣｕＳｉの金属導体がコンタクト金属被覆のために使用される。さらに他の実施形態において、この導体は異なり得る。
いくつかの実施形態では、前面から背面へのウエハのアライメントは、両面研磨開始ウエハから始めることによって、および、アライメントアルゴリズムを使用した高温接合工程の後に、接合されたウエハスタックの露出した両面上にアライメントマークを配置することによって得られる。他の実施形態では、前面から背面へのアライメントは、赤外線アライメントを使用することによって得られる。赤外線アライメントでは、あるウエハ面上の特徴を、アライメント中にウエハを通じて「見る」ことができる。さらなる他の実施形態では、アライメントは、例えばマスクが第２の面上に存在する間のウエハの第１の面への整列などの機械的手段によって得られる。これらの技術のそれぞれに、長所と短所だけでなく、関連設備コストがある。さらに他の実施形態では、アライメントは、違う方法で行われ得る。
現在最も好ましい実施形態では、本発明に従って製造されたデバイスは、垂直方向に対称な双方向デバイスである。しかしながら、他の実施形態では、本発明の革新的な方法に従って、一方向デバイスを製造できるのと同じように、非対称のデバイスを製造することができる。さらに他の実施形態では、このデバイスの向きは異なり得る。
いくつかの垂直方向に対称な実施形態では、さらに、製造および処理を簡素化するために、同じマスクのセットをウエハの両面で使用することができる。「ｘ」または「ｙ」のいずれかの軸上のデバイスの中心線周りに対称に設定されたマスクを設計することによって、上下対称の装置を得ることができる。
いくつかの実施形態において、第１の面の中温処理の完了後かつ中温ハンドルウエハが第２の面から除去される前に、ウエハの一方の面にテープを使用することができる。他の実施形態では、中温ハンドルウエハを除去する前に、ウエハを基板上に実装することができる。更なる他の実施形態では、これは異なり得る。
テープが中温処理後の第１の面に使用されるいくつかの実施形態において、このテープは、ウエハソーイング時にウエハを接着するためのテープであってもよい。
いくつかの実施形態では、中温ハンドルウエハを除去した後、ウエハの片面または両面をめっきすることができる。他の実施形態では、第１の面の中温処理の完了後かつ中温ハンドルウエハが第２の面から除去される前に、ウエハの第１の面をめっきすることができる。
いくつかの実施形態では、高温は、約４５０°Ｃを超える温度である。他の実施形態では、高温は、約６００°Ｃを超える温度である。さらに他の実施形態では、この温度範囲は異なり得る。
いくつかの熟慮された実施形態では、デバイスウエハが同じ組成のハンドルウエハに直接接合されている場合は、より強固な接合を促進するために、同一の結晶構造を有するが融点がより低い他の半導体の薄い層を２つの面の間に配置することができる。これは、例えば、初期のシリコンデバイスウエハがシリコンハンドルウエハに直接接合されるいくつかの３ハンドルウエハの実施形態において可能である。中間半導体の融点は、中温または高温接合に対する適合性を決定する。いくつかの実施形態では、ゲルマニウムは、中温で強固な接合を促進することができ、特定のシリコン／ゲルマニウム合金は、高温シリコン−シリコン接合を促進することができると考えられる。
現在最も好ましい実施形態では、デバイスウエハは、例えば、４００μｍの初期厚さを有し得て、両面で研磨される。他の実施形態では、これは異なり得る。
ウエハが処理中に薄化される現在最も好ましい実施形態では、薄化操作は、ウエハの厚さを、例えば、８０μｍ未満に減らすことができる。
現在最も好ましいサンプル実施形態では、研削、ラッピング、研磨、エッチング、ＣＭＰ、またはそれらの任意の組み合わせなどを、本明細書に教示されるように、デバイスウエハの薄化、ハンドルウエハの除去、停止層の除去などの工程に使用することができる。いくつかの熟慮された実施形態では、適切な透明なハンドルウエハを除去するのに、レーザ剥離を用いることができる。さらに他の熟慮された実施形態では、ハンドルウエハは、接着剤で接着でき、溶媒系を使用して剥離することができる適切な多孔質基材とすることができる。しかし、そのような目的のために他のプロセスを使用することができ、その他のプロセスも本発明の範囲内に入ると考えられることが理解されるであろう。
変形および実装、ならびに下記に記載の発明で相乗的に実現可能ないくつかの特徴を表示するのに役立つその他の一般的な背景は、以下の米国特許出願に見出し得る。これら全ての出願は、少なくともいくらか本願と共通の所有者、同時係属性、および発明者を有し、それらの全て、ならびにそれらの中に直接または間接的に組み込まれた任意の材料が、本明細書に参照により組み込まれる：ＵＳ８，４０６，２６５、ＵＳ８，４００，８００、ＵＳ８，３９５，９１０、ＵＳ８，３９１，０３３、ＵＳ８，３４５，４５２、ＵＳ８，３００，４２６、ＵＳ８，２９５，０６９、ＵＳ７，７７８，０４５、ＵＳ７，５９９，１９６；ＵＳ２０１２−０２７９５６７Ａ１、ＵＳ２０１２−０２６８９７５Ａ１、ＵＳ２０１２−０２７４１３８Ａ１、ＵＳ２０１３−００３８１２９Ａ１、ＵＳ２０１２−００５１１００Ａ１、ＰＣＴ／ＵＳ１４／１６７４０、ＰＣＴ／ＵＳ１４／２６８２２、ＰＣＴ／ＵＳ１４／３５９５４、ＰＣＴ／ＵＳ１４／３５９６０；１４／１８２，２４３、１４／１８２，２３６、１４／１８２，２４５、１４／１８２，２４６、１４／１８３，４０３、１４／１８２，２４９、１４／１８２，２５０、１４／１８２，２５１、１４／１８２，２５６、１４／１８２，２６８、１４／１８３，２５９、１４／１８２，２６５、１４／１８３，４１５、１４／１８２，２８０、１４／１８３，４２２、１４／１８２，２５２、１４／１８３，２４５、１４／１８３，２７４、１４／１８３，２８９、１４／１８３，３０９、１４／１８３，３３５、１４／１８３，３７１、１４／１８２，２７０、１４／１８２，２７７、１４／２０７０３９、１４／２０９，８８５、１４／２６０，１２０、１４／２６５，３００、１４／２６５，３１２、１４／２６５，３１５、１４／３１３，９６０、１４／４７９，８５７、１４／５１４，８７８、１４／５１４，９８８、１４／５１５，３４８；２０１３年１２月１１日に出願された米国仮出願６１／９１４，４９１号および６１／９１４，５３８号；２０１４年１月８日に出願された６１／９２４，８８４号；２０１４年１月９日に出願された６１／９２５，３１１号；２０１４年１月１６日に出願された６１／９２８，１３３号；２０１４年１月１７日に出願された６１／９２８，６４４号；２０１４年１月２１日に出願された６１／９２９，７３１号および６１／９２９，８７４号；２０１４年１月２７日に出願された６１／９３１，７８５号；２０１４年１月２８日に出願された６１／９３２，４２２号；２０１４年１月３０日に出願された６１／９３３，４４２号；２０１４年６月３日に出願された６２／００７，００４号；２０１４年６月５日に出願された６２／００８，２７５号；２０１４年６月２０日に出願された６２／０１５，０９６号；２０１４年９月１８日に出願された６２／０５２，３５８号；２０１４年９月２４日に出願された６２／０５４，６２１号；２０１４年９月２５日に出願された６２／０５５，１６７号；２０１４年１０月６日出願された６２／０６０，３１２号；２０１４年１０月１３日に出願された６２／０６３，０９０号；２０１４年１０月１６日に出願された６２／０６４，６１６号；２０１４年１０月２０日に出願された６２／０６５，９１６号；２０１４年１０月３１日に出願された６２／０７３，８０９号；および上記のいずれかのすべての優先権出願であり、そのいずれも参照により本明細書に組み込まれる。
本願における説明はいずれも、任意の特定の要素、工程、または機能が、特許請求の範囲に含まれなければならない本質的な要素であることを示唆するとして読まれるべきでない。すなわち、特許で保護される主題の範囲は、許可クレームによってのみ定義される。更に、これらのクレームはいずれも、厳密な語「ミーンズ・フォー（ｍｅａｎｓ ｆｏｒ）」に分詞が続かなければ、米国特許法第１１２条第６パラグラフを発動させることを意図しない。
出願時の特許請求の範囲は、可能な限り包括的であることが意図されており、主題は、意図的に放棄（ｒｅｌｉｎｑｕｉｓｈｅｄ，ｄｅｄｉｃａｔｅｄ，ａｂａｎｄｏｎｅｄ）されない。

Claims (74)

  1. 半導体デバイスの製造方法であって
    半導体塊の第１の面上の第１の領域に第１導電型ドーパントを導入することと、前記第１の面上の第２の領域に第２導電型ドーパントを導入することと、
    前記第１の面に高温ハンドルウエハを取り付けることと、
    前記第１の面に平行な前記半導体塊の第２の面上の第３の領域に第１導電型ドーパントを導入することと、前記第２の面上の第４の領域に第２導電型ドーパントを導入することと、
    前記半導体塊の所望の深さまで第１導電型ドーパントおよび第２導電型ドーパントを拡散させる高温拡散工程を行うことと、
    前記第２の面上で中温製造工程を行うことと、
    前記第２の面に中温ハンドルウエハを取り付けることと、
    前記高温ハンドルウエハを除去することと、
    前記第１の面上で中温製造工程を行うことと、を含む方法。
  2. 前記ハンドルウエハのそれぞれと前記半導体塊との間の接続が、それぞれの前記取り付ける工程の後に使用される温度による影響を実質的に受けない請求項１に記載の方法。
  3. 前記中温製造工程が、４５０°Ｃ未満の温度で行われる請求項１に記載の方法。
  4. 前記拡散工程が、６００°Ｃを超える温度を使用する請求項１に記載の方法。
  5. 前記半導体塊がシリコンから形成される請求項１に記載の方法。
  6. 半導体デバイスを製造する方法であって、
    半導体ウエハの第１の面で高温製造工程を行うことと、
    前記第１の面上の第１の領域に第１導電型ドーパントを導入することと、前記第１の面上の第２の領域に第２導電型ドーパントを導入することと、
    前記第１の面に高温ハンドルウエハを接合することと、
    前記第１の面に平行な前記半導体ウエハの第２の面で高温製造工程を行うことと、
    前記第２の面上の第３の領域に第１導電型ドーパントを導入することと、前記第２の面上の第４の領域に第２導電型ドーパントを導入することと、
    前記半導体ウエハの所望の深さまで前記第１導電型ドーパントおよび第２導電型ドーパントを拡散させる拡散工程を、６００°Ｃを超える温度で行うことと、
    ４５０°Ｃ未満の温度で、前記第２の面上で中温製造工程を行うことと、
    前記第２の面に中温ハンドルウエハを接合することと、
    前記第１の面から前記高温ハンドルウエハを除去することと、
    ４５０°Ｃ未満の温度で、前記第１の面上で中温製造工程を行うことと、
    前記第２の面から前記中温ハンドルウエハを除去することと、
    ２４０°Ｃ未満の温度で、前記半導体ウエハ上で低温処理工程を行うことと、
    を含み、少なくとも前記高温製造工程のいくつかが、６００°Ｃを超える温度で行われる方法。
  7. 半導体デバイスを製造する方法であって、
    半導体ウエハの第１の面で高温製造工程を行うことと、
    前記半導体ウエハの第１の面上の第１の領域に第１導電型ドーパントを導入することと、前記第１の面上の第２の領域に第２導電型ドーパントを導入することと、
    前記第１の面上に保護層を形成することと、
    前記第１の面上の前記保護層に高温ハンドルウエハを接合することと、
    前記第１の面と平行な前記半導体ウエハの第２の面から、前記半導体ウエハを所望の厚さに薄化することと、
    前記第２の面上で高温製造工程を行うことと、
    前記第２の面上の第３の領域に第１導電型ドーパントを導入することと、前記第２の面上の第４の領域に第２導電型ドーパントを導入することと、
    前記半導体ウエハの所望の深さまで前記第１導電型ドーパントおよび第２導電型ドーパントを拡散させる拡散工程を行うことと、
    前記第２の面上で中温製造工程を行うことと、前記第２の面上にパターン化された金属被覆を形成することと、
    前記パターン化された金属被覆上で、中温ハンドルウエハを前記第２の面に接合することと、
    前記第１の面から前記高温ハンドルウエハを除去することと、
    前記第１の面から前記保護層を除去することと、
    前記第１の面上で中温製造工程を行うことと、前記第１の面に追加のパターン化された金属被覆を形成することと、
    前記第２の面から前記中温ハンドルウエハを除去することと、
    ２４０°Ｃ未満の温度で、前記半導体ウエハ上で低温処理工程を行うことと、
    を含み、
    前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれの前記接合する工程後に使用される温度による影響を実質的に受けず、
    前記拡散工程と少なくとも前記高温製造工程のいくつかとが、６００°Ｃ超える温度で行われ、
    前記中温製造工程が、４５０°Ｃ未満の温度で行われる方法。
  8. 化学機械研磨を用いて前記保護層を平坦化することをさらに含む請求項７に記載の方法。
  9. 前記高温製造工程が、熱酸化、化学蒸着、高温アニール、および、１以上のトレンチゲート形成、のうちの少なくとも１つを含む請求項７に記載の方法。
  10. 前記中温製造工程が、コンタクトマスキング工程の実施、パッシベーション層堆積、パッドエッチング、ならびに、金属堆積およびマスキング、の少なくとも１つを含む請求項７に記載の方法。
  11. 前記低温処理工程が、前記面の少なくとも１つをメッキすることと、前記半導体ウエハをチップにダイシングすることと、を含む請求項７に記載の方法。
  12. 前記中温ハンドルウエハを除去する工程の前に、前記第１の面をめっきすることを更に含む請求項７に記載の方法。
  13. 前記中温ハンドルウエハを除去する工程の前に、前記第１の面にテープを貼付することを更に含む請求項７に記載の方法。
  14. 前記中温ハンドルウエハを除去する工程の前に、前記半導体ウエハを基板上にマウントすることを更に含む請求項７に記載の方法。
  15. 前記拡散工程が、金属被覆形成後のいずれの工程よりも高い持続した温度を使用する請求項７に記載の方法。
  16. 前記中温製造工程が、前記第１の面および第２の面の両方で実質的に同じように行われる請求項１、６、または７に記載の方法。
  17. 前記第１の面上に追加の金属被覆を形成する工程が、前記第２の面上にパターン化された金属被覆を形成する工程とほぼ同じパターンを使用する請求項７に記載の方法。
  18. ｐ型およびｎ型ドーパントの両方が、前記ウエハの前記第１および第２の面の両方の面上に、全体的でないそれぞれのパターンで導入される請求項１、６、または７に記載の方法。
  19. 前記半導体ウエハがシリコンウエハである請求項７に記載の方法。
  20. 前記パターン化された金属被覆のそれぞれが形成される際、追加の誘電体およびコンタクト要素も形成される請求項７に記載の方法。
  21. 前記パターン化された金属被覆はアルミニウムを含む請求項７に記載の方法。
  22. 前記中温ハンドルウエハが前記高温ハンドルウエハとは異なる組成を有する請求項１、６、または７に記載の方法。
  23. 前記拡散工程が、その後のいずれの工程よりも高い持続した温度を使用する請求項１、６、または７に記載の方法。
  24. 前記第１の面上の前記第１および第２の領域にドーパントを導入する工程が、それぞれ、前記第２の面上の前記第３および第４の領域にドーパントを導入する工程と同じパターンを使用する請求項１、６、または７に記載の方法。
  25. 前記面のそれぞれに前記ドーパントを導入する前に、それぞれの前記面にトレンチゲートを形成することをさらに含む請求項１、６、または７に記載の方法。
  26. 前記第１導電型がＮ型である請求項１、６、または７に記載の方法。
  27. 前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれの前記接合する工程の後に使用される温度による影響を実質的に受けない請求項６または７に記載の方法。
  28. 前記高温ハンドルウエハがシリコンである請求項１、６、または７に記載の方法。
  29. 前記高温ハンドルウエハが二酸化ケイ素である請求項１、６、または７に記載の方法。
  30. 前記高温ハンドルウエハが炭化ケイ素である請求項１、６、または７に記載の方法。
  31. 前記高温ハンドルウエハがサファイアである請求項１、６、または７に記載の方法。
  32. 前記高温ハンドルウエハが窒化ガリウムである請求項１、６、または７に記載の方法。
  33. 前記中温ハンドルウエハが石英である請求項１、６、または７に記載の方法。
  34. 前記中温ハンドルウエハがガラスである請求項１、６、または７に記載の方法。
  35. 前記中温ハンドルウエハがシリコンである請求項１、６、または７に記載の方法。
  36. 前記中温ハンドルウエハが二酸化ケイ素である請求項１、６、または７に記載の方法。
  37. 前記中温ハンドルウエハが炭化ケイ素である請求項１、６、または７に記載の方法。
  38. 前記中温ハンドルウエハがサファイアである請求項１、６、または７に記載の方法。
  39. 前記中温ハンドルウエハが窒化ガリウムである請求項１、６、または７に記載の方法。
  40. 前記中温ハンドルウエハが高融点金属である請求項１、６、または７に記載の方法。
  41. 半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法であって、
    ａ）前記ウエハの第１の面に２つのそれぞれのパターンでドーパントを導入することと、その後、
    ｂ）前記ウエハの第１の面に第１のハンドルウエハを取り付けることと、
    ｃ）前記ウエハの第２の面に２つのそれぞれのパターンでドーパントを導入することと、
    ｄ）前記ウエハを加熱することによって、前記ウエハの前記第１および第２の面の両方でドーパントを拡散し、活性化することと、
    ｅ）前記ウエハの第２の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、
    ｆ）前記第１のハンドルウエハを除去し、その後、前記ウエハの前記第１の面に追加のパターン化された金属被覆を形成することと、その後、
    ｇ）前記第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意順序で含む方法。
  42. 半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法であって、
    ａ）前記ウエハの第１の面に一定のパターンでドーパントを導入することと、その後、
    ｂ）前記ウエハの第１の面に第１のハンドルウエハを取り付けることと、
    ｃ）前記ウエハの第２の面に一定のパターンでドーパントを導入することと、
    ｄ）前記ウエハを加熱することによって、前記ウエハの前記第１および第２の面の両方で前記ドーパントを拡散し、活性化することと、
    ｅ）前記ウエハの前記第２の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に前記第１のハンドルウエハとは異なる組成を有する第２のハンドルウエハを取り付けることと、
    ｆ）前記第１のハンドルウエハを除去し、その後、前記ウエハの前記第１の面に追加のパターン化された金属被覆を形成することと、その後、
    ｇ）前記第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む方法。
  43. 前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれ前記加熱する工程の後に使用される温度による影響を実質的に受けない請求項４１または４２に記載の方法。
  44. 半導体ウエハの両面に制御端子接続部およびパターン化された通電接続部の両方を有する両面パワー半導体デバイスの製造方法であって、
    ａ）ｐ型およびｎ型ドーパントの両方を、前記ウエハの第１の面に、全体的でない一定のパターンで導入することと、
    ｂ）前記ウエハの前記第１の面に第１のハンドルウエハを取り付けることと、
    ｃ）前記ｐ型およびｎ型ドーパントの両方を、前記ウエハの第２の面に、全体的でない一定のパターンで導入することと、
    ｄ）前記ウエハを加熱することによって、前記ウエハの前記第１および第２の面の両方で前記ドーパントを拡散し、活性化することと、
    ｅ）前記ウエハの前記第２の面上にパターン化された金属被覆を形成し、次に、前記パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、
    ｆ）前記第１のハンドルウエハを除去し、その後、前記ウエハの前記第１の面に追加のパターン化された金属被覆を形成することと、その後、
    ｇ）前記第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む方法。
  45. 半導体ウエハの両面に制御端子接続部およびパターン化された通電接続部の両方を有する両面パワー半導体デバイスの製造方法であって、
    ａ）通電接続部が形成される位置で、更にはまた、通電接続部が形成されない両面上の位置で、前記ウエハの第１の面にドーパントを一定のパターンで導入することと、
    ｂ）前記ウエハの前記第１の面に、第１のハンドルウエハを取り付けることと、
    ｃ）通電接続部が形成される位置で、更にはまた、通電接続部が形成されない両面上の位置で、前記ウエハの第２の面にドーパントを一定のパターンで導入することと、
    ｄ）前記ウエハを加熱することによって、前記ウエハの前記第１および第２の面の両方で前記ドーパントを拡散し、活性化することと、
    ｅ）前記ウエハの前記第２の面上にパターン化された金属被覆を形成し、次に、前記パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、
    ｆ）前記第１のハンドルウエハを除去し、その後、前記ウエハの前記第１の面に追加のパターン化された金属被覆を形成することと、その後、
    ｇ）前記第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む方法。
  46. ｐ型およびｎ型ドーパントの両方が、前記ウエハの前記第１および第２の面の両方の面上に、全体的でないそれぞれのパターンで導入される請求項４１、４２、または４５に記載の方法。
  47. 半導体ウエハの両面に制御端子接続部およびパターン化された通電接続部の両方を有する両面パワー半導体デバイスの製造方法であって、
    ａ）ｐ型およびｎ型ドーパントの両方を、２つのそれぞれのパターンで前記ウエハの第１の面に導入することと、
    ｂ）前記ウエハの前記第１の面に第１のハンドルウエハを取り付けることと、
    ｃ）ｐ型およびｎ型ドーパントの両方を、２つのそれぞれのパターンで前記ウエハの第２の面にを導入することと、
    ｄ）前記ウエハを加熱することによって、前記ウエハの前記第１および第２の面の両方でドーパントを拡散し、活性化することと、
    ｅ）前記ウエハの前記第２の面上にパターン化された金属被覆を形成し、次に、前記パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、
    ｆ）前記第１のハンドルウエハを除去し、その後、前記ウエハの前記第１の面に追加のパターン化された金属被覆を形成することと、その後、
    ｇ）前記第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、
    を指定した場合を除き任意の順序で含み、さらに、前記ｂ）の工程の前に、前記ウエハに初期ハンドルウエハを取り付ける初期工程を含む方法。
  48. 前記ｂ）の工程の前に、前記ウエハに初期ハンドルウエハを取り付ける初期工程をさらに含む請求項４１、４２、４４、４５、または４７に記載の方法。
  49. 前記ｂ）の工程の前に、前記ウエハを８０ミクロン未満に薄くし、前記ウエハに初期ハンドルウエハを取り付ける初期工程をさらに含む請求項４１、４２、４４、４５、または４７に記載の方法。
  50. 前記ｃ）の工程が、前記ｂ）の工程の後に行われる請求項４１、４２、４４、４５、または４７に記載の方法。
  51. 半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法であって、
    前記ウエハの両面にトレンチゲートを形成することと、前記ウエハの両面に一定のパターンでドーパントを導入することと、前記ウエハの第１の面に第１のハンドルウエハを取り付けることと、
    前記ウエハを加熱することによって、前記ドーパントを拡散し、活性化することと、
    前記ウエハの第２の面上にパターン化された金属被覆を形成し、その後、前記パターン化された金属被覆上に第２のハンドルウエハを取り付けることと、
    前記第１のハンドルウエハを除去し、その後、前記ウエハの前記第１の面に追加のパターン化された金属被覆を形成することと、その後、
    前記第２のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、
    を含み、各面上の１つの前記パターン化された金属被覆が、それぞれの面上のトレンチゲートに接触する方法。
  52. 前記半導体ウエハがシリコンウエハである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  53. それぞれの前記パターン化された金属被覆が形成される際、追加の誘電体およびコンタクト要素も形成される請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  54. 前記パターン化された金属被覆はアルミニウムを含む請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  55. 前記第２のハンドルウエハが、前記第１のハンドルウエハとは異なる組成を有する請求項４１、４４、４５、４７、または５１に記載の方法。
  56. 前記加熱する工程が、その後のいずれの工程よりも高い持続した温度を使用する請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  57. 前記加熱する工程が、金属被覆形成後のいずれの工程よりも高い持続した温度を使用する請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  58. 前記ドーパントを導入する工程が、前記第１および第２の面の両方で同じパターンを使用する請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  59. 前記第１の面に追加の金属被覆を形成する工程が、前記第２の面上にパターン化された金属被覆を形成する工程とほぼ同じパターンを使用する請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  60. 前記第１導電型がＮ型である請求項４１、４２、４５、４７、または５１に記載の方法。
  61. 前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれの前記接合する工程の後に使用される温度による影響を実質的に受けない請求項４５、４７、または５１に記載の方法。
  62. 前記第１のハンドルウエハがシリコンである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  63. 前記第１のハンドルウエハが二酸化ケイ素である請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  64. 前記第１のハンドルウエハが炭化ケイ素である請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  65. 前記第１のハンドルウエハがサファイアである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  66. 前記第１のハンドルウエハが窒化ガリウムである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  67. 前記第２のハンドルウエハが石英である請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  68. 前記第２のハンドルウエハがガラスである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  69. 前記第２のハンドルウエハがシリコンである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  70. 前記第２のハンドルウエハが二酸化ケイ素である請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  71. 前記第２のハンドルウエハが炭化ケイ素である請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  72. 前記第２のハンドルウエハがサファイアである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  73. 前記第２のハンドルウエハが窒化ガリウムである請求項４１、４２、４４、４５、４７、または５１に記載の方法。
  74. 前記第２のハンドルウエハが高融点金属である請求項４１、４２、４４、４５、４７、または５１に記載の方法。
JP2016538542A 2013-12-11 2014-12-10 双方向デバイス製造のためのシステムおよび方法 Active JP6542775B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201361914491P 2013-12-11 2013-12-11
US61/914,491 2013-12-11
US201461924884P 2014-01-08 2014-01-08
US61/924,884 2014-01-08
US201461928644P 2014-01-17 2014-01-17
US61/928,644 2014-01-17
US201461929874P 2014-01-21 2014-01-21
US61/929,874 2014-01-21
US14/313,960 US9029909B2 (en) 2013-06-24 2014-06-24 Systems, circuits, devices, and methods with bidirectional bipolar transistors
US14/313,960 2014-06-24
PCT/US2014/069611 WO2015089227A1 (en) 2013-12-11 2014-12-10 Systems and methods for bidirectional device fabrication

Publications (3)

Publication Number Publication Date
JP2017509136A JP2017509136A (ja) 2017-03-30
JP2017509136A5 JP2017509136A5 (ja) 2018-01-11
JP6542775B2 true JP6542775B2 (ja) 2019-07-10

Family

ID=53371816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538542A Active JP6542775B2 (ja) 2013-12-11 2014-12-10 双方向デバイス製造のためのシステムおよび方法

Country Status (5)

Country Link
EP (1) EP3055884B8 (ja)
JP (1) JP6542775B2 (ja)
CN (1) CN106062958B (ja)
GB (1) GB2531485B (ja)
WO (1) WO2015089227A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872979A (zh) * 2019-02-14 2019-06-11 南通通富微电子有限公司 一种扇出型封装器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269938B (en) 1990-01-10 1994-09-07 Microunity Systems Eng Method of forming self-aligned contacts in a semi-conductor process
US5112761A (en) * 1990-01-10 1992-05-12 Microunity Systems Engineering Bicmos process utilizing planarization technique
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
DE102004005384B4 (de) * 2004-02-03 2006-10-26 De Doncker, Rik W., Prof. Dr. ir. Bidirektionales, MOS-gesteuertes Halbleiterbauelement, Verfahren zu seinem Betreiben, Verfahren zu seiner Herstellung und seine Verwendung
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
US7354809B2 (en) * 2006-02-13 2008-04-08 Wisconsin Alumi Research Foundation Method for double-sided processing of thin film transistors
EP2874297B1 (en) 2006-06-06 2023-09-27 Ideal Power Inc. Buck-Boost power converter
WO2011022442A2 (en) 2009-08-17 2011-02-24 Ideal Power Converters Inc. Power conversion with added pseudo-phase
DE102007058952A1 (de) 2007-09-24 2009-04-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8093133B2 (en) * 2008-04-04 2012-01-10 Semiconductor Components Industries, Llc Transient voltage suppressor and methods
US8163624B2 (en) * 2008-07-30 2012-04-24 Bowman Ronald R Discrete semiconductor device and method of forming sealed trench junction termination
WO2011008567A2 (en) 2009-06-29 2011-01-20 Ideal Power Converters, Inc. Power transfer devices, methods, and systems with crowbar switch shunting energy-transfer reactance
EP2317553B1 (en) * 2009-10-28 2012-12-26 STMicroelectronics Srl Double-sided semiconductor structure and method for manufacturing the same
JP5379767B2 (ja) * 2010-09-02 2013-12-25 ＰＶＧ Ｓｏｌｕｔｉｏｎｓ株式会社 太陽電池セルおよびその製造方法
US9159825B2 (en) * 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
WO2012075189A2 (en) 2010-11-30 2012-06-07 Ideal Power Converters Inc. Photovoltaic array systems, methods, and devices with bidirectional converter
CN102172826B (zh) * 2010-12-29 2012-11-28 杭州东华链条集团有限公司 一种正时链条的装配方法及装配装置
US20120279567A1 (en) 2011-02-18 2012-11-08 Ideal Power Converters Inc. Solar Energy System with Automatic Dehumidification of Electronics
US8531858B2 (en) 2011-02-18 2013-09-10 Ideal Power, Inc. Power conversion with current sensing coupled through saturating element
WO2014210072A1 (en) * 2013-06-24 2014-12-31 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors

Also Published As

Publication number Publication date
EP3055884B8 (en) 2023-04-26
CN106062958B (zh) 2019-11-19
JP2017509136A (ja) 2017-03-30
GB2531485A (en) 2016-04-20
EP3055884A4 (en) 2016-12-07
EP3055884B1 (en) 2023-03-22
EP3055884A1 (en) 2016-08-17
CN106062958A (zh) 2016-10-26
GB2531485A8 (en) 2016-06-29
WO2015089227A1 (en) 2015-06-18
GB201602488D0 (en) 2016-03-30
GB2531485B (en) 2016-06-22

Similar Documents

Publication Publication Date Title
US9818615B2 (en) Systems and methods for bidirectional device fabrication
US11637016B2 (en) Systems and methods for bidirectional device fabrication
CN108369913A (zh) 提升直接接合的接触对准容限
CN103311317B (zh) 碳化硅半导体装置及其制造方法
US20030153125A1 (en) Semiconductor device having element isolation structure
CN102208438B (zh) 近乎无衬底的复合功率半导体器件及其方法
TW201243965A (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
JP5761354B2 (ja) 半導体装置および半導体装置の製造方法
JP2011258833A (ja) 半導体装置および半導体装置の製造方法
CN105336718A (zh) 源极向下半导体器件及其制造方法
JP2007036211A (ja) 半導体素子の製造方法
JP6542775B2 (ja) 双方向デバイス製造のためのシステムおよび方法
TW201826486A (zh) 基板之兩側上的ｉｃ結構及形成方法
JP4724355B2 (ja) 半導体装置
KR20190117535A (ko) 적층 반도체 집적 회로 장치
JP5772670B2 (ja) 逆阻止型半導体素子の製造方法
JP2008103562A (ja) 半導体装置の製造方法
JP2007266347A (ja) 半導体装置の製造方法
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法
JP3483671B2 (ja) 半導体装置及びその製造方法
JPH02148821A (ja) 接着半導体基板
JP2017509136A5 (ja)
JP2005217012A (ja) 半導体装置及びその製造方法
WO2012169060A1 (ja) 半導体装置の製造方法
TW578307B (en) Silicon-on-insulator single crystal chip structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190613

R150 Certificate of patent or registration of utility model

Ref document number: 6542775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250