JP2017509136A5 - - Google Patents

Download PDF

Info

Publication number
JP2017509136A5
JP2017509136A5 JP2016538542A JP2016538542A JP2017509136A5 JP 2017509136 A5 JP2017509136 A5 JP 2017509136A5 JP 2016538542 A JP2016538542 A JP 2016538542A JP 2016538542 A JP2016538542 A JP 2016538542A JP 2017509136 A5 JP2017509136 A5 JP 2017509136A5
Authority
JP
Japan
Prior art keywords
wafer
handle wafer
handle
temperature
introducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016538542A
Other languages
English (en)
Other versions
JP2017509136A (ja
JP6542775B2 (ja
Filing date
Publication date
Priority claimed from US14/313,960 external-priority patent/US9029909B2/en
Application filed filed Critical
Priority claimed from PCT/US2014/069611 external-priority patent/WO2015089227A1/en
Publication of JP2017509136A publication Critical patent/JP2017509136A/ja
Publication of JP2017509136A5 publication Critical patent/JP2017509136A5/ja
Application granted granted Critical
Publication of JP6542775B2 publication Critical patent/JP6542775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (77)

  1. 半導体デバイスの製造方法であって
    半導体塊の第1の面上の第1の領域に第1導電型ドーパントを導入することと、前記第1の面上の第2の領域に第2導電型ドーパントを導入することと、
    前記第1の面に高温ハンドルウエハを取り付けることと、
    前記第1の面に平行な前記半導体塊の第2の面上の第3の領域に第1導電型ドーパントを導入することと、前記第2の面上の第4の領域に第2導電型ドーパントを導入することと、
    前記半導体塊の所望の深さまで第1導電型ドーパントおよび第2導電型ドーパントを拡散させる高温拡散工程を行うことと、
    前記第2の面上で中温製造工程を行うことと、
    前記第2の面に中温ハンドルウエハを取り付けることと、
    前記高温ハンドルウエハを除去することと、
    前記第1の面上で中温製造工程を行うことと、を含む方法。
  2. 前記ハンドルウエハのそれぞれと前記半導体塊との間の接続が、それぞれの前記取り付ける工程の後に使用される温度による影響を実質的に受けない請求項1に記載の方法。
  3. 前記中温製造工程が、約450°C未満の温度で行われる請求項1に記載の方法。
  4. 前記拡散工程が、約600°Cを超える温度を使用する請求項1に記載の方法。
  5. 前記半導体塊がシリコンから形成される請求項1に記載の方法。
  6. 半導体デバイスを製造する方法であって、
    半導体ウエハの第1の面で高温製造工程を行うことと、
    前記第1の面上の第1の領域に第1導電型ドーパントを導入することと、前記第1の面上の第2の領域に第2導電型ドーパントを導入することと、
    前記第1の面に高温ハンドルウエハを接合することと、
    前記第1の面に平行な前記半導体ウエハの第2の面で高温製造工程を行うことと、
    前記第2の面上の第3の領域に第1導電型ドーパントを導入することと、前記第2の面上の第4の領域に第2導電型ドーパントを導入することと、
    前記半導体ウエハの所望の深さまで前記第1導電型ドーパントおよび第2導電型ドーパントを拡散させる拡散工程を、約600°Cを超える温度で行うことと、
    約450°C未満の温度で、前記第2の面上で中温製造工程を行うことと、
    前記第2の面に中温ハンドルウエハを接合することと、
    前記第1の面から前記高温ハンドルウエハを除去することと、
    約450°C未満の温度で、前記第1の面上で中温製造工程を行うことと、
    前記第2の面から前記中温ハンドルウエハを除去することと、
    約240°C未満の温度で、前記半導体ウエハ上で低温処理工程を行うことと、
    を含み、少なくとも前記高温製造工程のいくつかが、約600°Cを超える温度で行われる方法。
  7. 前記拡散工程が、約1000°Cを超える温度で行われる請求項6に記載の方法。
  8. 半導体デバイスを製造する方法であって、
    半導体ウエハの第1の面で高温製造工程を行うことと、
    前記半導体ウエハの第1の面上の第1の領域に第1導電型ドーパントを導入することと、前記第1の面上の第2の領域に第2導電型ドーパントを導入することと、
    前記第1の面上に保護層を形成することと、
    前記第1の面上の前記保護層に高温ハンドルウエハを接合することと、
    前記第1の面と平行な前記半導体ウエハの第2の面から、前記半導体ウエハを所望の厚さに薄化することと、
    前記第2の面上で高温製造工程を行うことと、
    前記第2の面上の第3の領域に第1導電型ドーパントを導入することと、前記第2の面上の第4の領域に第2導電型ドーパントを導入することと、
    前記半導体ウエハの所望の深さまで前記第1導電型ドーパントおよび第2導電型ドーパントを拡散させる拡散工程を行うことと、
    前記第2の面上で中温製造工程を行うことと、前記第2の面上にパターン化された金属被覆を形成することと、
    前記パターン化された金属被覆上で、中温ハンドルウエハを前記第2の面に接合することと、
    前記第1の面から前記高温ハンドルウエハを除去することと、
    前記第1の面から前記保護層を除去することと、
    前記第1の面上で中温製造工程を行うことと、前記第1の面に追加のパターン化された金属被覆を形成することと、
    前記第2の面から前記中温ハンドルウエハを除去することと、
    約240°C未満の温度で、前記半導体ウエハ上で低温処理工程を行うことと、
    を含み、
    前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれの前記接合する工程後に使用される温度による影響を実質的に受けず、
    前記拡散工程と少なくとも前記高温製造工程のいくつかとが、約600°C超える温度で行われ、
    前記中温製造工程が、約450°C未満の温度で行われる方法。
  9. 化学機械研磨を用いて前記保護層を平坦化することをさらに含む請求項8に記載の方法。
  10. 前記高温製造工程が、熱酸化、化学蒸着、高温アニール、および、1以上のトレンチゲート形成、のうちの少なくとも1つを含む請求項8に記載の方法。
  11. 前記中温製造工程が、コンタクトマスキング工程の実施、パッシベーション層堆積、パッドエッチング、ならびに、金属堆積およびマスキング、の少なくとも1つを含む請求項8に記載の方法。
  12. 前記低温処理工程が、前記面の少なくとも1つをメッキすることと、前記半導体ウエハをチップにダイシングすることと、を含む請求項8に記載の方法。
  13. 前記中温ハンドルウエハを除去する工程の前に、前記第1の面をめっきすることを更に含む請求項8に記載の方法。
  14. 前記中温ハンドルウエハを除去する工程の前に、前記第1の面にテープを貼付することを更に含む請求項8に記載の方法。
  15. 前記中温ハンドルウエハを除去する工程の前に、前記半導体ウエハを基板上にマウントすることを更に含む請求項8に記載の方法。
  16. 前記拡散工程が、約1100°Cを超える温度で行われる請求項8に記載の方法。
  17. 前記拡散工程が、金属被覆形成後のいずれの工程よりも高い持続した温度を使用する請求項8に記載の方法。
  18. 前記中温製造工程が、前記第1の面および第2の面の両方で実質的に同じように行われる請求項1、6、または8に記載の方法。
  19. 前記第1の面上に追加の金属被覆を形成する工程が、前記第2の面上にパターン化された金属被覆を形成する工程とほぼ同じパターンを使用する請求項8に記載の方法。
  20. p型およびn型ドーパントの両方が、前記ウエハの前記第1および第2の面の両方の面上に、全体的でないそれぞれのパターンで導入される請求項1、6、または8に記載の方法。
  21. 前記半導体ウエハがシリコンウエハである請求項8に記載の方法。
  22. 前記パターン化された金属被覆のそれぞれが形成される際、追加の誘電体およびコンタクト要素も形成される請求項8に記載の方法。
  23. 前記パターン化された金属被覆はアルミニウムを含む請求項8に記載の方法。
  24. 前記中温ハンドルウエハが前記高温ハンドルウエハとは異なる組成を有する請求項1、6、または8に記載の方法。
  25. 前記拡散工程が、その後のいずれの工程よりも高い持続した温度を使用する請求項1、6、または8に記載の方法。
  26. 前記第1の面上の前記第1および第2の領域にドーパントを導入する工程が、それぞれ、前記第2の面上の前記第3および第4の領域にドーパントを導入する工程と同じパターンを使用する請求項1、6、または8に記載の方法。
  27. 前記面のそれぞれに前記ドーパントを導入する前に、それぞれの前記面にトレンチゲートを形成することをさらに含む請求項1、6、または8に記載の方法。
  28. 前記第1導電型がN型である請求項1、6、または8に記載の方法。
  29. 前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれの前記接合する工程の後に使用される温度による影響を実質的に受けない請求項6または8に記載の方法。
  30. 前記高温ハンドルウエハがシリコンである請求項1、6、または8に記載の方法。
  31. 前記高温ハンドルウエハが二酸化ケイ素である請求項1、6、または8に記載の方法。
  32. 前記高温ハンドルウエハが炭化ケイ素である請求項1、6、または8に記載の方法。
  33. 前記高温ハンドルウエハがサファイアである請求項1、6、または8に記載の方法。
  34. 前記高温ハンドルウエハが窒化ガリウムである請求項1、6、または8に記載の方法。
  35. 前記中温ハンドルウエハが石英である請求項1、6、または8に記載の方法。
  36. 前記中温ハンドルウエハがガラスである請求項1、6、または8に記載の方法。
  37. 前記中温ハンドルウエハがシリコンである請求項1、6、または8に記載の方法。
  38. 前記中温ハンドルウエハが二酸化ケイ素である請求項1、6、または8に記載の方法。
  39. 前記中温ハンドルウエハが炭化ケイ素である請求項1、6、または8に記載の方法。
  40. 前記中温ハンドルウエハがサファイアである請求項1、6、または8に記載の方法。
  41. 前記中温ハンドルウエハが窒化ガリウムである請求項1、6、または8に記載の方法。
  42. 前記中温ハンドルウエハが高融点金属である請求項1、6、または8に記載の方法。
  43. 半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法であって、
    a)前記ウエハの第1の面に2つのそれぞれのパターンでドーパントを導入することと、その後、
    b)前記ウエハの第1の面に第1のハンドルウエハを取り付けることと、
    c)前記ウエハの第2の面に2つのそれぞれのパターンでドーパントを導入することと、
    d)前記ウエハを加熱することによって、前記ウエハの前記第1および第2の面の両方でドーパントを拡散し、活性化することと、
    e)前記ウエハの第2の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に第2のハンドルウエハを取り付けることと、
    f)前記第1のハンドルウエハを除去し、その後、前記ウエハの前記第1の面に追加のパターン化された金属被覆を形成することと、その後、
    g)前記第2のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意順序で含む方法。
  44. 半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法であって、
    a)前記ウエハの第1の面に一定のパターンでドーパントを導入することと、その後、
    b)前記ウエハの第1の面に第1のハンドルウエハを取り付けることと、
    c)前記ウエハの第2の面に一定のパターンでドーパントを導入することと、
    d)前記ウエハを加熱することによって、前記ウエハの前記第1および第2の面の両方で前記ドーパントを拡散し、活性化することと、
    e)前記ウエハの前記第2の面上にパターン化された金属被覆を形成し、次に、パターン化された金属被覆上に前記第1のハンドルウエハとは異なる組成を有する第2のハンドルウエハを取り付けることと、
    f)前記第1のハンドルウエハを除去し、その後、前記ウエハの前記第1の面に追加のパターン化された金属被覆を形成することと、その後、
    g)前記第2のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む方法。
  45. 前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれ前記加熱する工程の後に使用される温度による影響を実質的に受けない請求項43または44に記載の方法。
  46. 半導体ウエハの両面に制御端子接続部およびパターン化された通電接続部の両方を有する両面パワー半導体デバイスの製造方法であって、
    a)p型およびn型ドーパントの両方を、前記ウエハの第1の面に、全体的でない一定のパターンで導入することと、
    b)前記ウエハの前記第1の面に第1のハンドルウエハを取り付けることと、
    c)前記p型およびn型ドーパントの両方を、前記ウエハの第2の面に、全体的でない一定のパターンで導入することと、
    d)前記ウエハを加熱することによって、前記ウエハの前記第1および第2の面の両方で前記ドーパントを拡散し、活性化することと、
    e)前記ウエハの前記第2の面上にパターン化された金属被覆を形成し、次に、前記パターン化された金属被覆上に第2のハンドルウエハを取り付けることと、
    f)前記第1のハンドルウエハを除去し、その後、前記ウエハの前記第1の面に追加のパターン化された金属被覆を形成することと、その後、
    g)前記第2のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む方法。
  47. 半導体ウエハの両面に制御端子接続部およびパターン化された通電接続部の両方を有する両面パワー半導体デバイスの製造方法であって、
    a)通電接続部が形成される位置で、更にはまた、通電接続部が形成されない両面上の位置で、前記ウエハの第1の面にドーパントを一定のパターンで導入することと、
    b)前記ウエハの前記第1の面に、第1のハンドルウエハを取り付けることと、
    c)通電接続部が形成される位置で、更にはまた、通電接続部が形成されない両面上の位置で、前記ウエハの第2の面にドーパントを一定のパターンで導入することと、
    d)前記ウエハを加熱することによって、前記ウエハの前記第1および第2の面の両方で前記ドーパントを拡散し、活性化することと、
    e)前記ウエハの前記第2の面上にパターン化された金属被覆を形成し、次に、前記パターン化された金属被覆上に第2のハンドルウエハを取り付けることと、
    f)前記第1のハンドルウエハを除去し、その後、前記ウエハの前記第1の面に追加のパターン化された金属被覆を形成することと、その後、
    g)前記第2のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、を指定した場合を除き任意の順序で含む方法。
  48. p型およびn型ドーパントの両方が、前記ウエハの前記第1および第2の面の両方の面上に、全体的でないそれぞれのパターンで導入される請求項43、44、または47に記載の方法。
  49. 半導体ウエハの両面に制御端子接続部およびパターン化された通電接続部の両方を有する両面パワー半導体デバイスの製造方法であって、
    a)p型およびn型ドーパントの両方を、2つのそれぞれのパターンで前記ウエハの第1の面に導入することと、
    b)前記ウエハの前記第1の面に第1のハンドルウエハを取り付けることと、
    c)p型およびn型ドーパントの両方を、2つのそれぞれのパターンで前記ウエハの第2の面にを導入することと、
    d)前記ウエハを加熱することによって、前記ウエハの前記第1および第2の面の両方でドーパントを拡散し、活性化することと、
    e)前記ウエハの前記第2の面上にパターン化された金属被覆を形成し、次に、前記パターン化された金属被覆上に第2のハンドルウエハを取り付けることと、
    f)前記第1のハンドルウエハを除去し、その後、前記ウエハの前記第1の面に追加のパターン化された金属被覆を形成することと、その後、
    g)前記第2のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、
    を指定した場合を除き任意の順序で含み、さらに、前記b)の工程の前に、前記ウエハに初期ハンドルウエハを取り付ける初期工程を含む方法。
  50. 前記b)の工程の前に、前記ウエハに初期ハンドルウエハを取り付ける初期工程をさらに含む請求項43、44、46、47、または49に記載の方法。
  51. 前記b)の工程の前に、前記ウエハをその幅の20%未満に薄くし、前記ウエハに初期ハンドルウエハを取り付ける初期工程をさらに含む請求項43、44、46、47、または49に記載の方法。
  52. 前記b)の工程の前に、前記ウエハを80ミクロン未満に薄くし、前記ウエハに初期ハンドルウエハを取り付ける初期工程をさらに含む請求項43、44、46、47、または49に記載の方法。
  53. 前記c)の工程が、前記b)の工程の後に行われる請求項43、44、46、47、または49に記載の方法。
  54. 半導体ウエハの両面にパターン化された通電コンタクト領域を有する両面半導体デバイスの製造方法であって、
    前記ウエハの両面にトレンチゲートを形成することと、前記ウエハの両面に一定のパターンでドーパントを導入することと、前記ウエハの第1の面に第1のハンドルウエハを取り付けることと、
    前記ウエハを加熱することによって、前記ドーパントを拡散し、活性化することと、
    前記ウエハの第2の面上にパターン化された金属被覆を形成し、その後、前記パターン化された金属被覆上に第2のハンドルウエハを取り付けることと、
    前記第1のハンドルウエハを除去し、その後、前記ウエハの前記第1の面に追加のパターン化された金属被覆を形成することと、その後、
    前記第2のハンドルウエハを除去し、両面半導体デバイスの製造を完了することと、
    を含み、各面上の1つの前記パターン化された金属被覆が、それぞれの面上のトレンチゲートに接触する方法。
  55. 前記半導体ウエハがシリコンウエハである請求項43、44、46、47、49、または54に記載の方法。
  56. それぞれの前記パターン化された金属被覆が形成される際、追加の誘電体およびコンタクト要素も形成される請求項43、44、46、47、49、または54に記載の方法。
  57. 前記パターン化された金属被覆はアルミニウムを含む請求項43、44、46、47、49、または54に記載の方法。
  58. 前記第2のハンドルウエハが、前記第1のハンドルウエハとは異なる組成を有する請求項43、46、47、49、または54に記載の方法。
  59. 前記加熱する工程が、その後のいずれの工程よりも高い持続した温度を使用する請求項43、44、46、47、49、または54に記載の方法。
  60. 前記加熱する工程が、金属被覆形成後のいずれの工程よりも高い持続した温度を使用する請求項43、44、46、47、49、または54に記載の方法。
  61. 前記ドーパントを導入する工程が、前記第1および第2の面の両方で同じパターンを使用する請求項43、44、46、47、49、または54に記載の方法。
  62. 前記第1の面に追加の金属被覆を形成する工程が、前記第2の面上にパターン化された金属被覆を形成する工程とほぼ同じパターンを使用する請求項43、44、46、47、49、または54に記載の方法。
  63. 前記第1導電型がN型である請求項43、44、47、49、または54に記載の方法。
  64. 前記ハンドルウエハのそれぞれと前記半導体ウエハとの間の接合が、それぞれの前記接合する工程の後に使用される温度による影響を実質的に受けない請求項47、49、または54に記載の方法。
  65. 前記第1のハンドルウエハがシリコンである請求項43、44、46、47、49、または54に記載の方法。
  66. 前記第1のハンドルウエハが二酸化ケイ素である請求項43、44、46、47、49、または54に記載の方法。
  67. 前記第1のハンドルウエハが炭化ケイ素である請求項43、44、46、47、49、または54に記載の方法。
  68. 前記第1のハンドルウエハがサファイアである請求項43、44、46、47、49、または54に記載の方法。
  69. 前記第1のハンドルウエハが窒化ガリウムである請求項43、44、46、47、49、または54に記載の方法。
  70. 前記第2のハンドルウエハが石英である請求項43、44、46、47、49、または54に記載の方法。
  71. 前記第2のハンドルウエハがガラスである請求項43、44、46、47、49、または54に記載の方法。
  72. 前記第2のハンドルウエハがシリコンである請求項43、44、46、47、49、または54に記載の方法。
  73. 前記第2のハンドルウエハが二酸化ケイ素である請求項43、44、46、47、49、または54に記載の方法。
  74. 前記第2のハンドルウエハが炭化ケイ素である請求項43、44、46、47、49、または54に記載の方法。
  75. 前記第2のハンドルウエハがサファイアである請求項43、44、46、47、49、または54に記載の方法。
  76. 前記第2のハンドルウエハが窒化ガリウムである請求項43、44、46、47、49、または54に記載の方法。
  77. 前記第2のハンドルウエハが高融点金属である請求項43、44、46、47、49、または54に記載の方法。
JP2016538542A 2013-12-11 2014-12-10 双方向デバイス製造のためのシステムおよび方法 Active JP6542775B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201361914491P 2013-12-11 2013-12-11
US61/914,491 2013-12-11
US201461924884P 2014-01-08 2014-01-08
US61/924,884 2014-01-08
US201461928644P 2014-01-17 2014-01-17
US61/928,644 2014-01-17
US201461929874P 2014-01-21 2014-01-21
US61/929,874 2014-01-21
US14/313,960 US9029909B2 (en) 2013-06-24 2014-06-24 Systems, circuits, devices, and methods with bidirectional bipolar transistors
US14/313,960 2014-06-24
PCT/US2014/069611 WO2015089227A1 (en) 2013-12-11 2014-12-10 Systems and methods for bidirectional device fabrication

Publications (3)

Publication Number Publication Date
JP2017509136A JP2017509136A (ja) 2017-03-30
JP2017509136A5 true JP2017509136A5 (ja) 2018-01-11
JP6542775B2 JP6542775B2 (ja) 2019-07-10

Family

ID=53371816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538542A Active JP6542775B2 (ja) 2013-12-11 2014-12-10 双方向デバイス製造のためのシステムおよび方法

Country Status (5)

Country Link
EP (1) EP3055884B8 (ja)
JP (1) JP6542775B2 (ja)
CN (1) CN106062958B (ja)
GB (1) GB2531485B (ja)
WO (1) WO2015089227A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872979A (zh) * 2019-02-14 2019-06-11 南通通富微电子有限公司 一种扇出型封装器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269937B (en) * 1990-01-10 1994-09-07 Microunity Systems Eng Process for fabricating polysilicon resistors and interconnects
US5112761A (en) * 1990-01-10 1992-05-12 Microunity Systems Engineering Bicmos process utilizing planarization technique
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
DE102004005384B4 (de) * 2004-02-03 2006-10-26 De Doncker, Rik W., Prof. Dr. ir. Bidirektionales, MOS-gesteuertes Halbleiterbauelement, Verfahren zu seinem Betreiben, Verfahren zu seiner Herstellung und seine Verwendung
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
US7354809B2 (en) * 2006-02-13 2008-04-08 Wisconsin Alumi Research Foundation Method for double-sided processing of thin film transistors
WO2008008143A2 (en) 2006-06-06 2008-01-17 William Alexander Universal power converter
DE102007058952A1 (de) 2007-09-24 2009-04-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8093133B2 (en) * 2008-04-04 2012-01-10 Semiconductor Components Industries, Llc Transient voltage suppressor and methods
US8163624B2 (en) * 2008-07-30 2012-04-24 Bowman Ronald R Discrete semiconductor device and method of forming sealed trench junction termination
WO2011008567A2 (en) 2009-06-29 2011-01-20 Ideal Power Converters, Inc. Power transfer devices, methods, and systems with crowbar switch shunting energy-transfer reactance
CA2808490C (en) 2009-08-17 2015-02-03 Ideal Power Converters Inc. Power conversion with added pseudo-phase
EP2317553B1 (en) * 2009-10-28 2012-12-26 STMicroelectronics Srl Double-sided semiconductor structure and method for manufacturing the same
JP5379767B2 (ja) * 2010-09-02 2013-12-25 PVG Solutions株式会社 太陽電池セルおよびその製造方法
US9159825B2 (en) * 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
MY161374A (en) 2010-11-30 2017-04-14 Ideal Power Converters Inc Photovoltaic array systems, methods, and devices with bidirectional converter
CN102172826B (zh) * 2010-12-29 2012-11-28 杭州东华链条集团有限公司 一种正时链条的装配方法及装配装置
US20120279567A1 (en) 2011-02-18 2012-11-08 Ideal Power Converters Inc. Solar Energy System with Automatic Dehumidification of Electronics
US8531858B2 (en) 2011-02-18 2013-09-10 Ideal Power, Inc. Power conversion with current sensing coupled through saturating element
GB2522362B (en) * 2013-06-24 2015-11-11 Ideal Power Inc Systems, circuits, devices, and methods with bidirectional bipolar transistors

Similar Documents

Publication Publication Date Title
US9818615B2 (en) Systems and methods for bidirectional device fabrication
US11637016B2 (en) Systems and methods for bidirectional device fabrication
JP2012199527A5 (ja) 半導体装置の作製方法
JP5761354B2 (ja) 半導体装置および半導体装置の製造方法
JP2016072630A5 (ja)
CN102142369A (zh) 一种改善SiC器件性能的方法
TW201546875A (zh) 貼合式晶圓的製造方法
CN103579234A (zh) 一种半导体结构及其制造方法
CN105280547B (zh) 形成隔离层的方法
JP2017509136A5 (ja)
CN103311101A (zh) 制造半导体器件的方法
JP5529217B2 (ja) 半導体装置の製造方法
US9443721B2 (en) Wafer back side processing structure and apparatus
CN104465351B (zh) 一种改善金属硅化物的方法
JP6542775B2 (ja) 双方向デバイス製造のためのシステムおよび方法
CN106783719B (zh) 一种不易变形的碳化硅基芯片背面工艺
CN108666209B (zh) 一种半导体衬底的制作方法
RU165466U1 (ru) Маска для травления мезаструктуры
CN107919347B (zh) 鳍式电阻元件及半导体器件的形成方法
JP2007266347A (ja) 半導体装置の製造方法
CN104253015A (zh) 降低二维晶体材料接触电阻的方法
CN104505342B (zh) 一种改善金属硅化物的方法
TW201839807A (zh) 一種磊晶接合基板及其製造方法
JP2013115404A (ja) 半導体装置の製造方法
Li et al. Silicon Wafer Uniformity and Roughness Control by Etchants on Wafer Thinning