CN105280547B - 形成隔离层的方法 - Google Patents

形成隔离层的方法 Download PDF

Info

Publication number
CN105280547B
CN105280547B CN201410445247.4A CN201410445247A CN105280547B CN 105280547 B CN105280547 B CN 105280547B CN 201410445247 A CN201410445247 A CN 201410445247A CN 105280547 B CN105280547 B CN 105280547B
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
dielectric
interlayer
vertical structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410445247.4A
Other languages
English (en)
Other versions
CN105280547A (zh
Inventor
蔡腾群
王立廷
陈德芳
林正堂
彭治棠
王建勋
陈炳宏
林焕哲
卢永诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105280547A publication Critical patent/CN105280547A/zh
Application granted granted Critical
Publication of CN105280547B publication Critical patent/CN105280547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据示例性实施例，提供了形成隔离层的方法。该方法包括以下操作：提供衬底；在衬底上方提供具有第一层的垂直结构；在第一层上方提供第一层间电介质；对第一层间电介质实施CMP；以及回蚀刻第一层间电介质和第一层以形成与垂直结构的源极对应的隔离层。本发明还涉及形成隔离层的方法。

Description

形成隔离层的方法
技术领域
本发明涉及形成隔离层的方法。
背景技术
诸如垂直全环栅晶体管的垂直半导体器件是半导体工业中的新兴研究领域。然而，垂直半导体器件的低图案密度可以弱化在其中的层间电介质(或隔离层)的厚度均匀性控制。因此，需要改进以上缺陷。
发明内容
为了解决现有技术中的问题，本发明提供了1.一种形成隔离层的方法，包括：提供衬底；在所述衬底上方提供具有第一层的垂直结构；在所述第一层上方提供第一层间电介质；对所述第一层间电介质实施CMP；以及回蚀刻所述第一层间电介质和所述第一层以形成与所述垂直结构的源极对应的所述隔离层。
在上述方法中，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括：在所述衬底上方提供具有作为蚀刻停止层的由SiN制成的所述第一层的所述垂直结构。
在上述方法中，还包括使所述CMP停止于所述第一层。
在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处。
在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；其中，回蚀刻所述第一层间电介质和所述第一层以形成与所述垂直结构的所述源极对应的所述隔离层还包括：通过使用湿蚀刻或等离子体蚀刻回蚀刻所述第一层间电介质和所述第一层。
在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；还包括：通过使用气体团簇离子束回蚀刻所述第一层间电介质和所述第一层。
在上述方法中，还包括：在所述第一层间电介质上方提供第二层；在所述第二层上方提供第二层间电介质；对所述第一层间电介质、所述第二层和所述第二层间电介质实施CMP；以及使所述CMP停止于所述第二层的下部。
根据本发明的另一个方面，提供了一种形成隔离层的方法，包括：提供具有底部层间电介质的衬底；在所述衬底上方提供具有第一层的垂直结构；在所述第一层和所述底部层间电介质上方提供第一层间电介质；对所述第一层间电介质实施CMP；以及回蚀刻所述第一层间电介质以形成与所述垂直结构的沟道对应的所述隔离层。
在上述方法中，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括：在所述衬底上方提供具有作为蚀刻停止层的由金属栅极制成的所述第一层的所述垂直结构。
在上述方法中，还包括使所述CMP停止于所述第一层。
在上述方法中，还包括使所述CMP停止于所述第一层；还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处。
在上述方法中，还包括使所述CMP停止于所述第一层；还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；其中，回蚀刻所述第一层间电介质以形成与所述垂直结构的所述沟道对应的所述隔离层还包括：通过使用湿蚀刻或等离子体蚀刻回蚀刻所述第一层间电介质。
在上述方法中，还包括使所述CMP停止于所述第一层；还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；还包括：通过使用气体团簇离子束回蚀刻所述第一层间电介质和所述第一层。
在上述方法中，还包括：在所述第一层间电介质上方提供第二层；在所述第二层上方提供第二层间电介质；对所述第一层间电介质、所述第二层和所述第二层间电介质实施CMP；以及使所述CMP停止于所述第二层的下部。
根据本发明的又一个方面，提供了一种形成隔离层的方法，包括：提供具有中间层间电介质的衬底；在所述衬底上方提供具有第一层的垂直结构；在所述第一层和所述中间层间电介质上方提供第一层间电介质；对所述第一层间电介质实施CMP；以及回蚀刻所述第一层间电介质以形成与所述垂直结构的漏极对应的所述隔离层。
在上述方法中，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括：在所述衬底上方提供具有作为蚀刻停止层的由硅化物制成的所述第一层的所述垂直结构。
在上述方法中，还包括使所述CMP停止于所述第一层。
在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处。
在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；还包括：通过使用气体团簇离子束回蚀刻所述第一层间电介质。
在上述方法中，还包括：在所述第一层间电介质上方提供第二层；在所述第二层上方提供第二层间电介质；对所述第一层间电介质、所述第二层和所述第二层间电介质实施CMP；以及使所述CMP停止于所述第二层的下部。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图11是根据一些实施例示出了示例性半导体器件的截面图。
图12至图20是根据一些实施例示出了另一示例性半导体器件的截面图。
图21至图27是根据一些实施例示出了另一示例性半导体器件的截面图。
图28是根据一些实施例的用于形成垂直结构的方法的流程图。
图29是根据一些实施例的用于形成垂直结构的方法的流程图。
图30是根据一些实施例的用于形成垂直结构的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在...下方”、“在...下面”、“下”、“在...之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明描述了形成隔离层的方法。本发明提供了用于隔离层的至少四种类型的制造方案。
第一种包括：在具有第一层的垂直结构上方沉积层间电介质；对第一层间电介质实施化学机械抛光(CMP)，使CMP停止于第一层；以及回蚀刻第一层间电介质和第一层。第二种包括：在具有第一层的垂直结构上方沉积层间电介质；对第一层间电介质实施CMP，使CMP停止于第一层间电介质的预定高度；以及回蚀刻第一层间电介质和第一层。
第三种包括：在具有第一层的垂直结构上方沉积层间电介质；在第一层间电介质上方提供第二层；在第二层上方提供第二层间电介质；对第一层间电介质、第二层和第二层间电介质实施CMP；使CMP停止于第二层的下部；以及回蚀刻第一层间电介质和第一层。第三方法可以利用ONO(氧化物/氮化物/氧化物层)的三层夹层结构以形成第一层间电介质、第二层和第二层间电介质。例如，第一层间电介质可以由可流动氧化物形成；例如，第二层可以由SiN、SiON、SiC、SiCN、SiCO或SiCON形成；并且例如，第二层间电介质可以由等离子体增强氧化物(PE氧化物)形成。第二层可以具有约5埃至300埃的厚度。第二层间电介质可以具有约100埃至3000埃的厚度。
第四种包括：在具有第一层的垂直结构上方沉积层间电介质；对第一层间电介质实施CMP并且使CMP停止于第一层间电介质的预定高度；通过使用气体团簇离子束(gascluster ion beam)回蚀刻第一层间电介质和第一层；对第一层间电介质实施湿清洗工艺；以及通过使用等离子体蚀刻或湿蚀刻来回蚀刻第一层间电介质和第一层。诸如NF3、SiF4、CHF3和CF4的气体可以用于气体团簇离子束。可选择后湿清洗以在使用气体团簇离子束的工艺之后减少产生的缺陷。
上述提及的四种方法可以应用于形成：(1)与垂直结构的源极对应的底部隔离层；(2)与垂直结构的沟道对应的中间隔离层；以及(3)与垂直结构的漏极对应的顶部隔离层。这些方法提供了隔离层的良好的厚度均匀性从而增强了器件性能。
图1是根据一些实施例示出示例性半导体器件的截面图。如图1所示，提供了半导体器件100。在半导体器件100中，在衬底101上方提供了第一垂直结构110和第二垂直结构120。第一垂直结构110和第二垂直结构120可以是由浅沟槽隔离102电隔离的垂直全环栅器件。第一垂直结构110可以是PMOS并且可以包括n阱111、第一源极112、第一沟道113和第一漏极114。第二垂直结构120可以是NMOS并且可以包括p阱121、第二源极122、第二沟道123和第二漏极124。硅化物115、116、125和126用于减小接触电阻。
第一源极112设置在n阱111上方。第一沟道113设置在第一源极112上方。第一漏极114设置在第一沟道113上方。第二源极122设置在p阱121上方。第二沟道123设置在第二源极122上方。第二漏极124设置在第二沟道123上方。可以对第一垂直结构110和第二垂直结构120实施以下过程，所以下面将仅关于第一垂直结构110进行讨论。
在一个实施例中，衬底101包括晶体硅衬底。在一些可选实施例中，衬底101可以由一些其他的诸如金刚石或锗的合适的元素半导体；诸如砷化镓、碳化硅、砷化铟或磷化铟的合适的化合物半导体；或诸如碳化硅锗、磷砷化镓或磷化镓铟的合适的合金半导体制成。而且，衬底101可以包括可以发生应变以用于性能增强的外延层(epi层)和/或可以包括绝缘体上硅(SOI)结构。
图2是根据一些实施例示出示例性半导体器件的截面图。如图2所示，第一层202形成在第一垂直结构110上方。第一层202可以由SiN形成并形成为蚀刻停止层。例如，第一层202可以具有约30埃至300埃的厚度。在实施例中，第一层202包括在第一垂直结构110中。此外，第一层间电介质204(例如，氧化物层)形成在第一层202上方。
图3是根据一些实施例示出示例性半导体器件的截面图。如图3所示，对第一层间电介质204实施化学机械抛光并且使化学机械抛光停止于第一层202。使CMP停止于第一层202提供了良好的晶圆均匀性。
图4是根据一些实施例示出示例性半导体器件的截面图。如图4所示，通过使用湿蚀刻或等离子体蚀刻，回蚀刻第一层间电介质204和第一层202以形成与第一垂直结构110的源极112对应的隔离层402。在实施例中，隔离层402与源极112的和沟道113结合的顶面对准。该方法提供了不同晶圆之间的隔离层402的良好的厚度均匀性。
图5是根据一些实施例示出示例性半导体器件的截面图。从图2继续，如图5所示，对第一层间电介质204实施化学机械抛光并且使化学机械抛光停止于第一垂直结构110之上的第一层间电介质204的预定厚度502(例如，约100埃至1000埃)。具体地，预定厚度502可以是从第一垂直结构110的漏极114之上的第一层202测量的厚度。使CMP停止于第一层间电介质204的预定厚度502提供了良好的管芯均匀性。
化学抛光工艺可以如下配置：向下抛光力可以为约0.5psi至5psi；工作台速度可以为约30rpm至110rpm；料浆类型可以包括基于胶状的SiO2、Al2O3或CeO2的料浆；并且料浆流率可以为约50ml/min至500ml/min。
图6是根据一些实施例示出示例性半导体器件的截面图。从图5继续，如图6所示，通过使用湿蚀刻或等离子体蚀刻，回蚀刻第一层间电介质204和第一层202以形成与第一垂直结构110的源极112对应的隔离层602。在实施例中，隔离层602与源极112的和沟道113结合的顶面对准。该方法提供了不同管芯之间的隔离层602的良好的厚度均匀性。
在一些实施例中，在通过使用湿蚀刻或等离子体蚀刻回蚀刻第一层间电介质204和第一层202之前，可以通过使用气体团簇离子束将另一回蚀刻应用于第一层间电介质204和第一层202。
气体团簇离子束可以如下配置：处理气体可以包括NF3、SiF4、CHF3和CF4；载气可以包括N2或He；团簇加速电压可以为1KV至200KV；团簇剂量可以为约1013cm2/sec至1017cm2/sec；团簇流量可以为100sccm至5000sccm；压力可以为约10-3托至10-8托；团簇数可以为约100分子至50000分子；并且团簇尺寸可以为约1纳米至500纳米。气体团簇离子束可以为第一层间电介质204和第一层202的表面生成活化能(例如，1eV/分子至3eV/分子)，从而在表面处产生高温(例如，104K)。气体团簇离子束加热处理气体以产生与表面发生反应的氟，从而形成SiF4和O2、O、NO、NO2、H2O、CO或CO2挥发性气体。
在一些实施例中，可选择后湿清洗以减少在使用气体团簇离子束的工艺之后产生的缺陷。湿清洗工艺可以将O3、稀HF和氨(NH3)的组合用作清洁剂清洗一到五次。
图7是根据一些实施例示出示例性半导体器件的截面图。从图2继续，如图7所示，第二层702形成在第一层间电介质204上方。第二层间电介质704形成在第二层702上方。
可以利用ONO(氧化物/氮化物/氧化物层)的三层夹层结构以形成第一层间电介质204、第二层702和第二层间电介质704。例如，第一层间电介质204可以由可流动氧化物形成；例如，第二层702可以由SiN、SiON、SiC、SiCN、SiCO或SiCON形成；并且例如，第二层间电介质704可以由等离子体增强氧化物(PE氧化物)形成。第二层702可以具有5埃至300埃的厚度。第二层间电介质704可以具有100埃至3000埃的厚度。
此外，第二层702的部分702a指的是与第一垂直结构110的突出物对应的上部；第二层702的部分702b指的是与除了垂直突出物之外的下面的区域对应的下部。通常，具有突出物的区域小于整个管芯的10％，从而使得第二层702的部分702a比第二层702的部分702b更易受化学抛光工艺的攻击。
图8是根据一些实施例示出示例性半导体器件的截面图。如图7和图8所示，对第一层间电介质204、第二层702和第二层间电介质704实施化学抛光工艺，并且使化学抛光工艺停止于第二层702的下部702b。
图9是根据一些实施例示出示例性半导体器件的截面图。从图8继续，如图9所示，通过使用湿蚀刻或等离子体蚀刻，回蚀刻第一层间电介质204和第一层202以形成与第一垂直结构110的源极112对应的隔离层902。在实施例中，隔离层902与源极112的和沟道113结合的顶面对准。该方法提供了隔离层902的良好的厚度均匀性。
图10是根据一些实施例示出示例性半导体器件的截面图。从图4继续，如图10所示，高k介电层1002、功函金属(WFM)层1004、1006和金属栅极1008形成在第一垂直结构110上方。图10中所示的工艺可以应用于图6或图9并且从图6或图9继续。
图11是根据一些实施例示出示例性半导体器件的截面图。从图10继续，如图11所示，回蚀刻位于第一垂直结构110和第二垂直结构120之间的STI102之上的高k介电层1102、功函金属(WFM)层1104、1106和金属栅极1108的部分，并且使回蚀刻停止于作为底部层间电介质的隔离层402。
图12是根据一些实施例示出示例性半导体器件的截面图。如图12所示，提供了具有底部层间电介质1202的衬底1201。在衬底1201上方提供具有第一层1212的垂直结构1210(类似于图11中的第一垂直结构110)。例如，第一层1212可以是金属栅极。此外，在第一层1212和底部层间电介质1202上方形成第一层间电介质1204(例如，氧化物层)。
图13是根据一些实施例示出示例性半导体器件的截面图。如图13所示，对第一层间电介质1204实施化学机械抛光并且使化学机械抛光停止于第一层1212。使CMP停止于第一层1212提供了良好的晶圆均匀性。
图14是根据一些实施例示出示例性半导体器件的截面图。如图14所示，通过使用湿蚀刻或等离子体蚀刻，回蚀刻第一层间电介质1204以形成与第一垂直结构1210的沟道1404对应的隔离层1402。在实施例中，隔离层1402与沟道1404的和漏极1406结合的顶面对准。该方法提供了不同晶圆之间的隔离层1402的良好的厚度均匀性。
图15是根据一些实施例示出示例性半导体器件的截面图。从图12继续，如图15所示，对第一层间电介质1204实施化学机械抛光并且使化学机械抛光停止于第一垂直结构1210之上的第一层间电介质1204的预定厚度1502(例如，约100埃至1000埃)。具体地，预定厚度1502可以是从第一垂直结构1210的漏极1514之上的第一层1212测量的厚度。使CMP停止于第一层间电介质1204的预定厚度1502提供了良好的管芯均匀性。
化学抛光工艺可以如下配置：向下抛光力可以为约0.5psi至5psi；工作台速度可以为约30rpm至110rpm；料浆类型可以包括基于胶状的SiO2、Al2O3或CeO2的料浆；并且料浆流率可以为约50ml/min至500ml/min。
图16是根据一些实施例示出示例性半导体器件的截面图。从图15继续，如图16所示，通过使用湿蚀刻或等离子体蚀刻，回蚀刻第一层间电介质1204以形成与第一垂直结构1210的沟道1604对应的隔离层1602。在实施例中，隔离层1602与沟道1604的和漏极1606结合的顶面对准。该方法提供了不同管芯之间的隔离层1602的良好的厚度均匀性。
在一些实施例中，在通过使用湿蚀刻或等离子体蚀刻回蚀刻第一层间电介质1204之前，可以通过使用气体团簇离子束将另一回蚀刻应用于第一层间电介质1204。
气体团簇离子束可以如下配置：处理气体可以包括NF3、SiF4、CHF3或CF4；载气可以包括N2或He；团簇加速电压可以为1KV至200KV；团簇剂量可以为约1013cm2/sec至1017cm2/sec；团簇流量可以为100sccm至5000sccm；压力可以为约10-3托至10-8托；团簇数可以为约100分子至50000分子；并且团簇尺寸可以为约1纳米至500纳米。气体团簇离子束可以为第一层间电介质1204的表面生成活化能(例如，1eV/分子至3eV/分子)，从而在表面处产生高温(例如，104K)。气体团簇离子束加热处理气体以产生与表面发生反应的氟，从而形成SiF4和O2、O、NO、NO2、H2O、CO或CO2挥发性气体。
在一些实施例中，可选择后湿清洗以减少在使用气体团簇离子束的工艺之后产生的缺陷。湿清洗工艺可以将O3、稀HF和氨(NH3)的组合用作清洁剂清洗一到五次。
图17是根据一些实施例示出示例性半导体器件的截面图。从图12继续，如图17所示，第二层1702形成在第一层间电介质1204上方。第二层间电介质1704形成在第二层1702上方。
可以利用ONO(氧化物/氮化物/氧化物层)的三层夹层结构以形成第一层间电介质1204、第二层1702和第二层间电介质1704。例如，第一层间电介质1204可以由可流动氧化物形成；例如，第二层1702可以由SiN、SiON、SiC、SiCN、SiCO或SiCON形成；并且例如，第二层间电介质1704可以由等离子体增强氧化物(PE氧化物)形成。第二层1702可以具有5埃至300埃的厚度。第二层间电介质1704可以具有100埃至3000埃的厚度。
此外，第二层1702的部分1702a指的是与第一垂直结构1210的突出物对应的上部；第二层1702的部分1702b指的是与除了垂直突出物之外的下面的区域对应的下部。通常，具有突出物的区域小于整个管芯的10％，从而使得第二层1702的部分1702a比第二层1702的部分1702b更易受化学抛光工艺的攻击。
图18是根据一些实施例示出示例性半导体器件的截面图。如图17和图18所示，对第一层间电介质1204、第二层1702和第二层间电介质1704实施化学抛光工艺，并且使化学抛光工艺停止于第二层1702的下部1702b。
图19是根据一些实施例示出示例性半导体器件的截面图。从图18继续，如图19所示，通过使用湿蚀刻或等离子体蚀刻，回蚀刻第一层间电介质1204以形成与第一垂直结构1210的沟道1904对应的隔离层1902。在实施例中，隔离层1902与沟道1904的和漏极1906结合的顶面对准。该方法提供了隔离层1902的良好的厚度均匀性。
图20是根据一些实施例示出示例性半导体器件的截面图。从图14继续，如图20所示，蚀刻围绕垂直结构1210的漏极1406的高k介电层2002、功函金属(WFM)层2004、2006和第一层1212的部分以暴露漏极1406。图20中所示的工艺可以应用于图16或图19并且从图16或图19继续。漏极1406可以包括硅化物2008。
图21是根据一些实施例示出示例性半导体器件的截面图。如图21所示，提供了具有中间层间电介质2102的衬底2101。在衬底2101上方提供具有第一层2112的垂直结构2110(类似于图20中的垂直结构1210)。例如，第一层2112可以是硅化物。此外，在第一层2112、垂直结构2110和中间层间电介质2102上方形成第一层间电介质2104(例如，氧化物层)。
图22是根据一些实施例示出示例性半导体器件的截面图。如图22所示，对第一层间电介质2104实施化学机械抛光并且使化学机械抛光停止于第一层2112。该方法提供了不同晶圆之间的隔离层2202的良好的厚度均匀性。
图23是根据一些实施例示出示例性半导体器件的截面图。从图21继续，如图23所示，对第一层间电介质2104实施化学机械抛光并且使化学机械抛光停止于第一垂直结构2110之上的第一层间电介质2104的预定厚度2302(例如，100埃至1000埃)。具体地，预定厚度2302可以是从第一垂直结构2110的第一层2112测量的厚度。使CMP停止于第一层间电介质2104的预定厚度2302提供了良好的管芯均匀性。
化学抛光工艺可以如下配置：向下抛光力可以为约0.5psi至5psi；工作台速度可以为约30rpm至110rpm；料浆类型可以包括基于胶状的SiO2、Al2O3或CeO2的料浆；并且料浆流率可以为约50ml/min至500ml/min。
图24是根据一些实施例示出示例性半导体器件的截面图。从图23继续，如图24所示，通过使用湿蚀刻或等离子体蚀刻，回蚀刻第一层间电介质2104以形成与第一垂直结构2110的漏极2404对应的隔离层2402。该方法提供了不同管芯之间的隔离层2402的良好的厚度均匀性。漏极2404可以包括第一层2112(由硅化物制成)。
在一些实施例中，在通过使用湿蚀刻或等离子体蚀刻回蚀刻第一层间电介质2104之前，可以通过使用气体团簇离子束将另一回蚀刻应用于第一层间电介质2104。
气体团簇离子束可以如下配置：处理气体可以包括NF3、SiF4、CHF3或CF4；载气可以包括N2或He；团簇加速电压可以为约1KV至200KV；团簇剂量可以为约1013cm2/sec至1017cm2/sec；团簇流量可以为约100sccm至5000sccm；压力可以为约10-3托至10-8托；团簇数可以为约100分子至50000分子；并且团簇尺寸可以为约1纳米至500纳米。气体团簇离子束可以为第一层间电介质2104的表面生成活化能(例如，1eV/分子至3eV/分子)，从而在表面处产生高温(例如，104K)。气体团簇离子束加热处理气体以产生与表面发生反应的氟，从而形成SiF4和O2、O、NO、NO2、H2O、CO或CO2挥发性气体。
在一些实施例中，可选择后湿清洗以减少在使用气体团簇离子束的工艺之后产生的缺陷。湿清洗工艺可以将O3、稀HF和氨(NH3)的组合用作清洁剂清洗一到五次。
图25是根据一些实施例示出示例性半导体器件的截面图。从图21继续，如图25所示，第二层2502形成在第一层间电介质2104上方。第二层间电介质2504形成在第二层2502上方。
可以利用ONO(氧化物/氮化物/氧化物层)的三层夹层结构以形成第一层间电介质2104、第二层2502和第二层间电介质2504。例如，第一层间电介质2104可以由可流动氧化物形成；例如，第二层2502可以由SiN、SiON、SiC、SiCN、SiCO或SiCON形成；并且例如，第二层间电介质2504可以由等离子体增强氧化物(PE氧化物)形成。第二层2502可以具有约5埃至300埃的厚度。第二层间电介质2504可以具有约100埃至3000埃的厚度。
此外，第二层2502的部分2502a指的是与第一垂直结构2110的突出物对应的上部；第二层2502的部分2502b指的是与除了垂直突出物之外的下面的区域对应的下部。通常，具有突出物的区域小于整个管芯的10％，从而使得第二层2502的部分2502a比第二层2502的部分2502b更易受化学抛光工艺的攻击。
图26是根据一些实施例示出示例性半导体器件的截面图。如图25和图26所示，对第一层间电介质2104、第二层2502和第二层间电介质2504实施化学抛光工艺，并且使化学抛光工艺停止于第二层2502的下部2502b。
图27是根据一些实施例示出示例性半导体器件的截面图。从图26继续，如图27所示，通过使用湿蚀刻或等离子体蚀刻回蚀刻第一层间电介质2104以形成与第一垂直结构2110的漏极2704对应的隔离层2702。该方法提供了隔离层2702的良好的厚度均匀性。漏极2704可以包括第一层2112(由硅化物制成)。
图28是用于形成垂直结构的方法的流程图。如图28所示，提供了方法2800。方法2800包括以下操作：提供衬底(操作2802)；在衬底上方提供具有第一层的垂直结构(操作2804)；在第一层上方提供第一层间电介质(操作2806)；对第一层间电介质实施CMP(操作2808)；以及回蚀刻第一层间电介质和第一层以形成与垂直结构的源极对应的隔离层(操作2810)。
操作2804还可以包括在衬底上方提供具有作为蚀刻停止层的由SiN制成的第一层的垂直结构。方法2800还可以包括使CMP停止于第一层。方法2800还可以包括使CMP停止于垂直结构之上的第一层间电介质的预定厚度。操作2804还可以包括通过使用湿蚀刻或等离子体蚀刻回蚀刻第一层间电介质和第一层。方法2800还可以包括通过使用气体团簇离子束回蚀刻第一层间电介质和第一层。方法2800还可以包括：在第一层间电介质上方提供第二层；在第二层上方提供第二层间电介质；对第一层间电介质、第二层和第二层间电介质实施CMP；以及使CMP停止于第二层的下部。
图29是用于形成垂直结构的方法的流程图。如图29所示，提供了方法2900。方法2900包括以下操作：提供具有底部层间电介质的衬底(操作2902)；在衬底上方提供具有第一层的垂直结构(操作2904)；在第一层和底部层间电介质上方提供第一层间电介质(操作2906)；对第一层间电介质实施CMP(操作2908)；以及回蚀刻第一层间电介质以形成与垂直结构的沟道对应的隔离层(操作2910)。
操作2904还可以包括在衬底上方提供具有作为蚀刻停止层的由金属栅极制成的第一层的垂直结构。方法2900还可以包括使CMP停止于第一层。方法2900还可以包括使CMP停止于垂直结构之上的第一层间电介质的预定厚度。操作2910还可以包括通过使用湿蚀刻或等离子体蚀刻回蚀刻第一层间电介质。方法2900还可以包括通过使用气体团簇离子束回蚀刻第一层间电介质和第一层。方法2900还可以包括：在第一层间电介质上方提供第二层；在第二层上方提供第二层间电介质；对第一层间电介质、第二层和第二层间电介质实施CMP；以及使CMP停止于第二层的下部。
图30是用于形成垂直结构的方法的流程图。如图30所示，提供了方法3000。方法3000包括以下操作：提供具有中间层间电介质的衬底(操作3002)；在衬底上方提供具有第一层的垂直结构(操作3004)；在第一层和中间层间电介质上方提供第一层间电介质(操作3006)；对第一层间电介质实施CMP(操作3008)；以及回蚀刻第一层间电介质以形成与垂直结构的漏极对应的隔离层(操作3010)。
操作3004还可以包括在衬底上方提供具有作为蚀刻停止层的由硅化物制成的第一层的垂直结构。方法3000还可以包括使CMP停止于第一层。方法3000还可以包括使CMP停止于垂直结构之上的第一层间电介质的预定厚度。方法3000还可以包括通过使用气体团簇离子束回蚀刻第一层间电介质。方法3000还可以包括：在第一层间电介质上方提供第二层；在第二层上方提供第二层间电介质；对第一层间电介质、第二层和第二层间电介质实施CMP；以及使CMP停止于第二层的下部。
根据示例性实施例，提供了一种形成隔离层的方法。该方法包括以下操作：提供衬底；在衬底上方提供具有第一层的垂直结构；在第一层上方提供第一层间电介质；对第一层间电介质实施CMP；以及回蚀刻第一层间电介质和第一层以形成与垂直结构的源极对应的隔离层。
根据示例性实施例，提供了一种形成隔离层的方法。该方法包括以下操作：提供具有底部层间电介质的衬底；在衬底上方提供具有第一层的垂直结构；在第一层和底部层间电介质上方提供第一层间电介质；对第一层间电介质实施CMP；以及回蚀刻第一层间电介质以形成与垂直结构的沟道对应的隔离层。
根据示例性实施例，提供了一种形成隔离层的方法。该方法包括以下操作：提供具有中间层间电介质的衬底；在衬底上方提供具有第一层的垂直结构；在第一层和中间层间电介质上方提供第一层间电介质；对第一层间电介质实施CMP；以及回蚀刻第一层间电介质以形成与垂直结构的漏极对应的隔离层。
前文概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (14)

1.一种形成隔离层的方法，包括：
提供衬底；
在所述衬底上方提供具有第一层的垂直结构；
在所述第一层上方提供第一层间电介质；
对所述第一层间电介质实施第一化学机械抛光，所述第一化学机械抛光停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；以及
回蚀刻所述第一层间电介质和所述第一层以形成与所述垂直结构的源极对应的所述隔离层。
2.根据权利要求1所述的方法，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括：在所述衬底上方提供具有作为蚀刻停止层的由SiN制成的所述第一层的所述垂直结构。
3.根据权利要求1所述的方法，其中，回蚀刻所述第一层间电介质和所述第一层以形成与所述垂直结构的所述源极对应的所述隔离层还包括：通过使用湿蚀刻或等离子体蚀刻回蚀刻所述第一层间电介质和所述第一层。
4.根据权利要求1所述的方法，还包括：通过使用气体团簇离子束回蚀刻所述第一层间电介质和所述第一层。
5.根据权利要求1所述的方法，还包括：
在所述第一层间电介质上方提供第二层；
在所述第二层上方提供第二层间电介质；
对所述第一层间电介质、所述第二层和所述第二层间电介质实施第二化学机械抛光；以及
使所述第二化学机械抛光停止于所述第二层的下部。
6.一种形成隔离层的方法，包括：
提供具有底部层间电介质的衬底；
在所述衬底上方提供具有第一层的垂直结构；
在所述第一层和所述底部层间电介质上方提供第一层间电介质；
对所述第一层间电介质实施第一化学机械抛光，所述第一化学机械抛光停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；以及
回蚀刻所述第一层间电介质以形成与所述垂直结构的沟道对应的所述隔离层。
7.根据权利要求6所述的方法，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括：在所述衬底上方提供具有作为蚀刻停止层的由金属栅极制成的所述第一层的所述垂直结构。
8.根据权利要求6所述的方法，其中，回蚀刻所述第一层间电介质以形成与所述垂直结构的所述沟道对应的所述隔离层还包括：通过使用湿蚀刻或等离子体蚀刻回蚀刻所述第一层间电介质。
9.根据权利要求6所述的方法，还包括：通过使用气体团簇离子束回蚀刻所述第一层间电介质和所述第一层。
10.根据权利要求6所述的方法，还包括：
在所述第一层间电介质上方提供第二层；
在所述第二层上方提供第二层间电介质；
对所述第一层间电介质、所述第二层和所述第二层间电介质实施第二化学机械抛光；以及
使所述第二化学机械抛光停止于所述第二层的下部。
11.一种形成隔离层的方法，包括：
提供具有中间层间电介质的衬底；
在所述衬底上方提供具有第一层的垂直结构；
在所述第一层和所述中间层间电介质上方提供第一层间电介质；
对所述第一层间电介质实施第一化学机械抛光，所述第一化学机械抛光停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；以及
回蚀刻所述第一层间电介质以形成与所述垂直结构的漏极对应的所述隔离层。
12.根据权利要求11所述的方法，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括：在所述衬底上方提供具有作为蚀刻停止层的由硅化物制成的所述第一层的所述垂直结构。
13.根据权利要求11所述的方法，还包括：通过使用气体团簇离子束回蚀刻所述第一层间电介质。
14.根据权利要求11所述的方法，还包括：
在所述第一层间电介质上方提供第二层；
在所述第二层上方提供第二层间电介质；
对所述第一层间电介质、所述第二层和所述第二层间电介质实施第二化学机械抛光；以及
使所述第二化学机械抛光停止于所述第二层的下部。
CN201410445247.4A 2014-06-13 2014-09-03 形成隔离层的方法 Active CN105280547B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/303,791 2014-06-13
US14/303,791 US10418271B2 (en) 2014-06-13 2014-06-13 Method of forming isolation layer

Publications (2)

Publication Number Publication Date
CN105280547A CN105280547A (zh) 2016-01-27
CN105280547B true CN105280547B (zh) 2018-07-17

Family

ID=54706335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410445247.4A Active CN105280547B (zh) 2014-06-13 2014-09-03 形成隔离层的方法

Country Status (5)

Country Link
US (3) US10418271B2 (zh)
KR (1) KR101611761B1 (zh)
CN (1) CN105280547B (zh)
DE (1) DE102014119640B4 (zh)
TW (1) TWI650819B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9318447B2 (en) * 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
CN105870192A (zh) * 2016-05-11 2016-08-17 武汉新芯集成电路制造有限公司 一种3d周围栅极mos管的制备方法
US10103147B1 (en) 2017-05-01 2018-10-16 International Business Machines Corporation Vertical transport transistors with equal gate stack thicknesses
KR102401181B1 (ko) 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867752A (zh) * 2011-07-05 2013-01-09 海力士半导体有限公司 制造具有垂直栅的半导体器件的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373355B1 (ko) 1999-06-28 2003-02-25 주식회사 하이닉스반도체 반도체소자의 평탄화방법
US6713884B2 (en) 2001-12-20 2004-03-30 Infineon Technologies Ag Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors
US7259425B2 (en) 2003-01-23 2007-08-21 Advanced Micro Devices, Inc. Tri-gate and gate around MOSFET devices and methods for making same
KR100515061B1 (ko) 2003-10-31 2005-09-14 삼성전자주식회사 핀 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 형성방법
KR100545863B1 (ko) * 2004-07-30 2006-01-24 삼성전자주식회사 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
JP2006080264A (ja) 2004-09-09 2006-03-23 Seiko Epson Corp 半導体装置の製造方法
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US20080280442A1 (en) 2007-05-09 2008-11-13 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR100985107B1 (ko) 2008-08-11 2010-10-05 한국과학기술원 수직 트랜지스터 소오스(또는 드레인)와 벌크 영역 내의 트랩 전하를 완전히 제거하기 위한 방법
KR101285948B1 (ko) 2009-07-21 2013-07-12 한양대학교 산학협력단 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
CN102117829B (zh) * 2009-12-30 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
JP5087655B2 (ja) * 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8193094B2 (en) * 2010-06-21 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post CMP planarization by cluster ION beam etch
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
CN102651345B (zh) * 2011-02-24 2014-01-08 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
KR101893848B1 (ko) * 2011-06-16 2018-10-04 삼성전자주식회사 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법
US8866214B2 (en) * 2011-10-12 2014-10-21 International Business Machines Corporation Vertical transistor having an asymmetric gate
US8975179B2 (en) 2011-10-18 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process for semiconductor device fabrication
KR20130094018A (ko) 2012-02-15 2013-08-23 에스케이하이닉스 주식회사 반도체장치 제조 방법
US9518172B2 (en) * 2012-03-02 2016-12-13 Bridgestone Corporation Rubber composition and method for producing rubber composition
US8742492B2 (en) 2012-08-07 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with a vertical gate structure
US9257347B2 (en) * 2012-08-30 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for a field-effect transistor with a raised drain structure
US8962465B2 (en) * 2012-10-15 2015-02-24 Micron Technology, Inc. Methods of forming gated devices
US8754470B1 (en) * 2013-01-18 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US9166001B2 (en) * 2014-02-11 2015-10-20 Taiwan Semiconductor Manufacturing Company Limited Vertical structure and method of forming semiconductor device
US9224833B2 (en) * 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company Limited Method of forming a vertical device
US9147730B2 (en) * 2014-03-03 2015-09-29 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
US20150270159A1 (en) * 2014-03-20 2015-09-24 Globalfoundries Inc. Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers
US9941394B2 (en) 2014-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Tunnel field-effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867752A (zh) * 2011-07-05 2013-01-09 海力士半导体有限公司 制造具有垂直栅的半导体器件的方法

Also Published As

Publication number Publication date
TWI650819B (zh) 2019-02-11
TW201546908A (zh) 2015-12-16
CN105280547A (zh) 2016-01-27
US20150364358A1 (en) 2015-12-17
DE102014119640A1 (de) 2015-12-17
US11227788B2 (en) 2022-01-18
US20180350655A1 (en) 2018-12-06
KR101611761B1 (ko) 2016-04-11
US10418271B2 (en) 2019-09-17
US20200335388A1 (en) 2020-10-22
US10707114B2 (en) 2020-07-07
DE102014119640B4 (de) 2018-09-27
KR20150143257A (ko) 2015-12-23

Similar Documents

Publication Publication Date Title
CN105633080B (zh) 栅极间隔件和形成方法
CN105280547B (zh) 形成隔离层的方法
TWI625822B (zh) 半導體裝置及其形成方法
CN105225960B (zh) 半导体器件和形成垂直结构的方法
CN105280706B (zh) 具有栅极氧化物层的finfet器件
CN110828367B (zh) 用于形成薄绝缘体上半导体(soi)衬底的方法
US20240312989A1 (en) Systems and methods for fabricating finfets with different threshold voltages
CN108987344A (zh) 用于FinFET器件的方法和结构
CN107170803A (zh) 鳍型场效晶体管
CN110291645A (zh) 用于垂直型功率器件的方法和系统
CN107017203A (zh) 半导体元件的制造方法
CN103681846A (zh) 半导体装置及其制造方法
CN106601794B (zh) 具有插入层的半导体结构及其制造方法
US9666692B2 (en) Method of forming FinFET gate oxide
CN109950243A (zh) 半导体器件及其制造方法
US9564357B2 (en) Method of forming semiconductor device using etch stop layer
US9704738B2 (en) Bulk layer transfer wafer with multiple etch stop layers
CN111696867A (zh) 半导体结构及形成方法
TW201906171A (zh) 半導體裝置
TWI686857B (zh) 化學機械研磨製程
CN104465493B (zh) 一种自对准接触孔刻蚀工艺方法
TW202107562A (zh) 半導體結構的製造方法
KR20060099614A (ko) 반도체 소자의 소자분리막 형성방법
CN111725137A (zh) 一种半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant