JP6523482B2 - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JP6523482B2 JP6523482B2 JP2017552341A JP2017552341A JP6523482B2 JP 6523482 B2 JP6523482 B2 JP 6523482B2 JP 2017552341 A JP2017552341 A JP 2017552341A JP 2017552341 A JP2017552341 A JP 2017552341A JP 6523482 B2 JP6523482 B2 JP 6523482B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor device
- conductor layer
- solder
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 186
- 239000004020 conductor Substances 0.000 claims description 66
- 229910000679 solder Inorganic materials 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 244000126211 Hericium coralloides Species 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 56
- 239000010949 copper Substances 0.000 description 55
- 229910052802 copper Inorganic materials 0.000 description 54
- 239000000758 substrate Substances 0.000 description 50
- 229920005989 resin Polymers 0.000 description 24
- 239000011347 resin Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 21
- 238000007789 sealing Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 239000011162 core material Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 230000008646 thermal stress Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011858 nanopowder Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、電力用半導体装置に関し、詳しくは、電力用半導体素子が実装された絶縁基板と、電力用半導体素子の主回路が形成されたプリント基板とを備えた電力用半導体装置に関する。
電力用半導体装置は、産業用機器、電気鉄道、家電など幅広い分野における機器の主電力（パワー）の制御に用いられ、特に産業用機器に搭載される電力用半導体装置に対しては、小型化、高放熱性、高信頼性が求められる。また電力用半導体装置では、ＩＧＢＴ及びＦｗＤｉなどの電力用半導体素子を放熱性の高い絶縁基板に実装し、電力用半導体素子の表面電極へ例えばアルミワイヤなどで配線して回路を構成する場合が多い。
このような構造では、絶縁基板上で配線がなされるため、高価である絶縁基板の面積が大きくなりコストアップにつながると共に、電力用半導体装置の外形も大きくなるという課題がある。
このような構造では、絶縁基板上で配線がなされるため、高価である絶縁基板の面積が大きくなりコストアップにつながると共に、電力用半導体装置の外形も大きくなるという課題がある。
よって電力用半導体装置の小型化のため、特許文献１では、半導体素子を実装した絶縁基板と両面配線されたプリント基板とを、はんだなどの導電性接着剤で電気的に接続し、樹脂筐体内に収納された構造が提案されている。
一方、大電流を高速でスイッチングする電力用半導体装置では発熱量が大きく、絶縁基板とプリント基板との熱膨張差が大きくなる。よって、温度サイクルにより、絶縁基板とプリント基板との間に存在する、はんだと電力用半導体素子とに大きな熱応力が発生する。
また、電力用半導体素子の駆動回路を形成したプリント基板に１００Ａ以上の電流を流すためには、プリント基板における銅導体層の厚みは、０．１ｍｍ以上が必要となる。よって、特にプリント基板と電力用半導体素子と間のはんだ接合部に生じる熱応力が問題となる。そのため、電力用半導体装置の長期信頼性を確保するためには、この熱応力による不具合を低減する必要がある。
また、電力用半導体素子の駆動回路を形成したプリント基板に１００Ａ以上の電流を流すためには、プリント基板における銅導体層の厚みは、０．１ｍｍ以上が必要となる。よって、特にプリント基板と電力用半導体素子と間のはんだ接合部に生じる熱応力が問題となる。そのため、電力用半導体装置の長期信頼性を確保するためには、この熱応力による不具合を低減する必要がある。
しかしながら特許文献１は、絶縁基板及びプリント基板を用いた電力用半導体装置の構造を開示するが、熱応力の低減について特に記述していない。
本発明は、上述の問題点を解決するためになされたものであり、電力用半導体装置の長期信頼性を確保可能な電力用半導体装置を提供することを目的とする。
本発明は、上述の問題点を解決するためになされたものであり、電力用半導体装置の長期信頼性を確保可能な電力用半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力用半導体装置は、電力用半導体素子と、導体層を有するプリント基板とを備え、上記電力用半導体素子の電極と上記プリント基板の導体層とをはんだで接合した状態の電力用半導体装置において、上記電力用半導体素子は、表面電極に、はんだを接合するための金属膜と、はんだと接合しない膜とを有し、上記金属膜は、上記電力用半導体素子に複数配置されており、上記はんだが接合されない膜は、上記電力用半導体素子の中央に配置されており、上記導体層の一部を構成し上記導体層と一体に形成された状態の接合部をさらに備え、上記接合部は切欠きを有し、該切欠きは、上記半導体素子の金属膜に対応するように配置されていることを特徴とする。
即ち、本発明の一態様における電力用半導体装置は、電力用半導体素子と、導体層を有するプリント基板とを備え、上記電力用半導体素子の電極と上記プリント基板の導体層とをはんだで接合した状態の電力用半導体装置において、上記電力用半導体素子は、表面電極に、はんだを接合するための金属膜と、はんだと接合しない膜とを有し、上記金属膜は、上記電力用半導体素子に複数配置されており、上記はんだが接合されない膜は、上記電力用半導体素子の中央に配置されており、上記導体層の一部を構成し上記導体層と一体に形成された状態の接合部をさらに備え、上記接合部は切欠きを有し、該切欠きは、上記半導体素子の金属膜に対応するように配置されていることを特徴とする。
本発明の一態様における電力用半導体装置によれば、接合部を備え、この接合部は切欠きを有することで、電力用半導体素子の電極とプリント基板の導体層との接合面積は、接合部を有しない場合の接合面積に比べて小さくなる。この結果、電力用半導体装置の全体に温度サイクルが作用した場合において、電力用半導体素子の電極とプリント基板の導体層との間に存在するはんだに作用する熱応力は、従来に比べて小さくなる。したがって、このはんだにおける破損等の不具合の発生を低減さらには防止することができ、電力用半導体装置の長期信頼性を確保することが可能となる。
実施形態である電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
実施の形態１．
図１、図２、図４、図６は、実施の形態１における電力用半導体装置１００の概略構造を示す概念図であり、図３はプリント基板５０の近位側銅導体層５３側を示す概念図である。
電力用半導体装置１００は、基本的構成部分として、電力用半導体素子２，３と、プリント基板５０とを有する。本実施の形態１の電力用半導体装置１００では、その他に、絶縁基板１、ケース７、封止樹脂６、電極端子８等を有することができる。
図１、図２、図４、図６は、実施の形態１における電力用半導体装置１００の概略構造を示す概念図であり、図３はプリント基板５０の近位側銅導体層５３側を示す概念図である。
電力用半導体装置１００は、基本的構成部分として、電力用半導体素子２，３と、プリント基板５０とを有する。本実施の形態１の電力用半導体装置１００では、その他に、絶縁基板１、ケース７、封止樹脂６、電極端子８等を有することができる。
電力用半導体素子として、本実施形態では、ＩＧＢＴ２（Insulated Gate Bipolar Transistor）及びダイオード（例えばＦｗＤｉ）３が相当する。絶縁基板１は、一例として厚さ０．１２５ｍｍの樹脂絶縁シート１ａと、樹脂絶縁シート１ａの厚み方向において対向する両面に接着された、例えば厚さ２ｍｍの銅導体層１ｂ及び例えば厚さ０．５ｍｍの銅導体層１ｃとを有する。絶縁基板１の銅導体層１ｃには、ＩＧＢＴ２及びダイオード３が、より具体的にはＩＧＢＴ２及びダイオード３における各裏面側の電極が、はんだ４１によって電気的かつ機械的に接続される。ＩＧＢＴ２は、例えば８ｍｍ×８ｍｍで厚さが０．０８ｍｍの大きさを有し、ダイオード３は、例えば８ｍｍ×６ｍｍで厚さが０．０８ｍｍの大きさを有する。ＩＧＢＴ２及びダイオード３の表面には、はんだが接合されない例えばＡｌ膜と、はんだ接合可能なように、Ａｕなどの金属膜２ａ、３ａとが形成されている。ここで、はんだが接合されない膜は、ＩＧＢＴ２及びダイオード３の表面の中央に位置する。はんだ４１は、厚みが約０．１ｍｍでＳｎ−Ａｇ−Ｃｕ系のはんだが用いられる。このような絶縁基板１は、ＩＧＢＴ２及びダイオード３の放熱と、両半導体素子２，３の裏面側の各電極における配線とを兼ねている。
プリント基板５０は、図４に示すように、絶縁基板１に実装されたＩＧＢＴ２等の電力用半導体素子に対向して平行又は略平行に配置される。プリント基板５０は、例えば、厚さが０．５ｍｍで、その材質がＦＲ−４（Flame Retardant Type 4）のコア材５１と、コア材５１の厚み方向における両面に電力用半導体素子に対して遠方に形成された遠位側銅導体層５２及び近方に形成された近位側銅導体層５３とを有する。遠位側銅導体層５２及び近位側銅導体層５３は、それぞれ厚さが例えば０．１ｍｍで、接着シート（図示せず）によってコア材５１に接着され、回路パターンを形成する。また、遠位側銅導体層５２と近位側銅導体層５３とはスルーホール５６を介して電気的に連結されている。
ここで、互いに対向するプリント基板５０と、ＩＧＢＴ２及びダイオード３の半導体素子とは、封止樹脂６にエポキシ樹脂を用いた場合には、電気的絶縁を確保するために０．３ｍｍ以上の間隔をあける必要がある。
またプリント基板５０の近位側銅導体層５３は、本実施形態において特徴的構成の一つである接合部５４を有する。接合部５４は、ＩＧＢＴ２及びダイオード３における各表面電極と近位側銅導体層５３とを、はんだ４２によって電気的かつ機械的に接合する部分である。つまり接合部５４を介して、プリント基板５０の近位側銅導体層５３とＩＧＢＴ２及びダイオード３における各表面電極とが接続される。接合部５４については、以下でさらに詳しく説明する。尚、はんだ４２は、例えば、厚みが０．２ｍｍから０．８ｍｍでＳｎ−Ａｇ−Ｃｕ系のはんだである。
またプリント基板５０の近位側銅導体層５３は、本実施形態において特徴的構成の一つである接合部５４を有する。接合部５４は、ＩＧＢＴ２及びダイオード３における各表面電極と近位側銅導体層５３とを、はんだ４２によって電気的かつ機械的に接合する部分である。つまり接合部５４を介して、プリント基板５０の近位側銅導体層５３とＩＧＢＴ２及びダイオード３における各表面電極とが接続される。接合部５４については、以下でさらに詳しく説明する。尚、はんだ４２は、例えば、厚みが０．２ｍｍから０．８ｍｍでＳｎ−Ａｇ−Ｃｕ系のはんだである。
電力用半導体装置１００のその他の構成として、絶縁基板１の外縁部分には、図４に示すように、主にＰＰＳ（ポリフェニレンサルファイド）からなるケース７がシリコーン接着剤（図示せず）で接着されている。ケース７には、電極端子８がインサートされており、電極端子８には、ＩＧＢＴ２及びダイオード３などの半導体素子のエミッタ電極及びゲート電極（表面電極に相当）が、プリント基板５０の近位側銅導体層５３から遠位側銅導体層５２を介し、アルミニウム製の例えばφ０．３ｍｍのボンディングワイヤ９にて、それぞれ電気的に接続されている。
また、ケース７の内側には、絶縁基板１とプリント基板５０との隙間からプリント基板５０の上面を覆うまでエポキシ樹脂製の封止樹脂６を注入し、真空脱泡して加熱して硬化される。これにて絶縁基板１に設置されたＩＧＢＴ２、ダイオード３、プリント基板５０等は、封止樹脂６にて封止される。
また、ケース７の内側には、絶縁基板１とプリント基板５０との隙間からプリント基板５０の上面を覆うまでエポキシ樹脂製の封止樹脂６を注入し、真空脱泡して加熱して硬化される。これにて絶縁基板１に設置されたＩＧＢＴ２、ダイオード３、プリント基板５０等は、封止樹脂６にて封止される。
次に、接合部５４について詳しく説明する。
図５は、接合部５４の平面図を示すと共に、接合部５４と、例えばＩＧＢＴ２の電極に形成された金属膜２ａとのはんだ４２による接合状態を示している。
金属膜２ａは、ＩＧＢＴ２における複数の電極上に、それぞれ均等に配置されており、各々の金属膜２ａの面積は同等である。各金属膜２ａ同士の隙間は、ＩＧＢＴ２の各電極上に金属膜２ａが均等に配置できる範囲内で、接合されるはんだ４２同士が接触しないように、一例として０．１ｍｍ以上にしている。また、各金属膜２ａのサイズは、はんだ４２の供給の利便性の観点から、一例として２ｍｍ幅以上にしている。尚、上述の「均等」とは、金属膜２ａの配置間隔の±１％以下の範囲を意味する。
図５は、接合部５４の平面図を示すと共に、接合部５４と、例えばＩＧＢＴ２の電極に形成された金属膜２ａとのはんだ４２による接合状態を示している。
金属膜２ａは、ＩＧＢＴ２における複数の電極上に、それぞれ均等に配置されており、各々の金属膜２ａの面積は同等である。各金属膜２ａ同士の隙間は、ＩＧＢＴ２の各電極上に金属膜２ａが均等に配置できる範囲内で、接合されるはんだ４２同士が接触しないように、一例として０．１ｍｍ以上にしている。また、各金属膜２ａのサイズは、はんだ４２の供給の利便性の観点から、一例として２ｍｍ幅以上にしている。尚、上述の「均等」とは、金属膜２ａの配置間隔の±１％以下の範囲を意味する。
また、金属膜２ａの形状は、矩形状に限定する意図ではなく、例えば半円形、楕円形、三角形等の任意の幾何学的形状が可能である。例えば図６に示す円形形状は、矩形形状の場合に比べて、はんだ接合部５４における応力が緩和されるという効果もある。
尚、図５は、ＩＧＢＴ２の電極に形成された金属膜２ａを図示するが、ダイオード３の電極に形成された金属膜３ａについても同様である。
尚、図５は、ＩＧＢＴ２の電極に形成された金属膜２ａを図示するが、ダイオード３の電極に形成された金属膜３ａについても同様である。
接合部５４は、プリント基板５０の近位側銅導体層５３に含まれ、近位側銅導体層５３の一部を構成して近位側銅導体層５３と一体に形成され、図５に示すように本実施の形態では、例えば凹部６１及び凸部６２で構成した櫛歯形状を有する。このような接合部５４において、ＩＧＢＴ２及びダイオード３の表面電極に形成された金属膜２ａ、３ａと、本実施形態ではプリント基板５０の近位側銅導体層５３とが接合される。そのため、櫛歯形状を形成する凹部６１及び凸部６２のサイズは、ＩＧＢＴ２の表面に形成された金属膜２ａ、さらにはダイオード３の表面に形成された金属膜３ａのサイズに応じてそれぞれ決定される。櫛歯形状を形成する凹部の幅は、一例として０．１ｍｍ以上にしている。
また、近位側銅導体層５３が櫛歯形状を有することで、近位側銅導体層５３には近位側銅導体層５３を貫通する溝である切欠き６０が形成されることになる。
また、近位側銅導体層５３が櫛歯形状を有することで、近位側銅導体層５３には近位側銅導体層５３を貫通する溝である切欠き６０が形成されることになる。
このような櫛歯形状の接合部５４を用いることで、電力用半導体素子であるＩＧＢＴ２及びダイオード３と、プリント基板５０の近位側銅導体層５３との接合面積は、切欠き６０を有しない従来の、近位側銅導体層５３と電力用半導体素子の電極との接合面積と比べて小さくなる。この結果、電力用半導体装置１００の全体に温度サイクルが作用した場合において、絶縁基板１とプリント基板５０との熱膨張係数の差、つまり絶縁基板１とプリント基板５０との熱膨張差に起因して発生する、絶縁基板１とプリント基板５０との間に存在するはんだ４２に作用する熱応力は、従来に比べて小さくなる。したがって、特に、はんだ４２における破損等の不具合の発生を低減さらには防止することが可能になる。
さらにまた、電力用半導体装置１００にあっては、プリント基板５０に大電流（上述したように例えば１００Ａ以上）が流れることから、プリント基板５０では発熱が大きくなる。よって、プリント基板５０の近位側銅導体層５３とＩＧＢＴ２等の電力用半導体素子との接合部分となる接合部５４が電力用半導体素子の温度分布に影響を与えないようにするのが好ましい。また、電力用半導体装置１００の動作時には、電力用半導体素子の中央が高温になるため、中央にはんだ４２及び接合部５４が配置されると熱破壊しやすい。このような熱破壊を防止するため本実施形態では、ＩＧＢＴ２等の電力用半導体素子表面に配置された複数の金属膜２ａ、３ａは、それぞれの面積が同一であり、電力用半導体素子の中心点２１（図５）を回避するように、電力用半導体素子に対して均等に配置され、金属膜２ａ、３ａに対応して接合部５４が配置されるのがよい。尚、ここで上記「同一」とは、目標値に対して±１％以下の範囲に含まれる場合を意味する。
また、接合部５４と、電力用半導体素子の表面電極に形成された金属膜２ａ及び金属膜３ａとを接合するはんだ４２には、熱応力を低減するためにフィレットを形成することが望ましい。そのため、接合部５４の接合面積は、金属膜２ａ及び金属膜３ａの各面積よりも小さくするのがよい。はんだフィレットのぬれ角は、熱応力を低減するために４５度以下にするのが望ましい。はんだ４２の高さが例えば０．２ｍｍから０．８ｍｍである場合、接合部５４の接合面積を、金属膜２ａ、３ａの各面積の２０％から８０％の範囲にすることで、フィレットのぬれ角を４５度以下にすることができる。例えば金属膜２ａ、３ａが１ｍｍ角の場合には、接合部５４を形成する凸部６２の幅を０．８ｍｍ以下にすることが望ましい。このように金属膜２ａ、３ａの面積を、接合部５４の接合面積よりも大きくすることで、はんだ４２は、表面電極から接合部５４の方へ台形形状となり、フィレットが形成される（図７）。尚、図７は、ダイオード３の場合を図示するが、ＩＧＢＴ２の場合についても同様である。
電力用半導体素子と絶縁基板１とのはんだ接合については、例えば、板状はんだを間に挟んでリフローする方法、あるいはクリームはんだを塗布しておく方法等も適用可能である。
また、電力用半導体素子とプリント基板５０とのはんだ接合については、板状はんだを間に挟んでリフローする方法、クリームはんだを塗布しておく方法、電力用半導体素子の表面電極に予めはんだ接合しておき、後にリフローする方法、又は、プリント基板５０の近位側銅導体層５３における接合部５４に予め球状のはんだを接合しておき、後にリフローする方法も適用可能である。
また、電力用半導体素子とプリント基板５０とのはんだ接合については、板状はんだを間に挟んでリフローする方法、クリームはんだを塗布しておく方法、電力用半導体素子の表面電極に予めはんだ接合しておき、後にリフローする方法、又は、プリント基板５０の近位側銅導体層５３における接合部５４に予め球状のはんだを接合しておき、後にリフローする方法も適用可能である。
また、本実施の形態１では、接合部５４は、上述のように櫛歯形状の切欠き６０を有するが、はんだ４２に作用する熱応力の低減を図り、はんだ４２における不具合発生を低減、防止するという観点から、櫛歯形状に限定するものではない。また、櫛歯形状を構成する凹部６１及び凸部６２は、矩形状に限定する意図ではなく、例えば半円形、楕円形、三角形等の任意の幾何学的形状が可能である。例えば図８のように、円形形状では、矩形形状の場合に比べてはんだ接合部における応力が緩和されるという効果もある。要するに接合部５４は、何らかの形状の切欠き６０を有すればよい。
ここで接合部５４が任意形状の切欠き６０を有する場合においても、上述したように、接合部５４が電力用半導体素子の温度分布に影響を与えないように接合部５４を配置するのが良い。
ここで接合部５４が任意形状の切欠き６０を有する場合においても、上述したように、接合部５４が電力用半導体素子の温度分布に影響を与えないように接合部５４を配置するのが良い。
さらにまた、本実施の形態１では、絶縁基板１の材料として絶縁シート１ａを用いた金属基板を用いたが、ＡｌＮ、アルミナ、ＳｉＮなどのセラミック材料で形成されたセラミック基板でも同様の効果が得られる。
また本実施の形態１では、ＩＧＢＴ２及びダイオードの表面電極について、はんだが濡れない膜としてＡｌを用いたが、ＡｌＮ、アルミナ、ＳｉＮ、ガラスなどを用いても同様の効果が得られる。
また本実施の形態１では、ケース７の材料としてＰＰＳを用いたが、より耐熱性の高いＬＣＰ（液晶ポリマー）を用いても同様の効果が得られる。
また本実施の形態１では、ダイオード３とＩＧＢＴ２とが一対の、１ｉｎ１でのモジュール構成であるが、二対の２ｉｎ１、あるいは六対の６ｉｎ１、さらには、コンバータとブレーキとなる電力用半導体素子も同時搭載された構成でも同様の効果が得られる。
また本実施の形態１では、アルミニウム製のワイヤボンドを用いたが、銅製ワイヤ、あるいはアルミ被服銅ワイヤ、又は金ワイヤを用いても同様の効果が得られる。
また、ダイレクトポッティング封止樹脂については，流し込んで常温硬化させる種類のものでも同様の効果が得られる。
また、電力用半導体素子と絶縁基板１との接続、及びプリント基板５０と電力用半導体素子との接続に、はんだを用いたが、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤、又は、ナノ粒子を低温焼成させるＡｇナノパウダあるいはＣｕナノパウダなどを用いても同様の効果が得られる。
また、ケース７を用いずに金型を用いてトランスファモールド封止樹脂によって封止するトランスファモールドパッケージにおいても、同様の効果が得られる。
また本実施の形態１では、ＩＧＢＴ２及びダイオードの表面電極について、はんだが濡れない膜としてＡｌを用いたが、ＡｌＮ、アルミナ、ＳｉＮ、ガラスなどを用いても同様の効果が得られる。
また本実施の形態１では、ケース７の材料としてＰＰＳを用いたが、より耐熱性の高いＬＣＰ（液晶ポリマー）を用いても同様の効果が得られる。
また本実施の形態１では、ダイオード３とＩＧＢＴ２とが一対の、１ｉｎ１でのモジュール構成であるが、二対の２ｉｎ１、あるいは六対の６ｉｎ１、さらには、コンバータとブレーキとなる電力用半導体素子も同時搭載された構成でも同様の効果が得られる。
また本実施の形態１では、アルミニウム製のワイヤボンドを用いたが、銅製ワイヤ、あるいはアルミ被服銅ワイヤ、又は金ワイヤを用いても同様の効果が得られる。
また、ダイレクトポッティング封止樹脂については，流し込んで常温硬化させる種類のものでも同様の効果が得られる。
また、電力用半導体素子と絶縁基板１との接続、及びプリント基板５０と電力用半導体素子との接続に、はんだを用いたが、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤、又は、ナノ粒子を低温焼成させるＡｇナノパウダあるいはＣｕナノパウダなどを用いても同様の効果が得られる。
また、ケース７を用いずに金型を用いてトランスファモールド封止樹脂によって封止するトランスファモールドパッケージにおいても、同様の効果が得られる。
実施の形態２．
図９及び図１１は、実施の形態２における電力用半導体装置２００の概略構造を示す概念図であり、図１０は、プリント基板５０の近位側銅導体層５３側を示す概念図である。上述の実施の形態１では、接合部５４は、プリント基板５０の近位側銅導体層５３に含まれ、近位側銅導体層５３とＩＧＢＴ２等の電力用半導体素子における表面電極との接合を行うものであった。これに対して実施の形態２における電力用半導体装置２００では、プリント基板５０の遠位側銅導体層５２とＩＧＢＴ２等の電力用半導体素子における表面電極との接合を行う接合部５４−２を有する。
実施の形態２における電力用半導体装置２００は、実施の形態１における電力用半導体装置１００と、この接合部５４−２に関する構成部分のみで相違し、その他は同じ構成を有する。したがって以下では、主に接合部５４−２について説明を行い、同じ構成部分の説明は省略する。
図９及び図１１は、実施の形態２における電力用半導体装置２００の概略構造を示す概念図であり、図１０は、プリント基板５０の近位側銅導体層５３側を示す概念図である。上述の実施の形態１では、接合部５４は、プリント基板５０の近位側銅導体層５３に含まれ、近位側銅導体層５３とＩＧＢＴ２等の電力用半導体素子における表面電極との接合を行うものであった。これに対して実施の形態２における電力用半導体装置２００では、プリント基板５０の遠位側銅導体層５２とＩＧＢＴ２等の電力用半導体素子における表面電極との接合を行う接合部５４−２を有する。
実施の形態２における電力用半導体装置２００は、実施の形態１における電力用半導体装置１００と、この接合部５４−２に関する構成部分のみで相違し、その他は同じ構成を有する。したがって以下では、主に接合部５４−２について説明を行い、同じ構成部分の説明は省略する。
まず一般的内容の説明を行う。特に電力用半導体装置の小型化及び低コスト化のためには、ＩＧＢＴ２、ダイオード３等の電力用半導体素子を小型化することが望ましいが、電流密度が高くなることによる発熱を抑制する必要がある。一般的な電力用半導体装置では、電力用半導体素子のジュール熱は、電力用半導体素子を実装した絶縁基板を伝導して、放熱グリースを介して絶縁基板に接続された、具体的には実施の形態１にて説明した銅導体層１ｂに放熱グリースを介して接続された、ヒートシンク（図示せず）へ放熱される。電力用半導体素子の放熱性をより向上させるためには、電力用半導体素子の裏面側への、つまりヒートシンク側への、放熱経路だけでなく、電力用半導体素子の表面側からもプリント基板を介して放熱させるのが効果的である。
しかしながら、実施の形態１のように、接合部５４がプリント基板５０の近位側銅導体層５３からのみ配線されている場合には、プリント基板５０における熱抵抗の高いコア材５１が遠位側銅導体層５２側への放熱を妨げることから、放熱経路は、近位側銅導体層５３の面内のみとなる。
そこで、本実施の形態２では、プリント基板５０の遠位側銅導体層５２に接続した接合部５４−２を用いる。以下に接合部５４−２について説明する。
そこで、本実施の形態２では、プリント基板５０の遠位側銅導体層５２に接続した接合部５４−２を用いる。以下に接合部５４−２について説明する。
プリント基板５０は、実施の形態１での説明と同様に、絶縁基板１に実装されたＩＧＢＴ２等の電力用半導体素子に対向して平行又は略平行に配置され、コア材５１と、遠位側銅導体層５２及び近位側銅導体層５３とを有する。ここで、遠位側銅導体層５２は、ＩＧＢＴ２等の電力用半導体素子から遠方に位置する遠位側導体層に相当し、近位側銅導体層５３は、電力用半導体素子に近接して位置する近位側導体層に相当する。
接合部５４−２は、プリント基板５０の遠位側銅導体層５２からコア材５１を貫通して裏面側に配線されプリント基板５０の近位側銅導体層５３と接続することなく延在し、ＩＧＢＴ２等の電力用半導体素子の表面電極に、はんだで接合される部材である。また、接合部５４−２は、複数個設けられる。
図１２は、接合部５４−２の平面図を示すと共に、接合部５４−２と、例えばＩＧＢＴ２の電極とのはんだ４２による接合状態を示している。尚、図１２は、ＩＧＢＴ２の場合を図示するが、ダイオード３の電極の場合も同様である。
図１２は、接合部５４−２の平面図を示すと共に、接合部５４−２と、例えばＩＧＢＴ２の電極とのはんだ４２による接合状態を示している。尚、図１２は、ＩＧＢＴ２の場合を図示するが、ダイオード３の電極の場合も同様である。
このような接合部５４−２は、コア材５１を穴加工した後、該穴に銅材を圧入することで製造できる。また、接合部５４−２と電力用半導体素子の表面電極との接合は、本実施形態では例えば、接合部５４−２に予め球状のはんだを接合しておき、後にリフローする方法で接合する。
このように接合部５４−２を遠位側銅導体層５２から配線することで、プリント基板５０のコア材５１による熱抵抗が低減し、ＩＧＢＴ２等の電力用半導体素子からの熱は、接合部５４−２を介してプリント基板５０の遠位側銅導体層５２へも放散させることができる。よって、ＩＧＢＴ２等の電力用半導体素子の放熱効率は、実施の形態１の場合に比べて向上させることができる。よって、電力用半導体素子の発熱を低減できるため、電力用半導体素子の小型化、低コスト化により電力用半導体装置２００の小型化、低コスト化を実現することができる。
また、接合部５４−２は、複数個存在して細分化されており、接合部５４−２の面積は、図１３に示すように、実施の形態１における接合部５４の場合と同様に、電力用半導体素子の表面電極に形成された金属膜２ａ及び金属膜３ａの面積の例えば２０％から８０％の範囲にすることができる。よって、温度サイクルにより、絶縁基板１とプリント基板５０との熱膨張差に起因して発生する、絶縁基板１とプリント基板５０との間に存在するはんだ４２に作用する熱応力は、従来に比べて小さくなる。したがって、特に、はんだ４２における破損等の不具合の発生を低減さらには防止することができる。
尚、図１３は、ダイオード３の場合を図示するが、ＩＧＢＴ２の場合についても同様である。
尚、図１３は、ダイオード３の場合を図示するが、ＩＧＢＴ２の場合についても同様である。
また、実施の形態１において説明した、絶縁基板１、ケース７、ワイヤボンド、及びはんだの各材料に関する変形例、電力用半導体素子に関する変形例、並びに、封止樹脂に関する変形例については、本実施の形態１の電力用半導体装置２００にも同様に適用することができる。
実施の形態３．
図１４から図１６は、実施の形態３における電力用半導体装置３００の概略構造を示す。また、図１７から図１９には、実施の形態３における電力用半導体装置４００の概略構造を示す。
ここで電力用半導体装置３００は、実施の形態１における電力用半導体装置１００の変形例に相当し、電力用半導体装置４００は、実施の形態２における電力用半導体装置２００の変形例に相当する。
図１４から図１６は、実施の形態３における電力用半導体装置３００の概略構造を示す。また、図１７から図１９には、実施の形態３における電力用半導体装置４００の概略構造を示す。
ここで電力用半導体装置３００は、実施の形態１における電力用半導体装置１００の変形例に相当し、電力用半導体装置４００は、実施の形態２における電力用半導体装置２００の変形例に相当する。
実施の形態３における電力用半導体装置３００、４００は、それぞれ、電力用半導体装置１００、２００におけるプリント基板５０に、プリント基板５０を貫通するスリット５５を設けたものである。電力用半導体装置３００、４００は、電力用半導体装置１００、２００と、スリット５５に関する構成部分のみで相違し、その他はそれぞれ同じ構成を有する。したがって以下では、主にスリット５５について説明を行い、同じ構成部分の説明は省略する。
互いに対向して配置されている絶縁基板１とプリント基板５０とは、互いに電気的に絶縁されている必要があるため、絶縁基板１とプリント基板５０との間の隙間には封止樹脂６を充填する必要がある。また、ＩＧＢＴ２及びダイオード３において、それぞれの電力用半導体素子の表裏の沿面絶縁距離を確保するためには、空間に封止樹脂６が充填されている必要がある。
しかしながら、絶縁基板１とプリント基板５０との間隙は約０．３ｍｍから０．９ｍｍであるため、封止樹脂６が充填されにくく、未充填領域が発生する可能性がある。特に、例えば実施の形態１における電力用半導体装置１００では、櫛歯形状を有する接合部５４を備えている。ＩＧＢＴ２等の電力用半導体素子の表面電極とプリント基板５０との間における、櫛歯形状を有する接合部５４では、空気を巻き込むことで未充填領域が発生し易い。よって、例えば封止樹脂６の注入速度を遅くするなどの対策が必要となり、生産性が低下する懸念がある。この対策として、封止樹脂６の流入距離を短くすることが効果的である。
そこで、電力用半導体装置３００では、図１４から図１６に示すように、封止樹脂６が最も注入されにくい電力用半導体素子の中心点２１に対応して、プリント基板５０のコア材５１及び遠位側銅導体層５２にスリット５５を設けた。このスリット５５は、コア材５１と遠位側銅導体層５２をその厚み方向に貫通する溝であり、上述のように接合部５４に対応して位置する。即ち、実施の形態１で説明したように、接合部５４における切欠き６０は、電力用半導体素子の中心点２１に対応して位置させていることから、スリット５５は、切欠き６０に対応して位置することになる。
尚、図１６は、図５に対応した図であり、接合部５４に対する、プリント基板５０におけるスリット５５の配置位置の例を明示した図である。
尚、図１６は、図５に対応した図であり、接合部５４に対する、プリント基板５０におけるスリット５５の配置位置の例を明示した図である。
電力用半導体装置２００に対応した電力用半導体装置４００（図１７）においても、電力用半導体装置３００と同様に、図１９に示すように、封止樹脂６が最も注入されにくい各接合部５４−２同士の隙間に対応して、プリント基板５０のコア材５１に複数のスリット５５を設けた。尚、図１９は、図１２に対応した図であり、接合部５４−２に対する、プリント基板５０におけるスリット５５の配置位置を明示した図である。
また図２０には、スリット５５を有する実施の形態３における電力用半導体装置の変形例としての電力用半導体装置５００を示す。電力用半導体装置５００は、近位側銅導体層５３における切欠き６０を有しない構成に相当し、封止樹脂６が最も注入されにくい電力用半導体素子の中心点２１に対応して複数のスリット５５を設けた構成を有する。電力用半導体装置５００においてもスリット５５は、ＩＧＢＴ２等における表面電極と近位側銅導体層５３とを接合する接合部５４に存在する。
それぞれの電力用半導体装置３００、４００、５００においてスリット５５を設けたことで、封止樹脂６は、スリット５５を通り、絶縁基板１とプリント基板５０との間へ、特に接合部５４、５４−２において生じる可能性がある封止樹脂６の未充填領域へ、充填可能となる。よって、未充填領域の発生を解消することが可能となる。したがって、樹脂注入速度をさらに上げることが可能となる。その結果、生産性の低下を避けることができ生産性向上につなげることが可能である。
また、スリット５５を設けたことで、上述の効果に加えて、ＩＧＢＴ２及びダイオード３の表面電極に接合されている接合部５４、５４−２におけるはんだ４２のフィレットの状態などを目視等で検査することが容易になる。よって、接合状態の検査工程を短時間で容易に行うことができるという効果も生じる。
本実施の形態３の電力用半導体装置３００、４００においても、接合部５４、５４−２を有することから、実施の形態１、２にて説明した、温度サイクルによるはんだ４２に作用する熱応力は、従来に比べて小さくなる。したがって、特に、はんだ４２における破損等の不具合の発生を低減さらには防止することができる。
また、電力用半導体装置５００においても、切欠き６０は設けていないものの、接合部５４はスリット５５を有することから、スリット５５が切欠き６０と同等の作用を行うことができる。よって、電力用半導体装置５００においても上述の不具合の発生の低減さらには防止を図ることができる。
尚、実施の形態１、２において説明した、絶縁基板１、ケース７、ワイヤボンド、及びはんだの各材料に関する変形例、電力用半導体素子に関する変形例、並びに、封止樹脂に関する変形例については、本実施の形態３の電力用半導体装置３００、４００、５００にも同様に適用することができる。
実施の形態４．
図２１及び図２２は、それぞれ実施の形態４における電力用半導体装置６００の概略構造を示す概念図である。ここで電力用半導体装置６００は、実施の形態１における電力用半導体装置１００の変形例に相当する。
実施の形態４における電力用半導体装置６００は、電力用半導体装置１００におけるプリント基板５０に、プリント基板５０のコア材５１及び遠位側銅導体層５２を貫通する貫通孔５８を設けたものである。電力用半導体装置６００は、電力用半導体装置１００に対して、貫通孔５８に関する構成部分のみで相違し、その他はそれぞれ同じ構成を有する。したがって以下では、主に貫通孔５８について説明を行い、同じ構成部分の説明は省略する。
図２１及び図２２は、それぞれ実施の形態４における電力用半導体装置６００の概略構造を示す概念図である。ここで電力用半導体装置６００は、実施の形態１における電力用半導体装置１００の変形例に相当する。
実施の形態４における電力用半導体装置６００は、電力用半導体装置１００におけるプリント基板５０に、プリント基板５０のコア材５１及び遠位側銅導体層５２を貫通する貫通孔５８を設けたものである。電力用半導体装置６００は、電力用半導体装置１００に対して、貫通孔５８に関する構成部分のみで相違し、その他はそれぞれ同じ構成を有する。したがって以下では、主に貫通孔５８について説明を行い、同じ構成部分の説明は省略する。
プリント基板５０のコア材５１の両面に形成された遠位側銅導体層５２と近位側銅導体層５３とは、互いは非対称に配置されているため、熱ひずみによる反りあるいはうねりが発生しやすい。そのため、接合部５４に接合されたはんだ４２には、大きな熱応力が発生しやすい。
そこで、電力用半導体装置６００では、図２１及び図２２に示すように、はんだを接合する接合部５４全体に対応して、プリント基板５０のコア材５１及び遠位側銅導体層５２に貫通孔５８を設けた。この貫通孔５８は、コア材５１及び遠位側銅導体層５２をその厚み方向に貫通する溝であり、上述のように接合部５４全体に対応して位置する。
このように電力用半導体装置６００において貫通孔５８を設けたことで、接合部５４の周辺における、うねりを抑制することができ、はんだ４２に発生する熱応力を低減することができる。
そこで、電力用半導体装置６００では、図２１及び図２２に示すように、はんだを接合する接合部５４全体に対応して、プリント基板５０のコア材５１及び遠位側銅導体層５２に貫通孔５８を設けた。この貫通孔５８は、コア材５１及び遠位側銅導体層５２をその厚み方向に貫通する溝であり、上述のように接合部５４全体に対応して位置する。
このように電力用半導体装置６００において貫通孔５８を設けたことで、接合部５４の周辺における、うねりを抑制することができ、はんだ４２に発生する熱応力を低減することができる。
また、貫通孔５８を設けたことで、上述の効果に加えて、ＩＧＢＴ２及びダイオード３の表面電極に接合されている接合部５４におけるはんだ４２のフィレットの状態などを目視等で検査することが、電力用半導体装置３００においてスリット５５を設ける場合に比べて、より容易になる。よって、接合状態の検査工程を短時間で容易に行うことができるという効果も生じる。
また、貫通孔５８を設けたことで、封止樹脂６は、貫通孔５８を通り、絶縁基板１とプリント基板５０との間へ、特に接合部５４において生じる可能性がある封止樹脂６の未充填領域への充填性が、電力用半導体装置３００においてスリット５５を設ける場合よりも向上する。よって、未充填領域の発生を解消することも可能となる。
したがって、実施の形態３に比べて樹脂注入速度をさらに向上させることが可能となる。その結果、生産性の低下を避けることができ、生産性向上につなげることが可能である。
したがって、実施の形態３に比べて樹脂注入速度をさらに向上させることが可能となる。その結果、生産性の低下を避けることができ、生産性向上につなげることが可能である。
尚、実施の形態１において説明した、絶縁基板１、ケース７、ワイヤボンド、及びはんだの各材料に関する変形例、電力用半導体素子に関する変形例、並びに、封止樹脂に関する変形例については、本実施の形態４の電力用半導体装置６００にも同様に適用することができる。
また、上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形あるいは修正は明白である。そのような変形あるいは修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
又、２０１５年１１月２５日に出願された、日本国特許出願Ｎｏ．特願２０１５−２２９８５５号の明細書、図面、特許請求の範囲、及び要約書の開示内容の全ては、参考として本明細書中に編入されるものである。
又、２０１５年１１月２５日に出願された、日本国特許出願Ｎｏ．特願２０１５−２２９８５５号の明細書、図面、特許請求の範囲、及び要約書の開示内容の全ては、参考として本明細書中に編入されるものである。
１ 絶縁基板、２ ＩＧＢＴ、３ ダイオード、２１ 中心点、
４１、４２ はんだ、５０ プリント基板、５２ 遠位側銅導体層、
５３ 近位側銅導体層、５４、５４−２ 接合部、５５ スリット、５８ 貫通孔、
１００、２００、３００、４００、５００、６００ 電力用半導体装置。
４１、４２ はんだ、５０ プリント基板、５２ 遠位側銅導体層、
５３ 近位側銅導体層、５４、５４−２ 接合部、５５ スリット、５８ 貫通孔、
１００、２００、３００、４００、５００、６００ 電力用半導体装置。
Claims (6)
- 電力用半導体素子と、導体層を有するプリント基板とを備え、上記電力用半導体素子の電極と上記プリント基板の導体層とをはんだで接合した状態の電力用半導体装置において、
上記電力用半導体素子は、表面電極に、はんだを接合するための金属膜と、はんだと接合しない膜とを有し、
上記金属膜は、上記電力用半導体素子に複数配置されており、上記はんだが接合されない膜は、上記電力用半導体素子の中央に配置されており、
上記導体層の一部を構成し上記導体層と一体に形成された状態の接合部をさらに備え、
上記接合部は切欠きを有し、該切欠きは、上記電力用半導体素子の金属膜に対応するように配置されている、
ことを特徴とする電力用半導体装置。 - 上記切欠きは櫛歯形状である、請求項１に記載の電力用半導体装置。
- 複数の上記金属膜はそれぞれ同一の面積であり、電力用半導体素子の表面に等間隔に位置しており、上記切欠きは櫛歯形状であり該櫛歯形状の切欠きの凸部は、上記金属膜に対応して等間隔に位置する、請求項１又は２に記載の電力用半導体装置。
- 上記切欠きは櫛歯形状であり該櫛歯形状の切欠きの凸部は、上記金属膜の面積よりも小さい、請求項１から３のいずれか１項に記載の電力用半導体装置。
- 上記金属膜の形状は、矩形もしくは円形である、請求項１から４のいずれか１項に記載の電力用半導体装置。
- 上記切欠きは櫛歯形状であり該櫛歯形状における凸部及び凹部の形状は、矩形もしくは円形である、請求項１から４のいずれか１項に記載の電力用半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015229855 | 2015-11-25 | ||
| JP2015229855 | 2015-11-25 | ||
| PCT/JP2016/082944 WO2017090413A1 (ja) | 2015-11-25 | 2016-11-07 | 電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017090413A1 JPWO2017090413A1 (ja) | 2018-06-21 |
| JP6523482B2 true JP6523482B2 (ja) | 2019-06-05 |
Family
ID=58764155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017552341A Active JP6523482B2 (ja) | 2015-11-25 | 2016-11-07 | 電力用半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6523482B2 (ja) |
| CN (1) | CN108292642B (ja) |
| DE (1) | DE112016005397B4 (ja) |
| WO (1) | WO2017090413A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019167188A1 (ja) * | 2018-02-28 | 2019-09-06 | 新電元工業株式会社 | 樹脂封止型半導体装置及びリードフレーム |
| CN112638576A (zh) * | 2018-12-21 | 2021-04-09 | 深圳市柔宇科技股份有限公司 | 金属片的固定方法及柔性显示设备 |
| JP2023094391A (ja) * | 2021-12-23 | 2023-07-05 | 新光電気工業株式会社 | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118514B2 (ja) * | 1989-04-24 | 1995-12-18 | 株式会社東芝 | 半田バンプ型半導体装置 |
| JP4499577B2 (ja) * | 2005-01-19 | 2010-07-07 | 三菱電機株式会社 | 半導体装置 |
| JP4498170B2 (ja) * | 2005-03-02 | 2010-07-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2006351810A (ja) * | 2005-06-15 | 2006-12-28 | Epson Toyocom Corp | Ｉｃチップ収納容器及び圧電発振器 |
| JP2007166461A (ja) * | 2005-12-16 | 2007-06-28 | Epson Toyocom Corp | 弾性表面波素子、及びこれを用いた弾性表面波デバイス |
| JP2007199803A (ja) * | 2006-01-24 | 2007-08-09 | Toshiba Corp | 半導体メモリカード |
| JP4885046B2 (ja) * | 2007-04-20 | 2012-02-29 | 三菱電機株式会社 | 電力用半導体モジュール |
| JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| JP2012074730A (ja) | 2011-12-07 | 2012-04-12 | Mitsubishi Electric Corp | 電力用半導体モジュール |
| JP6083109B2 (ja) * | 2012-01-18 | 2017-02-22 | 富士電機株式会社 | 半導体装置 |
| WO2014115561A1 (ja) * | 2013-01-25 | 2014-07-31 | 富士電機株式会社 | 半導体装置 |
| JP6092644B2 (ja) * | 2013-02-07 | 2017-03-08 | 株式会社ダイワ工業 | 半導体モジュール |
| JP6423620B2 (ja) | 2014-06-04 | 2018-11-14 | 株式会社竹中工務店 | プレキャスト柱梁部材接合構造 |
| CN104091765A (zh) * | 2014-07-14 | 2014-10-08 | 深迪半导体(上海)有限公司 | 一种针对mems惯性器件半导体的封装方法 |
-
2016
- 2016-11-07 DE DE112016005397.5T patent/DE112016005397B4/de active Active
- 2016-11-07 CN CN201680067437.4A patent/CN108292642B/zh active Active
- 2016-11-07 WO PCT/JP2016/082944 patent/WO2017090413A1/ja active Application Filing
- 2016-11-07 JP JP2017552341A patent/JP6523482B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108292642B (zh) | 2021-04-30 |
| WO2017090413A1 (ja) | 2017-06-01 |
| CN108292642A (zh) | 2018-07-17 |
| DE112016005397B4 (de) | 2022-05-05 |
| DE112016005397T5 (de) | 2018-08-09 |
| JPWO2017090413A1 (ja) | 2018-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5279632B2 (ja) | 半導体モジュール | |
| WO2015079600A1 (ja) | パワーモジュール、及びパワーモジュールの製造方法 | |
| WO2012127696A1 (ja) | パワー半導体モジュール及びパワーユニット装置 | |
| JP6439389B2 (ja) | 半導体装置 | |
| JP6444537B2 (ja) | 半導体装置及びその製造方法 | |
| CN108292656B (zh) | 半导体模块 | |
| JP6697944B2 (ja) | 電力用半導体装置 | |
| JP6330436B2 (ja) | パワー半導体モジュール | |
| JP6226068B2 (ja) | 半導体装置 | |
| JP6523482B2 (ja) | 電力用半導体装置 | |
| JP2016134540A (ja) | 電力用半導体装置 | |
| US11881444B2 (en) | Semiconductor device | |
| JP6048238B2 (ja) | 電子装置 | |
| JP2008205100A (ja) | 電力半導体装置 | |
| KR20140092774A (ko) | 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법 | |
| JP6200759B2 (ja) | 半導体装置およびその製造方法 | |
| JP2016163024A (ja) | パワーモジュール | |
| JP6095303B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6448418B2 (ja) | 電力用半導体装置 | |
| WO2016031440A1 (ja) | チップ抵抗器およびその実装構造 | |
| JP6160542B2 (ja) | 半導体装置 | |
| JP5708359B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5273265B2 (ja) | 電力用半導体装置 | |
| JP7050487B2 (ja) | 電子デバイス | |
| JP5145168B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6523482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |