JP2023094391A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023094391A
JP2023094391A JP2021209839A JP2021209839A JP2023094391A JP 2023094391 A JP2023094391 A JP 2023094391A JP 2021209839 A JP2021209839 A JP 2021209839A JP 2021209839 A JP2021209839 A JP 2021209839A JP 2023094391 A JP2023094391 A JP 2023094391A
Authority
JP
Japan
Prior art keywords
substrate
hole
upper substrate
sealing resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021209839A
Other languages
English (en)
Inventor
啓 村山
Hiroshi Murayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021209839A priority Critical patent/JP2023094391A/ja
Priority to EP22214050.1A priority patent/EP4203011A3/en
Priority to CN202211633450.5A priority patent/CN116417429A/zh
Priority to US18/085,177 priority patent/US20230207443A1/en
Publication of JP2023094391A publication Critical patent/JP2023094391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】上基板の剥離を抑制できる半導体装置を提供する。【解決手段】半導体装置１０は、下基板２０と、下基板２０の上面に搭載された半導体素子３０と、半導体素子３０の上面に設けられた上基板４０と、上基板４０を厚さ方向に貫通する貫通孔４４と、下基板２０と上基板４０との間に設けられ、半導体素子３０を封止する封止樹脂５０と、上基板４０の上面に設けられた配線層６０とを有する。封止樹脂５０は、上基板４０の上面を被覆するとともに、貫通孔４４を充填するように形成されている。【選択図】図１

Description

本発明は、半導体装置に関するものである。
従来、半導体装置として、電力の制御や電力の供給を行うパワー系の半導体装置（パワーモジュール）が知られている。この種の半導体装置としては、下基板と上基板との間に搭載された半導体素子と、下基板と上基板との間に設けられて半導体素子を封止する封止樹脂と、半導体素子と電気的に接続され、上基板の上面に形成された配線層とを有するものが知られている。
なお、上記従来技術に関連する先行技術として、特許文献１が開示されている。
特開２０１８－１２０９０２号公報
ところで、従来の半導体装置では、半導体素子と上基板との熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）の差が大きくなる場合がある。この場合には、温度サイクル試験などの際に半導体装置に熱が加わると、半導体素子と上基板との熱膨張係数の差に起因して、上基板が半導体装置から剥離しやすくなるという問題がある。
本発明の一観点によれば、下基板と、前記下基板の上面に搭載された半導体素子と、前記半導体素子の上面に設けられた上基板と、前記上基板を厚さ方向に貫通する貫通孔と、前記下基板と前記上基板との間に設けられ、前記半導体素子を封止する封止樹脂と、前記上基板の上面に設けられた配線層と、前記上基板の上面を被覆するとともに、前記貫通孔を充填するように設けられた被覆樹脂と、を有する。
本発明の一観点によれば、上基板の剥離を抑制できるという効果を奏する。
（ａ）は、一実施形態の半導体装置を示す概略断面図（図２及び図３における１－１線断面図）、（ｂ）は、図１（ａ）に示した半導体装置の一部を拡大した拡大断面図である。 一実施形態の半導体装置を示す概略平面図である。 一実施形態の半導体装置を示す概略平面図である。 一実施形態の半導体装置を示す概略断面図（図２及び図３における４－４線断面図）である。 一実施形態の半導体装置を示す概略断面図（図２及び図３における５－５線断面図）である。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図である。 変更例の半導体装置を示す概略断面図である。 変更例の半導体装置を示す概略断面図（図１０における９－９線断面図）である。 変更例の半導体装置を示す概略平面図である。 変更例の半導体装置を示す概略平面図である。 変更例の半導体装置を示す概略断面図である。 変更例の半導体装置を示す概略断面図である。 変更例の半導体装置を示す概略断面図（図１５における１４－１４線断面図）である。 変更例の半導体装置を示す概略平面図である。 変更例の半導体装置を示す概略断面図である。 変更例の半導体装置を示す概略断面図である。 変更例の半導体装置を示す概略断面図（図１９における１８－１８線断面図）である。 変更例の半導体装置を示す概略平面図である。 変更例の半導体装置を示す概略平面図である。 変更例の半導体装置を示す概略平面図である。 変更例の半導体装置を示す概略平面図である。
以下、一実施形態について添付図面を参照して説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが各図面で同じであるとは限らない。断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。また、本明細書において、「平面視」とは、対象物を図１（ａ）等の鉛直方向（図１（ａ）の上下方向）から見ることを言い、「平面形状」とは、対象物を図１（ａ）等の鉛直方向から見た形状のことを言う。本明細書における「上下方向」及び「左右方向」は、各図面において各部材を示す符号が正しく読める向きを正位置とした場合の方向である。また、本明細書における「平行」や「直交」は、厳密に平行や直交の場合のみでなく、本実施形態における作用効果を奏する範囲内で概ね平行や直交の場合も含まれる。
（半導体装置１０の全体構成）
まず、図１（ａ）に従って、半導体装置１０の全体構成について説明する。
半導体装置１０は、例えば、電力の制御や電力の供給を行うパワー系の半導体装置（パワーモジュール）である。例えば、半導体装置１０は、ＤＣ－ＤＣコンバータである。半導体装置１０は、下基板２０と、下基板２０の上面に搭載された１個又は複数（本実施形態では、２個）の半導体素子３０と、半導体素子３０の上面に設けられた上基板４０とを有している。半導体装置１０は、下基板２０と上基板４０との間に設けられ、半導体素子３０を封止する封止樹脂５０と、半導体素子３０と電気的に接続され、上基板４０の上面に設けられた配線層６０とを有している。各半導体素子３０は、下基板２０の上面と上基板４０の下面との間に設けられている。半導体装置１０では、下基板２０と上基板４０との間に半導体素子３０が内蔵されている。
（半導体素子３０の構成）
各半導体素子３０は、例えば、シリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）から形成されている。各半導体素子３０は、例えば、パワー系の半導体素子である。例えば、半導体素子３０としては、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）やダイオード等を用いることができる。本実施形態の半導体素子３０は、ＭＯＳＦＥＴである。半導体素子３０の平面形状は、任意の形状及び任意の大きさとすることができる。半導体素子３０の平面形状は、例えば、矩形状に形成されている。半導体素子３０の厚さは、例えば、５０μｍ以上６００μｍ以下の範囲とすることができる。半導体素子３０の熱膨張係数は、例えば、３ｐｐｍ／℃以上６ｐｐｍ／℃以下の範囲とすることができる。
半導体素子３０は、例えば、電極パッド３１と、電極パッド３２と、電極パッド３３とを有している。電極パッド３１は、例えば、半導体素子３０の下面に形成されている。例えば、電極パッド３１は、半導体素子３０の下面全面を被覆するように形成されている。電極パッド３２，３３は、例えば、半導体素子３０の上面に形成されている。電極パッド３２，３３は、半導体素子３０の上面において互いに離れて設けられている。電極パッド３１は、例えば、ＭＯＳＦＥＴのドレイン電極である。電極パッド３２は、例えば、ＭＯＳＦＥＴのソース電極である。電極パッド３３は、例えば、ＭＯＳＦＥＴのゲート電極である。
電極パッド３１，３２，３３の材料としては、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）などの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。なお、必要に応じて、電極パッド３１，３２，３３の表面に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
（下基板２０の構成）
下基板２０は、平板状に形成されている。下基板２０は、例えば、酸化物系セラミックスや非酸化物系セラミックス等のセラミックスからなるセラミックス基板である。酸化物系セラミックスとしては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）などを挙げることができる。非酸化物系セラミックスとしては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などを挙げることができる。下基板２０の熱膨張係数は、例えば、２ｐｐｍ／℃以上７ｐｐｍ／℃以下の範囲とすることができる。
下基板２０の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、下基板２０の平面形状は、矩形状に形成されている。下基板２０の厚さは、例えば、２００μｍ以上４００μｍ以下の範囲とすることができる。
（配線層２１の構成）
図２及び図３に示すように、下基板２０の上面には、例えば、配線層２１が形成されている。配線層２１は、例えば、１個又は複数（ここでは、１個）の配線パターン２２と、１個又は複数（ここでは、２個）の配線パターン２３と、１個又は複数（ここでは、２個）の配線パターン２４とを有している。なお、図２及び図３は、図１（ａ）に示した半導体装置１０を上方から見た平面図である。また、図３では、封止樹脂５０が透視的に描かれている。
配線パターン２２，２３，２４の材料としては、例えば、銅や銅合金を用いることができる。なお、必要に応じて、配線パターン２２，２３，２４の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層を挙げることができる。配線層２１の熱膨張係数は、例えば、１５ｐｐｍ／℃以上１８ｐｐｍ／℃以下の範囲とすることができる。配線パターン２２，２３，２４の厚さは、例えば、１００μｍ以上８００μｍ以下の範囲とすることができる。
図３に示すように、配線パターン２２，２３，２４は、下基板２０の上面において互いに離れて設けられている。配線パターン２２，２３，２４の平面形状は、任意の形状及び任意の大きさとすることができる。
配線パターン２２の平面形状は、例えば、矩形状に形成されている。配線パターン２２は、例えば、各配線パターン２３，２４の平面形状よりも大きく形成されている。配線パターン２２は、例えば、ベタ状に形成されている。例えば、配線パターン２２は、下基板２０の上面において、図中左側半分の領域に全体的に広がるように形成されている。配線パターン２２は、例えば、その一部が上基板４０と平面視で重なるように設けられている。配線パターン２２は、例えば、半導体素子３０の電極パッド３１（図１（ａ）参照）と電気的に接続されている。
各配線パターン２３の平面形状は、例えば、矩形状に形成されている。各配線パターン２３は、例えば、図中上下方向に所定の幅を有し、図中左右方向に延びる帯状に形成されている。２個の配線パターン２３は、例えば、図中上下方向において、配線パターン２４よりも外側に設けられている。例えば、２個の配線パターン２３は、図中上下方向において、２個の配線パターン２４を挟むように設けられている。各配線パターン２３は、例えば、その一部が上基板４０と平面視で重なるように設けられている。各配線パターン２３は、例えば、半導体素子３０の電極パッド３２（図１（ａ）参照）と電気的に接続されている。
各配線パターン２４の平面形状は、例えば、矩形状に形成されている。各配線パターン２４は、例えば、図中上下方向に所定の幅を有し、図中左右方向に延びる帯状に形成されている。各配線パターン２４は、例えば、各配線パターン２３と平行に延びるように形成されている。２個の配線パターン２４は、例えば、図中上下方向において、配線パターン２３よりも内側に設けられている。各配線パターン２４は、例えば、その一部が上基板４０と平面視において重なるように設けられている。各配線パターン２４は、例えば、半導体素子３０の電極パッド３３（図１（ａ）参照）と電気的に接続されている。
（金属層２６の構成）
図１（ａ）に示すように、下基板２０の下面には、例えば、金属層２６が形成されている。金属層２６の平面形状は、任意の形状及び任意の大きさとすることができる。金属層２６の平面形状は、例えば、矩形状に形成されている。金属層２６は、例えば、ベタ状に形成されている。例えば、金属層２６は、下基板２０の下面のうち外周縁部を除く下面全面に広がるように形成されている。金属層２６は、例えば、下基板２０の反り等を抑制する補強層としての機能を有している。金属層２６は、例えば、放熱部材として機能させることもできる。
金属層２６の材料としては、例えば、銅や銅合金を用いることができる。なお、必要に応じて、金属層２６の表面（下面及び側面、又は下面のみ）に表面処理層を形成するようにしてもよい。表面処理層としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層を挙げることができる。金属層２６の厚さは、例えば、１００μｍ以上８００μｍ以下の範囲とすることができる。金属層２６の厚さは、例えば、配線層２１よりも薄く形成されている。
（接合部７１の構成）
配線パターン２２の上面には、導電性を有する接合部７１を介して半導体素子３０が接合されている。接合部７１は、配線パターン２２に接合されるとともに、電極パッド３１に接合されている。接合部７１は、配線パターン２２と半導体素子３０の電極パッド３１とを電気的に接続している。
図４に示すように、接合部７１は、例えば、複数の半導体素子３０に対して個別に設けられている。本実施形態の各接合部７１は、各半導体素子３０の電極パッド３１に接合されるとともに、配線パターン２２に接合されている。これにより、各電極パッド３１と配線パターン２２とが各接合部７１を介して電気的に接続されている。
各半導体素子３０は、接合部７１を介して配線パターン２２の上面に接合されている。２個の半導体素子３０は、例えば、半導体装置１０の積層方向（図中上下方向）と直交する平面方向（ここでは、図中左右方向）において、互いに離れて設けられている。２個の半導体素子３０は、図中左右方向に沿って並んで設けられている。２個の半導体素子３０は、例えば、互いに同じ厚さに形成されている。２個の半導体素子３０の平面形状は、例えば、互いに同じ形状及び同じ大きさに形成されている。図３に示すように、各半導体素子３０は、例えば、その全体が配線パターン２２と平面視で重なるように設けられている。各半導体素子３０は、例えば、その全体が上基板４０と平面視で重なるように設けられている。
（接合部７２の構成）
図５に示すように、各配線パターン２３，２４の上面には、導電性を有する接合部７２が形成されている。各接合部７２の上面には、接続部材７５が形成されている。接合部７２は、配線パターン２３又は配線パターン２４に接合されるとともに、接続部材７５に接合されている。接合部７２は、配線パターン２３と接続部材７５とを電気的に接続している。接合部７２は、配線パターン２４と接続部材７５とを電気的に接続している。
接合部７１，７２の材料としては、例えば、金属の焼結材料を用いることができる。焼結材料としては、例えば、銀（Ａｇ）粒子を主成分とする焼結材料（銀シンタリング材料）や銅粒子を主成分とする焼結材料（銅シンタリング材料）を用いることができる。また、接合部７１，７２の材料としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることもできる。接合部７１，７２の厚さは、例えば、１０μｍ以上６０μｍ以下の範囲とすることができる。
（接続部材７５の構成）
接続部材７５は、上基板４０の上面に形成された配線層６０と電気的に接続されている。これにより、配線パターン２３，２４は、接合部７２及び接続部材７５を介して配線層６０と電気的に接続されている。接続部材７５は、例えば、半導体装置１０の積層方向（図中上下方向）に沿って延びる柱状に形成されている。接続部材７５は、例えば、金属ポストである。図１（ａ）に示すように、接続部材７５は、例えば、半導体素子３０と同じ厚さに形成されている。接続部材７５の厚さは、例えば、５０μｍ以上７７５μｍ以下の範囲とすることができる。例えば、接続部材７５の上面は、半導体素子３０の上面と同一平面上に形成されている。なお、接続部材７５の材料としては、例えば、銅や銅合金を用いることができる。
（上基板４０の構成）
上基板４０は、半導体素子３０の上面及び接続部材７５の上面に設けられている。上基板４０は、平板状に形成されている。上基板４０の平面形状は、任意の形状及び任意の大きさとすることができる。図３に示すように、上基板４０の平面形状は、例えば、矩形状に形成されている。上基板４０の平面形状は、例えば、下基板２０の平面形状よりも小さく形成されている。例えば、上基板４０の図中左右方向の寸法は、下基板２０の図中左右方向の寸法よりも小さく形成されている。例えば、上基板４０の図中上下方向の寸法は、下基板２０の図中上下方向の寸法よりも小さく形成されている。上基板４０は、例えば、その全体が下基板２０と平面視で重なるように設けられている。
図１（ｂ）に示すように、上基板４０は、例えば、基板本体４１と、基板本体４１の下面に形成された接着層４２とを有している。基板本体４１の材料としては、例えば、ポリイミド系樹脂やポリエステル系樹脂などの絶縁性樹脂を用いることができる。接着層４２としては、例えば、エポキシ系、ポリイミド系やシリコーン系の接着剤を用いることができる。上基板４０の熱膨張係数は、例えば、２０ｐｐｍ／℃以上２７ｐｐｍ／℃以下の範囲とすることができる。基板本体４１の厚さは、例えば、３０μｍ以上５０μｍ以下の範囲とすることができる。接着層４２の厚さは、例えば、１５μｍ以上４５μｍ以下の範囲とすることができる。
基板本体４１は、例えば、接着層４２により半導体素子３０に接着されている。接着層４２は、半導体素子３０の上面に接着されるとともに、基板本体４１の下面に接着されている。接着層４２は、例えば、半導体素子３０の一部を内蔵するように設けられている。換言すると、半導体素子３０の一部は、接着層４２に埋設されている。例えば、半導体素子３０の電極パッド３２，３３は、接着層４２に埋設されている。例えば、半導体素子３０の上部は、接着層４２に埋設されている。接着層４２は、例えば、半導体素子３０の上部の側面を被覆するように形成されている。
上基板４０には、上基板４０を厚さ方向に貫通する複数の開口部４３が形成されている。各開口部４３は、例えば、基板本体４１及び接着層４２を厚さ方向に貫通して形成されている。各開口部４３は、例えば、図１（ｂ）において上側（上基板４０の上面側）から下側（下基板２０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ形状に形成されている。例えば、各開口部４３は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。一部の開口部４３は、例えば、電極パッド３２，３３の上面の一部を露出するように形成されている。図１（ａ）に示すように、一部の開口部４３は、例えば、接続部材７５の上面の一部を露出するように形成されている。
上基板４０には、上基板４０を厚さ方向に貫通する貫通孔４４が形成されている。貫通孔４４は、例えば、基板本体４１及び接着層４２を厚さ方向に貫通して形成されている。貫通孔４４は、例えば、半導体素子３０及び接続部材７５と平面視で重ならない位置に設けられている。
（配線層６０の構成）
配線層６０は、上基板４０の上面に形成されている。配線層６０は、１個又は複数（ここでは、１個）の配線パターン６１と、１個又は複数（ここでは、２個）の配線パターン６２とを有している。
配線パターン６１，６２の材料としては、例えば、銅や銅合金を用いることができる。なお、必要に応じて、配線パターン６１，６２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層を挙げることができる。配線層６０の熱膨張係数は、例えば、１５ｐｐｍ／℃以上１８ｐｐｍ／℃以下の範囲とすることができる。配線パターン６１，６２の厚さは、例えば、５０μｍ以上２００μｍ以下の範囲とすることができる。
図２及び図３に示すように、配線パターン６１，６２は、上基板４０の上面において互いに離れて設けられている。配線パターン６１，６２の平面形状は、任意の形状及び任意の大きさとすることができる。
（配線パターン６１の構成）
配線パターン６１は、例えば、本体部６１Ａと、本体部６１Ａから平面方向に延出された延出部６１Ｂとを有している。本体部６１Ａの平面形状は、例えば、矩形状に形成されている。本体部６１Ａは、例えば、半導体素子３０と平面視で重なるように設けられている。例えば、本体部６１Ａは、半導体素子３０の電極パッド３２（図１（ａ）参照）と平面視で重なるように設けられている。
図１（ｂ）に示すように、配線パターン６１の本体部６１Ａは、例えば、電極パッド３２の上面の一部を露出する開口部４３内に形成されたビア配線Ｖ１を介して電極パッド３２と電気的に接続されている。配線パターン６１は、例えば、ビア配線Ｖ１と一体に形成されている。本実施形態の配線パターン６１は、複数のビア配線Ｖ１と一体に形成されている。複数のビア配線Ｖ１は、例えば、平面方向（図中左右方向）において互いに離れて設けられている。各ビア配線Ｖ１は、例えば、開口部４３を充填するように形成されている。各ビア配線Ｖ１は、上基板４０の基板本体４１及び接着層４２を厚さ方向に貫通して形成されている。
図３に示すように、各延出部６１Ｂは、例えば、本体部６１Ａのうち配線パターン６２と対向する側の側面から配線パターン２３に向かって延びている。２個の延出部６１Ｂは、例えば、本体部６１Ａの図中上下方向の各端部にそれぞれ形成されている。各延出部６１Ｂは、例えば、図中左右方向に沿って延びている。各延出部６１Ｂの先端部は、例えば、配線パターン２３と平面視で重なる位置まで延びるように形成されている。各延出部６１Ｂの平面形状は、例えば、矩形状に形成されている。各延出部６１Ｂの平面形状は、例えば、図中上下方向に所定の幅を有し、図中左右方向に沿って延びる帯状に形成されている。
図５に示すように、配線パターン６１の延出部６１Ｂは、例えば、接続部材７５の上面の一部を露出する開口部４３内に形成されたビア配線Ｖ２を介して接続部材７５と電気的に接続されている。配線パターン６１は、例えば、ビア配線Ｖ２と一体に形成されている。ビア配線Ｖ２は、例えば、開口部４３を充填するように形成されている。配線パターン６１は、ビア配線Ｖ２と接続部材７５と接合部７２とを介して配線パターン２３と電気的に接続されている。これにより、配線パターン２３は、接合部７２と、接続部材７５と、ビア配線Ｖ２と、配線パターン６１と、図１（ｂ）に示したビア配線Ｖ１とを介して、半導体素子３０の電極パッド３２（ソース電極）と電気的に接続されている。
（配線パターン６２の構成）
図３に示すように、各配線パターン６２の平面形状は、例えば、矩形状に形成されている。各配線パターン６２は、例えば、図中上下方向に所定の幅を有し、図中左右方向に延びる帯状に形成されている。各配線パターン６２は、例えば、各配線パターン６１の延出部６１Ｂと平行に延びるように形成されている。２個の配線パターン６２は、例えば、図中上下方向において、配線パターン６１の延出部６１Ｂよりも内側に設けられている。各配線パターン６２の第１端部（図中左端部）は、各半導体素子３０の一部と平面視で重なる位置に設けられている。
図１（ａ）に示すように、各配線パターン６２の第１端部は、各半導体素子３０の電極パッド３３と平面視で重なる位置に設けられている。各配線パターン６２の第１端部は、例えば、電極パッド３３の上面の一部を露出する開口部４３内に形成されたビア配線Ｖ３を介して電極パッド３３と電気的に接続されている。配線パターン６２は、例えば、ビア配線Ｖ３と一体に形成されている。各ビア配線Ｖ３は、例えば、開口部４３を充填するように形成されている。
図３に示すように、各配線パターン６２の第１端部とは反対側の第２端部（図中右端部）は、例えば、配線パターン２４と平面視で重なる位置まで延びるように形成されている。
図５に示すように、配線パターン６２の第２端部は、例えば、接続部材７５の上面の一部を露出する開口部４３内に形成されたビア配線Ｖ４を介して接続部材７５と電気的に接続されている。配線パターン６２は、例えば、ビア配線Ｖ４と一体に形成されている。ビア配線Ｖ４は、例えば、開口部４３を充填するように形成されている。配線パターン６２は、ビア配線Ｖ４と接続部材７５と接合部７２とを介して配線パターン２４と電気的に接続されている。これにより、配線パターン２４は、接合部７２と、接続部材７５と、ビア配線Ｖ４と、配線パターン６２と、図１（ａ）に示したビア配線Ｖ３とを介して、半導体素子３０の電極パッド３３（ゲート電極）と電気的に接続されている。
（貫通孔４４の構成）
図２及び図３に示すように、貫通孔４４は、例えば、平面視において半導体素子３０の周辺（近傍）に設けられた１個又は複数の第１貫通孔４５と、平面視において配線層６０の周辺に設けられた１個又は複数の第２貫通孔４６とを有している。本実施形態の貫通孔４４は、１４個の第１貫通孔４５と、１５個の第２貫通孔４６とを有している。
（第１貫通孔４５の構成）
複数の第１貫通孔４５は、例えば、平面視において、各半導体素子３０の角部の周辺に設けられている。本実施形態では、各半導体素子３０の４個の角部（四隅）の各々の周辺に第１貫通孔４５が設けられている。複数の第１貫通孔４５は、例えば、平面視において、各半導体素子３０の外形をなす４辺の各辺の周辺に設けられている。本実施形態では、各半導体素子３０の外形をなす４辺の各辺に対して２個ずつの第１貫通孔４５が設けられている。すなわち、各半導体素子３０の各辺の周辺に２個ずつの第１貫通孔４５が設けられている。各半導体素子３０の各辺の周辺に設けられた２個の第１貫通孔４５は、例えば、各半導体素子３０の異なる２個の角部の周辺に設けられている。換言すると、各半導体素子３０の４個の角部の各々に対して２個の第１貫通孔４５が設けられている。図中上下方向に並ぶ２個の半導体素子３０の間には、例えば、２個の第１貫通孔４５が２個の半導体素子３０に対して共通に設けられている。すなわち、図中上側に配置された半導体素子３０の下側の辺、及び図中下側に配置された半導体素子３０の上側の辺には、２個の第１貫通孔４５が共通に設けられている。
各第１貫通孔４５の平面形状は、任意の形状及び任意の大きさに形成することができる。各第１貫通孔４５の平面形状は、例えば、円形状に形成されている。複数の第１貫通孔４５の平面形状は、互いに同じ形状であってもよいし、互いに異なる形状であってもよい。
図１（ｂ）に示すように、各第１貫通孔４５は、例えば、上基板４０及び配線層６０を厚さ方向に貫通するように形成されている。各第１貫通孔４５は、例えば、基板本体４１と接着層４２と配線パターン６１とを厚さ方向に貫通するように形成されている。各第１貫通孔４５は、例えば、配線パターン６１の本体部６１Ａを厚さ方向に貫通して形成されている。各第１貫通孔４５の深さは、例えば、各第２貫通孔４６の深さよりも深く形成されている。各第１貫通孔４５は、例えば、図１（ｂ）において上側（配線パターン６１側）から下側（下基板２０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ形状に形成されている。例えば、各第１貫通孔４５は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。各第１貫通孔４５の内側面は、例えば、配線パターン６１の上面から接着層４２の下面に向かうに連れて、第１貫通孔４５の平面中心に近づくように傾斜して形成されている。各第１貫通孔４５の内側面は、例えば、基板本体４１と接着層４２と配線パターン６１との厚さ方向において段差無く直線状に延びるように傾斜した平面に形成されている。すなわち、本例の各第１貫通孔４５の内側面は、一定の角度で傾斜するように形成されている。なお、各第１貫通孔４５の内側面は、平面である必要はなく、第１貫通孔４５の内側面の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
（第２貫通孔４６の構成）
図２及び図３に示すように、各第２貫通孔４６は、例えば、配線層６０と平面視で重ならない位置であって配線層６０の周辺に設けられている。複数の第２貫通孔４６は、例えば、平面視において、配線パターン６１の各延出部６１Ｂの周辺又は配線パターン６２の周辺に設けられている。複数の第２貫通孔４６は、例えば、平面視において、各延出部６１Ｂの延びる延出方向（図中左右方向）に沿って所定の間隔を空けて設けられている。本実施形態では、各延出部６１Ｂの延出方向に沿って５個の第２貫通孔４６が所定の間隔を空けて設けられている。各延出部６１Ｂの延出方向に沿って並んで設けられた５個の第２貫通孔４６のうち１個の第２貫通孔４６は、例えば、平面視において、各延出部６１Ｂの先端部の周辺に設けられている。また、複数の第２貫通孔４６は、例えば、平面視において、配線パターン６２の延びる延出方向（図中左右方向）に沿って所定の間隔を空けて設けられている。本実施形態では、配線パターン６２の延出方向に沿って５個の第２貫通孔４６が所定の間隔を空けて設けられている。配線パターン６２の延出方向に沿って並んで設けられた５個の第２貫通孔４６のうち１個の第２貫通孔４６は、例えば、平面視において、配線パターン６２の第２端部（図中右端部）の周辺に設けられている。図中上下方向に並ぶ２個の配線パターン６２の間には、例えば、５個の第２貫通孔４６が２個の配線パターン６２に対して共通に設けられている。
各第２貫通孔４６の平面形状は、任意の形状及び任意の大きさに形成することができる。各第２貫通孔４６の平面形状は、例えば、円形状に形成されている。複数の第２貫通孔４６の平面形状は、互いに同じ形状であってもよいし、互いに異なる形状であってもよい。
図１（ｂ）に示すように、各第２貫通孔４６は、例えば、上基板４０を厚さ方向に貫通するように形成されている。各第２貫通孔４６は、例えば、基板本体４１と接着層４２とを厚さ方向に貫通するように形成されている。各第２貫通孔４６は、例えば、図１（ｂ）において上側（上基板４０の上面側）から下側（下基板２０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ形状に形成されている。例えば、各第２貫通孔４６は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。各第２貫通孔４６の内側面は、例えば、基板本体４１の上面から接着層４２の下面に向かうに連れて、第２貫通孔４６の平面中心に近づくように傾斜して形成されている。各第２貫通孔４６の内側面は、例えば、基板本体４１と接着層４２との厚さ方向において段差無く直線状に延びるように傾斜した平面に形成されている。すなわち、本例の各第２貫通孔４６の内側面は、一定の角度で傾斜するように形成されている。なお、各第２貫通孔４６の内側面は、平面である必要はなく、第２貫通孔４６の内側面の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
（封止樹脂５０の構成）
図１（ａ）に示すように、封止樹脂５０は、例えば、下基板２０と上基板４０との間に設けられた半導体素子３０、接続部材７５及び接合部７１，７２を封止するように形成されている。封止樹脂５０は、例えば、複数の半導体素子３０を一括して封止するように形成されている。封止樹脂５０は、例えば、各半導体素子３０の側面と、接続部材７５の側面と、各半導体素子３０から露出する接合部７１の上面と、接合部７１の側面と、接続部材７５から露出する接合部７２の上面と、接合部７２の側面とを被覆するように形成されている。封止樹脂５０は、例えば、上基板４０と平面視で重なる部分において、配線層２１の側面と、配線層２１から露出する下基板２０の上面とを被覆するように形成されている。
封止樹脂５０は、例えば、上基板４０と平面視で重ならない部分における配線層２１の一部を被覆するように形成されている。封止樹脂５０は、例えば、上基板４０と平面視で重ならない部分における配線層２１の一部を露出するように形成されている。封止樹脂５０は、例えば、上基板４０と平面視で重ならない部分における下基板２０の上面の一部を被覆するように形成されている。図２に示すように、封止樹脂５０は、例えば、上基板４０と平面視で重ならない部分における下基板２０の上面の一部を露出するように形成されている。封止樹脂５０は、例えば、下基板２０の側面を被覆している。封止樹脂５０は、例えば、下基板２０の側面全面を被覆している。封止樹脂５０は、例えば、下基板２０の側面を全周にわたって被覆している。封止樹脂５０は、例えば、下基板２０を外側から囲むように形成されている。
図１（ａ）に示すように、封止樹脂５０は、例えば、下基板２０の下面を被覆するように形成されている。封止樹脂５０は、例えば、金属層２６から露出する下基板２０の下面全面を被覆している。封止樹脂５０は、例えば、金属層２６の側面を被覆するように形成されている。封止樹脂５０は、例えば、金属層２６の側面全面を被覆している。封止樹脂５０は、例えば、金属層２６の下面を露出するように形成されている。封止樹脂５０の下面は、例えば、金属層２６の下面と面一になるように形成されている。
封止樹脂５０は、例えば、上基板４０の側面を被覆するように形成されている。封止樹脂５０は、例えば、上基板４０の側面全面を被覆している。図２に示すように、封止樹脂５０は、例えば、上基板４０の側面を全周にわたって被覆している。封止樹脂５０は、例えば、上基板４０を外側から囲むように形成されている。
封止樹脂５０は、例えば、上基板４０の上面を被覆するように形成されている。封止樹脂５０は、例えば、配線層６０から露出する上基板４０の上面全面を被覆している。図１（ａ）に示すように、封止樹脂５０は、例えば、配線層６０の側面を被覆するように形成されている。封止樹脂５０は、例えば、配線層６０の側面全面を被覆している。封止樹脂５０は、例えば、配線層６０の側面に接触している。封止樹脂５０は、例えば、配線パターン６１，６２を囲むように形成されている。封止樹脂５０は、例えば、配線層６０の上面を露出するように形成されている。封止樹脂５０の上面は、例えば、配線層６０の上面と面一になるように形成されている。
図１（ｂ）に示すように、封止樹脂５０は、貫通孔４４を充填するように形成されている。封止樹脂５０は、第１貫通孔４５を充填するように形成されている。第１貫通孔４５に充填された封止樹脂５０は、第１貫通孔４５と同様の形状（本例では、逆円錐台形状）に形成されている。第１貫通孔４５に充填された封止樹脂５０は、第１貫通孔４５の内側面を構成する接着層４２と、第１貫通孔４５の内側面を構成する基板本体４１と、第１貫通孔４５の内側面を構成する配線パターン６１とを連続して被覆するように形成されている。第１貫通孔４５に充填された封止樹脂５０は、第１貫通孔４５の内側面に接触している。第１貫通孔４５に充填された封止樹脂５０は、例えば、半導体素子３０を封止する部分の封止樹脂５０と連続して一体に形成されている。例えば、第１貫通孔４５に充填された封止樹脂５０は、半導体素子３０の側面を被覆する部分の封止樹脂５０と連続して一体に形成されている。第１貫通孔４５に充填された封止樹脂５０の上面は、例えば、配線層６０の上面と面一になるように形成されている。
封止樹脂５０は、第２貫通孔４６を充填するように形成されている。第２貫通孔４６に充填された封止樹脂５０は、第２貫通孔４６と同様の形状（本例では、逆円錐台形状）に形成されている。第２貫通孔４６に充填された封止樹脂５０は、第２貫通孔４６の内側面を構成する基板本体４１と、第２貫通孔４６の内側面を構成する接着層４２とを連続して被覆するように形成されている。第２貫通孔４６に充填された封止樹脂５０は、第２貫通孔４６の内側面に接触している。第２貫通孔４６に充填された封止樹脂５０は、例えば、上基板４０の下面を被覆する封止樹脂５０と連続して一体に形成されるとともに、上基板４０の上面を被覆する封止樹脂５０と連続して一体に形成されている。すなわち、上基板４０の下面を被覆する封止樹脂５０と上基板４０の上面を被覆する封止樹脂５０とは、第２貫通孔４６に充填された封止樹脂５０を通じて一体に形成されている。換言すると、第２貫通孔４６に充填された封止樹脂５０は、上基板４０の下面を被覆する封止樹脂５０と上基板４０の上面を被覆する封止樹脂５０とを接続している。
図１（ａ）に示すように、封止樹脂５０は、例えば、上基板４０から露出する配線層２１を覆う部分の側面５０Ｓから平面方向（図中左右方向）に延びる延出部５１を有している。延出部５１は、例えば、配線層２１の配線パターン２２の上面を被覆するように形成されている。図２に示すように、延出部５１は、例えば、側面５０Ｓから半導体装置１０の外側面まで延びている。延出部５１は、例えば、図中上下方向に所定の幅を有し、図中左右方向に延びる帯状に形成されている。
封止樹脂５０の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。封止樹脂５０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。封止樹脂５０としては、例えば、モールド樹脂を用いることができる。封止樹脂５０の熱膨張係数は、例えば、５ｐｐｍ／℃以上１８ｐｐｍ／℃以下の範囲とすることができる。
図１（ａ）に示した電極パッド３１は、配線パターン２２を介して封止樹脂５０よりも外側に引き出されている。電極パッド３２は、配線パターン６１及び配線パターン２３（図３参照）を介して封止樹脂５０よりも外側に引き出されている。電極パッド３３は、配線パターン６２及び配線パターン２４を介して封止樹脂５０よりも外側に引き出されている。そして、封止樹脂５０よりも外側に引き出されて封止樹脂５０から露出された配線パターン２２，２３，２４は、検査用パッドとして機能する。検査用パッドには、例えば、電気特性測定装置のプローブピン（図示略）が接触される。
（半導体装置１０の製造方法）
次に、半導体装置１０の製造方法について説明する。なお、説明の便宜上、最終的に半導体装置１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図６（ａ）に示す工程では、配線層２１が上面に形成されるとともに、金属層２６が下面に形成された下基板２０を準備する。このとき、配線層２１は、配線パターン２２と配線パターン２３（図３参照）と配線パターン２４とを有している。
次に、図６（ｂ）に示す工程では、配線層２１の上面に接合部７１，７２を形成する。接合部７１，７２は、例えば、ペースト状の焼結材料（シンタリングペースト）を印刷法やディスペンサ法により塗布して形成することができる。シンタリングペーストとしては、例えば、銀粒子を有機溶媒に分散させた銀シンタリングペーストを用いることができる。印刷法としては、例えば、スクリーン印刷法やステンシル印刷法を用いることができる。
続いて、接合部７１の上面に半導体素子３０を載置し、接合部７２の上面に接続部材７５を載置する。このとき、半導体素子３０の下面に形成された電極パッド３１が接合部７１の上面に接触するように、半導体素子３０を接合部７１の上面に載置する。
次いで、接合部７１，７２を加熱することにより、接合部７１，７２を焼結させる。これにより、配線層２１の配線パターン２２と半導体素子３０の電極パッド３１とが接合部７１により接合され、配線パターン２２上に接合部７１を介して半導体素子３０が接合される。また、配線層２１の配線パターン２３，２４（図５参照）と接続部材７５とが接合部７２により接合され、配線パターン２３，２４上に接合部７２を介して接続部材７５が接合される。
次に、図７（ａ）に示す工程では、半導体素子３０の上面及び接続部材７５の上面に、上基板４０を搭載する。例えば、図１（ｂ）に示した接着層４２により、半導体素子３０の上面及び接続部材７５の上面に上基板４０を接着する。例えば、半導体素子３０の上面及び接続部材７５の上面にシート状の上基板４０を熱圧着によりラミネートする。
続いて、半導体素子３０の電極パッド３２，３３の上面の一部が露出されるように上基板４０の所要箇所に開口部４３を形成するとともに、接続部材７５の上面の一部が露出されるように上基板４０の所要箇所に開口部４３を形成する。開口部４３は、例えば、ＣＯ２レーザやＵＶ－ＹＡＧレーザ等によるレーザ加工によって形成することができる。次いで、開口部４３をレーザ加工法によって形成した場合には、デスミア処理を行って、開口部４３の底部に露出する電極パッド３２，３３及び接続部材７５の露出面に付着した樹脂スミアを除去する。
次に、開口部４３内にビア配線Ｖ１～Ｖ４を形成するとともに、それらビア配線Ｖ１～Ｖ４を介して電極パッド３２，３３又は接続部材７５と電気的に接続される配線層６０を上基板４０の上面に形成する。このとき、配線層６０は、配線パターン６１と配線パターン６２とを有している。ビア配線Ｖ１～Ｖ４及び配線層６０は、例えば、セミアディティブ法などの各種の配線形成方法を用いて形成することができる。
次いで、上基板４０の所要箇所に貫通孔４４を形成する。例えば、上基板４０及び配線層６０の所要箇所に、それら上基板４０及び配線層６０を厚さ方向に貫通する第１貫通孔４５を形成する。また、配線層６０から露出する上基板４０の所要箇所に、その上基板４０を厚さ方向に貫通する第２貫通孔４６を形成する。第１貫通孔４５及び第２貫通孔４６は、例えば、パンチング加工やレーザ加工によって形成することができる。なお、第２貫通孔４６は、例えば、開口部４３と同時に形成するようにしてもよい。また、配線層６０とビア配線Ｖ１～Ｖ４と第１貫通孔４５と第２貫通孔４６とを上基板４０に形成した後に、その上基板４０を半導体素子３０の上面及び接続部材７５の上面に搭載してもよい。
次に、図７（ｂ）に示す工程では、下基板２０と上基板４０との間に設けられた半導体素子３０及び接続部材７５等を封止するとともに、上基板４０の上面を被覆するとともに貫通孔４４を充填する封止樹脂５０を形成する。封止樹脂５０は、例えば、上基板４０を全体的に被覆するとともに、下基板２０の側面及び下面を被覆するように形成される。封止樹脂５０は、例えば、第１貫通孔４５及び第２貫通孔４６を充填するように形成される。封止樹脂５０は、例えば、樹脂モールド成形法により形成することができる。例えば、封止樹脂５０の材料として熱硬化性を有したモールド樹脂を用いる場合には、１組の上型及び下型からなる金型の下型の上に図７（ａ）に示した構造体を載せ、上方から上型で挟み込むようにして金型内に上記構造体を収容する。続いて、金型のゲート部（図示略）から金型内に、圧力（例えば、５ＭＰａ以上１０ＭＰａ以下の範囲の圧力）を印加して流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることにより、封止樹脂５０を形成する。このとき、図示は省略するが、金型には、下基板２０の側面を被覆する封止樹脂５０が形成される領域と、上基板４０を全体的に被覆する封止樹脂５０が形成される領域とを接続する通路が設けられている。この通路にモールド樹脂が導入されることにより、封止樹脂５０に延出部５１が形成される。また、図示は省略するが、上型は配線層６０の上面に接触しており、下型は金属層２６の下面に接触している。ここで、金型内に導入されたモールド樹脂は、上述した通路を通じて上型と下型とで囲まれた空間に導入され、その空間内に広がる。例えば、モールド樹脂は、下基板２０と上基板４０との間の空間に広がるとともに、上基板４０と上型との間の空間に広がる。このとき、下基板２０と上基板４０との間の空間に広がったモールド樹脂は、第２貫通孔４６を通じて、上基板４０と上型との間の空間にも広がる。これにより、第２貫通孔４６を通じてモールド樹脂を上基板４０と上型との間の空間に回り込ませることができる。このため、上基板４０と上型との間に存在する狭い空間、例えば配線パターン６１と配線パターン６２との間の狭い空間にもモールド樹脂を好適に充填させることができる。そして、所要の封止処理を終えると、封止樹脂５０の形成された構造体を上記金型から取り出す。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
以上の製造工程により、本実施形態の半導体装置１０を製造することができる。なお、半導体装置１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、本実施形態の作用効果を説明する。
（１）上基板４０は、上基板４０を厚さ方向に貫通する貫通孔４４を有している。下基板２０と上基板４０との間に設けられた半導体素子３０を封止する封止樹脂５０は、上基板４０の上面を被覆するとともに、貫通孔４４を充填するように形成されている。この構成によれば、上基板４０の上下両面が封止樹脂５０によって被覆されるとともに、貫通孔４４の内側面を構成する上基板４０が封止樹脂５０によって被覆される。これにより、上基板４０を上下から封止樹脂５０で挟むことができるとともに、上基板４０の厚さ方向において上基板４０と封止樹脂５０とを接続することができる。このため、封止樹脂５０によって上基板４０の各方向（厚さ方向及び平面方向）への動きを物理的に阻害することができる。したがって、例えば温度サイクル試験などの際に半導体装置１０に熱が加わった場合において、半導体素子３０と上基板４０との熱膨張係数の差に起因して生じる上基板４０の歪みを緩和することができる。この結果、上基板４０が半導体素子３０から剥離することを好適に抑制できる。
（２）また、半導体素子３０と上基板４０及び封止樹脂５０との熱膨張係数の差に起因して生じる上基板４０の歪みを緩和することができるため、上基板４０の上面に形成された配線層６０にクラックが発生することを抑制できる。さらに、上基板４０の歪みを緩和できるため、その歪みに起因してビア配線Ｖ１～Ｖ４にかかるストレスを低減できる。これにより、ビア配線Ｖ１～Ｖ４にクラックが発生することを抑制できる。
（３）上基板４０は、基板本体４１と、基板本体４１の下面に設けられた接着層４２とを有する。貫通孔４４は、基板本体４１及び接着層４２を厚さ方向に貫通するように形成されている。この構成によれば、貫通孔４４の内側面を構成する基板本体４１と接着層４２とが封止樹脂５０によって被覆される。これにより、基板本体４１及び接着層４２を上下から封止樹脂５０で挟むことができるとともに、上基板４０の厚さ方向において基板本体４１及び接着層４２と封止樹脂５０とを接続することができる。このため、半導体素子３０と接着層４２との熱膨張係数の差に起因して生じる接着層４２の歪みを緩和することができ、上基板４０が半導体素子３０から剥離することを好適に抑制できる。
（４）貫通孔４４は、平面視において半導体素子３０の周辺に設けられた第１貫通孔４５を有する。第１貫通孔４５は、配線層６０と上基板４０とを厚さ方向に貫通している。この構成によれば、半導体素子３０と上基板４０との熱膨張係数の差に起因した熱応力が発生しやすい半導体素子３０の周辺に第１貫通孔４５が設けられ、その第１貫通孔４５に封止樹脂５０が充填される。これら第１貫通孔４５と第１貫通孔４５に充填された封止樹脂５０とによって、半導体素子３０と上基板４０との熱膨張係数の差に起因して生じる上基板４０の歪みを好適に緩和することができる。この結果、上基板４０が半導体素子３０から剥離することをより好適に抑制できる。
（５）半導体素子３０の平面形状は矩形状に形成されている。貫通孔４４は、平面視において、少なくとも半導体素子３０の４個の角部の中で最も上基板４０の外側に位置する角部に対応して設けられた第１貫通孔４５を有している。この構成によれば、半導体素子３０の４個の角部の中で最も熱応力が集中しやすい角部の周辺に第１貫通孔４５が設けられ、その第１貫通孔４５に封止樹脂５０が充填される。これら第１貫通孔４５及び封止樹脂５０によって、半導体素子３０と上基板４０との熱膨張係数の差に起因して生じる上基板４０の歪みを好適に緩和することができる。
（６）第１貫通孔４５は、半導体素子３０の４個の角部の各々に対応して設けられている。すなわち、第１貫通孔４５は、半導体素子３０の４個の角部の各々の周辺に設けられている。この構成によれば、半導体素子３０の周辺領域のうち熱応力が集中しやすい半導体素子３０の角部の周辺に第１貫通孔４５が設けられ、その第１貫通孔４５に封止樹脂５０が充填される。これら第１貫通孔４５及び封止樹脂５０によって、半導体素子３０と上基板４０との熱膨張係数の差に起因して生じる上基板４０の歪みを好適に緩和することができる。
（７）貫通孔４４は、配線層６０と平面視で重ならない位置であって配線層６０の周辺に設けられた第２貫通孔４６を有する。第２貫通孔４６は、上基板４０を厚さ方向に貫通している。封止樹脂５０は、第２貫通孔４６を充填するように形成されている。この構成によれば、第２貫通孔４６に充填された封止樹脂５０と上基板４０の上面を被覆する封止樹脂５０とが連続して形成される。これにより、第２貫通孔４６に充填された封止樹脂５０を通じて、上基板４０の上面を被覆する封止樹脂５０と半導体素子３０を封止する封止樹脂５０とを接続することができる。すなわち、上基板４０を上下から挟む封止樹脂５０を、第２貫通孔４６に充填された封止樹脂５０によって接続することができる。このため、封止樹脂５０によって上基板４０の各方向への動きを好適に阻害することができる。したがって、半導体素子３０と上基板４０との熱膨張係数の差に起因して生じる上基板４０の歪みを好適に緩和することができる。
（８）第２貫通孔４６を設けたことにより、例えば封止樹脂５０を形成する際のモールド樹脂の回り込み性を向上させることができる。これにより、例えば配線パターン６１と配線パターン６２との間などに形成される狭い空間にもモールド樹脂を好適に充填させることができる。このため、例えば、流動性の低い（つまり、粘性の高い）モールド樹脂を使用する場合であっても、所望の空間にモールド樹脂を好適に充填させることができる。換言すると、第２貫通孔４６を設けることにより、例えば配線パターン６１と配線パターン６２との間に狭い空間が存在する場合であっても、流動性の低いモールド樹脂を使用して封止樹脂５０を形成することができる。このため、モールド樹脂の材料選択の自由度を向上させることができる。
（９）第２貫通孔４６は、上基板４０を厚さ方向に貫通している。この構成によれば、第２貫通孔４６を通じてガスが抜けやすくなる。例えば、半導体装置１０の製造工程において、加熱の際に封止樹脂５０等の内部で発生するガスを、第２貫通孔４６を通じて外部に逃がすことができる。これにより、封止樹脂５０の内部にボイドが発生することを好適に抑制できる。
（１０）配線層６０の側面を封止樹脂５０により被覆するようにした。このため、封止樹脂５０によって配線層６０の動きを物理的に阻害することができる。これにより、配線層６０の歪みを緩和することができるため、配線層６０にクラックが発生することを好適に抑制できる。
（１１）半導体素子３０を封止する部分と、上基板４０の上面を被覆する部分と、貫通孔４４を充填する部分とを、単層の封止樹脂５０により一体に形成した。この構成によれば、同一の封止樹脂５０によって、上基板４０を上下から挟むことができるとともに貫通孔４４を充填することができる。このため、半導体素子３０と上基板４０及び封止樹脂５０との熱膨張係数の差に起因して生じる上基板４０の歪みを好適に緩和することができる。したがって、上基板４０が半導体素子３０から剥離することを好適に抑制できる。
（１２）貫通孔４４は、上基板４０の上面側から下基板２０側に向かうに連れて開口幅が小さくなるテーパ形状に形成されている。この貫通孔４４に充填された封止樹脂５０は、貫通孔４４と同様のテーパ形状に形成されている。このため、貫通孔４４の内側面を構成する上基板４０の上方に、貫通孔４４に充填された封止樹脂５０が重なるように形成される。したがって、上基板４０の上方への動きが貫通孔４４に充填された封止樹脂５０によって規制されるため、上基板４０が半導体素子３０から剥離することを好適に抑制できる。
（１３）上基板４０の側面を被覆するように封止樹脂５０を形成した。この構成によれば、封止樹脂５０によって上基板４０の外周を取り囲むことができる。このため、半導体素子３０と上基板４０及び封止樹脂５０との熱膨張係数の差に起因して生じる上基板４０の歪みを好適に緩和することができる。
（１４）下基板２０の側面を被覆し、下基板２０の下面を被覆するように封止樹脂５０を形成した。この構成によれば、封止樹脂５０によって下基板２０の外周を取り囲むことができる。このため、半導体素子３０と封止樹脂５０との熱膨張係数の差に起因して、下基板２０に歪みが発生することを好適に抑制できる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・図８に示すように、封止樹脂５０の上面に、配線層６０の上面を被覆するソルダーレジスト層８０を形成してもよい。ソルダーレジスト層８０は、例えば、配線層６０の上面と面一に形成された封止樹脂５０の上面を被覆するように形成されている。ソルダーレジスト層８０には、例えば、ソルダーレジスト層８０を厚さ方向に貫通し、配線層６０の上面の一部を外部接続用パッドＰ１として露出する開口部８０Ｘが形成されている。
この構成によれば、配線層６０の上面と封止樹脂５０の上面とが面一に形成されているため、それら配線層６０及び封止樹脂５０の上面に形成されたソルダーレジスト層８０の厚さを均一に形成することができる。
・図８に示すように、開口部８０Ｘの底部に露出する配線層６０の上面、つまり外部接続用パッドＰ１上に、半導体装置１０をマザーボード等の実装基板（図示略）に実装する際に使用される外部接続端子８１を設けるようにしてもよい。外部接続端子８１は、例えば、実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子８１としては、例えば、はんだボールやリードピンを用いることができる。本変更例では、外部接続端子８１として、はんだボールを用いている。
・図９に示すように、配線層６０の上面を被覆するように封止樹脂５０を形成してもよい。封止樹脂５０には、例えば、配線層６０の上面の一部を外部接続用パッドＰ１として露出する開口部５０Ｘが形成されている。外部接続用パッドＰ１上には、外部接続端子８１を設けるようにしてもよい。
図１０に示すように、開口部５０Ｘは、例えば、配線パターン６１の本体部６１Ａの上面の一部を露出するように形成されている。開口部５０Ｘは、例えば、配線パターン６１の各延出部６１Ｂの先端部における上面の一部を露出するように形成されている。開口部５０Ｘは、例えば、各配線パターン６２の第２端部における上面の一部を露出するように形成されている。各開口部５０Ｘの平面形状は、任意の形状及び任意の大きさに形成することができる。各開口部５０Ｘの平面形状は、例えば、円形状に形成されている。なお、図８に示した開口部８０Ｘも開口部５０Ｘと同様に形成される。
この構成によれば、封止樹脂５０により配線層６０の上面が被覆され、その封止樹脂５０に開口部５０Ｘが形成されるため、図８に示したソルダーレジスト層８０の形成を省略することができる。
・図１１に示すように、下基板２０の上面に形成された配線パターン２３，２４を省略してもよい。すなわち、半導体素子３０の電極パッド３２，３３（図１（ａ）参照）と電気的に接続された配線パターン６１，６２を封止樹脂５０の外側に引き出すための配線パターン２３，２４を省略してもよい。この場合には、図１（ａ）に示した接続部材７５を省略することができる。また、この場合には、例えば、開口部５０Ｘから露出する配線パターン６１，６２を検査用パッドとして利用してもよい。あるいは、開口部５０Ｘとは別に、配線パターン６１，６２の上面の一部を検査用パッドとして露出させるための開口部を封止樹脂５０やソルダーレジスト層８０（図８参照）に設けるようにしてもよい。
・上記実施形態において、配線パターン２２のうち封止樹脂５０よりも外側に引き出された部分を省略してもよい。また、配線パターン２２のうち上基板４０よりも外側に引き出された部分を省略してもよい。
・上記実施形態では、上基板４０を、下基板２０よりも平面形状が小さくなるように形成したが、これに限定されない。例えば、上基板４０を、下基板２０よりも平面形状が大きくなるように形成してもよい。
また、例えば図１２に示すように、上基板４０の平面形状を、下基板２０の平面形状と同じ大きさに形成してもよい。例えば、上基板４０の平面形状を、下基板２０の平面形状と同じ形状及び同じ大きさに形成してもよい。本変更例の上基板４０は、平面視において、その全体が下基板２０と重なるように設けられている。
・上記実施形態では、下基板２０と上基板４０との間に設けた半導体素子３０を封止する封止樹脂５０を、上基板４０の上面を被覆するとともに貫通孔４４を充填するように形成した。すなわち、半導体素子３０を封止する部分と、上基板４０の上面を被覆する部分と、貫通孔４４を充填する部分とを単層の封止樹脂５０により一体に形成した。しかし、これに限定されない。
例えば図１３に示すように、半導体素子３０を封止する封止樹脂５０とは別に、上基板４０の上面を被覆するとともに貫通孔４４を充填する被覆樹脂９０を設けるようにしてもよい。すなわち、半導体素子３０を封止する封止樹脂５０と、上基板４０の上面を被覆するとともに貫通孔４４を充填する被覆樹脂９０とを別部材で構成するようにしてもよい。このとき、被覆樹脂９０の材料としては、例えば、封止樹脂５０と異なる材料を用いてもよいし、封止樹脂５０と同様の材料を用いてもよい。被覆樹脂９０の材料としては、例えば、封止樹脂５０と同程度の熱膨張係数を有する材料を用いることができる。ここで、本明細書において、「同程度の熱膨張係数」の「同程度」は、封止樹脂５０の熱膨張係数と被覆樹脂９０の熱膨張係数との差が１０ｐｐｍ／℃以下の範囲のことである。被覆樹脂９０の熱膨張係数は、例えば、５ｐｐｍ／℃以上２８ｐｐｍ／℃以下の範囲とすることができる。例えば、被覆樹脂９０の熱膨張係数は、被覆樹脂９０の熱膨張係数と封止樹脂５０の熱膨張係数との差が、被覆樹脂９０の熱膨張係数と半導体素子３０の熱膨張係数との差よりも小さくなるように設定されている。例えば、被覆樹脂９０の熱膨張係数は、被覆樹脂９０の熱膨張係数と封止樹脂５０の熱膨張係数との差が、被覆樹脂９０の熱膨張係数と上基板４０の熱膨張係数との差よりも小さくなるように設定されている。被覆樹脂９０の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。被覆樹脂９０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。被覆樹脂９０としては、例えば、モールド樹脂、アンダーフィル樹脂やポッティング樹脂などを用いることができる。被覆樹脂９０は、例えば、樹脂モールド成形法やポッティング法により形成することができる。
本変更例の被覆樹脂９０は、上基板４０の上面を被覆するとともに、貫通孔４４を充填するように形成されている。被覆樹脂９０は、例えば、貫通孔４４の底部に露出する封止樹脂５０の上面全面を被覆している。被覆樹脂９０は、例えば、配線層６０から露出する上基板４０の上面全面を被覆するように形成されている。被覆樹脂９０は、例えば、配線層６０の側面全面を被覆している。被覆樹脂９０は、配線層６０の側面に接触している。被覆樹脂９０は、例えば、配線層６０の上面を露出するように形成されている。被覆樹脂９０の上面は、例えば、配線層６０の上面と面一になるように形成されている。
この構成によれば、下基板２０と上基板４０との間に設けられた半導体素子３０を封止する封止樹脂５０と、上基板４０の上面を被覆する被覆樹脂９０とによって、上基板４０を上下から挟むことができる。また、貫通孔４４に充填された被覆樹脂９０によって、貫通孔４４の内側面を構成する上基板４０を被覆することができる。このため、封止樹脂５０及び被覆樹脂９０によって上基板４０の各方向への動きを物理的に阻害することができる。したがって、例えば温度サイクル試験などの際に半導体装置１０に熱が加わった場合において、半導体素子３０と上基板４０との熱膨張係数の差に起因して生じる上基板４０の歪みを緩和することができる。この結果、上基板４０が半導体素子３０から剥離することを好適に抑制できる。
また、封止樹脂５０と被覆樹脂９０とを別部材で構成したため、封止樹脂５０及び被覆樹脂９０の材料選択の自由度を向上させることができる。また、封止樹脂５０と被覆樹脂９０とを別部材で構成したため、封止樹脂５０及び被覆樹脂９０のそれぞれの形状の自由度を向上させることができる。
・図１３に示した変更例では、被覆樹脂９０の上面を配線層６０の上面と面一になるように形成したが、配線層６０の上面を被覆するように被覆樹脂９０を形成してもよい。この場合には、例えば、被覆樹脂９０に、配線層６０の上面の一部を外部接続用パッドとして露出する開口部が形成される。
また、被覆樹脂９０の上面を、配線層６０の上面よりも低い位置に設けるようにしてもよい。この場合の被覆樹脂９０は、半導体装置１０の積層方向（図中上下方向）において、配線層６０の側面の一部を被覆するように形成される。すなわち、被覆樹脂９０は、半導体装置１０の積層方向において、配線層６０の上部における側面を露出するように形成される。
・図１３に示すように、半導体素子３０を封止する封止樹脂５０とは別に、下基板２０の下面を被覆する絶縁樹脂９１を設けるようにしてもよい。すなわち、半導体素子３０を封止する封止樹脂５０と、下基板２０の下面を被覆する絶縁樹脂９１とを別部材で構成するようにしてもよい。このとき、絶縁樹脂９１の材料としては、例えば、封止樹脂５０と異なる材料を用いてもよいし、封止樹脂５０と同様の材料を用いてもよい。絶縁樹脂９１の材料としては、例えば、封止樹脂５０と同程度の熱膨張係数を有する材料を用いることができる。絶縁樹脂９１の熱膨張係数は、例えば、５ｐｐｍ／℃以上２８ｐｐｍ／℃以下の範囲とすることができる。絶縁樹脂９１の材料としては、例えば、被覆樹脂９０と同様の材料を用いることができる。絶縁樹脂９１は、例えば、樹脂モールド成形法やポッティング法により形成することができる。
絶縁樹脂９１は、例えば、金属層２６の側面を被覆するように形成されている。絶縁樹脂９１は、例えば、金属層２６の側面全面を被覆している。絶縁樹脂９１は、例えば、金属層２６の下面を露出するように形成されている。絶縁樹脂９１の下面は、例えば、金属層２６の下面と面一になるように形成されている。絶縁樹脂９１は、例えば、金属層２６から露出する下基板２０の下面全面を被覆するように形成されている。
・図１３に示した変更例において、金属層２６の下面を覆うように絶縁樹脂９１を形成するようにしてもよい。
・上記実施形態において、金属層２６の下面を覆うように封止樹脂５０を形成するようにしてもよい。
・上記実施形態では、下基板２０の側面を被覆するように封止樹脂５０を形成したが、これに限定されない。例えば図１３に示すように、下基板２０の側面を露出するように封止樹脂５０を形成してもよい。この場合の封止樹脂５０の側面は、例えば、下基板２０の側面と面一になるように形成されている。なお、図１３に示した変更例では、下基板２０の下面を被覆する絶縁樹脂９１の側面が下基板２０の側面と面一になるように形成されている。
・上記実施形態では、上基板４０の側面を被覆するように封止樹脂５０を形成するようにしたが、これに限定されない。例えば図１３に示すように、上基板４０の側面を露出するように封止樹脂５０を形成してもよい。この場合の封止樹脂５０の側面は、例えば、上基板４０の側面と面一になるように形成されている。なお、図１３に示した変更例では、上基板４０の上面に形成される被覆樹脂９０の側面が上基板４０の側面と面一になるように形成されている。
・図１３に示した変更例では、半導体素子３０を封止する封止樹脂５０と、上基板４０の上面を被覆するとともに貫通孔４４を充填する被覆樹脂９０と、下基板２０の下面を被覆する絶縁樹脂９１とをそれぞれ別部材で構成するようにしたが、これに限定されない。例えば、封止樹脂５０と被覆樹脂９０と絶縁樹脂９１とのうち封止樹脂５０と被覆樹脂９０とを一体に形成してもよい。ここで、例えば上基板４０の側面を露出するように封止樹脂５０及び被覆樹脂９０を形成する場合には、それら封止樹脂５０及び被覆樹脂９０を形成する際に、上基板４０の側面が金型に被覆される。このため、上基板４０に第２貫通孔４６が形成されていない場合には、封止樹脂５０と被覆樹脂９０とを別々に形成する必要がある。これに対し、図１３に示した半導体装置１０では、上基板４０に第２貫通孔４６（図１参照）が設けられているため、下基板２０と上基板４０との間の空間に流入された封止樹脂５０を、第２貫通孔４６を通じて上基板４０の上面に回り込ませることができる。そして、第２貫通孔４６を通じて上基板４０の上面に回り込んだ封止樹脂５０によって、上基板４０の上面及び配線層６０の側面を被覆することができる。これにより、封止樹脂５０と被覆樹脂９０とを別々に形成する必要がなく、封止樹脂５０と被覆樹脂９０とを一体に形成することができる。すなわち、上基板４０の側面全面が封止されずに露出するような半導体装置１０であっても、上基板４０の上面及び下面を単一の封止樹脂５０により一体的に封止することができる。
・図１３に示した変更例において、下基板２０の側面を被覆するように絶縁樹脂９１を形成してもよい。
・図１３に示した変更例において、上基板４０の側面を被覆するように被覆樹脂９０を形成してもよい。
・図１３に示した変更例では、被覆樹脂９０を、配線層６０から露出する上基板４０の上面全面を被覆するように形成したが、これに限定されない。
例えば図１４に示すように、被覆樹脂９０を、配線層６０から露出する上基板４０の上面の一部のみを被覆するように形成してもよい。この場合であっても、被覆樹脂９０は、貫通孔４４を充填するように形成されている。また、本変更例の被覆樹脂９０は、配線層６０の側面に接触して配線層６０の側面を被覆するように形成されている。
例えば図１５に示すように、平面視において、配線パターン６１，６２の外周を囲むように被覆樹脂９０を形成するようにしてもよい。本変更例の被覆樹脂９０は、上基板４０の上面の一部を露出するように形成されている。被覆樹脂９０は、例えば、上基板４０の上面の外周縁部を露出するように形成されている。
このような構成であっても、上記実施形態の（１）～（１０）の作用効果を得ることができる。また、被覆樹脂９０の樹脂量を減らすことができるため、半導体装置１０の製造コストを低減することができる。
・図１３及び図１４に示した絶縁樹脂９１を省略してもよい。
・図１６に示すように、金属層２６を省略してもよい。
・図１６に示すように、封止樹脂５０を、下基板２０の下面を露出するように形成してもよい。
・図１７に示すように、下基板２０を、金属板２７で構成するようにしてもよい。この場合には、例えば、金属板２７の上面に半導体素子３０が実装される。金属板２７の材料としては、例えば、銅や銅合金を用いることができる。なお、必要に応じて、金属板２７の表面に表面処理層を形成するようにしてもよい。表面処理層としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層を挙げることができる。金属板２７の熱膨張係数は、例えば、１５ｐｐｍ／℃以上１８ｐｐｍ／℃以下の範囲とすることができる。
この構成によれば、下基板２０を金属板２７で構成したため、半導体装置１０全体の放熱性を向上させることができる。
・図１７に示した金属板２７を配線や電極として利用してもよい。すなわち、下基板２０を、配線や電極で構成してもよい。
例えば図１８及び図１９に示すように、下基板２０を、配線層２８で構成するようにしてもよい。この構成によれば、セラミックス基板からなる下基板２０上に配線層を形成する場合に比べて、配線層２８自体が下基板２０となるため、セラミックス基板等を省略できる。このため、半導体装置１０全体を薄型化できる。
図１９に示すように、配線層２８は、例えば、配線パターン２２，２３，２４を有している。配線パターン２２，２３，２４は、例えば、同一平面上において互いに離れて設けられている。配線パターン２２，２３，２４の熱膨張係数は、例えば、１５ｐｐｍ／℃以上１８ｐｐｍ／℃以下の範囲程度とすることができる。本変更例では、配線層２８の外側面は、封止樹脂５０から露出されるように形成されている。配線パターン２２，２３，２４の外側面は、封止樹脂５０の外側面と面一になるように形成されている。すなわち、本変更例の配線パターン２２，２３，２４は、封止樹脂５０よりも外側に引き出されるように形成されていない。これにより、半導体装置１０全体の平面形状を小型化することができる。
図１８に示すように、本変更例の配線層２８の下面は、封止樹脂５０から露出されるように形成されている。配線層２８の下面は、封止樹脂５０の下面と面一になるように形成されている。これにより、配線層２８の側面及び下面が封止樹脂５０から露出されるため、半導体装置１０全体の放熱性を向上させることができる。
・図１８に示した変更例において、配線層２８の外側面を覆うように封止樹脂５０を形成してもよい。
・図１８に示した変更例において、配線パターン２２，２３，２４を、封止樹脂５０よりも外側に引き出すように形成してもよい。
・図１８に示した変更例において、配線層２８の下面を覆うように封止樹脂５０を形成してもよい。また、配線層２８の下面を覆うソルダーレジスト層を形成してもよい。この場合には、配線層２８の下面の一部を電極パッドとして露出する開口部を封止樹脂５０又はソルダーレジスト層に設けるようにしてもよい。
・上記実施形態の第１貫通孔４５の構造は特に限定されない。例えば、第１貫通孔４５の内側面を、上基板４０の上面に対して垂直に延びるように形成してもよい。
・上記実施形態の第２貫通孔４６の構造は特に限定されない。例えば、第２貫通孔４６の内側面を、上基板４０の上面に対して垂直に延びるように形成してもよい。
・上記実施形態における貫通孔４４の個数及び形成位置は特に限定されない。例えば、貫通孔４４を、平面視において、配線パターン６１の本体部６１Ａの周辺に設けるようにしてもよい。
・上記実施形態では、２個の半導体素子３０の間において、２個の第１貫通孔４５を２個の半導体素子３０に対して共通に設けるようにしたが、これに限定されない。
例えば図２０に示すように、図中上側に配置された半導体素子３０の下側の辺に対応する第１貫通孔４５と、図中下側に配置された半導体素子３０の上側の辺に対応する第１貫通孔４５とを別々に設けるようにしてもよい。本変更例の上基板４０では、図中上側に配置された半導体素子３０の下側の辺と図中下側に配置された半導体素子３０の上側の辺に対してそれぞれ２個ずつの第１貫通孔４５が設けられている。すなわち、本変更例の上基板４０では、２個の半導体素子３０の間に４個の第１貫通孔４５が設けられている。
・上記実施形態では、２個の配線パターン６２の間において、５個の第２貫通孔４６を２個の配線パターン６２に対して共通に設けるようにしたが、これに限定されない。
例えば図２０に示すように、図中上側に配置された配線パターン６２に対応する第２貫通孔４６と、図中下側に配置された配線パターン６２に対応する第２貫通孔４６とを別々に設けるようにしてもよい。本変更例の上基板４０では、図中上側に配置された配線パターン６２と図中下側に配置された配線パターン６２とに対してそれぞれ５個ずつの第２貫通孔４６が設けられている。すなわち、本変更例の上基板４０では、２個の配線パターン６２の間に１０個の第２貫通孔４６が設けられている。
・上記実施形態の上基板４０では、延出部６１Ｂ及び配線パターン６２の延出方向に沿って複数の第２貫通孔４６を並んで設けるようにしたが、これに限定されない。
例えば図２１に示すように、第２貫通孔４６を、平面視において、延出部６１Ｂの先端部及び配線パターン６２の第２端部の周辺のみに設けるようにしてもよい。例えば、第２貫通孔４６を、平面視において、接続部材７５（図１（ａ）参照）の周辺のみに設けるようにしてもよい。
・上記実施形態の上基板４０では、各半導体素子３０の４個の角部の各々に対応して２個ずつの第１貫通孔４５を設けるようにしたが、これに限定されない。例えば、各半導体素子３０の４個の角部の各々に対応して１個ずつの第１貫通孔４５を設けるようにしてもよい。例えば、各半導体素子３０の４個の角部のうち一部の角部のみに対応して第１貫通孔４５を設けるようにしてもよい。
・例えば図２１に示すように、各半導体素子３０の４個の角部のうち１本の対角線上に位置する２個の角部のみに対応して第１貫通孔４５を設けるようにしてもよい。
・例えば図２２に示すように、各半導体素子３０の４個の角部の中で最も上基板４０の外側に位置する角部のみに対応して第１貫通孔４５を設けるようにしてもよい。
・上記実施形態の上基板４０では、平面視において、各半導体素子３０の角部の周辺に第１貫通孔４５を設けるようにしたが、これに限定されない。第１貫通孔４５の形成位置は、平面視において、各半導体素子３０の周辺の領域であれば特に限定されない。
・例えば図２２に示すように、貫通孔４４から第２貫通孔４６を省略してもよい。
・上記実施形態では、下基板２０の上面に、２個の半導体素子３０を実装するようにしたが、半導体素子３０の個数は特に限定されない。例えば、下基板２０の上面に１個の半導体素子３０を実装するようにしてもよい。また、下基板２０の上面に３個以上の半導体素子３０を実装するようにしてもよい。
・上記実施形態では、上基板４０の基板本体４１を単層構造に具体化したが、これに限定されない。例えば、基板本体４１を、１層又は複数層の配線層と複数層の絶縁層とを積層した積層構造に具体化してもよい。
・上記実施形態では、半導体装置１０をパワー系の半導体装置に具体化したが、これに限定されない。例えば、半導体装置１０をパワー系以外の各種の半導体装置に具体化してもよい。例えば、半導体装置１０としては、下基板２０と上基板４０との間に設けられた半導体素子３０を封止する封止樹脂５０と、上基板４０の上面に形成された配線層６０とを有していれば、その他の構造や機能等は特に限定されない。
・上記実施形態では、半導体素子３０をパワー系の半導体素子に具体化したが、これに限定されない。例えば、半導体素子３０をパワー系以外の各種の半導体素子に具体化してもよい。
・上記実施形態では、３個の電極パッド３１，３２，３３を有する半導体素子３０に具体化したが、電極パッド３１，３２，３３の数は特に限定されない。例えば、２個の電極パッドを有する半導体素子に具体化してもよい。この場合に、２個の電極パッドが半導体素子の上面のみに設けられる場合には、配線パターン２２を省略することができる。この場合には、例えば、下基板２０の上面に、接合部７１を介して半導体素子３０が実装される。
１０ 半導体装置
２０ 下基板
３０ 半導体素子
４０ 上基板
４１ 基板本体
４２ 接着層
４４ 貫通孔
４５ 第１貫通孔
４６ 第２貫通孔
５０ 封止樹脂
５０Ｘ 開口部
６０ 配線層
９０ 被覆樹脂

Claims (10)

  1. 下基板と、
    前記下基板の上面に搭載された半導体素子と、
    前記半導体素子の上面に設けられた上基板と、
    前記上基板を厚さ方向に貫通する貫通孔と、
    前記下基板と前記上基板との間に設けられ、前記半導体素子を封止する封止樹脂と、
    前記上基板の上面に設けられた配線層と、
    前記上基板の上面を被覆するとともに、前記貫通孔を充填するように設けられた被覆樹脂と、を有する半導体装置。
  2. 前記上基板は、基板本体と、前記基板本体の下面に設けられた接着層とを有し、
    前記貫通孔は、前記基板本体及び前記接着層を厚さ方向に貫通するように形成されている請求項１に記載の半導体装置。
  3. 前記貫通孔は、平面視において前記半導体素子の周辺に設けられた第１貫通孔を有し、
    前記第１貫通孔は、前記配線層と前記上基板とを厚さ方向に貫通するように形成されており、
    前記被覆樹脂は、前記第１貫通孔を充填するように形成されている請求項１又は請求項２に記載の半導体装置。
  4. 前記半導体素子の平面形状は矩形状に形成されており、
    前記貫通孔は、平面視において、前記半導体素子の４個の角部の中で最も前記上基板の外側に位置する角部の周辺に設けられた前記第１貫通孔を有している請求項３に記載の半導体装置。
  5. 前記貫通孔は、平面視において、前記半導体素子の４個の角部の各々の周辺に設けられた前記第１貫通孔を有している請求項４に記載の半導体装置。
  6. 前記貫通孔は、平面視において、前記半導体素子の外形をなす４辺の各辺に対して２個ずつ設けられた前記第１貫通孔を有している請求項４又は請求項５に記載の半導体装置。
  7. 前記貫通孔は、前記配線層と平面視で重ならない位置であって前記配線層の周辺に設けられた第２貫通孔を有し、
    前記第２貫通孔は、前記上基板を厚さ方向に貫通するように形成されており、
    前記被覆樹脂は、前記第２貫通孔を充填するように形成されている請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 前記被覆樹脂は、前記配線層から露出する前記上基板の上面全面を被覆するとともに、前記配線層の側面を被覆している請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 前記被覆樹脂は、前記配線層の上面を被覆しており、
    前記被覆樹脂は、前記配線層の上面の一部を露出する開口部を有している請求項１から請求項８のいずれか１項に記載の半導体装置。
  10. 前記封止樹脂と前記被覆樹脂とは連続して一体に形成されている請求項１から請求項９のいずれか一項に記載の半導体装置。
JP2021209839A 2021-12-23 2021-12-23 半導体装置 Pending JP2023094391A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021209839A JP2023094391A (ja) 2021-12-23 2021-12-23 半導体装置
EP22214050.1A EP4203011A3 (en) 2021-12-23 2022-12-16 Semiconductor device
CN202211633450.5A CN116417429A (zh) 2021-12-23 2022-12-19 半导体装置
US18/085,177 US20230207443A1 (en) 2021-12-23 2022-12-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021209839A JP2023094391A (ja) 2021-12-23 2021-12-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2023094391A true JP2023094391A (ja) 2023-07-05

Family

ID=84537406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021209839A Pending JP2023094391A (ja) 2021-12-23 2021-12-23 半導体装置

Country Status (4)

Country Link
US (1) US20230207443A1 (ja)
EP (1) EP4203011A3 (ja)
JP (1) JP2023094391A (ja)
CN (1) CN116417429A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378231B2 (en) * 2008-07-31 2013-02-19 Ibiden Co., Ltd. Semiconductor device and method for manufacturing the same
US8653635B2 (en) * 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
CN108292642B (zh) * 2015-11-25 2021-04-30 三菱电机株式会社 电力用半导体装置
JP7021854B2 (ja) 2017-01-24 2022-02-17 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
JP7042651B2 (ja) * 2018-02-28 2022-03-28 三菱電機株式会社 電力用半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN116417429A (zh) 2023-07-11
EP4203011A3 (en) 2023-07-26
US20230207443A1 (en) 2023-06-29
EP4203011A2 (en) 2023-06-28

Similar Documents

Publication Publication Date Title
TWI628750B (zh) 功率覆蓋結構及其製造方法
JP5271886B2 (ja) 半導体装置およびその製造方法
TWI613774B (zh) 功率覆蓋結構及其製造方法
JP5635247B2 (ja) マルチチップモジュール
JP4651359B2 (ja) 半導体装置およびその製造方法
US20140035161A1 (en) Semiconductor device and method of manufacturing the same
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
KR20000057332A (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
JP6724449B2 (ja) 半導体装置および半導体装置の製造方法
KR20150135412A (ko) 반도체 장치
JP2011044654A (ja) 半導体装置
JP2012069690A (ja) Ｂｇａ半導体パッケージおよびその製造方法
JP2009135391A (ja) 電子装置およびその製造方法
CN108028232B (zh) 布线基板、电子装置以及电子模块
US11817381B2 (en) Semiconductor device
JP2023094391A (ja) 半導体装置
WO2017043480A1 (ja) 半導体パッケージ
JP2007012716A (ja) 半導体装置
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2007227608A (ja) 半導体装置および半導体装置の製造方法
JP2013254984A (ja) 半導体装置
US20240006287A1 (en) Semiconductor device
JP2012256956A (ja) 半導体装置および半導体装置実装体
JP2005158999A (ja) 半導体装置
JP4660946B2 (ja) 電子部品内蔵型回路基板の製造方法